CN215578541U - 框架和封装集成电路 - Google Patents

框架和封装集成电路 Download PDF

Info

Publication number
CN215578541U
CN215578541U CN202120480474.6U CN202120480474U CN215578541U CN 215578541 U CN215578541 U CN 215578541U CN 202120480474 U CN202120480474 U CN 202120480474U CN 215578541 U CN215578541 U CN 215578541U
Authority
CN
China
Prior art keywords
bend
die pad
frame
tie bar
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120480474.6U
Other languages
English (en)
Inventor
王远丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Sdn Bhd
Original Assignee
STMicroelectronics Sdn Bhd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Sdn Bhd filed Critical STMicroelectronics Sdn Bhd
Application granted granted Critical
Publication of CN215578541U publication Critical patent/CN215578541U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本公开的各实施例涉及框架和封装集成电路。框架包括布以矩阵布置的引线框架单元。每个引线框架单元具有裸片垫和连接杆，连接杆连接到裸片垫并且从裸片垫延伸。每个连接杆包括内部连接杆部分和外部连接杆部分。至少一个连接杆的内部连接杆部分包括切口，切口将内部连接杆部分的一部分与外部连接杆部分分离。该部分中的平面之外的弯曲部形成模具流控制结构。根据本公开的实施例，提供了改进的框架。

Description

框架和封装集成电路
技术领域
本公开涉及框架和封装集成电路。
背景技术
参考图1，其示出了四方扁平封装(QFP)型引线框架10的俯视图。引线框架10由例如铜或铜合金材料的金属材料的片制成，引线框架10 具有例如100μm-300μm的厚度。引线框架10被制造成包括许多结构，其中该制造通常包括某种形式的冲压或蚀刻操作，以限定该结构的尺寸和形状。引线框架10的所包括的结构包括裸片垫12，在俯视图中，裸片垫12通常具有四边形的形状，诸如矩形形状或正方形形状(如所示的)。裸片垫12的面积被缩放以接收和支撑被安装到裸片垫的上表面的集成电路(IC)芯片(未示出；参见图2A-图2B)。引线框架10的结构还包括多个连接杆14，连接杆14连接到裸片垫12并且远离裸片垫延伸。在传递模制过程期间，连接杆14主要用于在模具腔内支撑裸片垫12和安装的IC芯片。在图1的所示示例中，连接杆14从四边形的裸片垫的四个拐角径向地远离裸片垫12延伸。在备选实施例中，连接杆14可以从四边形的裸片垫的四个侧边缘垂直地延伸。连接杆14 包括内部连接杆部分4和外部连接杆部分8。内部连接杆部分4提供每个连接杆14的将被模制材料密封在所得IC封装内的部分。外部连接杆部分8将在所得IC封装之外，并且通常在完成封装过程之后被丢弃。引线框架10的结构还包括多个引线16，其从裸片垫12的四个侧边缘延伸但不直接连接到裸片垫12的四个侧边缘。引线16包括内部引线部分18和外部引线部分20。内部引线部分18提供每个引线16的一部分，该部分将被模制材料密封在所得IC封装中，并且所安装的IC芯片被电连接到该部分。外部引线部分20提供每个引线16的将从所得IC封装向外延伸的部分。引线16使用引线框架10的挡杆24结构彼此连接并且连接到连接杆14，该挡杆结构平行于裸片垫12的每个侧边缘并且与其间隔开。
点划线轮廓指示用于传递模制过程的模具腔52的总体范围(模具腔的范围通常与(靠近)挡杆24的内边缘重合)。虚线轮廓指示引线框架单元的范围，该引线框架单元可以被复制和平铺以形成框架，该框架包括以矩阵形式布置的多个引线框架单元。内部连接杆部分4在裸片垫和挡杆之间延伸，并且外部连接杆部分8从挡杆延伸到引线框架单元的周界边缘(例如，在其拐角处)。类似地，内部引线部分18在相邻裸片垫和挡杆之间延伸，并且外部引线部分20从挡杆延伸到引线框架单元的周界边缘(例如，在其侧边缘处)。
图2A图示了沿图1中的线A-A截取的引线框架10的截面。尽管在该截面中将裸片垫14的上表面图示为与引线16的上表面共面，但是应当理解，这仅是示例，并且一些引线框架配置利用位于引线下方的下沉式裸片垫。图2B图示了沿图1中的线B-B截取的引线框架10的截面。 IC芯片被安装到裸片垫12，并且键合线30将IC芯片的上表面上的垫电连接到每个引线16的内部引线部分18的近端。
引线框架10的组件与被附接和接线键合的IC芯片一起被夹持在两部分模具50的上半部50a和下半部50b之间，该两部分模具50被用在传递模制过程中以密封IC芯片并且生产封装的IC设备。模具50限定腔52，裸片垫12、连接杆14的内部连接杆部分4和引线16的内部引线部分18位于腔52内。每个引线16的外部引线部分20延伸超过腔 52并且被模具50夹持。同样，每个连接杆14的外部连接杆部分8延伸超出腔并且被模具50夹持。模具腔52通过浇口56连接到模具流道 58，模具流道58填充有密封材料(通常，诸如树脂或环氧树脂基材料的模制化合物)。响应于所施加的力，密封材料由模具流道58递送并且通过浇口56被注入到腔52中。密封材料的流速由所施加的力、模具流道58的长度和截面、浇口56的截面、温度以及密封材料的粘度和流动特性控制。在注入之后，密封材料固化以形成密封IC芯片的封装。然后，将所得的结构从模具50中弹出，并且切断外部引线部分20，并且切断挡杆24以将引线16彼此分离。此外，位于封装外部的连接杆 14的外部连接杆部分8被去除。每个引线16的外部引线部分20然后被弯曲成所需的形状。
在由图2B所示的实施方式中，浇口56位于模具腔52的与连接杆 14中的一个连接杆的位置相对应的拐角处。在一个备选实施方式中，浇口56可以替代地位于模具腔52的侧边缘处，优选在没有引线16的位置处。
通常使用包括以矩阵形式布置的多个引线框架单元的框架。如以上结合图1所指出的，虚线轮廓指示每个引线框架单元的范围。图3图示了框架的一部分，其中矩阵包括被以一列和三行布置的多个引线框架单元。作为示例，框架可以包括引线框架单元的3×10的矩阵(3列、10 行)或引线框架单元的4×15的矩阵(4列，15行)。
图3以示意方式进一步示出了关于给定引线框架单元列的流道系统 58和浇口56的附加细节。再次，虚线轮廓指示每个模具腔52的总体范围，并且来自模具流道58的每个浇口56被定位在模具腔的连接杆 14所位于的拐角处。模具流道58平行于列延伸，并且同时沿着该列将密封材料递送到每个模具腔52。对于该框架的矩阵中包括的多个列中的每个列，复制该系统。
随着矩阵中的行的数目增加，变得越来越难以平衡密封材料沿着列到模具腔52中的每个模具腔的流动。本领域需要解决该问题。
实用新型内容
本公开至少解决了上述中的一些问题。
根据本公开的第一方面，提供了一种框架，包括：多个引线框架单元，以矩阵布置，其中每个引线框架单元包括：裸片垫；以及多个连接杆，连接到裸片垫并且从裸片垫延伸，其中每个连接杆包括内部连接杆部分和外部连接杆部分，并且其中多个连接杆中的至少一个连接杆的内部连接杆部分包括切口，切口将内部连接杆部分的一部分与外部连接杆部分分离，并且其中部分包括弯曲部，弯曲部在与连接杆的上表面重合的平面之外，以形成模具流控制结构。
在一些实施例中，在部分中的、平面之外的弯曲部形成弯曲部分，使得在弯曲部分的上表面与外部连接杆部分的上表面之间存在锐角。
在一些实施例中，在每个引线框架单元中，锐角是不同的。
在一些实施例中，矩阵包括引线框架单元的列，并且锐角在大小上沿着列从引线框架单元到引线框架单元地增加。
在一些实施例中，弯曲部分具有从平面之外的弯曲部的位置延伸到切口的位置的长度。
在一些实施例中，在每个引线框架单元中，长度是不同的。
在一些实施例中，矩阵包括引线框架单元的列，并且长度在大小上沿着列从引线框架单元到引线框架单元地增加。
在一些实施例中，每个连接杆从裸片垫的拐角朝向引线框架单元的拐角延伸。
在一些实施例中，每个引线框架单元还包括挡杆，并且内部连接杆部分在裸片垫和挡杆之间延伸。
在一些实施例中，外部连接杆部分从挡杆朝向引线框架单元的周界延伸。
在一些实施例中，在部分中的、平面之外的弯曲部形成弯曲部分，使得在弯曲部分的上表面与裸片垫的上表面之间存在钝角。
在一些实施例中，在每个引线框架单元中，钝角是不同的。
在一些实施例中，多个连接杆中的一个连接杆的内部连接杆部分的位置与注射成型浇口的位置相对应。
在一些实施例中，在平面之外的弯曲部在垂直于裸片垫的上表面的方向上。
根据本公开的第二方面，提供了一种封装集成电路，其特征在于，包括：引线框架，包括：裸片垫；多个引线；以及多个连接杆，连接到裸片垫并且从裸片垫延伸；其中每个连接杆包括内部连接杆部分，并且其中多个连接杆中的至少一个连接杆的内部连接杆部分包括弯曲部，弯曲部在与连接杆的上表面重合的平面之外，弯曲部形成弯曲部分，使得在弯曲部分的上表面与裸片垫的上表面之间存在钝角，以形成模具流控制结构；集成电路芯片，被安装到裸片垫的上表面；电连接，在集成电路芯片和引线之间；以及模制封装，密封裸片垫、集成电路芯片、电连接、引线的内部部分和多个连接杆中的一个连接杆的弯曲部分。
在一些实施例中，引线的外部部分延伸到模制封装之外。
在一些实施例中，除多个连接杆中的一个连接杆之外，连接杆的内部连接杆部分终止在模制封装的外表面处。
在一些实施例中，多个连接杆中的一个连接杆的内部连接杆部分的位置与其中注入用于制作模制封装的密封材料的位置相对应。
在一些实施例中，弯曲部分在弯曲部分的上表面与连接杆的上表面之间形成锐角。
在一些实施例中，弯曲部分在弯曲部分的上表面与裸片垫的上表面之间形成钝角。
在一些实施例中，在平面之外的弯曲部位于与由裸片垫的上表面限定的平面垂直的平面中。
根据本公开的实施例，提供了改进的框架和封装集成电路。
附图说明
为了更好地理解实施例，现在仅以示例的方式参考附图，其中：
图1图示了四方扁平封装(QFP)型引线框架的一个实施例的俯视图；
图2A至图2B图示了图1中的引线框架的截面；
图3图示了以矩阵形式布置的引线框架单元的局部框架；
图4图示了QFP型引线框架的另一个实施例的俯视图；
图5A至图5B图示了图4中的引线框架的截面；以及
图6图示了以矩阵形式布置的引线框架单元的局部框架。
具体实施方式
在一个实施例中，框架包括：以矩阵布置的多个引线框架单元，其中每个引线框架单元包括：裸片垫；以及多个连接杆，多个连接杆连接到裸片垫并且从裸片垫延伸，其中每个连接杆包括内部连接杆部分和外部连接杆部分，并且其中上述多个连接杆中的一个连接杆的内部连接杆部分包括切口，切口将上述内部连接杆部分的一部分与外部连接杆部分分离，其中上述部分包括弯曲部，该弯曲部在与连接杆的上表面重合的平面之外，以形成模具流控制结构。
在一个实施例中，一种封装集成电路包括：引线框架，其包括：裸片垫；多个引线；以及多个连接杆，多个连接杆连接到裸片垫并且从裸片垫延伸；其中每个连接杆包括内部连接杆部分，并且其中上述多个连接杆中的一个连接杆的内部连接杆部分包括弯曲部，该弯曲部在与连接杆的上表面重合的平面之外，上述弯曲部形成弯曲部分，使得在上述弯曲部分的上表面与裸片垫的上表面之间具有钝角，以形成模具流控制结构；安装到裸片垫的上表面的集成电路芯片；集成电路芯片和引线之间的电连接；以及模制封装，密封裸片垫、集成电路芯片、电连接、上述引线的内部部分和上述多个连接杆中的上述一个连接杆的上述弯曲部分。
在一个实施例中，一种方法包括：将框架安装在两部分模具中，两部分模具包括多个模具腔，其中框架包括：以矩阵布置的多个引线框架单元，其中每个引线框架单元包括：裸片垫；以及多个连接杆，多个连接杆连接到裸片垫并且从裸片垫延伸，其中每个连接杆包括内部连接杆部分和外部连接杆部分，并且其中上述多个连接杆中的一个连接杆的内部连接杆部分包括切口，切口将上述内部连接杆部分的一部分与外部连接杆部分分离，并且其中上述部分包括弯曲部，该弯曲部在与连接杆的上表面重合的平面之外，以形成模具流控制结构；以及利用引线框架单元的模具流控制结构，同时将模制化合物注入到每个模具腔中，模具流控制结构平衡多个模具腔之间的模具流。
参考图4，其示出了四方扁平封装(QFP)型引线框架110的俯视图。引线框架110由例如铜或铜合金材料的金属材料的片制成，引线框架110具有例如100μm-300μm的厚度。引线框架110被制造成包括许多结构，其中该制造通常包括某种形式的冲压或蚀刻操作，以限定该结构的尺寸和形状。引线框架110的所包括的结构包括裸片垫112，在俯视图中，裸片垫112通常具有四边形的形状，诸如矩形形状或正方形形状(如所示的)。裸片垫112的面积被缩放以接收和支撑被安装到裸片垫的上表面的集成电路(IC)芯片(未示出；参见图5A-图5B)。引线框架110的结构还包括多个连接杆114，连接杆114连接到裸片垫112 并且远离裸片垫延伸。在传递模制过程期间，连接杆114主要用于在模具腔内支撑裸片垫112和安装的IC芯片。在图4的所示示例中，连接杆114从四边形的裸片垫的四个拐角径向地远离裸片垫112延伸。在一个备选实施例中，连接杆114可以从四边形的裸片垫的四个侧边缘垂直地延伸。连接杆114包括内部连接杆部分104和外部连接杆部分108。内部连接杆部分104提供每个连接杆114的将被模制材料密封在所得 IC封装内的部分。外部连接杆部分108将在所得IC封装之外，并且通常被丢弃。引线框架110的结构还包括多个引线116，其从裸片垫112 的四个侧边缘延伸但不直接连接到裸片垫112的四个侧边缘。引线116 包括内部引线部分118和外部引线部分120。内部引线部分118提供每个引线116的一部分，该部分将被模制材料密封在所得IC封装中，并且所安装的IC芯片被电连接到该部分。外部引线部分120提供每个引线116的将从所得IC封装向外延伸的部分。引线116使用引线框架110 的挡杆124结构彼此连接并且连接到连接杆114，该挡杆结构平行于裸片垫112的每个侧边缘并且与其间隔开。
点划线轮廓指示用于传递模制过程的模具腔152的总体范围(模具腔的范围通常与(靠近)挡杆124的内边缘重合)。虚线轮廓指示引线框架单元的范围，该引线框架单元可以被复制和平铺以形成框架，该框架包括以矩阵形式布置的多个引线框架单元。内部连接杆部分104在裸片垫和挡杆之间延伸，并且外部连接杆部分108从挡杆延伸到引线框架单元的周界边缘(例如，在其周界拐角处)。类似地，内部引线部分 118在相邻裸片垫和挡杆之间延伸，并且外部引线部分120从挡杆延伸到引线框架单元的周界边缘(例如，在其周界侧边缘处)。
图5A图示了沿图4中的线A-A截取的引线框架110的截面。尽管在该截面中将裸片垫14的上表面图示为与引线116的上表面共面，但是应当理解，这仅是示例，并且一些引线框架配置利用位于引线下方的下沉式裸片垫。图5B图示了沿图4中的线B-B截取的引线框架110的截面。IC芯片被安装到裸片垫112，并且键合线130将IC芯片的上表面上的垫电连接到每个引线116的内部引线部分118的近端。
引线框架110的组件与被附接和接线键合的IC芯片一起被夹持在两部分模具150的上半部150a和下半部150b之间，该两部分模具150 被用在传递模制过程中以密封IC芯片并且生产封装的IC设备。模具 150限定腔152，裸片垫112、连接杆114的内部连接杆部分104和引线116的内部引线部分118位于腔152内。每个引线116的外部引线部分120延伸超过腔152并且被模具150夹持。同样，每个连接杆114 的外部连接杆部分108延伸超出腔并且被模具150夹持。模具腔152 通过浇口156连接到模具流道158，模具流道158填充有密封材料(通常，诸如树脂或环氧树脂基材料的模制化合物)。响应于所施加的力，密封材料由模具流道158递送并且通过浇口156被注入到腔152中。密封材料的流速由所施加的力、模具流道158的长度和截面、浇口156 的截面、温度以及密封材料的粘度和流动特性控制。在注入之后，密封材料固化以形成密封IC芯片的封装。然后，将所得的结构从模具150 中弹出，并且切断外部引线部分120，并且切断挡杆124以将引线116 彼此分离。此外，位于封装外部的连接杆114的外部连接杆部分108 被去除(其中内部连接杆部分104终止在封装的外表面处)。每个引线 116的外部引线部分120然后被弯曲成所需的形状。
为了解决在传递模制过程期间控制密封材料到模具腔152中的流动的问题，连接杆114中的至少一个连接杆被配置为在模具腔152内提供模具流控制结构102。特别地，连接杆114的与浇口156的位置相对应的内部连接杆部分104被切割(附图标记106；使用冲压或蚀刻操作) 成与挡杆124相邻。在垂直于由裸片垫112的上表面所限定的平面的方向上，内部连接杆部分104的、保持连接到裸片垫112的部分被进一步弯曲到与连接杆的上表面重合的平面(附图标记101)之外，以形成模具流控制结构102。连接杆114的内部连接杆部分104的该部分的弯曲部分，相对于针对连接杆114的外部连接杆部分108的上表面的平面 101形成锐角θ(并且相对于裸片垫的上表面形成对应的钝角Φ，其中θ-180°-Φ)。虽然图5B示出了连接杆114的切割的内部连接杆部分104 已经在两部分模具150的上半部150a的方向上弯曲的情况，但是应当理解，这仅是示例，并且可以替代地在两部分模具150的下半部150b的方向上制作弯曲部。弯曲部的位置可以例如与裸片垫112的拐角(或侧边缘)重合。备选地，弯曲部的位置可以被定位在沿着连接杆114 的切割的内部连接杆部分4的长度的位置处，该位置在裸片垫112的拐角(或侧边缘)与连接杆的被切割的末端之间。
在由图5B所示的实施方式中，浇口156位于模具腔152的拐角处，该拐角与连接杆114中的一个连接杆的位置相对应。在一个备选实施方式中，浇口156可以替代地位于模具腔152的侧边缘处，并且将再次对应于连接杆114中的一个连接杆的位置。
通常使用包括以矩阵形式布置的多个引线框架单元的框架。如以上结合图4所指出的，虚线轮廓指示每个引线框架单元的范围。图6图示了框架的一部分，其中矩阵包括被以一列和三行布置的多个引线框架单元。作为示例，框架可以包括引线框架单元的3×10的矩阵(3列、10 行)或引线框架单元的4×15的矩阵(4列，15行)。
图6以示意方式进一步示出了涉及用于引线框架单元的给定的列的流道系统158和浇口156的附加细节。再次，虚线轮廓指示每个模具腔 152的总体范围，并且来自模具流道158的每个浇口156被定位在模具腔的连接杆114所位于的拐角处。模具流道158平行于列延伸，并且沿着该列将密封材料递送到每个模具腔152。对于矩阵中包括的多个列中的每个列，复制该系统。
通过改变模具流控制结构102的形状，可以调整沿着列被同时注入到每个模具腔152中的密封材料的流动。通过控制锐角θ的设置，可以以一种方式实现该调整。例如，沿着给定的列的长度的每个模具流控制结构102可以具有单独选择的锐角θ。实际上，在一个优选的实施方式中，锐角θ沿着列的长度从模具腔152到模具腔地逐渐改变(增加或减小)。因此，由引线框架单元提供的、用于沿着列的长度连接到模具流道158的第一腔152(1)的模具流控制结构102可以具有锐角θ(1)，由引线框架单元提供的、用于沿着列的长度连接到模具流道158的第二腔152(2)的模具流控制结构102可以具有锐角θ(2)，并且由引线框架单元提供的、用于沿着列的长度连接到模具流道158的第三腔152 (3)的模具流控制结构102可以具有锐角θ(3)，其中θ(1)≠θ(2) ≠θ(3)，并且更特别地，作为一个示例，θ(1)<θ(2)<θ(3)。
另外，沿着列的长度，可以针对每个模具腔单独地选择连接杆114 的内部连接杆部分104的、形成模具流控制结构102的弯曲部分的长度 L。这是通过沿着对连接杆114的内部连接杆部分104制作的切口106 的长度，来选择用于制作切口106的位置来实现的。备选地，这是通过选择用于制作弯曲部的位置来实现的。因此，由引线框架单元提供的、用于沿着列的长度连接到模具流道158的第一腔152(1)的模具流控制结构102的内部连接杆部分104的弯曲部分可以具有长度L(1)，由引线框架单元提供的、用于沿着列的长度连接到模具流道158的第二腔152(2)的模具流控制结构102的内部连接杆部分104的弯曲部分可以具有长度L(2)，并且由引线框架单元提供的、用于沿着列的长度连接到模具流道158的第三腔152(3)的模具流控制结构102的内部连接杆部分104的弯曲部分可以具有长度L(3)，其中L(1)≠L(2) ≠L(3)，并且更特别地，作为示例，L(1)<L(2)<L(3)。
通常，模具流控制结构102的提供，并且特别是对于内部连接杆部分104的弯曲部分的角度θ和长度L的受控选择，有助于平衡密封材料沿着矩阵的列到每个模具腔152的流动，以便减少线偏移(wire sweep) 和/或模具空隙出现的可能性。
尽管已经在附图和前面的描述中详细地图示和描述了本公开，但是这种图示和描述被认为是说明性或示例性的，而不是限制性的；本公开不限于所公开的实施例。通过研究附图、公开内容和所附权利要求，本领域技术人员在实践所要求保护的公开时可以理解和实现所公开的实施例的其他变型。

Claims (21)

1.一种框架，其特征在于，包括：
多个引线框架单元，以矩阵布置，其中每个引线框架单元包括：
裸片垫；以及
多个连接杆，连接到所述裸片垫并且从所述裸片垫延伸，其中每个连接杆包括内部连接杆部分和外部连接杆部分，并且其中所述多个连接杆中的至少一个连接杆的所述内部连接杆部分包括切口，所述切口将所述内部连接杆部分的一部分与所述外部连接杆部分分离，并且其中所述部分包括弯曲部，所述弯曲部在与所述连接杆的上表面重合的平面之外，以形成模具流控制结构。
2.根据权利要求1所述的框架，其特征在于，在所述部分中的、所述平面之外的所述弯曲部形成弯曲部分，使得在所述弯曲部分的上表面与所述外部连接杆部分的上表面之间存在锐角。
3.根据权利要求2所述的框架，其特征在于，在每个引线框架单元中，所述锐角是不同的。
4.根据权利要求3所述的框架，其特征在于，所述矩阵包括引线框架单元的列，并且所述锐角在大小上沿着所述列从引线框架单元到引线框架单元地增加。
5.根据权利要求2所述的框架，其特征在于，所述弯曲部分具有从所述平面之外的所述弯曲部的位置延伸到所述切口的位置的长度。
6.根据权利要求5所述的框架，其特征在于，在每个引线框架单元中，所述长度是不同的。
7.根据权利要求6所述的框架，其特征在于，所述矩阵包括引线框架单元的列，并且所述长度在大小上沿着所述列从引线框架单元到引线框架单元地增加。
8.根据权利要求1所述的框架，其特征在于，每个连接杆从所述裸片垫的拐角朝向所述引线框架单元的拐角延伸。
9.根据权利要求1所述的框架，其特征在于，每个引线框架单元还包括挡杆，并且所述内部连接杆部分在所述裸片垫和所述挡杆之间延伸。
10.根据权利要求9所述的框架，其特征在于，所述外部连接杆部分从所述挡杆朝向所述引线框架单元的周界延伸。
11.根据权利要求1所述的框架，其特征在于，在所述部分中的、所述平面之外的所述弯曲部形成弯曲部分，使得在所述弯曲部分的上表面与所述裸片垫的上表面之间存在钝角。
12.根据权利要求11所述的框架，其特征在于，在每个引线框架单元中，所述钝角是不同的。
13.根据权利要求1所述的框架，其特征在于，所述多个连接杆中的所述一个连接杆的所述内部连接杆部分的位置与注射成型浇口的位置相对应。
14.根据权利要求1所述的框架，其特征在于，在所述平面之外的所述弯曲部在垂直于所述裸片垫的所述上表面的方向上。
15.一种封装集成电路，其特征在于，包括：
引线框架，包括：
裸片垫；
多个引线；以及
多个连接杆，连接到所述裸片垫并且从所述裸片垫延伸；
其中每个连接杆包括内部连接杆部分，并且其中所述多个连接杆中的至少一个连接杆的所述内部连接杆部分包括弯曲部，所述弯曲部在与所述连接杆的上表面重合的平面之外，所述弯曲部形成弯曲部分，使得在所述弯曲部分的上表面与所述裸片垫的所述上表面之间存在钝角，以形成模具流控制结构；
集成电路芯片，被安装到所述裸片垫的所述上表面；
电连接，在所述集成电路芯片和所述引线之间；以及
模制封装，密封所述裸片垫、所述集成电路芯片、所述电连接、所述引线的内部部分和所述多个连接杆中的所述一个连接杆的所述弯曲部分。
16.根据权利要求15所述的封装集成电路，其特征在于，所述引线的外部部分延伸到所述模制封装之外。
17.根据权利要求15所述的封装集成电路，其特征在于，除所述多个连接杆中的所述一个连接杆之外，所述连接杆的所述内部连接杆部分终止在所述模制封装的外表面处。
18.根据权利要求15所述的封装集成电路，其特征在于，所述多个连接杆中的所述一个连接杆的所述内部连接杆部分的位置与其中注入用于制作所述模制封装的密封材料的位置相对应。
19.根据权利要求15所述的封装集成电路，其特征在于，所述弯曲部分在所述弯曲部分的上表面与所述连接杆的上表面之间形成锐角。
20.根据权利要求15所述的封装集成电路，其特征在于，所述弯曲部分在所述弯曲部分的上表面与所述裸片垫的上表面之间形成钝角。
21.根据权利要求15所述的封装集成电路，其特征在于，在所述平面之外的所述弯曲部位于与由所述裸片垫的所述上表面限定的平面垂直的平面中。
CN202120480474.6U 2020-03-06 2021-03-05 框架和封装集成电路 Active CN215578541U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062985949P 2020-03-06 2020-03-06
US62/985,949 2020-03-06
US17/165,492 US11862540B2 (en) 2020-03-06 2021-02-02 Mold flow balancing for a matrix leadframe
US17/165,492 2021-02-02

Publications (1)

Publication Number Publication Date
CN215578541U true CN215578541U (zh) 2022-01-18

Family

ID=74858189

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202120480474.6U Active CN215578541U (zh) 2020-03-06 2021-03-05 框架和封装集成电路
CN202110246868.XA Pending CN113363232A (zh) 2020-03-06 2021-03-05 用于矩阵引线框架的模具流平衡

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110246868.XA Pending CN113363232A (zh) 2020-03-06 2021-03-05 用于矩阵引线框架的模具流平衡

Country Status (3)

Country Link
US (1) US11862540B2 (zh)
EP (1) EP3876268A1 (zh)
CN (2) CN215578541U (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197183A (en) * 1991-11-05 1993-03-30 Lsi Logic Corporation Modified lead frame for reducing wire wash in transfer molding of IC packages
US5825623A (en) 1995-12-08 1998-10-20 Vlsi Technology, Inc. Packaging assemblies for encapsulated integrated circuit devices
JP3359846B2 (ja) 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
US6329705B1 (en) * 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
IT1319406B1 (it) * 2000-04-28 2003-10-10 St Microelectronics Srl Involucro protettivo per il contenimento di un circuito integrato susemiconduttore.
US20080067646A1 (en) 2006-09-18 2008-03-20 Texas Instruments Incorporated Semiconductor leadframe for uniform mold compound flow
US7927923B2 (en) * 2006-09-25 2011-04-19 Micron Technology, Inc. Method and apparatus for directing molding compound flow and resulting semiconductor device packages
JP5155644B2 (ja) 2007-07-19 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置
JP2019079928A (ja) * 2017-10-24 2019-05-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびリードフレーム

Also Published As

Publication number Publication date
CN113363232A (zh) 2021-09-07
US20210280502A1 (en) 2021-09-09
US11862540B2 (en) 2024-01-02
EP3876268A1 (en) 2021-09-08

Similar Documents

Publication Publication Date Title
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
US8497158B2 (en) Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US7301225B2 (en) Multi-row lead frame
US8716847B2 (en) Inserts for directing molding compound flow and semiconductor die assemblies
US6420783B2 (en) Semiconductor device and a method of manufacturing the same
US20130109138A1 (en) Manufacturing method of semiconductor device
JP4039298B2 (ja) 樹脂封止型半導体装置およびその製造方法ならびに成形型
CN215578541U (zh) 框架和封装集成电路
JPH08264569A (ja) 樹脂封止型半導体装置の製造方法
CN109698132A (zh) 半导体器件的制造方法和引线框架
CN109427698A (zh) 组装qfp型半导体器件的方法
JP3404438B2 (ja) 半導体装置及びその製造方法
JPH07135230A (ja) 電子装置の樹脂封止方法およびそれに用いるリードフレーム
US6616436B1 (en) Apparatus for manufacturing semiconductor packages
CN103130173B (zh) 用于mems芯片封装的无小岛引线框、引线框阵列及封装结构
JP3433559B2 (ja) 半導体装置の製造方法及びモールド金型
JP4294462B2 (ja) 樹脂封止型半導体装置の製造方法
KR100983304B1 (ko) 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법
JP4002235B2 (ja) 樹脂封止型半導体装置
JP3109919B2 (ja) 樹脂封止型半導体装置の製造方法及び金型
JP2002319595A (ja) 半導体装置の製造方法
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH08153845A (ja) 樹脂封止型半導体装置及びリードフレームの製造方法
JP2004087672A (ja) 樹脂封止型半導体装置およびその製造方法
JPH0691118B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant