CN101552321A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101552321A
CN101552321A CNA2009100071701A CN200910007170A CN101552321A CN 101552321 A CN101552321 A CN 101552321A CN A2009100071701 A CNA2009100071701 A CN A2009100071701A CN 200910007170 A CN200910007170 A CN 200910007170A CN 101552321 A CN101552321 A CN 101552321A
Authority
CN
China
Prior art keywords
layer
semiconductor device
accumulation layer
manufacture method
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009100071701A
Other languages
English (en)
Inventor
黑土健三
寺尾元康
高浦则克
藤崎芳久
小野和夫
屉子佳孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN101552321A publication Critical patent/CN101552321A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

固体电解质存储器存在因反复重写导致固体电解质中的离子A量及电极的形状发生变化，因此难以稳定地重写的问题。本发明提供一种半导体装置，所述半导体装置利用固体电解质层的电阻变化来存储信息或者使电路连接发生变化，其中，使固体电解质层的组成为例如Cu－Ta－S，与其邻接或接近的离子供给层的组成为Cu－Ta－O，由离子供给层供给的离子在固体电解质层内形成导电通路，从而根据电阻高低存储信息，通过施加电脉冲，能够使电阻发生变化。上述离子供给层是具有例如Cu－Ta－O＝1∶2∶6的组成比的结晶，能够稳定地进行重写动作。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，特别涉及一种技术，所述技术有效地适用于使用利用电阻差识别存储信息的固体电解质材料的存储单元，例如高密度集成存储电路、或者存储电路和逻辑电路设置在同一半导体基板上的逻辑混载型存储器、或者具有模拟电路的半导体集成电路装置，并且，本发明还涉及一种在低电压下工作、高速且具有非易失性的随机存取存储器。
背景技术
作为使用固体电解质材料的记录技术，提出了一种固体电解质存储器。非专利文献1及2中详细记述了固体电解质存储器。用图2说明此存储器的存储部和其周边的结构。固体电解质存储器具有存储部RM被BEC和上部电极15夹持的结构。存储部RM具有固体电解质层21和成为离子供给源的电极22的层合结构。固体电解质21中迁移率高的离子移动。“迁移率高的离子”是指在某些电解质中施加一定电压时移动距离长的离子。电极22的材料是迁移率高的元素A(例如，Cu)。
固体电解质21的材料例如是组成为Cu和S的合金，固体电解质21含有离子A。BEC由离子电导率低的栓塞材料13和密合层14的层合形成。上部电极15使用迁移率低的金属材料。由此防止在施加电场时发生移动。在存储部RM的电阻低的“ON状态”下，固体电解质中由金属A形成的导电性长丝连接电极22-BEC之间。
另一方面，存储部RM的电阻高的“OFF状态”下，导电性长丝被切断。动作方法如下所述。测定存储部RM的电阻，使其高低分别对应于“0”和“1”，读出值。使存储部RM为“ON状态”的“ON动作”如下进行。通过对电极22施加正电压，氧化电极22，形成离子A。然后，离子A在固体电解质中进行离子导电，在下部电极BEC或长丝附近被还原，由此使长丝生成或成长。长丝连接电极22-BEC之间，使存储部RM变为低电阻。使存储部RM为“OFF状态”的“OFF动作”如下进行。通过对电极A施加负电压，将构成长丝的金属A氧化，形成离子A。然后，离子A扩散到固体电解质中。
另外，非专利文献3中公开了由Cu及Ta、O构成、组成比接近Cu-Ta-O＝1∶2∶6的结晶结构。以下，将上述结晶称为Cu-Ta-O结晶。
专利文献1中记载了使用氧化物材料的半导体存储器。通过金属长丝的形成或消失，使电阻发生变化。专利文献1的半导体存储器的金属长丝的生成·消失部位不在氧化物材料内。
另外，专利文献2中记载了结构为在2个电极间夹持例如CuTe(铜碲化合物)和GdOx(钆氧化物)层合的半导体存储器，阐述了通过向GdOx材料内添加金属元素(例如Cu)提高存储层的耐压性的方法。
[专利文献1]US6,891,186
[专利文献2]特开2006-351780号公报
[非专利文献1]T.Sakamoto，S.Kaeriyama，H.Sunamura，M.Mizuno，H.Kawaura，T.Hasegawa，K.Terabe，T.Nakayama，M.Aono，IEEEInternational Solid-State Circuits Conference(ISSCC)2004，Digest，(出版 国美国)，2004年，p.16.3
[非专利文献2]M.N.Kozicki，C.Gopalan，M.Balakrishnan，M.Park，M.Mitkova，Proc.Non-Volatile Memory Technology Symposium(NVMTS)2004，(出版国美国)，2004年，p.10～17
[非专利文献3]Journal of applied physics，Vol.96，p.4400-4404
发明内容
固体电解质存储器存在如下课题：反复重写导致固体电解质中的离子A量及电极形状发生变化，因此难以稳定地重写。为了解决上述课题，使用图3说明我们研究的电路装置的代表性结构。离子A的供给层在现有固体电解质存储器中为电极A，但在本存储器中为固体电解质材料。例如为Cu-Ta-S。以下，以Cu-Ta-S为例进行说明。另外，长丝形成部为三元系氧化物。例如为Cu-Ta-O。以下，以Cu-Ta-O为例进行说明。并且，以下使长丝形成部为离子封闭层。由此结构获得的效果如下所述。第1，通过将离子供给源由电极A变为固体电解质Cu-Ta-S，限制可供给的离子总量，并且抑制离子供给源的空隙生成等物理变化。第2，作为金属离子使用迁移率不同的Cu和Ta。迁移率低的Ta制成TaS或TaO的稳定结构。另一方面，迁移率高的Cu可使导电性长丝生成·消失，由此使存储部RM的电阻发生变化。
首先，使用图3说明ON动作。对上部电极31施加比下部电极34高的电压，由此使作为固体电解质的Cu供给层中带有正电荷的Cu离子33进行离子导电，向离子封闭层11移动。为了便于说明，在以下的说明中，对上部电极施加正电压，将下部电极保持在0V。离子封闭层11中，Cu离子33经还原反应变为金属Cu34。特别是在离子封闭层11的电流流动的部分生成金属Cu34。另外，金属Cu34生成时该部分的电阻降低，电流集中。因此，金属Cu34通常具有长丝形状。通过形成Cu长丝，使存储部RM的电阻降低。
然后，使用图4说明OFF动作。对上部电极32施加负电压，将下部电极34保持在0V，由此使Cu长丝中的金属Cu34被氧化，形成Cu离子。结果部分Cu长丝消失，存储部RM高电阻化。Cu离子经离子导电向Cu供给层12中移动。
使用图5所示的电流-电压波形再次说明上述内容。此波形使用半导体参数分析仪测定。通过施加约0.3V上部电极电压，进行ON动作51，电阻减小。施加约0.5V电压时，电流显示为300微安的固定值，原因在于达到了测定机器的柔性电流。然后，通过对上部电极电压施加约-0.3V的电压，进行OFF动作52，电阻升高。上述各说明即使动作时电压极性相反也成立。另外，即使颠倒离子封闭层和离子供给层的上下关系也成立。
如上所述，我们以高可靠性动作为目标研究本电路装置。
但是，在面向高可靠性应用的DRAM(动态访问存储器)等部分应用中，要求可靠性更高的动作。
本发明要解决的技术课题是改善上述技术的问题，提供可靠性高的存储器元件等电路装置。具体而言，增加耐用次数，减少重写电压或重写电阻的不均。
为了实现上述课题，本发明提供一种存储部RM的离子封闭层的相状态为结晶的半导体装置。特别是为结晶状态的离子封闭层具有如下组成：迁移率高的离子A和迁移率比离子A低的离子C、以及极性与离子A及离子C相反的离子D。为结晶状态的离子封闭层的组成的例子为Cu-Ta-O＝1∶2∶6。由于结晶化的离子封闭层稳定，所以进行重写动作时不易发生存储部RM的物理变形或存储部内的组成比发生过大变化。因此，能够实现稳定的重写动作。
以下简单阐述由本申请公开的发明中的代表性方案所取得的效果。
能够实现耐久特性高的存储器元件。
附图说明
[图1]是本发明的实施方案之一的存储器元件的主要部分剖面图。
[图2]是固体电解质存储器元件的主要部分剖面图。
[图3]是表示本发明的实施方案之一的ON动作的模式图。
[图4]是表示本发明的实施方案之一的OFF动作的模式图。
[图5]是表示电流和电压关系的图。
[图6]是表示CuTa2O6结晶的结构的图。
[图7]是表示离子封闭层为结晶时的循环次数和读出电流的关系的图。
[图8]是表示离子封闭层为无定形时的循环次数和读出电流的关系的图。
[图9]是结晶Cu-Ta-O周边部的剖面SEM照片。
[图10]是结晶Cu-Ta-O周边部的剖面模式图。
[图11]是表示Cu-Ta-O的XRD测定结果的图。
[图12]是模式地表示在本发明实施例1的半导体装置中其制造工序中的主要部分的构成例的剖面图。
[图13]是表示三种离子封闭层的结晶化方法的图。
[图14]是模式地表示图12之后的制造工序中的半导体装置的剖面图。
[图15]是模式地表示图14之后的制造工序中的半导体装置的剖面图。
[图16]是模式地表示图15之后的制造工序中的半导体装置的剖面图。
[图17]是模式地表示在本发明实施例1的半导体装置中其制造工序中的主要部分的布局图。
[图18]是模式地表示在本发明实施例1的半导体装置中其制造工序中的主要部分的布局图。
[图19]是模式地表示在本发明实施例1的半导体装置中其制造工序中的主要部分的布局图。
[图20]是模式地表示在本发明实施例1的半导体装置中其制造工序中的主要部分的剖面图。
[图21]是模式地表示在本发明实施例1的半导体装置中其制造工序中的主要部分的剖面图。
[图22]是模式地表示在本发明实施例4的半导体装置中其制造工序中的主要部分的剖面图。
[图23]是模式地表示图22之后的制造工序中的半导体装置的剖面图。
[图24]是模式地表示图23之后的制造工序中的半导体装置的剖面图。
[图25]是利用电子射线衍射分析存储单元得到的CuTa2O6结晶的衍射图形。
[图26]是经计算求出的CuTa2O6结晶的电子射线衍射图形。
符号说明
11...离子封闭层、
12...离子供给层、
13、213、224...栓塞材料、
14、214、225...密合层、
15、94...上部电极、
21...固体电解质层、
22...成为离子供给源的电极、
33...离子、
34...金属、
51...ON动作、
52...OFF动作、
91、104...结晶Cu-Ta-O、
92...Cu-Ta-S、
93、103 PTEOS、
101...晶粒边界、
102...晶内、
103...氧化硅、
121...层间绝缘膜、
141...硬掩模(hard mask)、
142...抗蚀剂、
171...扩散层、
172...下部电极、
173...源线-扩散层间连接部、
181...字线、
182...源线、
191...位线、
201...侧壁、
202...字线、
203...场氧化膜、
215...隔离层、
216...布线材料、
221...蚀刻终止层、
222...阶梯差部、
223...1金属线、
RM...存储部、
BEC...下部电极。
具体实施方式
以下，根据附图详细说明本发明的实施方案。本申请中所谓导体层间的接触不仅包括直接接触的情况，也包括夹持电流可流过程度的较薄绝缘体或半导体等的层或区域进行接触的情况。
实施例1
图1是表示在本发明第1实施方案中使用固体电解质材料的存储器元件的结构的剖面图。如图所示，本发明的存储器元件形成下部电极BEC和上部电极15夹持由离子封闭层11和离子供给层12层合得到的存储部RM的结构。下部电极BEC由密合层14及栓塞材料13构成。作为密合层14，例如可以使用对尺寸微小的孔状的填充性优异的TiN。作为栓塞材料13及上部电极15的材料可以使用电阻低的W。作为BEC的材料，可以使用作为高熔点材料的TiAlN或TiW、TiSiC、TaN、碳簇(C60等碳同素异形体)。此时，作为使导电性长丝消失的方法，可以采用使离子封闭层产生焦耳热、利用热扩散使长丝消失的方法。结果ON动作和OFF动作中可以使用相同极性的电压，能够缩小周边电路的面积。
栓塞材料13和密合层14、上部电极15的材料可以使用迁移率低的元素以便不影响重写动作。当然栓塞材料13与密合层14可以使用相同材料，例如TiN。离子封闭层11的相状态为结晶，作为材料可以使用由Cu和Ta、O构成的组成。离子封闭层11由阳离子和阴离子构成。作为阳离子，包含迁移率不同的2种以上的阳离子。迁移率高的阳离子是价数低、离子半径小的离子，Ag或Cu、Au、Zn符合条件。另外，迁移率低的阳离子是价数高、离子半径大的离子，Ta或W、Mo、稀土元素(特别是Gd)符合条件。作为离子供给层12的材料，可以使用由Cu和Ta、S构成的组成。离子供给层包含阳离子和阴离子。并且，作为阳离子使用迁移率不同的2种以上的阳离子，由此由迁移率低的阳离子和阴离子形成稳定的结构，利用此结构能够防止离子供给层中产生空隙等物理变化或过度的电阻变化。
另外，通过使离子封闭层11的阴离子为与离子供给层12的阴离子不同的元素，能够使离子封闭层11和离子供给层12的离子电导率不同，单向保持离子浓度梯度。离子浓度在上部电极15附近高，在下部电极BEC附近低。如果此离子浓度梯度逆转，则重写电压的极性翻转，因此不能进行稳定的重写动作。本实施方案的目的在于利用离子电导率差来维持离子浓度梯度。
本发明的特征在于使离子封闭层11的相状态为结晶。使用图6说明作为离子封闭层的组成使用Cu及Ta、O、且其组成比接近Cu-Ta-O＝1∶2∶6时的结晶结构。结晶结构是使钙钛矿结构稍稍变形的结构。氧位于八面体的顶点，Ta位于中心。着眼于图6中的Cu原子和用空位表示的Cu位点时，Cu位点的1/2为空位。需要说明的是，也有报道指出Cu位点中的空位比例为1/3。另外，还有报道指出组成比为Cu-Ta-O＝1.03∶2∶6。由于Cu位点中包含的多数空位成为Cu离子移动时的通路，所以具有高离子电导率。另一方面，一般认为由Ta和O构成的结构稳定，即使在施加电场、或Cu离子移动的情况下，结构也不易劣化，很少产生空隙或者发生Ta或O移动。其原因在于，迁移率低的阳离子通常价数高，所以与作为阴离子的氧之间形成牢固的键。因此，能够提供具有高可靠性的存储器元件。
作为离子供给层的理想组成，平均组成如下述通式(1)所示。
CuXTaYS(100-X-Y)    (1)
(此处，式中X、Y分别为40≤X≤80、5≤Y≤20)
Cu的组成比与上述组成相比较高时，其自身与电极类似电阻降低、不能作为固体电解质发挥功能。与上述组成相比较低时，膜失去化学稳定性，另外，置位变得不充分。Ta的组成比与上述组成相比较高时，置位电阻过高。如果与上述组成相比较低，则在离子移动时产生空隙，故可重写次数减少。
除此之外，也可以含有10原子％以下的其他元素。
作为离子封闭层的理想组成，平均组成如下述通式(2)表示。
CuXTaYO(100-X-Y)    (2)
(此处，式中X、Y分别为10≤X≤50、10≤Y≤30)
Cu的组成比高于上述组成时，其自身与电极类似电阻降低，不能作为固体电解质发挥功能。与上述组成相比较低时，化学稳定性变得不稳定，另外，置位变得不充分。Ta的组成比与上述组成相比较高时，置位电阻过高。与上述组成相比较低时低电阻状态的耐热性不足。氧比上述组成高时，置位变得不充分。如果与上述组成相比较少，则在离子移动时产生空隙，故可重写次数减少。
除此之外，也可以含有10原子％以下其他元素。
我们实验的离子封闭层的相状态为无定形的情况、和为结晶的情况的比较如图7和图8所示。图7中相状态为结晶，图8中相状态为无定形。表示进行读出动作时流过的电流量。其表明通过使相状态为结晶，反复重写动作时的读出电流的稳定性升高。由此可知，通过使Cu-Ta-O为结晶，能够提供高可靠动作的存储器。说明其理由的模型之一如下所示。如果Cu-Ta-O为无定形，则离子间的键合力因位置不同而不同。其中存在不稳定的键，通过施加电场、或Cu离子移动，Ta-O间的键被切断。被切断的Ta-O键达到一定比例时，因电迁移而产生空隙。结果ON电阻或OFF电阻、动作电压发生变化。Cu-Ta-O为结晶时，考虑Cu离子以Cu-Ta-O中的Cu位点为中心进行移动的模型、和以晶粒边界为中心移动的模型。以Cu-Ta-O中的Cu位点为中心移动的模型中，离子间的键合力至少在晶内基本固定，不产生空隙生成之类键合力弱的部位。据此，认为存在可以进行稳定的重写动作的可能性。Cu离子在晶粒边界移动的模型中，由于晶粒边界的部位基本稳定，所以认为可以实现稳定的重写动作。
接下来，我们制作的结晶Cu-Ta-O和其周边部的剖面SEM像如图9所示。经SEM观察可知，结晶Cu-Ta-O91中存在约5nm的结构。上述情况暗示Cu-Ta-O结晶91的粒径约为5nm。另外，图9中给出了Cu-Ta-S92及上部电极94、PTEOS93。
另外，图9的模式图如图10所示。结晶Cu-Ta-O104位于氧化硅103和离子供给层即Cu-Ta-S之间。Cu-Ta-O的结晶粒径约为5nm，用结晶晶粒边界101的形状表示。晶内102和晶粒边界101的电导率及Cu迁移率不同。粒径与下部电极BEC径相比十分小，由此具有Cu-Ta-O晶粒边界对存储器特性的影响被平均化、使元件间不均变小的效果。通常容易认为可以利用Cu-Ta-O的组成或结晶化条件，在结晶晶粒边界101析出Cu或Ta及其氧化物。认为可以由其析出量的大小及其组成，决定Cu的移动主要发生在晶内、还是发生在晶粒边界。通过使元件间不均减少可以提供大容量的存储器。另外，通过高可靠动作化，可以应用到要求较高可重写次数的RAM中。特别是可以提供本存储器元件作为对应45nm以下微细化的主存储装置，代替作为计算机用主存储装置具有广大市场、但45nm以下微细工艺的微细化存在问题的DRAM。
使用图11说明Cu-Ta-O的结晶化条件。首先，利用溅射法将无定形Cu-Ta-O成膜。然后，在各规定温度下、在氮气氛中进行30分钟热处理。进行此试样的XRD测定，结果未观察到asdepo膜，并且在500℃以下的热处理温度下未观察到Cu-Ta-O结晶。相对于此，通过进行700℃的热处理，观察到Cu-Ta-O结晶。
进而，我们进行实验调查Cu-Ta-O的电阻，我们实验中使用的Cu-Ta-O的结晶化温度为500℃以上、700℃以下。Cu-Ta-O的膜厚例如为5～60nm，Cu-Ta-S的膜厚例如为3～30nm。
我们对制作的存储单元进行剖面TEM(透射型电子显微镜)观察，利用纳米衍射(nanodiffraction)法得到的电子射线衍射图形如图25所示。另外，由CuTa2O6结晶的结构计算衍射图形的结果如图26所示。图25和图26的结果一致，由此可知，存储单元中存在CuTa2O6结晶。如上所述，通过剖面TEM观察可以容易地确定离子封闭层是否结晶化。
Cu-Ta-O和Cu-Ta-S的上下关系如下所述。采用将Cu-Ta-O成膜、使Cu-Ta-O结晶化、然后将Cu-Ta-S成膜的操作工序时，由于Cu-Ta-S的耐热性可以低于Cu-Ta-O的结晶化温度，所以可以从范围较大的组成中选择Cu-Ta-S的材料。例如，可以使用通过施加600℃的热负荷而升华的Cu∶Ta∶S＝60∶10∶30的组成。一般认为，作为Cu-Ta-S的组成比，例如Cu浓度为10％以上且50％以下、Ta浓度为10％以上且30％以下时，具有足以使电阻变化的Cu供给量，并且便于抑制在供给Cu时的Cu-Ta-S材料的空隙，当然也可以使用其他组成。
接下来，使用图12说明本存储器的制造工序。
首先，使用通常的半导体工序，形成MIS晶体管并利用场氧化膜分离扩散层。然后，在形成层间绝缘膜后，形成与上述晶体管的漏极连接的接触孔，利用化学气相沉积法(CVD)形成密合层14及栓塞材料13。然后，进行CMP(化学机械研磨)，形成BEC。进而，进行结晶Cu-Ta-O的成膜。结果得到的结构的模式图如图12所示。仅给出自BEC以上的部分。作为层间绝缘膜121，可以使用PTEOS(磷掺杂原硅酸四乙酯)。
图13表示3种结晶Cu-Ta-O成膜方法。本实施例中选择利用衬底加热溅射法进行Cu-Ta-O成膜。上述方法中将晶片衬底温度控制在例如500℃以上进行溅射。当然，离子封闭层中也可以使用除Cu-Ta-O结晶之外的材料，由于因组成不同结晶化温度也不同，所以必须根据组成选择适当的衬底温度。
通过溅射射入衬底的溅射粒子具有高运动能量，在衬底上能够在某种程度上自由地运动，所以易形成热力学稳定的结晶状态。因此，与先在无定形状态下成膜、然后施加热负荷的情况相比，能够降低结晶化所需的温度。结果注入到硅衬底的掺杂剂在高热负荷作用下发生移动，因此能够避免晶体管特性劣化的问题。
接下来，说明Cu-Ta-O及Cu-Ta-S的加工方法。含Cu的材料通常难以利用蚀刻进行微细加工。例如，Cu的布线工序中可以使用镶嵌工序。使用图14～图16说明本实施例的加工方法。
图14表示由图12所示的状态进一步将Cu-Ta-S和上部电极15、硬掩模141成膜后，将抗蚀剂142涂布、曝光、显影的模式图。作为硬掩模141，可以使用SiN(硅氮化物)。硬掩模141的膜厚例如为150nm。此膜厚可以根据制造装置的工艺世代或Cu-Ta-S及Cu-Ta-O的膜厚选择适当的值。
将抗蚀剂142作为掩模，利用干蚀刻加工硬掩模141。然后，将抗蚀剂灰化，除去抗蚀剂142。此状态的模式图如图15所示。
进而，使用硬掩模141，通过干蚀刻加工Cu-Ta-S及Cu-Ta-O。硬掩模141与抗蚀剂142相比，可以获得较大的Cu-Ta-O及Cu-Ta-S的选择比，因此可以进行更微细的加工。
以下，进一步形成存储部RM与位线的连接部或MIS晶体管的源极和源线的连接部，然后形成上部布线。
按照以上顺序形成的存储单元的布局如图17～图19所示。
图17给出了扩散层171、BEC172、源线-扩散层间连接部173。
接下来，图18给出了字线181和源线182。如果以F为最小尺寸，则源线间隔为3F。另外，字线间隔为2F。
进而，图19给出了位线191。位线间隔为3F。本实施例中可以使存储单元面积为6F2。下部电极BEC的栓塞径例如为0.2F2～2F2。将下部电极BEC的栓塞径加工成1F2以下时，可以使用以侧壁等的阶梯差作为硬掩模进行加工的方法等。
本实施例的主要部分剖面模式图如图20和图21所示。图20是图19中的X-X′的剖面模式图，图21是图19中的Y-Y’的剖面模式图。图20中利用侧壁201，分离字线202和BEC。利用场氧化膜203，分离扩散层171。
图21表示由密合层214和栓塞材料213形成的扩散层-源线连接部173连接源线182和扩散层171。密合层214例如为TiN，栓塞材料213例如为W。可以都由CVD形成。源线182由隔离层215和布线材料216形成。作为隔离层可以使用Ta，作为布线材料可以使用Cu。
实施例2
本实施例的特征在于，图13中的Cu-Ta-O结晶化方法中利用激光照射进行离子封闭层的结晶化。
Cu-Ta-O的成膜如下进行。将溅射时的衬底温度较低地控制在Cu-Ta-O不结晶化的程度，将无定形Cu-Ta-O成膜。然后，使用激光照射进行Cu-Ta-O的结晶化。
不进行利用炉体的热处理，而是进行激光照射，由此可以减轻硅晶片衬底的温度升高。由此使扩散层中的掺杂剂移动，所以能够避免晶体管特性劣化的问题，不仅如此，还可以防止Low-k材料的劣化，因此层间绝缘膜中可以使用Low-k材料。通过使用Low-k材料，可以减轻半导体电路的布线延迟，能够进行高速的动作。Low-k材料通常耐热性低。例如，对多孔性Low-k材料施加超过400℃的热负荷时，内部的微细空隙消失，介电常数k升高，因此布线延迟增大、或者由于Low-k材料变形导致布线短路。当然Low-k材料劣化的温度根据Low-k材料的种类不同而变化。
说明激光照射方法。使晶片以垂直硅晶片表面通过晶片中心的轴为中心旋转，使激光照射部沿着晶片的半径方向移动。另外，根据激光照射部的位置，改变旋转速度，使激光的线速度保持一定。如上所述，可以在均匀的照射强度下进行激光热处理。
我们测定的无定形状态的Cu-Ta-O的折射率，在波长632.8nm处为3.9。认为通过使激光照射强度为16kW/mm2、激光照射部的移动速度为25mm/秒、激光的移动方向的照射长度为1μm，可以进行结晶化，但根据Cu-Ta-O材料的组成不同，折射率或结晶化温度、结晶化所需时间发生变化，因此当然应将照射强度或照射部的移动速度控制在最佳值。
另外，通过利用激光照射选择性地加热Cu-Ta-O，使其结晶化，可以抑制在其下部形成的Cu-Ta-S的温度升高。结果可以使用耐热性低于Cu-Ta-O的结晶化温度的Cu-Ta-S形成Cu-Ta-S位于Cu-Ta-O下部的结构。
实施例3
本实施例的特征在于，图13中的Cu-Ta-O结晶化方法中，在无定形Cu-Ta-O成膜后，用电炉或红外炉进行热处理，使Cu-Ta-O结晶化。通过用一段时间进行结晶化，可以抑制结晶成长速度，相对地提高结晶核生成率，因此能够得到微细的结晶结构。由此能够将BEC上的晶粒边界的数量均匀化，因此能够将晶粒边界对重写动作的影响平均化。结果可以提供不均少的半导体电路装置。热处理时间例如为30分钟。如实施例1所述，Cu-Ta-O的结晶化温度为600℃以上，因此热处理温度可以设定为600℃以上。
实施例4
本实施例的特征在于，利用CMP进行存储部分离。
使用图22～图24说明本存储器的制造工序。
首先，使用通常的半导体工序，形成MIS晶体管并利用场氧化膜分离扩散层。然后，在层间绝缘膜形成后，形成与上述晶体管的漏极及源极连接的接触孔，采用化学气相沉积法(CVD)形成密合层225及栓塞材料224。然后，进行CMP(化学机械研磨)，形成扩散层-1金属线间连接部。接下来，使用CVD成膜和镶嵌加工，形成1金属线223。1金属线材料的例子为W。然后，形成蚀刻终止层221及层间绝缘膜226，进而，进行CVD及干蚀刻，形成阶梯差部222。蚀刻终止层的材料例如为SiN，层间绝缘膜226的材料例如为PTEOS。另外，阶梯差部222的材料例如为SiN。结果得到的剖面的模式图如图22所示。
进而，进行离子封闭层11和离子供给层12、上部电极15的成膜。上述成膜可以均采用溅射法进行。但是，使用阶梯差部的高度和开口部的纵横尺寸比超过1的深孔时，采用CVD法形成各层。结果得到的剖面的模式图如图23所示。
接下来，进行CMP，由此可以形成图24所示的存储部被分离的结构。使用本实施例，可以形成特别微细的存储单元结构。
之后通过形成上部布线，制造存储器元件。需要说明的是，使用一般的半导体工艺形成本结构时，在Cu-Ta-O或Cu-Ta-S中产生10～500nm的阶梯差。
需要说明的是，本实施例中，源线配置在位线的下部，源线使用1金属线223进行布线。另外，形成干蚀刻终止层221，以便容易形成1金属线和上部布线的连接部。

Claims (20)

1、一种半导体装置，其特征在于，具有：
设置在衬底上的通过使电阻发生变化来记录信息的记录层，
设置在所述记录层的所述衬底侧的一个主面上的第1电极，
设置在所述记录层的与所述一个主面对向的另一主面上的第2电极，
所述记录层包含配置在与所述第1电极连接的一侧的第1层和配置在与所述第2电极连接的一侧的第2层这样至少2层，
所述第1层为结晶相，所述结晶相含有选自Ag、Cu、Au、Zn中的至少1种元素、和选自Ta、W、Mo、Gd中的至少1种元素、和氧，
所述第2层含有选自Ag、Cu、Au、Zn中的至少1种元素和选自S、Se、Te中的至少1种元素。
2、如权利要求1所述的半导体装置，其特征在于，所述第1层和所述第2层中包含的选自Ag、Cu、Au、Zn中的元素是各层中共同的元素。
3、如权利要求1所述的半导体装置，其特征在于，所述第2层含有选自Ag、Cu、Au、Zn中的至少1种元素、和选自S、Se、Te中的至少1种元素、和金属元素或硅。
4、如权利要求3所述的半导体装置，其特征在于，所述第2层中至少含有Cu-Ta-S。
5、如权利要求4所述的半导体装置，其特征在于，所述Cu-Ta-S的组成比为CuXTaYS(100-X-Y)时，所述X及Y为80≥X≥40、5≤Y≤20。
6、如权利要求1所述的半导体装置，其特征在于，所述第1层中至少含有Cu-Ta-O。
7、如权利要求6所述的半导体装置，其特征在于，所述Cu-Ta-O的组成比为CuXTaYO(100-X-Y)时，所述X及Y为10≤X≤50、10≤Y≤30。
8、如权利要求1所述的半导体装置，其特征在于，在所述第1层中观察到的金属粒子、或金属化合物粒子的直径为5nm以下。
9、如权利要求1所述的半导体装置，其特征在于，所述第1层为钙钛矿结构，或从决定钙钛矿结构的原子位置在10％以内的范围内发生变形的结构。
10、一种半导体存储装置，是具有多个存储单元的半导体存储装置，所述存储单元设置在多条字线、和通过绝缘层与所述字线交差的多条位线的交点上，包含信息存储部和选择元件，其特征在于，
所述信息存储部具有权利要求1所述的半导体装置，
通过对所述信息存储部施加脉冲电压进行信息的写入、或信息的读取。
11、一种半导体装置的制造方法，其特征在于，包括以下工序：
在衬底上形成下部电极的工序，
在所述下部电极上形成第1存储层，进而在所述第1存储层上形成第2存储层，由此形成包含所述第1存储层及所述第2存储层这样至少2层的存储层的工序，所述第1存储层含有选自Ag、Cu、Au、Zn中的至少1种元素、和选自Ta、W、Mo、Gd中的至少1种元素、和氧，所述第2存储层含有选自Ag、Cu、Au、Zn中的至少1种元素、和选自S、Se、Te中的至少1种元素，
在所述记录层上形成上部电极的工序，
其中，在形成所述第1存储层后进行退火，在所述退火后形成所述第2存储层。
12、如权利要求11所述的半导体装置的制造方法，其特征在于，通过在所述第1存储层形成后进行退火使所述第1存储层的相状态由无定形变为结晶。
13、如权利要求12所述的半导体装置的制造方法，其特征在于，所述第1存储层中含有Cu-Ta-O，所述退火的温度为600℃以上。
14、如权利要求11所述的半导体装置的制造方法，其特征在于，
包括使用Low-k材料在所述衬底上形成层间绝缘膜的工序，
所述退火时的衬底温度为400℃以下。
15、如权利要求11所述的半导体装置的制造方法，其特征在于，一边加热所述衬底，一边进行所述第1存储层的成膜。
16、如权利要求15所述的半导体装置的制造方法，其特征在于，所述衬底的加热温度为500℃以上。
17、如权利要求12所述的半导体装置的制造方法，其特征在于，在所述第1存储层成膜后使用激光进行退火，然后进行所述第2存储层的成膜。
18、如权利要求17所述的半导体装置的制造方法，其特征在于，
包括使用Low-k材料在所述衬底上形成层间绝缘膜的工序，
所述退火时的衬底温度为400℃以下。
19、如权利要求11所述的半导体装置的制造方法，其特征在于，所述下部电极含有选自W、Ti、TiN、TiAlN、TiW、TiSiC、TaN、碳簇中的至少1种。
20、一种半导体装置的制造方法，其特征在于，包括以下工序：
在衬底上形成下部电极的工序，
在所述下部电极上形成第1存储层，进而在所述第1存储层上形成第2存储层，由此形成包含所述第1存储层及所述第2存储层这样至少2层的存储层的工序，所述第1存储层含有选自Ag、Cu、Au、Zn中的至少1种元素、和选自S、Se、Te中的至少1种元素，所述第2存储层由结晶相构成，所述结晶相含有选自Ag、Cu、Au、Zn中的至少1种元素、和选自Ta、W、Mo、Gd中的至少1种元素、和氧，
在所述记录层上形成上部电极的工序。
CNA2009100071701A 2008-03-31 2009-02-13 半导体装置及其制造方法 Pending CN101552321A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008089776A JP2009246085A (ja) 2008-03-31 2008-03-31 半導体装置およびその製造方法
JP2008089776 2008-03-31

Publications (1)

Publication Number Publication Date
CN101552321A true CN101552321A (zh) 2009-10-07

Family

ID=41115710

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009100071701A Pending CN101552321A (zh) 2008-03-31 2009-02-13 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20090242868A1 (zh)
JP (1) JP2009246085A (zh)
CN (1) CN101552321A (zh)
TW (1) TW201001693A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891162A (zh) * 2011-07-22 2013-01-23 索尼公司 存储器装置及其制造方法
CN104813469A (zh) * 2012-12-03 2015-07-29 索尼公司 存储元件和存储装置
CN108950507A (zh) * 2018-08-15 2018-12-07 电子科技大学 一种基于a-TSC:O陶瓷薄膜的忆阻开关器件及其制备方法
US10879312B2 (en) 2012-12-25 2020-12-29 Sony Corporation Memory device and memory unit
WO2022017137A1 (zh) * 2020-07-20 2022-01-27 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983175B1 (ko) * 2008-07-03 2010-09-20 광주과학기술원 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
KR20110008553A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
JP2011096714A (ja) * 2009-10-27 2011-05-12 Nara Institute Of Science & Technology 金属ナノ粒子を有する抵抗変化メモリ
US8946672B2 (en) * 2009-11-11 2015-02-03 Nec Corporation Resistance changing element capable of operating at low voltage, semiconductor device, and method for forming resistance change element
JP5641402B2 (ja) * 2010-02-01 2014-12-17 学校法人 龍谷大学 酸化物膜及びその製造方法、並びにターゲット及び酸化物焼結体の製造方法
JP5648406B2 (ja) * 2010-10-13 2015-01-07 ソニー株式会社 不揮発性メモリ素子及び不揮発性メモリ素子群、並びに、これらの製造方法
JP2012084765A (ja) * 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
WO2012074131A1 (ja) * 2010-12-03 2012-06-07 日本電気株式会社 半導体装置及びその製造方法
WO2012105139A1 (ja) * 2011-02-02 2012-08-09 日本電気株式会社 スイッチング素子、半導体装置およびそれぞれの製造方法
JP5548170B2 (ja) 2011-08-09 2014-07-16 株式会社東芝 抵抗変化メモリおよびその製造方法
JP5684104B2 (ja) 2011-12-27 2015-03-11 株式会社東芝 メタルブリッジ型記憶装置の製造方法
JP6213559B2 (ja) * 2013-03-18 2017-10-18 富士通株式会社 電子デバイスとその製造方法、及びネットワークシステム
US8981334B1 (en) * 2013-11-01 2015-03-17 Micron Technology, Inc. Memory cells having regions containing one or both of carbon and boron
CN106410024A (zh) * 2015-08-03 2017-02-15 华邦电子股份有限公司 电阻式随机存取存储器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4119950B2 (ja) * 2000-09-01 2008-07-16 独立行政法人科学技術振興機構 コンダクタンスの制御が可能な電子素子
JP4190238B2 (ja) * 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
JP2006319028A (ja) * 2005-05-11 2006-11-24 Nec Corp スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JP5227544B2 (ja) * 2007-07-12 2013-07-03 株式会社日立製作所 半導体装置
JP2009021436A (ja) * 2007-07-12 2009-01-29 Hitachi Ltd 半導体装置
TWI402980B (zh) * 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
JP2009043905A (ja) * 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891162A (zh) * 2011-07-22 2013-01-23 索尼公司 存储器装置及其制造方法
CN104813469A (zh) * 2012-12-03 2015-07-29 索尼公司 存储元件和存储装置
US10879312B2 (en) 2012-12-25 2020-12-29 Sony Corporation Memory device and memory unit
CN108950507A (zh) * 2018-08-15 2018-12-07 电子科技大学 一种基于a-TSC:O陶瓷薄膜的忆阻开关器件及其制备方法
CN108950507B (zh) * 2018-08-15 2020-03-17 电子科技大学 一种基于a-TSC:O陶瓷薄膜的忆阻开关器件及其制备方法
WO2022017137A1 (zh) * 2020-07-20 2022-01-27 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法

Also Published As

Publication number Publication date
JP2009246085A (ja) 2009-10-22
TW201001693A (en) 2010-01-01
US20090242868A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
CN101552321A (zh) 半导体装置及其制造方法
US7619237B2 (en) Programmable resistive memory cell with self-forming gap
US7932129B2 (en) Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7932506B2 (en) Fully self-aligned pore-type memory cell having diode access device
US7964468B2 (en) Multi-level memory cell having phase change element and asymmetrical thermal boundary
CN101765914B (zh) 存储元件和存储装置
US7569844B2 (en) Memory cell sidewall contacting side electrode
JP4792714B2 (ja) 記憶素子及び記憶装置
US8912515B2 (en) Manufacturing method for pipe-shaped electrode phase change memory
TWI415299B (zh) 環狀電極及其製造方法
US7619311B2 (en) Memory cell device with coplanar electrode surface and method
US7804083B2 (en) Phase change memory cell including a thermal protect bottom electrode and manufacturing methods
US7879643B2 (en) Memory cell with memory element contacting an inverted T-shaped bottom electrode
US8110822B2 (en) Thermal protect PCRAM structure and methods for making
WO2011043448A1 (ja) 半導体装置及びその製造方法
TWI385790B (zh) 相變化記憶體之多晶矽栓塞雙極性電晶體
US20100019215A1 (en) Mushroom type memory cell having self-aligned bottom electrode and diode access device
US20090101879A1 (en) Method for Making Self Aligning Pillar Memory Cell Device
JP4715320B2 (ja) 記憶素子及び記憶装置
JP2008053494A (ja) 半導体装置及びその製造方法
JP2006173267A (ja) 記憶素子及び記憶装置
JP2009206418A (ja) 不揮発性メモリ装置及びその製造方法
US20100091558A1 (en) Dielectric-Sandwiched Pillar Memory Device
JP5434967B2 (ja) 記憶素子及び記憶装置
KR20090104643A (ko) 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20091007