CN101546752A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101546752A
CN101546752A CN200910127940A CN200910127940A CN101546752A CN 101546752 A CN101546752 A CN 101546752A CN 200910127940 A CN200910127940 A CN 200910127940A CN 200910127940 A CN200910127940 A CN 200910127940A CN 101546752 A CN101546752 A CN 101546752A
Authority
CN
China
Prior art keywords
diffusion
layer
diffusion layer
semiconductor device
resistive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910127940A
Other languages
English (en)
Other versions
CN101546752B (zh
Inventor
永井隆行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101546752A publication Critical patent/CN101546752A/zh
Application granted granted Critical
Publication of CN101546752B publication Critical patent/CN101546752B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件。本发明旨在减少其中提供有半导体器件的保护电路的面积,本发明的半导体器件具有第一导电型阱、在阱中形成的多个第一扩散层、在阱中形成中的多个第二扩散层以及在阱中形成的扩散电阻层,其中,第一扩散层具有第二导电型,并且被彼此并行地连接至半导体器件的输入/输出端;第二扩散层与多个第一扩散层交替地设置,并且被连接至电源或地;扩散电阻层具有第二导电型,并且位于与多个第二扩散层中的任何一个邻近;该扩散电阻层被连接至半导体器件的输入/输出端,同时与第一扩散层并行地设置,并且连接内部电路和半导体器件的输入/输出端。

Description

半导体器件
相关申请的交叉引用
本申请基于日本专利申请No.2008-083700,其内容通过引用结合于此。
技术领域
本发明涉及一种具有保护元件的半导体器件。
背景技术
在将用于保护内部电路不受静电等干扰的保护元件提供至半导体器件的情形下,最一般的是在保护元件和内部电路之间设置用于限制电流的电阻元件,从而防止过电流流至内部电路。电阻元件通常是由多晶硅构成的多晶硅电阻器,或由扩散层构成的扩散层电阻器。在使用扩散层电阻器的情形下,其可以与保护元件集成,以便减少占用面积(例如,参见日本特开专利公布No.02-070229和No.06-302765)。
可替选地,如日本特开专利公布No.10-150109和No.2005-109163中所示的,提出了双极晶体管保护元件和二极管保护元件,这两者具有排列以形成阵列的大量的点构图的扩散层。与那些使用具有大面积的扩散层的双极晶体管保护元件和二极管保护元件相比较,这些点构图的保护元件在发射极和集电极之间或在阴极和阳极之间的相对的长度上可以增加,从而可以具有更大的保护限度。
然而,点构图的保护元件的扩散层非常小,使得可能难以使用扩散层作为扩散层电阻器。因为这个原因,半导体器件被构造成具有通常使用多晶硅的附加电阻器,该附加电阻器提供到点构图的保护元件的外部,仅增大半导体器件。
发明内容
根据本发明,提供了一种半导体器件,其包括:
第一导电型阱;
在阱中形成的多个第一扩散层,具有第二导电层,并且彼此并行地连接至信号输入/输出端;
在阱中形成的多个第二扩散层,与多个第一扩散层交替地设置,并且连接至电源或地;以及
在阱中形成的扩散电阻层,具有第二导电型,位于与多个第二扩散层中的任何一个邻近,连接至输入/输出端,同时与第一扩散层并行地设置,并且连接内部电路和输入/输出端。
根据本发明,即使第一扩散层和第二扩散层的总面积由于扩散电阻层的提供而变得更小,扩散电阻层也能够起到类似于第一扩散层的作用,使得可以抑制保护元件的保护限度被降低。当假设这二者的保护限度相同时,与具有对其提供的外部电阻器的构造相比较,保护电路(包括保护元件和电阻器)的面积可以减少。结果,可以抑制半导体器件被增大。
附图说明
从结合附图对下文特定优选实施例进行的描述,使本发明的上述和其他目的、优势和特征将变得更加明显,其中:
图1是示出第一实施例的半导体器件的构造的平面图;
图2是图1的部分放大视图;
图3是沿着图2中的线A-A’的截面图;
图4是图1至图3中所示的半导体器件的等效电路图;
图5A至图5C是示出图1至图3中所示的半导体器件的制造方法的截面图;
图6是说明第二实施例的半导体器件构造的截面图;
图7是说明第三实施例的半导体器件构造的截面图;
图8是图7中所示的半导体器件所具有的保护电路的等效电路图;以及
图9是示出第四实施例的半导体器件的构造的截面图。
具体实施方式
现在将参考说明性实施例在此处描述本发明。本领域的技术人员将认识到,使用本发明的教导可以实现许多可替选的实施例,并且本发明不限于为解释性目的而示出的实施例。
参考附图,下文将描述本发明的实施例。应注意的是,在所有的图中,任何相似的组件将被赋予相似的附图标记或符号,从而不再重复对其的说明。
图1是示出第一实施例的半导体器件构造的平面图。该半导体器件具有保护元件。保护元件具有第一导电型阱10、在阱10中形成的多个第一扩散层200、在阱10中形成的多个第二扩散层300以及在阱10中形成的扩散电阻层400。第一扩散层200具有第二导电型,并且彼此并行连接至半导体器件的输入/输出端。第二扩散层300与多个第一扩散层200交替地设置,并且被连接至电源或地。扩散电阻层400具有第二导电型,并且位于与多个第二扩散层300中的任何一个邻近。扩散电阻层400被连接至半导体器件的输入/输出端,同时与第一扩散层200并行地设置,并且连接内部电路和半导体器件的输入/输出端。
如果诸如静电所致的浪涌电流进入输入/输出端,允许浪涌电流从第一扩散层200,通过阱10和第二扩散层300,放电至电源或地。扩散电阻层400防止浪涌电流流至内部电路。由于扩散电阻层400形成在与其中形成第一扩散层200和第二扩散层的同一阱10中,并且具有与第一扩散层200相同的导电型,使得部分浪涌电流可以从扩散电阻层400,通过阱10和第二扩散层300,放电至电源或地。由于该构造,即使第一扩散层200和第二扩散层300的总面积由于扩散电阻层400的提供而变得更小,也可以抑制保护元件的保护限度因此被降低。因此,与具有为被提供的外部电阻器的构造相比较,同时假设二者的保护限度相同时,(包括保护元件和电阻器的)保护电路的占用面积可以被减少。结果,可以抑制半导体器件增大。下文将详细描述。
当从顶部观察半导体器件时,在该实施例中的阱10具有正方形(或矩形)形状。在阱10的正方形(或矩形)区域中,第一扩散层200和第二扩散层300具有几乎相同的几何形状,并且以规则间隔设置以形成矩阵。将扩散电阻层400设置在正方形区域的四个角之一处。
扩散电阻层400具有矩形几何形状,具有与第一扩散层200和第二扩散层300相对的两个边。更确切地说,扩散电阻层400位于与指定阱10的外周的边邻近,并且没有第一扩散层200和第二扩散层300位于这些边和扩散电阻层400之间。扩散电阻层400和位于与扩散电阻层400邻近的所有第二扩散层300中的每个之间的距离等于彼此相邻的第一扩散层200和第二扩散层300中的每个之间的距离。
第一扩散层200和第二扩散层300中的每个具有边为0.5至5μm长的正方形形状,并且彼此相距的距离为0.1至1μm。扩散电阻层400的面积大于一个第一扩散层200和一个第二扩散层300的总面积,并且通常是一个第一扩散层200的2至20倍。由于该原因,与具有提供第一扩散层200和第二扩散层300以替代扩散电阻层400的构造相比较,相对的长度可以被减少,相对的长度由彼此相对的第一扩散层200和第二扩散层300的部分的长度与彼此相对的第一扩散层200和扩散电阻层400的部分的长度之和来表示。然而,如上所述,由于扩散电阻层400位于与指定阱10的外周的边邻近,并且由于没有第一扩散层200和第二扩散层300位于扩散电阻层400和最靠近扩散电阻层400的边之间。结果,与具有在正方形区域内部深处设置成使得其所有四个边与第一扩散层200和第二扩散层300相对的扩散电阻层400的构造相比较,可以抑制相对的长度被减少。
具有在其中设置的第一扩散层200、第二扩散区300以及扩散层400的正方形区域由第一导电型扩散层100包围。形成扩散层100以绘制正方形图案,并且扩散层100被提供以便控制阱10的电势。在指定扩散层100的内周的边中,最靠近扩散电阻层400的边与扩散电阻层400相距的距离不大于第一扩散层200的宽度。
图2是图1的部分的放大视图,并且图3是沿着图2中的线A-A’的截面图,图4是图1至图3中所示的半导体器件的等效电路图。扩散层100、第一扩散层200、第二扩散层300以及扩散电阻层400由器件隔离膜20来彼此隔离。器件隔离膜20被埋入半导体层1中。半导体层1可以是诸如硅衬底的半导体衬底,或可以是SOI衬底的半导体层。
扩散层100通过硅化物层110和接触710连接至第一互连层的互连510。互连510被连接到地。当从半导体器件的顶部观看时,互连510沿着扩散层100形成,但是在与扩散电阻层400上方的区域邻近处被中断。穿过中断的部分,用于将保护元件与内部电路连接的第一互连层的互连530被延伸。
第一扩散层200经由硅化物层210、接触740、第一互连层的导电图案540以及通孔810连接至第二互连的互连600。当从半导体器件的顶部观看时,互连600被连接至输入/输出端并且覆盖正方形区域,所述正方形区域具有设置在其中的第一扩散层200、第二扩散层300以及扩散电阻层400。
第二扩散层300通过硅化物层310和接触720连接至第一互连的互连520。互连520连接至地或电源。
扩散电阻层400在与其一个较短的边邻近处通过硅化物层410、接触750、第一互连层的导电图案550以及通孔820连接至互连600。扩散电阻层400在与其另一较短的边邻近处通过硅化物层420和接触730连接至第一互连的互连530。位于接触750、730下方的硅化物层410、420不彼此连接。因此,可以抑制扩散电阻层400的电阻被降低,使得扩散电阻层400的面积可以因此被减少。扩散电阻层400的电阻可以通过调节硅化物层410、420的尺寸来调节,并且从而可以调节保护电路的特性。
如图3中所示,在该实施例中的第一导电型是P型,并且第二导电型是N型。第二扩散层300具有第二导电型或N型。在这种情形下,如图4中的等效电路图所示,扩散层100、阱10、第一扩散层200以及第二扩散层300构成作为保护元件的双极元件。另一方面,扩散层100、阱10、扩散电阻层400以及第二扩散层300也构成作为保护元件的双极元件。扩散层100用作基极,第一扩散层200和扩散电阻层400用作发射极,并且第二扩散层300用作集电极。
图5A至5C是示出图1至图3所示的半导体器件的制造方法的截面图。首先,如图5A中所示,具有STI结构的器件隔离膜20形成在半导体层1中。器件隔离膜20的深度通常是0.1μm至5μm。接下来,使用抗蚀剂掩模通过离子注入来形成阱10。接下来,构成内部电路的CMOS晶体管的栅极氧化物膜、栅极电极、LDD区域以及侧壁(所有都未示出)被形成。接下来,使用抗蚀剂掩模通过离子注入来形成扩散层100、第一扩散层200、第二扩散层300以及扩散电阻层400。在该工艺中,还形成CMOS晶体管的源区和漏区。
接下来,硅氧化物膜50形成在器件隔离膜20、扩散层100、第一扩散层200、第二扩散层300以及扩散电阻层400的上方。接下来,抗蚀剂图案52形成在硅氧化物膜50上。抗蚀剂图案52覆盖随后在其中不形成硅化物层的扩散电阻层400的区域。
接下来,如图5B所示,使用抗蚀剂图案52作为掩模来蚀刻硅氧化物膜50。通过该工艺,除了随后在其中不形成硅化物层的硅氧化物膜50的区域以外,去除硅氧化物膜50。
接下来,如图5C所示,抗蚀剂图案52被去除。接下来,诸如Ti膜、Co膜等的金属膜形成在扩散层100、第一扩散层200、第二扩散层300、扩散电阻层400以及硅氧化物膜50的上方,并且随后被退火。通过这些工艺,形成硅化物层110、210、310、410和420。随后剩余金属膜被去除。
此后,作为第一层的绝缘夹层、接触710至750、第一互连层、作为第二层的绝缘夹层、通孔810、820以及第二互连层被形成。
如上所描述的,根据该实施例,扩散电阻层400在其中形成第一扩散层200和第二扩散层300的同一阱10中形成,并且与第一扩散层200具有相同的导电型,使得来自输入/输出端的部分浪涌电流从扩散电阻层400,通过阱10和第二扩散层300,放电至电源或地。相应地,即使具有在其中形成的第一扩散层200和第二扩散层300的区域的面积由于在阱10中提供扩散电阻层400而变得更小,也可以因此抑制保护元件的保护限度被降低。结果,在假设该实施例的保护电路(包括保护元件和电阻器)和具有对其提供的外部电阻器的构造的保护限度相同时,与具有对其提供的外部电阻器的构造相比较,保护电路的占用区域可以被减少。因此,可以抑制半导体器件增大。当扩散电阻层和第二扩散层300之间的距离几乎等于第一扩散层200和第二扩散层300之间的距离时,该效应可以特别明显。
在具有在其中设置的第一扩散层200和第二扩散层300的正方形区域的角处设置扩散电阻层400,并且扩散电阻层400的两个边与第一扩散层200和第二扩散层300相对。因此,与具有在正方形区域内部深处被设置成使得其所有的四个边与第一扩散层200和第二扩散层300相对的扩散电阻层400的构造相比较,可以抑制相对的长度的减少。
在扩散电阻层400上方的硅化物层410、420没有彼此连接。因此,可以抑制扩散电阻层400的电阻被降低,并且因此可以减少扩散电阻层400的面积。另外,通过调节硅化物层410、420的尺寸,可以调节扩散电阻层400的电阻,并且由此可以调节保护电路的特性。
图6是说明第二实施例的半导体器件的构造的截面图,并且与第一实施例的图3相对应。除了阱10和扩散层100是N型,并且第一扩散层200、第二扩散层300以及扩散电阻层400是P型以外,该半导体器件与第一实施例的半导体器件相似。在下文描述中,与第一实施例中的组件相似的任何组件被赋予相同的附图标记,并且不再重复对其的说明。
该实施例的半导体器件的制造方法与第一实施例中描述的相似。在该实施例中也可以获得与第一实施例中的效果相似的效果。
图7是说明第三实施例的半导体器件的构造的截面图,并且与第一实施例中的图3相对应。除了第二扩散层300具有与阱10和扩散层100相似的第一导电型以外,该实施例与第一实施例相似。在该实施例中,第一导电型是P型,并且第二导电型是N型。在下面的描述中,与第一实施例中的组件相似的任何组件将被赋予相同的附图标记,并且将不重复对其的说明。
图8是图7所示的半导体器件拥有的保护电路的等效电路图。如图所示,第一扩散层200、阱10以及第二扩散层300构成作为保护元件的二极管。另一方面,扩散电阻层400、阱10以及第二扩散层300也构成作为保护元件的二极管。第一扩散层200和扩散电阻层400用作阴极,并且扩散层100和第二扩散层300用作阳极。
该实施例的半导体器件的制造方法与第一实施例中描述的相似。在该实施例中也可以获得与第一实施例中的效果相似的效果。
图9是示出第四实施例的半导体器件构造的截面图。除了阱10、扩散层100以及第二扩散层300是N型并且第一扩散层200和扩散电阻层400是P型以外,本实施例的半导体器件与第三实施例的半导体器件相似。在该实施例中,第一扩散层200和扩散电阻层400用作阳极,并且扩散层100和第二扩散层300用作阴极。
该实施例的半导体器件的制造方法与第一实施例中描述的相似。在该实施例中也可以获得与第一实施例中的效果相似的效果。
已经参考附图描述了本发明的实施例,仅作为本发明的示例,然而,除了上面描述的那些外,允许采用任何构造。
显然本发明不限于上述实施例,上述实施例在不偏离本发明的范围和精神的情况下,可以做出修正和改变。

Claims (6)

1.一种半导体器件,包括:
第一导电型阱;
在所述阱中形成的多个第一扩散层,具有第二导电型,并且连接至信号输入/输出端;
在所述阱中形成的多个第二扩散层,与所述多个第一扩散层交替地设置,并且连接至电源或地;以及
在所述阱中形成的扩散电阻层,具有第二导电型,位于与所述多个第二扩散层中的任何一个邻近,连接至所述输入/输出端,并且连接内部电路和所述输入/输出端。
2.根据权利要求1所述的半导体器件,
其中,所述多个第一扩散层和所述多个第二扩散层被交替地设置,同时在所述多个第一扩散层与所述多个第二扩散层之间保持规则间隔,以及
在所述第二扩散层中的任何一个与所述扩散电阻层之间的距离几乎等于所述第一扩散层和所述第二扩散层之间的距离。
3.根据权利要求1所述的半导体器件,
其中,所述多个第二扩散层具有第二导电型。
4.根据权利要求1所述的半导体器件,
其中,所述多个第二扩散层具有第一导电型。
5.根据权利要求1所述的半导体器件,还包括:
第一接触,允许通过其在连接至所述输入/输出端的互连与所述扩散电阻层之间进行连接;
第二接触,允许通过其在连接至所述内部电路的互连与所述扩散电阻层之间进行连接;以及
硅化物层,在所述扩散电阻层的表面部分中形成,分别位于所述第一接触和所述第二接触的下方,同时彼此隔离。
6.根据权利要求1所述的半导体器件,
其中,所述扩散电阻层具有大于所述第一扩散层之一和所述第二扩散层之一的总面积的面积,以及
所述第一扩散层和所述第二扩散层不位于最靠近所述扩散电阻层的、指定所述阱的外周的一个边与所述扩散电阻层之间的区域中。
CN2009101279406A 2008-03-27 2009-03-27 半导体器件 Expired - Fee Related CN101546752B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008083700 2008-03-27
JP2008083700A JP5371274B2 (ja) 2008-03-27 2008-03-27 半導体装置
JP2008-083700 2008-03-27

Publications (2)

Publication Number Publication Date
CN101546752A true CN101546752A (zh) 2009-09-30
CN101546752B CN101546752B (zh) 2011-08-10

Family

ID=41115795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101279406A Expired - Fee Related CN101546752B (zh) 2008-03-27 2009-03-27 半导体器件

Country Status (3)

Country Link
US (1) US8008723B2 (zh)
JP (1) JP5371274B2 (zh)
CN (1) CN101546752B (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US8804398B2 (en) 2010-08-20 2014-08-12 Shine C. Chung Reversible resistive memory using diodes formed in CMOS processes as program selectors
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9349773B2 (en) 2010-08-20 2016-05-24 Shine C. Chung Memory devices using a plurality of diodes as program selectors for memory cells
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US8923085B2 (en) 2010-11-03 2014-12-30 Shine C. Chung Low-pin-count non-volatile memory embedded in a integrated circuit without any additional pins for access
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
CN102544011A (zh) 2010-12-08 2012-07-04 庄建祥 反熔丝存储器及电子系统
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US8917533B2 (en) 2012-02-06 2014-12-23 Shine C. Chung Circuit and system for testing a one-time programmable (OTP) memory
US8861249B2 (en) 2012-02-06 2014-10-14 Shine C. Chung Circuit and system of a low density one-time programmable memory
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
JP6393587B2 (ja) * 2014-03-05 2018-09-19 ローム株式会社 双方向ツェナーダイオード
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757363A (en) * 1984-09-14 1988-07-12 Harris Corporation ESD protection network for IGFET circuits with SCR prevention guard rings
JPH0270229A (ja) 1988-09-01 1990-03-09 Mitsubishi Electric Corp 半導体集積回路の入力保護回路
JPH04335570A (ja) * 1991-05-10 1992-11-24 Hitachi Ltd 半導体装置
US5384482A (en) * 1992-05-18 1995-01-24 Nec Corporation Semiconductor integrated circuit device having input protective circuit
US5374844A (en) * 1993-03-25 1994-12-20 Micrel, Inc. Bipolar transistor structure using ballast resistor
JP3568971B2 (ja) * 1993-04-13 2004-09-22 シチズン時計株式会社 半導体装置の保護回路
JPH07283405A (ja) * 1994-04-13 1995-10-27 Toshiba Corp 半導体装置の保護回路
JP3161508B2 (ja) * 1996-07-25 2001-04-25 日本電気株式会社 半導体装置
JPH10150109A (ja) * 1996-11-19 1998-06-02 Nec Corp 半導体装置
KR100214566B1 (ko) * 1997-04-22 1999-08-02 구본준 입력 보호회로
US6690082B2 (en) * 2001-09-28 2004-02-10 Agere Systems Inc. High dopant concentration diffused resistor and method of manufacture therefor
US7348652B2 (en) * 2003-03-07 2008-03-25 Micron Technology, Inc. Bulk-isolated PN diode and method of forming a bulk-isolated PN diode
JP2005109163A (ja) * 2003-09-30 2005-04-21 Nec Electronics Corp 半導体素子
US7408754B1 (en) * 2004-11-18 2008-08-05 Altera Corporation Fast trigger ESD device for protection of integrated circuits
KR20060116545A (ko) * 2005-05-10 2006-11-15 삼성전자주식회사 정전기 방전 보호 장치
US7491584B2 (en) * 2005-07-22 2009-02-17 Mediatek Inc. ESD protection device in high voltage and manufacturing method for the same
JP5041749B2 (ja) * 2006-07-13 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置
US20080029782A1 (en) * 2006-08-04 2008-02-07 Texas Instruments, Inc. Integrated ESD protection device

Also Published As

Publication number Publication date
US20090242991A1 (en) 2009-10-01
JP5371274B2 (ja) 2013-12-18
US8008723B2 (en) 2011-08-30
JP2009239049A (ja) 2009-10-15
CN101546752B (zh) 2011-08-10

Similar Documents

Publication Publication Date Title
CN101546752B (zh) 半导体器件
JP4772843B2 (ja) 半導体装置及びその製造方法
KR101144025B1 (ko) 반도체 장치 및 그 제조 방법
US6833586B2 (en) LDMOS transistor with high voltage source and drain terminals
US7638385B2 (en) Method of forming a semiconductor device and structure therefor
US7553722B2 (en) Semiconductor device and method for manufacturing the same
US7049669B2 (en) LDMOS transistor
JP4584222B2 (ja) 高耐圧トランジスタの製造方法
JP2007220814A (ja) 半導体装置
CN107275401B (zh) 半导体装置和半导体装置的制造方法
JP2007165853A (ja) 半導体集積回路装置およびその製造方法
JP2005136150A (ja) 半導体装置及びその製造方法
JP2006114768A (ja) 半導体装置およびその製造方法
JP4645069B2 (ja) 半導体装置
JP2007242722A (ja) 横型バイポーラトランジスタ
JP2007129089A (ja) 半導体装置
JP6299390B2 (ja) 半導体装置
JP4197660B2 (ja) Mosトランジスタおよびこれを備えた半導体集積回路装置
JP2005259953A (ja) 半導体装置
JP2009187987A (ja) 半導体装置
JP2009238973A (ja) Esd保護素子及びその製造方法
JP2008112936A (ja) 絶縁ゲート型半導体装置
KR100393200B1 (ko) 정전기적 방전으로부터의 보호를 위한 필드 트랜지스터 및그 제조방법
JP2007335463A (ja) 静電気放電保護素子および半導体装置
JP2008078579A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110810

Termination date: 20190327