CN101536169B - 利用直线加速器的厚层转移的方法和结构 - Google Patents

利用直线加速器的厚层转移的方法和结构 Download PDF

Info

Publication number
CN101536169B
CN101536169B CN2007800411350A CN200780041135A CN101536169B CN 101536169 B CN101536169 B CN 101536169B CN 2007800411350 A CN2007800411350 A CN 2007800411350A CN 200780041135 A CN200780041135 A CN 200780041135A CN 101536169 B CN101536169 B CN 101536169B
Authority
CN
China
Prior art keywords
substrate
thickness
particle
semiconductor substrate
high energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800411350A
Other languages
English (en)
Other versions
CN101536169A (zh
Inventor
弗兰乔斯·J·亨利
艾伯特·拉姆
巴巴克·阿迪比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Genesis Corp
Original Assignee
Silicon Genesis Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Genesis Corp filed Critical Silicon Genesis Corp
Publication of CN101536169A publication Critical patent/CN101536169A/zh
Application granted granted Critical
Publication of CN101536169B publication Critical patent/CN101536169B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H9/00—Linear accelerators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Photovoltaic Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种用一个或多个半导体衬底，如单晶硅、多晶硅、锗化硅、锗、III/IV族材料等制造自支撑材料厚度的方法。在特定实施方式中，本方法包括提供具有表面区和厚度的半导体衬底。该方法包括使半导体衬底的表面区经受用直线加速器生成的第一多个高能粒子，从而在剥离区内形成多个吸除点的区域，剥离区被提供在表面区下面从而限定待分离材料的厚度，半导体衬底被保持在第一温度。在特定实施方式中，该方法包括使半导体衬底的表面区经受用直线加速器生成的第二多个高能粒子，该第二多个高能粒子用来将剥离区的应力水平从第一应力水平提高到第二应力水平。在优选实施方式中，半导体衬底被保持在比第一温度高的第二温度。该方法采用剥离工艺，如受控的剥离工艺，来释放可分离的材料厚度。

Description

利用直线加速器的厚层转移的方法和结构
相关申请的参考
该非临时专利申请要求下列临时专利申请的优先权，出于所有目的将每个临时申请都包括在此以供参考：2006年11月6日提交的美国临时专利申请No.60/864,584；和2007年1月26日提交的美国临时专利申请No.60/886,827。
技术领域
本发明总体上涉及利用层转移技术形成衬底(substrate)的方法和结构的技术。更具体地，本发明的方法和系统提供了利用直线加速器工艺制造用于包括光伏电池的多种应用的自支撑(freestanding)厚半导体膜的方法和系统。但是可以认识到本发明具有更广泛的可应用性；其也可以应用于其他类型的应用，如三维封装集成半导体器件、光子或光电子器件、压电器件、平板显示器、微机电系统(“MEMS”)、纳米技术结构、传感器、致动器、集成电路、生物和生物医学装置等。
根据本发明的可替换实施方式总体上涉及包括从块状材料(如单晶硅锭)中剥离(cleaving)自支撑膜的方法和设备的技术。这样的自支撑膜可用作光伏材料，如太阳能电池。但可以认识到，本发明的实施方式具有更广泛的可应用性；其也可应用于其他类型的应用，如三维封装集成半导体器件、光子器件、压电器件、平板显示器、微机电系统(“MEMS”)、纳米技术结构、传感器、致动器、集成电路、生物和生物医学装置等。
背景技术
人类自始就依靠“太阳”获得几乎所有有用形式的能量。这样的能量来自石油、辐射、木材、和多种形式的热能。仅作为实例，人类严重依靠石油资源，如煤和燃气来满足许多需要。不幸的是，这类石油资源正在耗竭并导致了其他问题。作为部分替换，有人建议用太阳能来降低对石油资源的依赖。仅作为实例，太阳能可从通常由硅制成的“太阳能电池”获得。
在暴露在太阳辐射下时，硅太阳能电池产生电力。辐射与硅原子相互作用并形成电子和空穴，电子和空穴迁移到硅体中的p掺杂和n掺杂区且在两种掺杂区之间产生电压差(voltage differentials)和电流。根据该应用，太阳能电池已经与聚光元件集成(整合)从而提高效率。作为实例，太阳辐射用聚光元件聚集并聚焦，该聚光元件将这样的辐射引导到活性光伏材料的一个或多个部分。虽然有效，但这些太阳能电池仍有许多限制。
仅作为实例，太阳能电池依靠原材料，如硅。这类硅通常是用多晶硅(即多晶态硅)和/或单晶硅材料制成的。这些材料通常难于制造。多晶硅电池通常是通过加工多晶硅板形成。虽然这些板可以以成本有效的方式制造，但它们没有高效太阳能电池的最优特性。具体地，多晶硅板在捕获太阳能和转换所捕获的太阳能为可用电力方面没有呈现出最高的可能效率。
相比之下，单晶硅(c-Si)具有用于高等级太阳能电池的合适特性。然而这类单晶硅制造成本昂贵且难于以高效且成本有效的方式用于太阳能应用。
通常，薄膜太阳能电池由于使用的硅材料较少而成本较低，但它们的非晶或多晶结构与由单晶硅衬底制成的较昂贵的块状硅电池相比，效率却较低。这些和其他限制可通过本说明书而了解到，下面将更详细地进行说明。
此外，多晶硅和单晶硅材料在传统制造过程中都要经受材料损耗，称为“切口损耗(kerf loss)”，这里切割工艺要消耗多达40％甚至60％的坯锭(cast)或生长晶棒(grown boule)的原材料并使材料零碎成晶片形式因子(wafer form factor)。这是制备太阳能电池用多晶硅或单晶硅薄板的极为低效的方法。
具体地，制造用于结合到太阳能电池中的单晶硅衬底的传统技术通常涉及从原始生长的单晶硅晶锭中物理分离单晶硅薄层。这类传统制造技术的一个实例是内圆(ID)切割(或内径切割，innerdiameter sawing)。
ID切割技术采用内径上设置有刀片的圆形锯。晶锭被推动通过锯中心直到锯另一侧达到所需的晶片厚度。然后随着锯的旋转，锯上升或降低以使刀片切过晶锭。ID切割方法具有大量可能的缺点。一个缺点是锯必须具有足够强用以承受切割动作应力的最小厚度。然而，相应于该锯厚度(切口)的硅材料量由于切割而损耗。即使使用能可靠用于切割晶锭的最薄锯刃，也可导致昂贵的纯净单晶硅因切口而损耗。例如，典型锯刃切口具有300μm的宽度，这里单个切割的晶片可仅具有800μm的宽度。因此使用传统晶片切割技术可导致昂贵的纯净原材料的切口损耗高达整个晶锭的60％。传统ID切割技术的另一个缺点是切片一次仅分离一个，因此限制了产量并增加了成本。
部分基于受限的切割产量，开发了线切割的可替换传统技术。在线切割中，提供了快速移动的平行线网络。然后在包括油和磨料的环境中将晶锭侧边与移动线接触，导致晶片被同时切分为多个晶片。该技术相对ID切割的优点包括平行切割晶棒并产生180-250μm厚的更薄晶片，其中切口损耗更适当，为190-250μm。虽然有效，但传统线切割也有缺点，特别是可归因于线厚度的约50％仍显著的切口损耗，且由于衬底暴露在油和磨料中可能会被污染。
从上面的说明可以看到，非常需要形成高质量和低成本的合适衬底材料的技术。还需要成本有效且高效的技术用于制造结合于太阳能电池的单晶硅衬底。
发明内容
根据本发明实施方式，提供了包括用层转移技术形成衬底的方法和结构的技术。更具体地，本方法和系统提供了用直线加速器工艺制造用于包括光伏电池的多种应用的自支撑厚半导体膜的方法和系统。但可以认识到本发明具有更广泛的可应用性；其也可以用于其他类型的应用，如三维封装集成半导体器件、光子或光电子器件、压电器件、平板显示器、微机电系统(“MEMS”)、纳米技术结构、传感器、致动器、集成电路、生物和生物医学装置等。
在一种特定实施方式中，本发明提供了用一个或多个半导体衬底，如单晶硅、多晶态硅(polycrystalline silicon)、多晶硅(polysilicon)、锗化硅(silicon germanium)、锗、III/IV族材料等制造自支撑(或自立，free standing)材料厚度的方法。在一种特定实施方式中，本方法包括提供具有表面区和厚度的半导体衬底。该方法包括使半导体衬底的表面区经受使用直线加速器产生的第一多个高能粒子，从而在剥离区(cleave region)中形成多个吸除点(gettering site)的区域，该剥离区设置在表面区下面从而限定待分离的材料厚度，该半导体衬底被保持在第一温度。在一种特定实施方式中，该方法包括使半导体衬底的表面区经受用直线加速器产生的第二多个高能粒子，提供第二多个高能粒子从而将剥离区的应力水平(或应力级，stress level)从第一应力水平增加到第二应力水平。在优选的实施方式中，半导体衬底保持在比第一温度高的第二温度。该方法用剥离工艺，如受控的剥离工艺来释放该可剥离的材料厚度。
在可替换的特定实施方式中，本发明提供了用于形成层转移材料(如单晶硅、多晶硅、多晶态硅、锗化硅、锗、III/IV族材料等)的自支撑(或自立)厚度的方法。该方法包括提供具有表面区的晶态衬底材料。该方法包括在第一温度范围内通过表面区引入第一剂量范围的多个第一粒子到晶态衬底材料的聚集区从而形成具有峰值浓度的注入分布(implant profile)和在一定尺寸内空间设置的基底从而形成聚集区。在特定实施方式中，第一剂量范围小于足以引起多个粒子永久设置在聚集区内晶态衬底材料中的量，从而形成剥离区。在特定实施方式中，第一粒子在剥离区的晶态材料中引起多个缺陷(或疵点，defects)，该剥离区优选由表面区下面大于约20μm的深度和在剥离区和表面区之间待分离的晶态材料切片限定。
在可选的特定实施方式中，该方法包括对晶态衬底材料进行处理工艺从而使得形成多个基本永久的缺陷，这些缺陷在聚集区中已经由第一粒子从晶态衬底材料中消除(或猝灭，quench)。该方法还包括在第二温度范围内并在第二剂量范围引入多个第二粒子至聚集区从而增加聚集区内的内应力，因而使部分聚集区可剥离。在一种特定实施方式中，该方法包括通过从晶态衬底材料的剩余部分分离晶态材料厚度而形成晶态材料的自支撑厚度。
根据本发明实施方式，自支撑膜可以与块状材料分开。在一种实施方式中，半导体材料如单晶硅的自支撑层，具有20m或更大的厚度，可用高能注入从块状晶锭剥离。在一种实施方式中，剥离涉及在第一较低温度注入离子从而产生剥离区，然后在第二较高温度注入离子从而增强剥离区中的应力。以该方式剥离晶锭，与传统的刀片切割工艺相比显著减少切口导致的半导体材料损耗量。所产生的剥离的自支撑膜可特别适用于聚集太阳能。
根据本发明的从块状材料切割多个自支撑膜的方法的一种实施方式包括：提供具有表面区和重约3千克的块状材料，从块状材料重复剥离多个自支撑膜，多个自支撑膜中的每一个具有大于约20微米小于150微米的厚度，并使用多于约70％重量的块状材料形成多个自支撑膜，该多个自支撑膜重量基本为约3千克块状材料重量的70％。
用本发明实施方式可获得超过现有技术的多个益处。具体地，本发明的实施方式使用成本有效的直线加速器装置和方法，用于为层转移技术提供高能注入工艺。这样的直线加速器装置可包括，但不限于漂移管(drift tube)技术，通常称为RFQ的射频四极(RadioFrequency Quadrupole)，或这些技术的组合(例如，RFQ与漂移管直线加速器或RFI(射频聚焦交叉指型(RF-Focused Interdigital)直线加速器组合)，以及其他合适技术。在优选实施方式中，直线加速器提供注入工艺，形成由供体衬底中剥离平面限定的可转移材料厚度。该可转移材料厚度可进一步处理从而提供高质量半导体材料，该材料用于诸如光伏器件、3D MEMS或集成电路、IC封装、半导体器件、及它们的任何组合等应用。在优选实施方式中，本方法提供用于高效光伏电池和其他用途的单晶硅。在优选实施方式中，本发明的方法和结构使用低初始剂量的高能粒子，这允许本发明工艺有成本效益且高效。此外，本方法和结构使得可以制造大面积衬底。可以发现本发明可用于制造所需形式因子(form factor)(例如，50μm-200μm厚，面积尺寸从15cm×15cm到1m×1m或更大的多晶硅板)的硅材料薄板。在可替换的优选实施方式中，根据本发明的实施方式可提供种子层(seed layer)，该种子层可进一步提供异质结构外延工艺的成层(layering)。异质结构外延工艺可用来形成薄多结光伏电池(multi-junction photovoltaic cell)和其他装置。仅作为实例，GaAs和GaInP层可以异质外延沉积到锗种子层上，该种子层是用根据本发明实施方式的注入工艺形成的转移层。在特定实施方式中，本发明方法可连续应用于从单个晶锭如硅晶棒上剥离多个切片中。即，根据特定实施方式，该方法可重复进行从而连续剥离切片(类似于从烘烤的面包条上切割面包切片)。当然，可以有其他变化、修改和替换。
在根据本发明实施方式的用于形成半导体材料层的方法中，通过改变所述衬底的热状态、通过撞击所述衬底、或通过改变所述衬底粘接的元件的形状而向所述衬底施加所述物理应力。
根据实施方式，可以实现这些益处中的一个或多个。这些和其他益处在本说明书中得到描述，以下进行更具体地说明。
附图说明
图1是示出根据本发明的一种实施方式用厚层转移工艺形成衬底的方法的简化工艺流程。
图1A是示出根据本发明的一种实施方式用厚层转移工艺形成衬底的方法的简化工艺流程。
图2-8是示出根据本发明的一种实施方式用厚层转移工艺形成衬底的方法的简化示图。
图9示出根据本发明的一种实施方式形成多个半导体材料自支撑膜(或自立膜)的简化示意图。
图10示出根据本发明的另一种实施方式形成多个半导体材料自支撑膜的简化示意图。
图11是示出根据本发明的一种实施方式用于引入带电粒子束以便形成半导体材料的可分离自支撑膜的设备的简化示图。
图12是示出根据本发明实施方式生成多个高能带电粒子的方法的简化流程图。
图13是示出根据本发明的一种实施方式形成从衬底可分离厚膜的顶视图的简化示图。
图14是示出根据本发明的一种实施方式将带电粒子注入到半导体材料的方法的简化示图。
图15是示出根据本发明的一种实施方式从半导体衬底上经剥离工艺形成的自支撑膜的简化示图。
图16是示出根据本发明的一种实施方式从半导体衬底形成可分离厚膜的方法的简化示图。
图17是示出根据本发明进行注入的设备的一种实施方式的部件的简化示意图。
图17A示出图17中设备的离子源和低能射束(beam)传输区段的放大示意图。
图17B示出图17中设备的直线加速器的放大示意图。
图17C示出图17中设备的扫描装置的放大示意图。
图17D-G示出根据本发明的一种实施方式模拟扫描工件表面上高能离子束的多个绘图。
图18是根据本发明实施方式而使用的计算机系统的示意性示图。
图18A是图18中计算机系统的基本子系统的示图。
具体实施方式
根据本发明的实施方式，提供了包括形成衬底方法的技术。更具体地，根据本发明的实施方式提供从半导体材料形成自支撑材料层的方法。在特定实施方式中，通过用多个高能粒子导致在半导体衬底中形成剥离平面从而提供自支撑(或自立)材料层。根据本发明的方法可用在多种应用中，包括但不限于半导体器件封装、光伏电池、MEMS装置等。
根据本发明的实施方式，自支撑膜可与块状材料分离。在一种实施方式中，具有20μm或更大厚度的半导体材料(如单晶硅)的自支撑层可通过采用高能注入从块状晶锭剥离。在一种实施方式中，剥离涉及在第一较低温度注入离子从而形成剥离区，然后在第二较高温度注入离子从而增强剥离区中的应力。以该方式剥离晶锭显著减小了因传统刀片切割工艺中切口而导致的半导体材料的损失量。除了增强剥离动作的效率，掌控参数如离子剂量和温度分布(temperature profile)，对于限制和控制被分离材料的辐射损坏也是重要的。所产生的剥离的自支撑膜可特别适用于聚集太阳能。
对于以下披露内容，“自支撑膜”或“自支撑层”被定义为，不与支撑件如处理或转移衬底接触，可以保持其结构完整性(即不粉碎或破裂)的材料膜。通常，非常薄的膜(例如，比约5-10μm更薄的硅膜)被处理时不会不破裂。传统上，这样的薄膜使用支撑结构而操纵，这也可能是形成薄膜首先必须的。处理较厚的膜(即厚度约在20-50μm之间的硅膜)可利用支撑件方便进行，但这样的支撑件不是必须的。因此，本发明实施方式涉及厚度大于20μm的硅自支撑膜的制造。
根据本发明的实施方式不限于形成自支撑膜。可替换的实施方式可涉及形成由衬底支撑的膜。而且，无论用在太阳能光伏应用中的膜在光伏电池加工中是真正自支撑的还是由处理或转移衬底支撑的，被加工的电池通常固定在机械表面，如玻璃或塑料上作为光伏模块的整体部件用于最终应用。
仍然对于以下披露内容，“块状材料”指以块状形式存在的材料。这样的块状材料的实例包括基本圆形的生长中的(as grown)单晶硅晶锭或晶棒，或具有切削边而呈现出不是基本圆形横截面轮廓的生长的(grown)单晶硅晶锭。块状材料的其他实例包括方形、矩形、或梯形轮廓的多晶硅板或块(或片，tiles)。块状材料的其他实例在下面进行说明。
在特定实施方式中，本方法可连续应用于从单个晶锭如硅晶棒剥离多片自支撑层。也就是，根据特定实施方式，该方法可重复进行从而连续剥离切片(类似于从烘烤的面包条上切割面包切片)。当然，可以有其他变化、修改和替换。
在图1所示的工艺流程100的特定实施方式中，用一个或多个半导体衬底制造自支撑材料厚度的方法提供如下：
1.提供(103)具有表面区和厚度的半导体衬底；
2.使半导体衬底的表面区经受(105)用直线加速器所产生的第一多个高速粒子；
3.在剥离区中形成(107)多个吸除点的区域，其设置在表面区的下方以限定待分离材料的厚度，同时剥离区保持在第一温度；
4.可选地，对半导体衬底进行(109)热处理工艺从而进一步在剥离区内形成多个吸除点(gettering sites)；
5.使半导体衬底的表面区经受(111)用直线加速器产生的第二多个高能粒子；
6.用第二多个高能粒子将剥离区的应力水平从第一应力水平提高(113)到第二应力水平，同时半导体衬底保持在第二温度；
7.用剥离工艺释放(115)该可分离材料厚度，其是自支撑的，同时可分离材料与叠置的支撑件等分离；
8.在支撑件上放置(117)该分离材料厚度；
9.对该分离材料厚度进行(119)一个或多个工序；
10.可选地，在步骤(2)中使表面区经受第一多个高能粒子之前对半导体衬底进行一个或多个工序；以及
11.进行所需的其他步骤。
根据本发明的一种实施方式，上面的步骤顺序提供了用直线加速器工艺形成衬底的方法。如图所示，该方法包括应用共注入(co-implant)工艺而除去材料膜，该材料膜优选是厚的自支撑膜。也可提供其他可替换方式，其中可以添加多个步骤，也可以去除一个或多个步骤，或者可以以不同的顺序安排一个或多个步骤而不偏离本发明权利要求的范围。
在特定实施方式中，图1A中简化的流程图示出的从块状材料制造自支撑层的方法如下：
1.在工艺流程150的第一步152中，以具有表面区和厚度的块状形式(即晶锭、或晶块、晶板)提供材料；
2.在第二步154中，使表面区经受第一多个高能粒子；
3.在第三步156中，在剥离区中形成多个吸除点的区域，其提供在表面区的下面从而限定待分离的自支撑层的厚度，同时剥离区保持在第一温度；
4.在第四步158中，对块状材料进行可选热处理工艺从而进一步在剥离区中形成多个吸除点；
5.在第五步160中，使块状材料的表面区经受第二多个高能粒子；
6.在第六步162中，剥离区的应力水平由第二多个高能粒子从第一应力水平增加到第二应力水平，同时块状材料保持在第二温度；
7.在第七步164中，用剥离工艺将自支撑层从块状材料分离，同时自支撑层与叠置的支撑件等分离；
8.在可选的第八步166中，将自支撑层放置在支撑件上；
9.在可选的第九步168中，在自支撑层上进行一个或多个工序；
10.在可选的第十步170中，在返回到步骤152使表面区经受第一多个高能粒子之前，对块状材料进行一个或多个工艺；
11.一旦自支撑层与母体块状材料分开，在步骤172中，剩余块状材料可用作形成额外块状材料的原料，例如通过将未用的单晶硅返回为熔体以便形成额外的晶锭；以及
12.进行其他所需步骤。
上面的步骤顺序提供了根据本发明实施方式形成自支撑材料层的方法。如所示，该方法包括使用注入工艺从块状材料移出自支撑层。也可提供其他可替换方式，其中可增加步骤，或可减去一个或多个步骤，或者可以以不同顺序安排一个或多个步骤而不偏离本发明权利要求的范围。例如，每个包括注入步骤的步骤可包括限定为恒定温度或变温程序的热处理顺序。此外，注入/热处理步骤154-162循环可进一步分为更少剂量注入的更多循环，以便改进剥离工艺和/或膜寿命。本方法进一步的细节在整篇说明书中可得以了解，下面将更详细地进行说明。
图2-8是示出根据本发明的一种实施方式用厚层转移工艺形成衬底或自支撑层的方法的简化图。这些示图仅是实例，而不应过度限制本文所附的权利要求的范围。本领域普通技术人员将认识到许多变化、修改和替换。
如所示，该方法从提供具有表面区201、背侧203和厚度204的块状形式的半导体衬底或半导体材料200开始。这样的厚度可以是整个晶锭或者是从较大晶锭等切下的。具体地，厚度204可表示原始形式的整个块状材料(如整个晶锭、晶棒、晶块、或晶板)的厚度，或可表示从原始形式预先分离的块状材料(例如通过锯切或切割原始晶锭、晶棒、晶块、或晶板)的厚度。在特定实施方式中，半导体衬底或块状材料可以是单晶硅晶片或晶锭、多晶硅铸造晶片、晶块、或衬底、锗化硅晶片、锗晶片、III/V族材料衬底、II/VI族材料、氮化镓等。在优选实施方式中，衬底或块状材料可以是光敏材料。当然可以有其他变化、修改、和替换。
参照图3，该方法包括使半导体衬底或块状材料的表面区经受第一多个高能粒子301。根据特定实施方式，高能粒子301可用直线加速器生成。
在特定实施方式中，粒子使得在剥离区401内形成多个吸除点或聚集区，剥离区提供在表面区的下面从而限定待分离的块状材料的厚度405(在某些实施方式中作为自支撑层)，如在图4的简化示图中所示。优选地，第一多个高能粒子提供具有峰值浓度的注入分布和在半导体衬底一定深度内空间设置的基底。优选，基底可具有约2Rp以下的宽度，这里注入浓度分布的深度变化被称为纵向弥散(longitudinal straggle)(以Rp表示)。对于硅中3.5MeV氢注入，注入深度为约120μm，且Rp为约3μm。
在一种优选实施方式中，剥离区保持在直接或间接提供的第一温度305。也就是，根据特定实施方式该温度可由对流、传导、辐射或这些技术的组合提供。此外，高能粒子束也可提供部分热能并与外部温度源结合从而实现所需的注入温度。在某些实施方式中，仅高能粒子束就可提供注入所需的全部热能。也就是，可提供高能粒子束直接引起能量转换为热能从而增加衬底或块状材料的温度。当然，可有其他变化、修改、和替换。
取决于应用，根据具体实施方式，通常选择较小质量的粒子从而降低注入到材料中所需深度的能量要求，并根据优选实施方式减少损坏材料区的可能性。也就是，较小质量的粒子更容易行进穿过衬底材料至所选深度而不会显著损坏粒子穿过其中的材料区。例如，较小质量的粒子(如高能粒子)几乎可以带任意电荷(如正电或负电)和/或为中性原子或分子、或电子等。在特定实施方式中，粒子可以是中性的或带电粒子，包括离子诸如氢及其同位素离子物种(ion species)，稀有气体离子如氦及其同位素、以及氖等，这取决于实施方式。粒子也可从化合物获得，例如气体，如氢气、水蒸气、甲烷、以及氢化合物、以及其他轻原子量粒子。可替换地，粒子可以是上述粒子的任何组合，和/或离子和/或分子物种和/或原子物种。粒子通常具有足够的动能从而穿透表面到达表面下所选深度。
例如，以使用氢作为注入硅晶片中的物种为例，注入工艺采用一套特定条件而进行。氢注入剂量范围在约1×1015至约1×1016原子/cm2，且优选注入的氢剂量小于约8×1016原子/cm2，且可以小于约5×1016原子/cm2。为了形成用于光伏应用的厚膜，注入能量范围在约1MeV以上至约2MeV或甚至5MeV以上。注入温度范围在约-50至约+50摄氏度，可以在约100-250摄氏度之间，且优选小于约400摄氏度，从而防止氢离子扩散出注入的硅晶片的可能性。氢离子可以选择性地以约+0.03到±1.5微米的精度引入到硅晶片中至所选深度处。当然，所用离子的类型和工艺条件取决于应用。
对于更高的注入能量，具有基本纯净的质子注入(如带正电或负电)对允许可再用衬底内最大范围的剥离平面特别有用。以使用硅为例，注入的能量范围可以非常大，且跨度可从用于光伏吸收层(photovoltaic absorber)(其中，需要后续外延生长从而最大化光吸收效率)的模板形成(template formation)的几个keV到产生用作太阳能电池晶片原材料的厚度达数百微米的衬底的多个MeV。作为注入能量函数的注入深度的一般范围可用例如SRIM 2003(物质中停止范围(Stopping Range In Matter))或蒙特卡罗模拟程序(MonteCarlo simulation program)(http://www.srim.org/)计算。在特定实施方式中，使用质子注入能量范围在约2MeV到约5MeV间，硅膜厚度(可以是自支撑的)范围在约20或50微米到约200微米。在其他实施方式中，硅膜可以是具有厚度在约50微米到约200微米的自支撑硅层。当然可以有其他变化、修改和替换。
在特定实施方式中，厚度范围在约50μm到约200μm的硅膜可用能量范围为约2.1MeV到约5MeV的质子注入形成。该范围的硅膜厚度使得可分离能够用作自支撑硅衬底的单晶硅衬底等同物厚度。根据本发明实施方式厚度范围在50μm到200μm的单晶硅衬底或自支撑层可用来取代使用晶片切割、蚀刻、和/或抛光工艺的传统方法。与传统技术中约50％切口损耗(切口损耗被定义为切割和切片操作过程中材料损耗的比率)相对，根据本发明实施方式的注入剥离技术几乎没有切口损耗，因此导致显著的成本节省和材料利用率提高。高于5MeV的能量可用于制造半导体加工的可替换衬底材料，但在太阳能电池制造中，200μm或更小的硅太阳能电池材料厚度对于块状硅太阳能电池的形成是期望的。结果，根据特定实施方式，更厚的硅衬底对于制造太阳能电池没有特别的商业利益。
根据某些实施方式，可使用高于5MeV的注入能量。这样的注入高能对于制造作为半导体器件制造中可替换材料的衬底的自支撑层是有用的。然而，在太阳能电池制造中，200μm或更小的自支撑材料厚度通常是所期望的。
作为实例，Reutov等人公开了MeV范围的注入条件(V.F.Reutov和Sh.Sh.Ibragimov，“Method for Fabricating Thin SiliconWafers”，USSR发明人证书No.1282757，1983年12月30日)，该文献包括在此以供参考。在V.G.Reutov和Sh.Sh.Ibragimov的发明中，披露了使用高达7MeV的质子注入，其中可选在注入过程中进行加热和注入后进行可再用衬底加热，以产生达350μm的分离硅晶片厚度。M.K.Weldoon等人在“On the Mechanism ofHydrogen-Induced Exfoliation of Silicon”，J.Vac.Sci.Technol.B15(4)，Jul/Aug，1997中也公开了采用1MeV氢注入的16微米硅膜的热剥离，该文献包括在此以供参考。本说明书中术语“分离的”或“转移的硅厚度”是指由注入离子范围形成的硅膜厚度可脱离(或释放，released)为自支撑状态或脱离为永久衬底(permanentsubstarte)或最终用作自支撑衬底的临时衬底，或最终固定到永久衬底上。在优选实施方式中，硅材料足够厚且没有用作支撑件的处理衬底。当然，用于膜处理和加工的具体工艺取决于特定工艺和应用。
现在参照图5，根据本发明的一种实施方式可选地在半导体衬底或块状材料上进行热处理工艺503从而进一步在剥离区中形成多个吸除点。也就是，热处理工艺对剥离区执行退火和/或淬火从而将多个第一粒子固定501在适当位置。热处理提供了缺陷的固定网络，其可用作随后注入或粒子聚集/扩散工艺中的吸除和聚集粒子的有效位点。
不受特定理论或机理的限制，在特定实施方式中，增加的温度被认为促成了永久缺陷网络，并也可从第一多个粒子中捕获相当部分的氢。基本永久的缺陷层为从随后注入和/或扩散工艺高效收集和捕获粒子提供了位点，这将在本说明书中尤其是以下内容中更详细地进行说明。
根据一种实施方式，可选的热处理可以采用传导、对流、辐射或这些技术的任何组合进行。高能粒子束也可提供部分热能并与外部温度源结合从而实现所需注入温度。在某些实施方式中，仅高能粒子束就可提供注入所需的全部热能。当然，可以有其他变化、修改和替换。
在一种特定实施方式中，该方法包括使半导体衬底或块状材料的表面区经受第二多个高能粒子，第二多个高能粒子可用直线加速器产生，如图6中简化图所示。如所示，该方法包括在半导体衬底或块状材料中提供第二多个高能粒子605。第二粒子被引入到剥离区607，由第二多个高速粒子将剥离区的应力水平从第一应力水平增加到第二应力水平。在特定实施方式中，第二应力水平适于随后的剥离工序。在特定实施方式中，半导体衬底或块状材料保持在高于第一温度的第二温度601。
以在第二注入步骤中用氢作为注入到块状单晶硅晶片材料中的物种为例，注入工艺采用一套特定条件进行。注入剂量范围在约5×1015到约5×1016原子/cm2之间，优选剂量小于约1-5×1017原子/cm2。注入能量范围在约0.5MeV以上到约2或5MeV以上，以便形成用于光伏应用的厚膜。注入剂量率(implant dose rate)可以以约500微安培到约50毫安培提供，且总剂量率可通过对扩展的射束面积积分注入速率而计算。注入温度范围在约-50摄氏度到约550摄氏度之间，并优选大于约400摄氏度。氢离子可以以约±0.03到±1.5微米的精度选择性地引入到硅晶片中达所选深度。在特定实施方式中，选择温度和剂量从而允许有效捕获分子氢，同时可以有一些单原子氢扩散。当然，所用的离子类型和工艺条件取决于应用。
对于如上所述的更高注入能量，具有相当纯净的质子注入(如带正电或负电)，对于使可再用衬底内剥离平面的范围最大是特别有用的。以使用硅为例，注入的能量范围可相当大，且跨度可从用于光伏吸收层(其中需要后续外延生长从而最大化光吸收效率)的模板形成的几个keV到产生用作太阳能电池晶片原材料的厚度为数百微米的衬底的多个MeV。作为注入能量函数的注入深度的一般范围可用例如SRIM 2003(物质中停止范围)或蒙特卡罗模拟程序(http://www.srim.org/)计算。在特定实施方式中，硅膜厚度范围在约50微米到约100微米之间，使用质子注入能量范围在约2MeV到约3.25或5MeV之间。当然，可以有其他变化、修改、和替换。
有效地，注入的粒子增加应力或减小所选深度处沿平行于衬底或块状材料顶表面的平面的破裂能量(或断裂能，fracture energy)。能量部分取决于注入物种和条件。这些粒子减小衬底或块状材料在所选深度处的破裂能级。这使得沿所选深度处的注入平面可受控剥离。注入可发生在这样的条件中，即，使得衬底或块状材料在所有内部位置的能量状态足以引发衬底或块状材料中的不可逆破裂(即分开或剥离)。然而，应该指出，注入剂量通常在衬底或块状材料中引起一定量的缺陷(如微缺陷)，这些缺陷通常至少部分地可由随后的热处理修复，例如热退火或快速热退火。
在特定实施方式中，本方法使用质量选择的高能注入方法，其具有适当的射束强度。为了成本有效，注入射束电流应该是几十毫安H+或H-离子射束电流的量级。如果系统可以注入这样足够高的能量，则也可有利地利用H2 +离子以便实现较高剂量率。这样的离子注入设备近来可利用射频四极直线加速器(RFQ-直线加速器)或漂移管直线加速器(DTL)，或RF(无线电)-聚焦交叉指(RFI)技术(RF(Radio)-Focused Interdigitated technology)获得。这些设备可从诸如加利福尼亚的普莱森顿(Pleasanton)的Accys TechnologyInc.，阿尔伯克基(Albuquerque)，NM87109的Linac Systems，LLC等获得。
在特定实施方式中，这些方法使用RF来加速抽取(或引出，extracted)的质子束从而将质子束的总能量从约20-100keV范围增加到0.5到7MeV以上。输出射束直径通常在几个毫米的量级，且为了用在该应用中，要求使用射束扩展以在一侧达到几百毫米至一米以上的量级，以便防止碰撞(impinging)靶表面的功率通量变得太大和可能过热或损坏靶表面。这些技术可实现的质子电流可达到100mA或更高。作为具体实例，采用100kW的射束功率，3.25MeV RFQ/RFI-直线加速器将产生约31mA的质子射束电流。使用约为1×1016H/cm2的剂量和约为500mm×500mm的扩展束，该靶注入剂量下每小时处理的硅面积为约7平方米，而功率通量保持在约13瓦特/cm2。组合这些参数使得该方法对于成本有效的太阳能电池制造特别实用。当然，可以有其他变化、替换和修改。
可选地，根据本发明方法的特定实施方式包括注入工艺后的热处理工艺。根据特定实施方式，本方法对硅材料使用温度范围在约450到约600摄氏度的热工艺。在优选的实施方式中，热处理可用传导、对流、辐射或这些技术的任何组合进行。高能粒子束也可提供部分热能并与外部温度源结合从而实现所需的注入温度。在某些实施方式中，仅高能粒子束就可提供注入所需的全部热能。在优选实施方式中，进行处理工艺使剥离区适应随后的剥离工艺。当然，可以有其他变化、修改和替换。
根据本发明方法的特定实施方式包括利用剥离工艺释放可分离材料厚度(其是自支撑的)的步骤，同时该可分离材料没有叠置的支撑件等，如图8所示。如图所示，从剩余的衬底部分或块状材料805移出可分离材料801。在特定实施方式中，释放步骤可利用受控的剥离工艺进行。受控剥离工艺在供体衬底的部分剥离区内提供所选能量。仅作为实例，受控剥离工艺已经在美国专利No.6,013,563中描述，该专利名称为Controlled Cleaving Process，并共同转让给加利福尼亚圣何塞(San Jose)的Silicon GenesisCorporation，处于所有目的将该专利结合在此以供参考。如图所示，根据本发明实施方式的方法从衬底或块状材料释放可以是自支撑的材料厚度从而完全移出该材料厚度。当然，可以有其他变化、替换和修改。
在一种实施方式中，该方法使用一个或多个图案化区域(patterned region)以促进剥离动作的引发。在特定实施方式中，本方法提供具有表面区和厚度的半导体衬底。该方法包括使半导体衬底的表面区经受用直线加速器生成的第一多个高能粒子，从而在剥离区内形成多个吸除点的图案化区域。在优选实施方式中，剥离区提供在表面区下面从而限定待分离的材料厚度。半导体衬底保持在第一温度。该方法也包括使半导体衬底经受处理工艺，如热处理。该方法包括使半导体衬底的表面区经受第二多个高能粒子，提供其以便将剥离区的应力水平从第一应力水平增加到第二应力水平。该方法包括在图案化区域的所选区域中引发剥离动作以利用剥离工艺分离部分可分离材料厚度，并利用剥离工艺释放该可分离材料厚度。
在一种实施方式中，图案化注入次序使表面经受剂量变化，其中引发区通常是用较高剂量和/或热积累次序(thermal budgetsequence)形成的。剥离动作传播(或蔓延，propagation)从而完成剥离动作可用额外施加剂量的区域进行，从而引导剥离向前传播。可替换地，剥离传播可通过沿着(following)应用应力控制引导的深度方向行进而实现。剥离的传播也可通过沿着自然结晶剥离平面行进而实现。一种或多种这类技术可彼此结合使用。一些或大多区域可以以较少的剂量注入或根本不注入，这取决于所用的具体剥离技术。这样的低剂量区域有助于通过减少从衬底分离每个膜所需的总剂量改善注入系统的总生产率。
在特定实施方式中，本方法可进行其他工序。例如，该方法可将分离的材料厚度设置在支撑件上，然后再处理。另外地或可选地，根据本发明实施方式的方法在表面区经受第一多个高能粒子之前，或在一个或多个注入步骤和剥离步骤之间，对半导体衬底或块状材料进行一个或多个工序。根据具体的实施方式，这些工序可用于形成光伏电池、或用在电池工艺中的层、集成电路、光学装置、及其任何组合等。当然，可以有其他变化、修改、和替换。
图9示出根据本发明的一种实施方式形成半导体材料的多个自支撑层的简化示意图。单晶硅晶锭900具有5cm的原始厚度和15cm×15cm的横向尺寸(lateral dimension)。由于单晶硅的密度为约2.32g/cm3，该块状单晶硅材料的重量为15×15×5×2.32＝2.61Kg。
因此，利用根据本发明实施方式的技术剥离晶锭900厚度的约70％，产生350个自支撑单晶硅膜902，每个都具有100μm的厚度。由于1m2代表约45块面积为15cm×15cm的晶块，70％的5cm厚晶锭可制造约7.8m2的总硅表面积。剩余30％的没有被剥离形成单晶硅的晶锭，可回复为熔体作为高纯原材料以形成用于剥离的新晶锭。因此剩余材料不被当作切口损耗的部分或损耗的材料，而是可回收的晶锭材料的机械剩料。
图10示出根据本发明另一实施方式形成半导体材料的多个自支撑层的简化示意图。如图10中实施方式所示，单晶硅晶锭1000具有15cm的原始厚度并具有15cm×15cm的横向尺寸。约70％厚度的晶锭1000用根据本发明的技术进行剥离，产生1750个具有20μm厚的自支撑单晶硅膜1002。由于1m2代表约45块每个面积为15cm×15cm的晶块，在该实施方式中，70％的5cm厚晶锭可制造约39m2的硅。
实验数据
根据本发明实施方式的分离方法的效率由下面的实验结果证明。在一个实验中，块状材料重14.2克，其包括(111)取向的浮区(float-zone)单晶硅，＞25ohm-cm的磷N型掺杂，具有直径为约25mm，厚度为约12.5mm，其在下面表格中详细列出的条件下进行3个连续的切片循环：
表
Figure GSB00000626006800231
三个循环后，从块状材料连续分离3个厚度为约120μm的硅自支撑层，留下厚度为12.14mm的剩余块状材料。为了计算块状材料的效率，假定每侧蚀刻5μm注入损伤层(总共10μm)以除去注入弥散(implant straggle)，那么得到110μm有效的自支撑层。因此，消耗360μm的材料厚度来产生总可用材料厚度为340μm的3个晶片，也就是块状材料的使用效率为约94.4％，其中效率＝(自支撑层的总重量)/(被消耗的块状材料的重量)×100％或(0.386克/0.409克)×100％。这比传统刀片切割或线切割技术预期的50％效率要显著高。
与传统技术相比，用本发明实施方式从块状材料分离自支撑层还可实现某些益处。例如，一些具体实施方式可使用成本有效的直线加速器装置提供高能注入。这样的直线加速器装置可包括但不限于漂移管技术，通常称为RFQ的射频四极，或这些技术组合(例如，RFQ与漂移管直线加速器或RFI(RF-聚焦交叉指)直线加速器结合)，以及其他合适技术。在优选实施方式中，直线加速器提供注入工艺，该注入工艺在块状材料中形成通过剥离平面限定的自支撑材料厚度。
该自支撑材料厚度可进一步处理，从而提供用于诸如光伏器件、3D MEMS或集成电路、IC封装、半导体器件，及其任何组合等应用的高质量半导体材料。本方法的一种实施方式为高效光伏电池及其他装置提供单晶硅。某些实施方式使用低初始剂量的高能粒子，这使得该工艺成本有效且高效。
根据本发明的某些实施方式使得可制造大面积衬底。例如，本发明的实施方式可用来制造所需形式因子(例如，对于多晶硅板50μm-200μm厚，面积尺寸为15cm×15cm到1m×1m或更大)的硅材料薄板。
根据本发明的可替换实施方式，种子层可进一步提供异质结构外延工艺的成层。异质结构外延工艺除其他以外可用来形成薄多结光伏电池。仅作为实例，GaAs和GaInP层可异质外延沉积在锗种子层上，其是用根据本发明实施方式的注入工艺形成的自支撑层。
本发明的实施方式总体上涉及包括为半导体材料加工引入带电粒子的设备和方法的技术。更具体地，本设备和方法提供了使用射频四极直线加速器获得具有MeV能级的粒子束以制造用于包括光伏电池的器件应用的能够自支撑的一个或多个可分离半导体膜的系统。但可以认识到本发明具有更大范围的可应用性；可以应用到其他类型的应用，如三维封装集成半导体器件、光子和光电子器件、压电器件、平板显示器、微机电系统(“MEMS”)、纳米技术结构、传感器、致动器、集成电路、生物和生物医学装置等。
图11是根据本发明实施方式示出引入带电粒子以便制造用于器件应用的半导体材料可分离自支撑膜的设备的简化示图。该图仅是实例，而不应过度限制本发明所述权利要求的范围。本领域普通技术人员将认识到许多变化、修改、和替换。如图所示，设备1引入带电粒子以便制造用于器件应用的一个或多个能够自支撑的可分离半导体膜。更具体地，设备1100包括两个系统，系统1103作为带电粒子束发生系统，而系统1105作为射束施加系统。系统1103包括以下组件：离子源1110、捕获并引导第一能级的初始粒子束1112的低能射束传输单元1115、多个模块化射频四极元件(modularradio frequency quadrupole element)1140、RF能量系统(powersystem)1120、真空系统1130、高能射束传输单元1153和射束扩展器1155。系统1105是连接到射束扩展器1155的加工室(或处理室，process chamber)，这里施加射束直径扩展的第二能级的带电粒子束1158。系统1105进一步包括工件1170、托盘装置1175、双轴移动台。此外，系统1103和1105都连接到提供操作和工艺控制的计算机系统1190。
在特定实施方式中，设备1100包括离子源1110以产生多个带电粒子。离子源可由电子回旋共振(ECR)、电感耦合等离子体、等离子体基磁控管离子源、或潘宁源(penning source)等产生，这取决于实施方式。本领域普通技术人员将认识到其他变化、修改和替换。在优选实施方式中，多个带电粒子被准直为具有第一能级的第一射束1112。
再参照图11，第一能级的第一射束1112由低能射束传输(LEBT)单元1115引导到直线加速器子系统。直线加速器子系统包括多个彼此连接从1到N连续标号的模块化射频四极(RFQ)元件1140。例如，LEBT单元基于含有安装在三轴台上电极的单个铰接的单透镜(Einzel lens)，该三轴台可用来引导第一射束1112到RFQ孔中。横向运动被用来引导第一射束1112到RFQ元件1140中。透镜电压和纵向运动可用来在多个RFQ元件1140内优化第一能级的第一射束1112。在其他实施方式中，使用磁约束，如通过多个螺线管，也可提供射束成形和将带电粒子抽取到直线加速器(RF)元件中。
在特定实施方式中，多个模块化RFQ元件1140可用来将第一能级的第一带电粒子束聚束、聚焦和加速成第二能级的第二射束。具体地，多个模块化RFQ元件1140中的每个都被构造为以200MHz共振频率工作的RF圆柱结构中的RF共振腔。RF圆柱结构可包括能够约束或横向聚焦高能带电粒子的四极电极。在一个实例中，四极电极被构造成控制该腔内的电场分布。这些可以采用叶片或支柱保持构型。四极电极可被构造成控制射束内带电粒子的分布，使得当粒子在加速方向上时暴露于电场中，且当粒子在减速方向上时与电场屏蔽。其中RF电场的净效应是加速第一射束1112的效果。在可替换实施方式中，RFQ元件1140，或具体地，标号为1102到N的RFQ元件可将RF四极与漂移管技术结合。可替换地，也可采用其他直线加速器配置，如RFI或QFI。第一射束可通过多个模块化RFQ元件1140加速成第二能级的射束。在一种特定实施方式中，在标号为N的RFQ元件的出口孔处，第二能级可在1MeV到5MeV的范围内。
再参照图11，多个模块化RFQ元件1140由RF能量系统1120驱动，该RF能量系统能够供应至少50kW的连续波(CW)输出和/或150kW占空比(duty)为约30％的脉冲输出。例如，RF能量系统1120可设定高达1000MHz的操作功率并具有至少2.5kW的阳极额定功率。其他实施方式可使用三极管、四极管、速调管(Klystrode)、感应输出管(IOT)、或同轴IOT(C-IOT)来提供这类RF功率转换。RF能量系统和多个模块化RFQ元件中的每一个都连接到冷却系统(未示出)，从而防止系统过热。例如，冷却系统可包括多个使用水或其他冷却液的平行冷却回路。在另一种实施方式中，低能射束传输单元和多个模块化RFQ元件中的每一个模块化RFQ元件都设置在高真空环境1130中。例如，可用至少一个或多个每秒400升的涡轮分子真空泵提供小于5×10-7托的真空范围。当然可以有其他变化、修改和替换。
如图11所示，粒子发生系统1103进一步包括在标号为N的RFQ元件出口孔处的高能射束传输(HEBT)单元1153，以捕获和引导射束到射束扩展器1155中。例如，射束扩展器可使用经四极、六级、八极和/或更多极构造中多个磁体控制的磁场，从而将带电粒子束均匀地再分布成具有更大直径的射束。射束扩展也可通过射束在一定距离上漂移进行，这里射束将自然扩展到所需的射束直径和射束通量的空间分布。使用射束扩展器，第二能级的带电粒子束1158在衬底上可具有高达500mm的射束直径。扩展的射束直径减小高能粒子的功率通量从而防止衬底过热。扩展射束也防止衬底表面损伤。此外，优化的进入衬底的离子剂量率可至少通过射束直径调整和射束电流控制来提供。例如，扩展的带电离子束的总电流可以是30mA和更高。对于500mm的射束直径，功率通量可控制在50W/cm2以下，该功率通量足够低以至出现扩展射束的慢扫描(甚至无扫描)而无表面过热。可替换地，可使用如5cm的较小射束直径，这对在每个晶块内生成图案化的注入剂量分布有用。对于这类较小射束，功率通量可高达5-10kw/cm2，并可要求快速磁扫描或静电扫描从而避免表面过热。
在另一种实施方式中，射束扩展器的输出端口直接连接到射束施加系统，这里带电粒子的扩展射束可用于注入到例如半导体衬底中。注入的半导体衬底可进一步处理从而形成一个或多个膜(例如自支撑厚膜)待在诸如光伏电池应用中使用。而且HEBT可含磁或电质量分析以在衬底中仅提供所需物种。这将使得某些射束可成形以及改变射束方向从而改善总系统的封装。
在一种实施方式中，可操作地连接到射束扩展器的系统1105可以是能够接收高能带电粒子束的加工室。在特定实施方式中，可用扩展射束提供MeV水平的高能带电粒子束。例如，可以是一个或多个晶块状半导体材料的工件1170可安装在托盘装置1175上并暴露在高能带电粒子束中。在一种特定实施方式中，这样工件可基本垂直于高能带电粒子束的方向而设置。在另一种实施方式中，托盘装置可包括双轴台80，托盘装置1175可通过该双轴台二维移动，因而使得高能带电粒子束可跨工件整个表面扫描。在其他实施方式中，工件的第三维移动也可以是改进系统性能所需要的。当然可以有其他变化、修改和替换。
再参照图11，控制系统1190连接到该设备。控制系统可以是计算机系统。控制系统分别为系统1103和系统1105提供操作和加工控制。对于系统1103，离子源1110可进行调整从而提供具有所需电流，例如高达30mA的准直带电粒子束。RF能量系统1120可以连续波(CW)模式或脉冲模式运行。控制系统控制输送到由多个模块化RFQ元件形成的直线加速器的RF功率，包括所需功率水平和匹配频率(matching frequency)。例如，RFQ元件可包括CW模式的RF四极单元、漂移管、或其组合。在CW模式中，RF四极单元(或标号为1的RFQ元件)中总RF功率耗散为至少40kW，而耗散到剩余RFQ元件(即，标号为2到N的RFQ元件)的总RF功率为至少26kW。射束传输单元也由控制系统通过调整三轴移动台和透镜电压而控制，从而提供优化的射束捕获。控制系统连接到射束扩展器从而使输出射束达到所需射束直径和射束均匀性。在一种特定实施方式中，射束扩展器是用磁场控制的。在可替换实施方式中，控制系统90连接到射束施加系统，从而提供加工控制如温度测量和托盘装置内的工件控制。当然，可以有其他变化、修改和替换。
在一种特定实施方式中，根据本发明实施方式的设备为注入工艺提供MeV能级的带电粒子束。注入工艺将多个杂质粒子引入半导体衬底厚度中所选深度处，以限定该厚度内的剥离区。根据优选实施方式，通常取决于应用选择较小质量的粒子以减小对材料区损伤的可能性。也就是，较小质量的粒子容易通过衬底材料达到所选深度，而不会对粒子横穿其中的材料区有实质损伤。例如，较小质量的粒子(或高能粒子)几乎可以是带任何电荷的(如正电或负电)和/或是中性原子或分子、或电子等。在特定实施方式中，粒子可以是包括离子的带电粒子，如氢及其同位素离子、稀有气体离子，如氦及其同位素、和氖等，这取决于具体实施方式。粒子也可以从化合物获得，如气体，例如，氢气、水蒸气、甲烷和氢化合物，以及其他轻原子量粒子。可替换地，粒子可以是上述粒子的任何组合，和/或离子和/或分子物种和/或原子物种。粒子通常具有足够的动能穿透表面到达表面下所选深度处。
现在参照图12，其是根据本发明的一种实施方式产生高能带电粒子方法的简化示图。如图所示，方法1200包括生成多个第一能级的带电粒子的步骤(步骤1201)。在一种特定实施方式中，多个第一能级的带电粒子可用离子源提供，如电子回旋共振(ECR)、电感耦合等离子体、等离子体基磁控管离子源、或潘宁源。多个第一能级的带电粒子是在低能传输(LEBT)单元(步骤1203)引导到直线加速器中。直线加速器加速多个第一能级的带电粒子(步骤1205)从而产生多个第二能级的带电粒子。该第二能级大于第一能级。多个第二能级的带电粒子经射束扩展器(步骤1207)以扩展多个第二能级的带电粒子的射束直径。该方法将扩展射束辐照到工件上(步骤1209)。在特定实施方式中，工件可以是设置在托盘装置中的半导体衬底晶块。多个带电粒子的扩展射束被扫描(步骤1211)并为例如形成用于光伏应用的衬底提供注入工艺。当然，本领域技术人员将认识到许多变化、修改和替换，其中可增加一个或多个步骤，可消除一个或多个步骤，或可以不同顺序提供步骤。
以使用氢作为注入硅晶片的物种为例，注入工艺使用一套特定条件而进行。注入剂量范围在约1×1015到约1×1016原子/cm2，优选剂量小于约5×1016原子/cm2。注入能量范围在约1MeV以上到约5
MeV以上用于形成用于光伏应用的有用厚膜。注入温度范围在约-50到约550摄氏度之间，并优选小于约400摄氏度从而防止氢离子扩散出注入硅晶片的可能性。氢离子可以以约±0.03到±1.5微米的精度选择性引入到硅晶片所选深度处。当然，所用的离子类型和工艺条件取决于应用。
作为实例，MeV范围注入条件已经由Reutov等人公开(V.F.Reutov和Sh.Sh.Ibragimov，“Method for Fabricating Thin SiliconWafers”，USSR发明人证书No.1282757，1983年12月30日)，将其包括在此以供参考。在V.G.Reutov和Sh.Sh.Ibragimov的发明中，披露了使用高达7MeV的质子注入，可选在注入过程中进行加热和注入后进行可再用衬底加热，产生厚度达到350μm的分离硅晶片。M.K.Weldon等人在“On the Mechanism of Hydrogen-InducedExfoliation of Silicon”，J.Vac.Sci.Technol.B 15(4)，Jul/Aug 1997中也公开了使用1MeV氢注入的16微米硅膜的热剥离，其包括在此以供参考。本说明书中术语“分离的”或“转移的硅厚度”是指由注入离子范围形成的硅膜厚度可脱离为自支撑状态或脱离为永久衬底状态，或最终用作自支撑衬底的临时衬底，或最终安装到永久衬底上。在优选实施方式中，硅材料足够厚且无需用作支撑件的处理衬底。当然，膜处理和加工的具体工艺取决于特定工艺和应用。
图13是示出根据本发明实施方式用连续工艺形成衬底的系统1300的简化示图。该示图仅是实例而不应过度限制本发明权利要求的范围。本领域普通技术人员将认识到其他变化、修改和替换。如图13所示，系统包括提供至少一个衬底构件1301。每个衬底构件包括设置在其上的多个晶块1303。多个位点中的每个都包括待注入的可再用衬底构件1303。在特定实施方式中，该多个晶块中的每个晶块可包括半导体衬底如单晶硅晶片、多晶硅铸造晶片、晶块、或衬底、锗化硅晶片、锗晶片、III/V族材料、II/VI族材料、氮化镓等。任何单晶材料可被切割为提供诸如易于剥离、优选的器件操作等优势的特定取向。例如，硅太阳能电池可以切割成主要具有(100)、(110)、或(111)的表面取向从而产生该类自支撑衬底。当然，也可制备具有从主晶向故意误切的取向表面的原材料。该系统也包括注入装置(未示出)。注入装置位于加工室1305内。在特定实施方式中，注入装置提供扫描注入工艺。在特定实施方式中，这样的注入装置可使用直线加速器中产生的扩展高能离子束。如图14所示，注入装置包括离子注入头1402以提供待注入到多个晶块中的杂质。该系统还包括可移动轨道构件(track member)1404。在某些实施方式中，可移动轨道构件可包括滚轮、空气轴承(airbearing)、或可移动轨道。可移动轨道构件1404为扫描注入工艺提供衬底构件的空间移动。当然，可以有其他变化、修改和替换。
根据本发明的某些实施方式可采用扫描模式注入。这样的实施方式的实例在图17-17C中的简化示意图中示出。具体地，图17是示出根据本发明进行注入的设备的一种实施方式的组件的简化示意图。图17A示出图17设备中离子源和低能射束传输区段的放大示意图。
设备1700包括与低能射束传输(LEBT)区段1704真空连通的离子源1702。LEBT 1704可包含用于电/和或磁性射束抽取、成形和聚焦的元件。LEBT区段1704执行至少下面的功能。
参照图17A，LEBT收取流出离子源室1703中的孔1703a的离子，并加速这些离子到相对低能(100keV或更低，这里约为30keV)。离子的这种加速达到必须的共振速度以连接到随后直线加速器(linac，直线加速器)区段1720的第一射频四极(RFQ)级(stage)1722。可替换地，这可通过使用多个螺线管实现，这些螺线管可利用磁性抽取(或引出，extract)、成形和聚焦射束。
离子源的实例包括ECR、微波离子源、磁控管离子源、和潘宁源。离子化方法的实例包括利用电子束、激光、热阴极放电和冷阴极放电、和热技术。
LEBT 1704通常也用来成形离子束以便优化接收到直线加速器区段1720的第一RFP级1722。在该具体实施方式中，射束成形元件是单透镜1706。然而，根据可替换实施方式，可使用不同设计如螺线管(磁场透镜化)应用其他LEBT透镜。
LEBT 1704也包括电子抑制器元件(electron suppressorelement)1708。该元件1708用来抑制与LEBT暴露表面相互作用的越轨离子(错误离子，errant ions)产生的次级电子。
一旦进入直线加速器区段1720，离子束被后续级加速到越来越高的能量。图17B示出直线加速器区段1720的简化示图。
在第一RFQ级1722中，离子从约30keV的能量加速到约1.1MeV的能量。在第二直线加速器级1724，离子被加速到约2.1MeV。在第三和最后直线加速器级1726中，离子被加速到约3.5MeV或更高的能量。
由LEBT提供给第一加速器1722入口的离子束在源脉冲(source pulse)过程中是连续的。然而，经RF加速器720的交替加速/聚焦机构，该连续射束经直线加速器加速的过程中被转换为时间上间隔一个RF周期的包(packet)或串(bunch)。
图7B示出典型的水平RF放大器(level RF amplifier)、反馈控制、和对直线加速器级的RF连接。单个或多个RF输入连接一个或多个RFQ和RFI直线加速器的组合。
在操作过程中，来自RFQ和RFI腔体的反射功率被监控。在闭合反馈环路中，RF频率被调整从而通过在所有腔体中同时保持共振而最小化反射功率。
选择RFQ和RFI组合从而最大化系统效率。具体地，因为RFQ技术的效率在质子能量高于约0.75MeV时减小，RFI直线加速器(比RFQ更高效)被用在后续加速级中从而达到最终射束能量。
在离开直线加速器区段1720后，离子束进入高能射束传输(HEBT)区段1740中。HEBT区段1740的功能是弯曲高能离子束的路径，从而实现射束在靶上的扫描(如果合适)，和成形从最终直线加速器级1726离开的高能离子束(如，椭圆形至圆形)。
射束穿过一组诊断元件并进入用于质量分析的双极磁体。此时，磁场被设置成使得带电粒子被动量分析。
具体地，高能离子束首先可选暴露于分析磁体1742，这会改变射束的方向并进行本申请中说明的净化功能，以便高能射束的初始污染物被输送到束流收集器1744。
根据某些实施方式，分析磁体1742向射束施加随时间保持恒定的力，使得净化的射束的最终方向不会改变。然而，根据可替换实施方式，分析磁体可对射束施加随时间改变的力，使得射束的方向实际上发生改变。如下面的详细说明，这样的通过分析磁体实现的射束方向的改变可用来实现所需的射束沿一个轴的扫描。
在分析磁体元件后，射束可进一步聚焦，且随后射束可用不同方法扫描从而同时提供DC补偿(DC offset)和/或AC变化射束。例如，在图17的实施方式中，在离开分析磁体后，净化的离子束进入射束扫描器1748。图17C示出根据本发明的射束扫描器1748的一种实施方式的简化示意图。具体地，射束扫描器1748包括第一扫描器双极1747，其被构造成扫描从而改变射束在第一平面中的位置。射束扫描器1748还包括第二扫描器双极1749，其被构造成扫描从而改变射束在垂直于第一平面的第二平面中的位置。
最终射束成形和聚焦可用四极和六极等磁聚焦的不同组合进行，这里磁场是以赋予射束所需分布的方式设置(即，高斯式、礼帽式(top-hat)等)。
复杂的控制系统可用于实现整个面积的扫描覆盖，或提供图案化覆盖(即，仅线或点)。该控制系统可通过控制射束的驻留时间，和/或通过调节射束在同一位置上被扫描的次数而提供较小或较大的剂量。在整个HEBT中，可通过专用漂移部件而允许扩展射束。
图17D-G示出根据本发明实施方式在工件上扫描高能离子束的模拟结果。具体地，图17D示出532点曝光(spot exposure)的光栅图案。图17E绘出图17D中532点曝光的三维功率密度。图17E绘出图17D中532点曝光的二维功率密度。
图17G是5cm晶片上功率密度对分布的柱形图。在1m漂移后。总的看，这些图共同说明可以3E16/sq-cm的质子密度辐照5cm直径的工件，其中功率密度一致性小于5％。
虽然图17C所示的射束扫描器的具体实施方式包括两个双极，但本发明不做此要求。根据可替换实施方式，射束扫描器可仅包括单个双极。具体地，根据某些实施方式，位于射束扫描器上游的分析器磁体可用来提供在垂直于其的平面内的扫描，其中扫描是通过射束扫描器的单个双极实现。在一个这样的实施方式中，分析器磁体磁场的时间差异(time variance)可导致其方向与法线偏离+/-4度的高能射束。离开分析磁体的净化射束方向中这样的“摇摆”可代替射束扫描器的第二双极用于扫描。可替换地，这样的摇摆射束可用来与也具有第二双极的射束扫描器结合，以便摇摆方向上的扫描幅度增加。这类射束扫描器可用于通过DC偏移来移动射束，然后允许摇摆发生。
在HEBT中，通过专用漂移部件来允许扩展射束。射束扩展器可以是HEBT中的最终元件。射束扩展器可以是装置(磁八极等)，或可以是允许射束自身扩展的射束行程长度。由于额外行程导致的射束扩展可以是优选的，这是由于使用扫描器可使扫描器下游的射束动态扩展/成形极其困难。总之，射束从直线加速器传输到射束分析器，然后进入射束扫描器，最后经历射束扩展。
虽然图17中所示的具体实施方式包括成形和控制射束路径的元件，但这些不是本发明所要求的。根据本发明的可替换实施方式可采用漂移管配置，该配置没有这样的元件并允许射束在离开加速器后形状扩展。可替换实施方式并不是扫描射束自身，而是可以通过物理平移靶晶块自身改变射束的位置。
图17示出设备的剩余部件，包括终端站1759。在该终端站1759中，晶块1760在被高能离子束扫描过程中在真空中被扫描台1762支撑。晶块1760通过机械臂室(robotic chamber)1764和装载锁(loadlock)1766提供给扫描台。
扫描台1762可用来一维、二维、或甚至三维平移接受粒子束的工件和块状材料的位置。根据某些实施方式，扫描台可被构造成仅沿单个轴移动。根据又一种实施方式，扫描台可被构造成沿两个轴移动。如图17中具体实施方式所示，扫描台物理平移靶材料可伴随以扫描装置单独动作进行射束扫描，或与射束滤波器(beamfilter)实现的扫描相结合进行射束扫描。本发明不要求扫描台，在某些实施方式中，工件可以静止的方式被支撑同时暴露于辐照。
图17-17C中设备的各种部件通常由主计算机1780控制，该主计算机包括处理器1782和计算机可读存储介质1784。具体地，处理器被构造成与设备1700的不同元件电子通讯，包括离子源、加速器、LEBT、HEBT和终端站。计算机可读存储介质具有存储其上的代码供指示这些多种组件中任一组件操作。由从处理器接收的指令控制的工艺的多个方面的实例包括，但不限于不同部件如终端站和HEBT内的压力、射束电流、射束形状、扫描图案(通过利用扫描器和/或分析磁体扫描射束，和/或利用衬底处XY驱动的平台的平移移动靶，即刷涂(painting))、射束定时、晶块进/出终端站，射束净化设备(即分析磁体)的操作、和气体的流动和/或施加给离子源的功率等。
上述示例系统(coupon system)的不同部件可以用具有不同特征的计算机系统执行。图18示出一般计算机系统1810的实例，包括显示装置1820、显示屏1830、机箱1840、键盘1850、和鼠标1870。鼠标1870和键盘1850是代表性的“用户输入装置”。鼠标1870包括按钮1880用于在图形用户界面装置上选择按钮。用户输入装置的其他实例是触摸屏、光笔、轨迹球、数字手套、麦克风等等。图18仅表示实施本发明的系统的一个类型。本领域普通技术人员易于理解，许多系统类型和配置都适合与本发明结合使用。在优选实施方式中，计算机系统1810包括运行微软公司的Windows NT操作系统的基于奔腾处理器的计算机。然而，本领域普通技术人员易于调整设备采用其他操作系统和架构，而不偏离本发明的范围。
如上所述，鼠标1870可具有一个或多个按钮，如按钮1880。机箱1840容纳常见计算机组件，如磁盘驱动器、处理器、存储装置，等。存储装置包括，但不限于磁盘驱动器、磁带、固态存储器、磁泡存储器，等。机箱1840可包括额外的硬件，如输入/输出(I/O)接口卡用于连接计算机系统1810到外部装置、外部存储器、其他计算机或额外的外围设备，下面进一步说明。
图18A是图18中计算机系统1810中基本子系统的示图。该图仅是示例性的而不限制权利要求的范围。本领域普通技术人员将认识到其他变化、修改和替换。在某些实施方式中，子系统经由系统总线1875互连。示出诸如打印机1874、键盘1878、固定磁盘1879、监视器1876的额外子系统(连接到显示适配器1882)和其他装置。连接到I/O控制器1871的外围装置和输入/输出(I/O)装置可通过本领域已知的多种方式连接到计算机系统，如串行端口1877。例如，串行端口1877可用来连接计算机系统到调制解调器1881，该调制解调器进而连接到广域网如英特网、鼠标输入装置、或扫描仪。经系统总线的互连允许中央处理器1873与每个子系统通信从而控制来自系统存储器1872或固定磁盘1879的指令的执行，以及子系统间的信息交换。子系统和互连的其他构架可易于通过本领域普通技术人员实现。系统存储器和固定磁盘是计算机程序有形存储介质的实例，其他类型的有形介质包括软盘、可移动硬盘、光学存储介质如CD-ROMS和条形码、以及半导体存储器如闪存、只读存储器(ROM)、和电池备份的存储器(battery backed memory)。
本申请中描述的任何软件组件或功能可以由处理器执行的软件代码实施，该软件代码使用任何合适的计算机语言，如使用传统或面向对象技术的Java，C++，或Perl。软件代码可作为一系列指令、或命令存储在计算机可读介质上，如随机存取存储器(RAM)、只读存储器(ROM)、磁性介质如硬盘驱动器或软盘、或光学介质如CD-ROM。任何这类计算机可读介质可驻存在单个计算设备上或其内，并可存在于系统或网络内不同计算设备上或其内
注入粒子在所选深度处沿平行于衬底顶表面的平面增加应力或减小破裂能量。能量部分取决于注入物种和条件。这些粒子减小所选深度处衬底的破裂能级。这允许在所选深度处沿注入平面进行受控剥离。
根据具体实施方式，注入可在使得在所有内部位置处衬底的能量状态足够引发衬底材料中不可逆破裂(即分离或剥离)的条件下进行。可替换地，图案化的注入可用来将粒子仅引入到衬底的某些区域，或在某些区域引入较低剂量。
根据某些这样的实施方式，可采用图案化的注入使得仅引发剥离的区域接收满剂量或高剂量。仅传播剥离的其他区域可接收减小的剂量或根本没有剂量。这样的剂量变化可通过控制特定区域中射束的驻留时间、通过控制特定区域暴露于射束的次数、或者通过这两种方法的某种组合而实现。在一种实施方式中，20mA的H+离子束可提供1.25×1017H原子/(cm2sec)的通量，最小驻留时间为200μs，由2.5km/sec(相应于扫描频率为1.25KHz，在1米托盘宽度内，使用5cm射束直径)的扫描速度产生，导致每过程(per-pass)最小剂量为2.5×1013H原子/cm2。当然，较长的驻留时间将增加所接收的剂量。
根据某些实施方式，高剂量区中的剥离动作可由其他力引发，包括但不限于物理撞击(刀片)、超声、或不同材料间热膨胀/收缩系数差导致的应力。根据一种具体实施方式，衬底可结合到金属层，这随着衬底/金属结合体冷却，会诱导足以引发接收高注入剂量的区域发生剥离的应力，和/或传播先前存在的注入开始区。
然而，应该指出注入一般会在衬底中引起一定量的缺陷(如微缺陷)，这些缺陷中至少一部分通常被随后热处理修复，如热退火或快速热退火。可选地，根据特定实施方式，该方法包括注入工艺后的热处理工艺。在特定实施方式中，本方法对硅材料使用范围在约450到约600摄氏度之间的热工艺。在优选实施方式中，热处理可用传导、对流、辐射或这些技术的任何组合进行。高能粒子束也可提供部分热能，并与外部温度源结合从而实现所需注入温度。在某些实施方式中，仅高能粒子束就可提供注入所需的全部热能。高能射束用作热源的这种二次使用可有助于限制系统的能量支出并增加总体系统能量效率。在优选实施方式中，进行处理工艺从而为随后剥离工艺调整剥离区。当然，可以有其他变化、修改和替换。
在特定实施方式中，该方法包括用剥离工艺释放可分离材料厚度(其是自支撑的)的步骤，同时可分离材料与叠置的支撑件等分离，如图15所示。如图所示，可分离材料1501从剩余衬底部分1505移出。在特定实施方式中，释放步骤可采用受控剥离工艺进行。受控剥离工艺在供体衬底的部分剥离区中提供所选能量。仅作为实例，受控剥离工艺已经在美国专利No.6,013,563中描述，该专利标题为Controlled Cleaving Process，共同转让给加利福尼亚圣何塞的Silicon Genesis Corporation，出于所有目的将该专利包括在此以供参考。如图所示，该方法从衬底释放该材料厚度从而完全移出该材料厚度。当然，可以有其他变化、替换和修改。
图16示出根据本发明的一种可替换实施方式释放可分离材料厚度1610的方法1600。如图所示，剥离平面1602设置在具有表面区1606的衬底1604中。衬底可以是硅晶片等。在特定实施方式中，剥离平面可以用本说明书其他地方说明的注入氢物种来设置。也可使用其他注入物种。其他注入物种可包括氦物种或它们的组合。在特定实施方式中，衬底保持在预定温度范围内。如图所示，提供了卡盘件1608。卡盘件包括提供真空、加热的气体、和低温/冷气体的装置。为了分离可分离材料，卡盘件连接到衬底的表面区，且卡盘件释放加热的气体从而增加衬底温度到另一个范围。衬底是用低温/冷气体冷却的从而使该材料厚度与衬底分离。该分离的材料厚度随后可通过对表面区1612施加真空而移出。当然，可以有其他变化、修改和替换。
在特定实施方式中，本方法可进行其他工序。例如，该方法可将该分离材料厚度设置在支撑元件上，然后再处理。此外或可选地，在半导体衬底表面区经受第一多个高能粒子之前，该方法对半导体衬底进行一个或多个工序。根据实施方式，该工序可用于形成光伏电池、集成电路、光学装置、这些装置的任何组合等。当然，可以有其他变化、修改和替换。
虽然上面完整地说明了特定实施方式，但可使用不同修改、替换构造和等价物。虽然上面说明了所选顺序的步骤，但可使用所述步骤任何元素和其他元素的任何组合。另外，根据实施方式，某些步骤可以组合和/或消除。而且，根据可替换实施方式，氢粒子用氦和氢离子或氘和氢离子共注入取代，从而允许以修改的剂量和/或剥离特性形成剥离平面。进一步，粒子可通过扩散工艺而非注入工艺引入。当然可以有其他变化、修改和替换。因此，上面的说明和图示不能当作限制权利要求限定的本发明范围。

Claims (23)

1.一种用一个或多个半导体衬底制造自支撑材料厚度层的方法，包括：
提供具有表面区和厚度的半导体衬底；
使所述半导体衬底的所述表面区经受用直线加速器产生的第一多个高能粒子，从而在剥离区内形成多个吸除点的区域，所述剥离区被设置在所述表面区下面以限定待分离材料的厚度，所述半导体衬底被保持在第一温度；
使所述半导体衬底经受热处理工序；
使所述半导体衬底的所述表面区经受用直线加速器产生的第二多个高能粒子，所述第二多个高能粒子设置为将所述剥离区的应力水平从第一应力水平提高到第二应力水平，所述半导体衬底被保持在第二温度；以及
用剥离工艺释放所述可分离材料的厚度层。
2.根据权利要求1所述的方法，其中所述可分离材料的厚度层是自支撑的。
3.根据权利要求1所述的方法，其中所述半导体衬底包括单晶硅或多晶态硅。
4.根据权利要求1所述的方法，其中所述第一多个高能粒子或所述第二多个高能粒子包括氢物种或氦物种。
5.根据权利要求3所述的方法，其中所述氢物种以2×1016/cm2以下的剂量提供。
6.根据权利要求1所述的方法，其中所述直线加速器包括射频四极(RFQ)。
7.根据权利要求1所述的方法，其中所述第一多个高能粒子以0.5MeV到12MeV的能量范围提供。
8.根据权利要求1所述的方法，其中所述热处理工艺是温度在400摄氏度或更高的热处理，从而使所述多个吸除点的区域接近所述剥离区并稳定所述多个吸除点的区域。
9.根据权利要求1所述的方法，其中所述第一温度小于约250摄氏度，而所述第二温度高于约250摄氏度且不高于550摄氏度。
10.根据权利要求1所述的方法，其中所述可分离材料的厚度具有约50-100μm的厚度。
11.根据权利要求1所述的方法，其中所述第一多个高能粒子和所述第二多个高能粒子以扩展射束从直线加速器被提供在所述半导体衬底的所述表面区上，所述扩展射束具有直径约500mm的尺寸。
12.一种形成层转移材料的自支撑厚度层的方法，所述方法包括：提供具有表面区的晶态衬底材料；
以第一剂量范围并在第一温度范围内引入多个第一粒子，其中所述第一剂量范围小于足够使多个粒子永久设置在所述晶态衬底材料聚集区的量，所述多个第一粒子通过所述表面区到达所述晶态衬底材料的所述聚集区以形成具有峰值浓度的注入分布和一定尺寸内空间设置的基底以形成所述聚集区，所述第一粒子在所述聚集区的所述晶态材料中引起多个缺陷，所述聚集区由所述表面区下面大于约20微米的深度以及在所述聚集区和所述表面区之间待分离的晶态材料的切片所限定；
对所述晶态衬底材料进行热处理工艺从而使得形成多个基本永久的缺陷，所述缺陷在所述聚集区中由所述第一粒子在所述晶态衬底材料中消除；以及
以第二剂量范围并在第二温度范围内引入多个第二粒子到所述聚集区中以增加所述聚集区中的内应力，从而使部分所述聚集区可分离；以及
通过从所述晶态衬底材料分离所述晶态材料的厚度层而形成晶态材料自支撑厚度层。
13.根据权利要求12所述的方法，其中所述晶态衬底材料是单晶硅或多晶态硅。
14.根据权利要求12所述的方法，其中所述第一剂量范围为约2×1015到2×1016cm-2。
15.根据权利要求12所述的方法，其中所述多个第一粒子是在所述晶态衬底材料保持在约-50到+250摄氏度的温度范围时引入的。
16.根据权利要求12所述的方法，其中所述第一多个粒子包括氢。
17.根据权利要求12所述的方法，其中所述基底具有约2Rp以下的宽度，Rp表示被称为纵向弥散注入浓度分布的深度变化。
18.一种用于形成半导体材料层的方法，所述方法包括：
提供具有表面的块状半导体材料；
通过所述表面将以约0.5-12MeV的能量由直线加速器输出的第一多个粒子注入到所述块状材料中，从而形成包括多个吸除点的剥离区，所述剥离区和所述表面间的距离限定待分离的半导体材料的厚度；以及
采用受控剥离工艺释放所述可分离材料的厚度。
19.根据权利要求18所述的方法，其中：
所述注入是以图案进行的从而局部形成所述剥离区；以及
所述受控剥离工艺在所述局部剥离区引发并接着跨所述块状材料传播。
20.根据权利要求19所述的方法，其中所述注入是通过控制所述第一多个粒子射束的驻留时间而进行的。
21.根据权利要求19所述的方法，其中所述注入是通过控制所述剥离区暴露于所述第一多个粒子射束的次数而进行的。
22.根据权利要求19所述的方法，其中所述受控剥离动作是通过向所述衬底施加物理应力而引发的。
23.根据权利要求22所述的方法，其中通过改变所述衬底的热状态、通过撞击所述衬底、或通过改变所述衬底粘接的元件的形状而向所述衬底施加所述物理应力。
CN2007800411350A 2006-11-06 2007-11-06 利用直线加速器的厚层转移的方法和结构 Expired - Fee Related CN101536169B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US86458406P 2006-11-06 2006-11-06
US60/864,584 2006-11-06
US88682707P 2007-01-26 2007-01-26
US60/886,827 2007-01-26
US11/935,197 US8124499B2 (en) 2006-11-06 2007-11-05 Method and structure for thick layer transfer using a linear accelerator
US11/935,197 2007-11-05
PCT/US2007/083784 WO2008058131A2 (en) 2006-11-06 2007-11-06 Method and structure for thick layer transfer using a linear accelerator

Publications (2)

Publication Number Publication Date
CN101536169A CN101536169A (zh) 2009-09-16
CN101536169B true CN101536169B (zh) 2013-01-23

Family

ID=39365316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800411350A Expired - Fee Related CN101536169B (zh) 2006-11-06 2007-11-06 利用直线加速器的厚层转移的方法和结构

Country Status (6)

Country Link
US (1) US8124499B2 (zh)
EP (1) EP2084737A4 (zh)
JP (1) JP5409372B2 (zh)
KR (1) KR20090106387A (zh)
CN (1) CN101536169B (zh)
WO (1) WO2008058131A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362439B2 (en) * 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US7910458B2 (en) * 2007-01-29 2011-03-22 Silicon Genesis Corporation Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5452900B2 (ja) 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
US7749884B2 (en) * 2008-05-06 2010-07-06 Astrowatt, Inc. Method of forming an electronic device using a separation-enhancing species
US8623137B1 (en) 2008-05-07 2014-01-07 Silicon Genesis Corporation Method and device for slicing a shaped silicon ingot using layer transfer
KR20110042051A (ko) 2008-06-11 2011-04-22 솔라 임플란트 테크놀로지스 아이엔씨. 주입을 사용하여 솔라 셀의 제작
FR2943457A1 (fr) * 2009-03-20 2010-09-24 Commissariat Energie Atomique Procede de transfert de couches
US8802477B2 (en) 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US20110048517A1 (en) * 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication
US8633097B2 (en) 2009-06-09 2014-01-21 International Business Machines Corporation Single-junction photovoltaic cell
US8703521B2 (en) * 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
EP2641256A1 (en) * 2010-11-19 2013-09-25 Compact Particle Acceleration Corporation Sub-nanosecond ion beam pulse radio frequency quadrupole (rfq) linear accelerator system
WO2013070978A2 (en) 2011-11-08 2013-05-16 Intevac, Inc. Substrate processing system and method
US9336989B2 (en) 2012-02-13 2016-05-10 Silicon Genesis Corporation Method of cleaving a thin sapphire layer from a bulk material by implanting a plurality of particles and performing a controlled cleaving process
US9257339B2 (en) 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
TWI570745B (zh) 2012-12-19 2017-02-11 因特瓦克公司 用於電漿離子植入之柵極
JP2016511934A (ja) 2013-01-16 2016-04-21 キューマット インコーポレイテッドＱｍａｔ， Ｉｎｃ． 光電子デバイスを形成する技術
AU2015219029A1 (en) * 2014-02-18 2016-09-01 Rayton Solar Inc. Float zone silicon wafer manufacturing system
DE202016000166U1 (de) 2015-01-09 2016-06-02 Silicon Genesis Corporation Dreidimensionale integrierte Schaltung
US10049915B2 (en) 2015-01-09 2018-08-14 Silicon Genesis Corporation Three dimensional integrated circuit
US10573627B2 (en) 2015-01-09 2020-02-25 Silicon Genesis Corporation Three dimensional integrated circuit
US20180175008A1 (en) 2015-01-09 2018-06-21 Silicon Genesis Corporation Three dimensional integrated circuit
US10304739B2 (en) 2015-01-16 2019-05-28 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor substrate, semiconductor substrate, method for manufacturing combined semiconductor substrate, combined semiconductor substrate, and semiconductor-joined substrate
EP3311422A4 (en) 2015-06-19 2019-06-12 Qmat, Inc. PROCESS FOR LAYER AND SEPARATION TRANSFER
US10186630B2 (en) 2016-08-02 2019-01-22 QMAT, Inc. Seed wafer for GaN thickening using gas- or liquid-phase epitaxy
KR20190082885A (ko) 2016-11-11 2019-07-10 큐맷, 인코포레이티드 층 이송에 의한 마이크로 발광 다이오드의 제조
US10510532B1 (en) * 2018-05-29 2019-12-17 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using the multi ion implantation
US11410984B1 (en) 2021-10-08 2022-08-09 Silicon Genesis Corporation Three dimensional integrated circuit with lateral connection layer

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2921836A (en) * 1956-04-24 1960-01-19 Carborundum Co Process of treating metals
US4490648A (en) 1982-09-29 1984-12-25 The United States Of America As Represented By The United States Department Of Energy Stabilized radio frequency quadrupole
US4494040A (en) 1982-10-19 1985-01-15 The United States Of America As Represented By The United States Department Of Energy Radio frequency quadrupole resonator for linear accelerator
SU1282757A1 (ru) 1983-12-30 2000-06-27 Институт Ядерной Физики Ан Казсср Способ изготовления тонких пластин кремния
US4712042A (en) 1986-02-03 1987-12-08 Accsys Technology, Inc. Variable frequency RFQ linear accelerator
US4949047A (en) 1987-09-24 1990-08-14 The Boeing Company Segmented RFQ accelerator
US4885470A (en) 1987-10-05 1989-12-05 The United States Of America As Represented By The United States Department Of Energy Integrally formed radio frequency quadrupole
US5198371A (en) 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5440203A (en) 1991-08-02 1995-08-08 Mitsubishi Denki Kabushiki Kaisha Energy-variable RFQ linac
US5179350A (en) 1991-08-07 1993-01-12 Accsys Technology, Inc. Drift tube linac with drift tube performance normalization and maximization
US5382914A (en) 1992-05-05 1995-01-17 Accsys Technology, Inc. Proton-beam therapy linac
US5315120A (en) 1993-06-07 1994-05-24 Accsys Technology, Inc. Univane RFQ
US5422549A (en) 1993-08-02 1995-06-06 The University Of Chicago RFQ device for accelerating particles
US20010046088A1 (en) 1994-02-14 2001-11-29 Naoto Sano Exposure apparatus and device manufacturing method using the same
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
US5825140A (en) 1996-02-29 1998-10-20 Nissin Electric Co., Ltd. Radio-frequency type charged particle accelerator
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
US6382292B1 (en) 1997-03-27 2002-05-07 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
JP2877800B2 (ja) 1997-03-27 1999-03-31 キヤノン株式会社 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6027988A (en) 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2767604B1 (fr) 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JPH11186189A (ja) 1997-12-17 1999-07-09 Semiconductor Energy Lab Co Ltd レーザー照射装置
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
US6503321B2 (en) * 1998-02-17 2003-01-07 The Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
US6083324A (en) 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
US6291314B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Controlled cleavage process and device for patterned films using a release layer
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
AU6905000A (en) 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
FR2802340B1 (fr) 1999-12-13 2003-09-05 Commissariat Energie Atomique Structure comportant des cellules photovoltaiques et procede de realisation
US6352909B1 (en) 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
US6602767B2 (en) 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
US6964732B2 (en) * 2000-03-09 2005-11-15 Interuniversitair Microelektronica Centrum (Imec) Method and apparatus for continuous formation and lift-off of porous silicon layers
US6320334B1 (en) 2000-03-27 2001-11-20 Applied Materials, Inc. Controller for a linear accelerator
FR2807074B1 (fr) * 2000-04-03 2002-12-06 Soitec Silicon On Insulator Procede et dispositif de fabrication de substrats
AUPR174800A0 (en) * 2000-11-29 2000-12-21 Australian National University, The Semiconductor processing
US6744225B2 (en) 2001-05-02 2004-06-01 Riken Ion accelerator
US20020187619A1 (en) * 2001-05-04 2002-12-12 International Business Machines Corporation Gettering process for bonded SOI wafers
US6806171B1 (en) 2001-08-24 2004-10-19 Silicon Wafer Technologies, Inc. Method of producing a thin layer of crystalline material
FR2837981B1 (fr) 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
FR2839385B1 (fr) 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
US6933507B2 (en) 2002-07-17 2005-08-23 Kenneth H. Purser Controlling the characteristics of implanter ion-beams
FR2842650B1 (fr) * 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
DE10251876B4 (de) * 2002-11-07 2008-08-21 Infineon Technologies Ag BAW-Resonator mit akustischem Reflektor und Filterschaltung
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
EP1482548B1 (en) 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US20050150597A1 (en) * 2004-01-09 2005-07-14 Silicon Genesis Corporation Apparatus and method for controlled cleaving
US7312125B1 (en) 2004-02-05 2007-12-25 Advanced Micro Devices, Inc. Fully depleted strained semiconductor on insulator transistor and method of making the same
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
EP1792338A1 (en) 2004-09-21 2007-06-06 S.O.I.TEC. Silicon on Insulator Technologies S.A. Thin layer transfer method wherein a co-implantation step is performed according to conditions avoiding blisters formation and limiting roughness
KR101134485B1 (ko) * 2004-09-21 2012-04-24 소이텍 공동 주입 및 후속 주입에 의해 박막을 획득하는 방법
US7202124B2 (en) 2004-10-01 2007-04-10 Massachusetts Institute Of Technology Strained gettering layers for semiconductor processes
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
JP4525353B2 (ja) * 2005-01-07 2010-08-18 住友電気工業株式会社 Ｉｉｉ族窒化物基板の製造方法
FR2881573B1 (fr) * 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
KR20070107180A (ko) * 2005-02-28 2007-11-06 실리콘 제너시스 코포레이션 기판 강화 방법 및 그 결과물인 디바이스
US20070176123A1 (en) * 2006-01-31 2007-08-02 Axcelis Technologies, Inc. Ion implanter having a superconducting magnet
EP1863100A1 (en) * 2006-05-30 2007-12-05 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for the production of thin substrates

Also Published As

Publication number Publication date
KR20090106387A (ko) 2009-10-08
JP5409372B2 (ja) 2014-02-05
WO2008058131A2 (en) 2008-05-15
US8124499B2 (en) 2012-02-28
WO2008058131A3 (en) 2008-07-10
EP2084737A2 (en) 2009-08-05
WO2008058131A9 (en) 2008-09-18
EP2084737A4 (en) 2012-09-05
US20080206962A1 (en) 2008-08-28
JP2010509757A (ja) 2010-03-25
CN101536169A (zh) 2009-09-16

Similar Documents

Publication Publication Date Title
CN101536169B (zh) 利用直线加速器的厚层转移的方法和结构
US20080128641A1 (en) Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
CN101490824B (zh) 连续大面积扫描注入工艺的方法与系统
US6184111B1 (en) Pre-semiconductor process implant and post-process film separation
US7910458B2 (en) Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
CN101536616A (zh) 采用射频四极线性加速器引入用于半导体材料的粒子的设备和方法
CN105051919A (zh) 用于形成光电器件的技术
WO2010132706A1 (en) Techniques for forming thin films by implantation with reduced channeling
CN104272436A (zh) 用于形成光电子装置的技术
KR20080042095A (ko) 제어된 클리빙 처리를 이용하여 플레이트 상에 다수의 타일영역을 제작하는 방법 및 구조
CN101969046A (zh) 利用受控传播的膜层转移
CN101236895B (zh) 利用一个或多个半导体衬底制造材料的独立式厚度的方法
US8652952B2 (en) Semiconductor structure made using improved multiple ion implantation process
US7332030B2 (en) Method of treating a part in order to alter at least one of the properties thereof
Current Ion implantation for fabrication of semiconductor devices and materials
US8008175B1 (en) Semiconductor structure made using improved simultaneous multiple ion implantation process
US20010007790A1 (en) Pre-semiconductor process implant and post-process film separation
Agarwal et al. Characteristics of pulsed plasma doping sources for ultrashallow junction formation
Hallén et al. Defect distributions in silicon implanted with low doses of MeV ions
Gruner et al. Synchrotron radiation sources for the future
Affolder Latest developments in planar n-on-p sensors
TW200832514A (en) Method and structure for thick layer transfer using a linear accelerator
Glanz Semiconductors open a new niche for plasma researchers
JPH0334418A (ja) 半導体装置の製造方法
Chew Magnetic Fusion Energy 1989

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130123

Termination date: 20211106

CF01 Termination of patent right due to non-payment of annual fee