KR20090106387A - 선형 가속기를 이용한 두꺼운 층 전이 방법 및 구조체 - Google Patents

선형 가속기를 이용한 두꺼운 층 전이 방법 및 구조체 Download PDF

Info

Publication number
KR20090106387A
KR20090106387A KR1020097011481A KR20097011481A KR20090106387A KR 20090106387 A KR20090106387 A KR 20090106387A KR 1020097011481 A KR1020097011481 A KR 1020097011481A KR 20097011481 A KR20097011481 A KR 20097011481A KR 20090106387 A KR20090106387 A KR 20090106387A
Authority
KR
South Korea
Prior art keywords
particles
substrate
region
thickness
present
Prior art date
Application number
KR1020097011481A
Other languages
English (en)
Inventor
프랑수아 제이. 헨리
앨버트 람
바박 아디비
Original Assignee
실리콘 제너시스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 제너시스 코포레이션 filed Critical 실리콘 제너시스 코포레이션
Publication of KR20090106387A publication Critical patent/KR20090106387A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H9/00—Linear accelerators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Photovoltaic Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 하나 이상의 반도체 기판, 예컨대 단결정 실리콘, 폴리크리스탈린 실리콘, 폴리실리콘, 실리콘 게르마늄(silicon germanium), 게르마늄, Ⅲ/Ⅳ 족(group) 물질들 등을 이용하여 물질들의 프리 스탠딩 두께를 제조하는 방법을 제공한다. 본 발명의 일 실시예에서, 본 발명의 방법은 표면 영역과 두께를 갖는 반도체 기판을 제공하는 단계를 포함한다. 본 발명의 방법은 클리브(cleave) 영역 내에서 복수의 게터링 사이트(gettering site)들의 영역을 형성하기 위한 선형 가속기(linear accelerator)를 이용하여 생성된 제1 복수의 고에너지 입자들에 상기 반도체 기판의 상기 표면 영역을 적용하는 단계(상기 클리브 영역은 분리되기 위한 물질의 두께로 정의된 상기 표면 영역 아래에 제공되고, 상기 반도체 기판은 제1 온도로 유지됨)를 포함한다. 본 발명의 일 실시예에서, 본 발명의 방법은 상기 선형 가속기를 이용하여 생성된 제2 복수의 고에너지 입자들에 상기 반도체 기판의 상기 표면 영역을 적용하는 단계(상기 제2 복수의 고에너지 입자들은 제1 스트레스 레벨부터 제2 스트레스 레벨까지 상기 클리브 영역의 스트레스 레벨을 증가시킴)를 포함한다. 바람직한 실시예에서, 상기 반도체 기판은 제1 온도보다 높은 제2 온도로 유지된다. 본 발명의 방법은 클리빙 프로세스(cleaving process)(예, 제어된 클리빙 프로세스)를 이용하여 분리가능한 물질(detachable material)의 상기 두께를 프링(freeing)하는 단계를 포함한다.

Description

선형 가속기를 이용한 두꺼운 층 전이 방법 및 구조체 {METHOD AND STRUCTURE FOR THICK LAYER TRANSFER USING A LINEAR ACCELERATOR}
본 발명은 2006년 11월 6일에 출원된 미국 가출원 제60/864,584호, 및 2007년 1월 26일에 출원된 미국 가출원 제60/886,827호에 대해 우선권을 주장하며, 상기 가출원건들은 본 발명에 참조되어 겹합된다.
본 발명은 일반적으로 층 전이 기술(layer transfer technique)을 이용하여 기판들을 생성하기 위한 방법 및 구조를 포함하는 기술에 관한 것이다. 보다 구체적으로, 본 발명의 시스템 및 방법은, 광전지(photovoltaic cell)를 포함하는 다양한 응용을 위하여, 두꺼운 프리 스탠딩(free standing) 반도체 필름(film)을 제조하기 위해 선형 가속기 프로세스(linear accelerator process)를 이용하는 시스템 및 방법을 제공한다. 그러나, 본 발명은 보다 광범위한 응용성을 가진다는 것을 알 수 있으며, 예컨대 집적 반도체 소자들의 3차원 패키징(packaging), 광 또는 광전자 소자들, 피에조일렉트로닉(piezoelectronic) 소자들, 평판 패널 디스플레이들, 마이크로일렉트로미캐니컬(microelectromechanical) 시스템들(MEMS), 나노-테크놀로지(nano-technology) 구조들, 센서들, 작동기(actuator)들, 집적 회로들, 생물학적 또는 생물 의학적 소자들 등과 같은 다른 형태의 응용에도 적용될 수 있다.
본 발명에 따른 대안적인 실시예들은 단결정 실리콘(single crystal silicon) 잉곳(ingot)과 같은 벌크(bulk) 형태의 물질로부터 프리 스탠딩 필름들을 클리빙(cleaving)하기 위한 장치들 및 방법들을 포함하는 기술에 관한 것이다. 이러한 프리 스탠딩 필름들은 태양 전지(sloar cell)와 같은 광전자 물질로서 유용하다. 그러나, 본 발명의 실시예들은 보다 광범위한 응용성을 가진다는 것을 알 수 있으며, 예컨대 집적 반도체 소자들의 3차원 패킹, 광 소자들, 피에조일렉트로닉 소자들, 평판 패널 디스플레이들, 마이크로일렉트로미캐니컬 시스템(MEMS), 나노-테크놀로지 구조들, 센서들, 작동기들, 집적 회로들, 생물학적 또는 생물 의학적 소자들 등과 같은 다른 형태의 응용에도 적용될 수 있다.
태초부터 인간은 "태양"에 의존하며 거의 모든 유용한 형태의 에너지를 얻어왔다. 이러한 에너지는 석유, 발열체, 목재 등 열 에너지의 다양한 형태로부터 나온다. 간단한 예로서, 인간은 그들의 필요에 의해 석탄, 가스 등과 같은 석유 자원에 크게 의존해 왔다. 그러나, 불행하게도, 이러한 석유 자원은 점점 고갈되고 있으며, 또한 다른 문제점들을 야기하고 있다. 부분적이나마 대체 에너지로서, 태양 에너지가 석유 자원에 대한 인간의 의존도를 줄이기 위해 제안되었다. 간단한 예를 들면, 태양 에너지는 주로 실리콘으로 만들어지는 "태양 전지"로부터 얻을 수 있다.
실리콘 태양 전지는 태양으로부터 나오는 태양 방사선(solar radiation)에 노출될 때 전력을 생성한다. 방사선은 실리콘의 원자들과 상호 작용하여 전자(electrons)와 정공(holes)을 생성하는데, 이들 전자와 정공은 실리콘 몸 체(body)에서 각각 P형 도핑 영역과 n형 도핑 영역으로 이동하며 도핑 영역들 사이에 전압차를 야기하여 전류를 생성한다. 이러한 응용에 기초하여, 태양 전지는 효율을 높이기 위하여 집광 소자(concentrating elements)로 집적(integrated)된다. 예를 들면, 태양 방사선은 집광 소자를 이용하여 누적(accumulate)되고 집중(focuse)되는데, 집광 소자는 활성 광발전 물질(active photovoltaic materials)이 있는 하나 이상의 부분들로 태양 방사선을 유도한다. 그러나, 효과적인 면에서 이러한 태양 전지는 여전히 많은 한계를 가진다.
간단한 예를 들면, 태양 전지는 흔히 실리콘과 같은 원물질(starting materials)에 의존한다. 이러한 실리콘은 주로 폴리실리콘(polysilicon)(즉, 폴리크리스탈린 실리콘(polycrystalline silicon)) 물질 및/또는 단결정 실리콘(single crystal silicon) 물질로부터 얻어진다. 이러한 물질들은 흔히 제조가 어렵다. 폴리실리콘 셀(Ploysilicon cells)은 대개 폴리실리콘 플레이트(plates)을 제조함으로써 생성된다. 그리고, 비록 이러한 플레이트들이 저비용의 방식으로 효과적으로 생성되더라도, 고효율의 태양 전지를 위한 최적의 특성들을 나타내지는 않는다. 특히, 폴리실리콘 플레이트는 태양 에너지를 획득하고 획득한 태양 에너지를 유용한 전력으로의 변환하는 최고의 가능한 효율을 나타내지 않는다.
반면, 단결정 실리콘(c-Si)은 높은 등급의 태양 전지에 적합한 특성들을 갖는다. 그러나, 이러한 단결정 실리콘은 제조 비용이 비싸며, 효율적이고 저렴한 방식으로 태양 응용(solar application)에 사용하기 위해서는 여전히 어려움이 있다.
일반적으로, 얇은 필름(thin-film) 태양 전지는 적은 실리콘 물질을 이용하기 때문에 비용이 저렴하지만, 그들의 비결정질(amorphous) 또는 폴리크리스탈린(polycrystalline) 구조는 단결정 실리콘 기판들로부터 생성된 보다 비싼 벌크 실리콘 셀들보다 효율성이 감소한다. 이러한 여러가지 제한들은 본 발명의 명세서 전반에 걸쳐 설명되며, 특히 특히 이하에서 보다 구체적으로 설명될 것이다.
게다가, 폴리실리콘 물질 및 단결정 실리콘 물질은 모두 종래의 제조 방식에서 "커프 손실(kerf loss)"이라 불리우는 물질의 손실이 발생하는데, 여기서 소잉 프로세스(sawing process)는 캐스트(cast) 또는 성장한(grown) 보울(boule)로부터 원물질(starting material)의 40%, 심지어 60%를 제거하고, 웨이퍼 폼 팩터(wafer form factor)로 물질을 싱귤레이트(singulate)한다. 이는 태양 전지 사용을 위해 얇은 폴리실리콘 또는 단결정 실리콘 플레이트를 준비하는 아주 비효율적인 방법이다.
특히, 태양 전지에 결합하기 위한 실리콘 단결정 실리콘 기판을 제조하는 종래 기술은 원래의 성장된 단결정 실리콘 잉곳으로부터 얇은 단결정 실리콘 층들을 물리적으로 분리한다. 그러한 종래 제조 기술의 일예는 내경(ID: inner diameter) 소잉이다.
상기 ID 소잉 기술은 그 내경에 위치한 블레이드(blade)를 갖는 원형 소(circular saw)을 사용한다. 상기 잉곳은 원하는 웨이퍼 두께가 소(saw)의 반대편에 존재할 때까지 상기 소의 중앙을 통해 푸쉬(push)된다. 그리고, 상기 소는 블레이드가 잉곳을 슬라이싱하도록 회전하면서 상승 또는 하강한다. 그러나, ID 소잉 방법은 몇가지 단점을 제공한다. 그 중 하나는, 소는 소잉 동작의 스트레스를 견딜 수 있는 충분히 강한 최소의 두께를 가져야만 한다는 것이다. 그러나, 이러한 소 두께(커프)에 상응하는 실리콘 물질의 양이 이러한 커팅(cutting)에 의해 손실된다. 즉, 잉곳의 소잉에 안정하게 사용될 수 있는 가장 얇은 소 블레이드(saw blade)를 사용하더라도 커프를 위해 값비싼 순수 단결정 실리콘의 손실을 초래한다. 예를 들어, 개별적으로 슬라이싱되는 웨이퍼가 단지 800㎛의 폭을 가지는 반면, 일반적인 소 블레이드 커프가 300㎛의 폭을 가진다. 따라서, 종래의 웨이퍼 소잉 기술의 사용은 전체 잉곳의 60%에 해당하는 양의 값비싼 순수 원물질의 커프 손실을 초래할 수 있다. 그리고, 종래 ID 소잉 기술의 또 다른 단점은 슬라이스들이 하나씩 분리될 수 있는 것이며, 이에 따라 처리량이 제한되고 비용이 상승된다.
소잉의 처리량 제한을 부분적으로 해결하기 위하여, 와이어 소잉(wire sawing)이라는 대안적인 종래 기술이 개발되었다. 와이어 소잉에서는, 고속으로 이동하는 병렬 와이어들(parallel wires)의 네트워크가 제공된다. 잉곳의 일면(side)은 오일(oil)과 연마재(abrasive)를 포함하는 환경에서 이동하는 와이어들에 컨택(contact)되며, 웨이퍼는 복수의 웨이퍼들로 슬라이싱된다. ID 소잉 기술보다 진보된 와이어 소잉 기술의 장점은, 보울의 병렬 소잉을 수행하여 보다 적당한 190 ~ 250㎛ 커프 손실로 180 ~ 250㎛의 얇은 웨이퍼들(thinner wafers)을 생산할 수 있는 것이다. 비록 효과적이지만, 종래의 와이어 소잉 기술 또한 단점이 존재하는데, 구체적으로는 와이어의 두께에 의해 약 50%의 여전히 상당한 커프 손실 이 발생되며 기판이 오일과 연마재에 노출되어 오염될 수 있는 것이다.
그러므로, 이상에서 살펴본 바와 같이 고품질 및 저비용의 적합한 기판 물질을 생성하기 위한 기술이 절실히 요구된다. 그리고, 태양 전지에 결합하기 위한 단결정 실리콘 기판의 제조를 위한 저비용 및 효율적인 기술이 또한 요구된다.
본 발명의 실시예들에 따르면, 층 전이 기술을 이용하여 기판을 생성하는 방법 및 구조를 포함하는 기술들이 제공된다. 보다 구체적으로는, 본 발명의 방법 및 시스템은, 광전지(photovoltaic cell)를 포함하는 다양한 응용을 위하여, 두꺼운 프리 스탠딩(free standing) 반도체 필름(film)을 제조하기 위해 선형 가속기 프로세스를 이용하는 시스템 및 방법을 제공한다. 그러나, 본 발명은 보다 광범위한 응용성을 가진다는 것을 알 수 있으며, 예컨대 집적 반도체 소자들의 3차원 패키징, 광 또는 광전자 소자들, 피에조일렉트로닉(piezoelectronic) 소자들, 평판 패널 디스플레이들, 마이크로일렉트로미캐니컬(microelectromechanical) 시스템들(MEMS), 나노-테크놀로지(nano-technology) 구조들, 센서들, 작동기(actuator)들, 집적 회로들, 생물학적 또는 생물 의학적 소자들 등과 같은 다른 형태의 응용에도 적용될 수 있다.
본 발명의 일 실시예에서, 본 발명은 하나 이상의 반도체 기판, 예컨대 단결정 실리콘, 폴리크리스탈린 실리콘, 폴리실리콘, 실리콘 게르마늄(silicon germanium), 게르마늄, Ⅲ/Ⅳ 족(group) 물질들 등을 이용하여 물질들의 프리 스탠딩 두께를 제조하는 방법을 제공한다. 본 발명의 일 실시예에서, 본 발명의 방법은 표면 영역과 두께를 갖는 반도체 기판을 제공하는 단계를 포함한다. 본 발명의 방법은 클리브(cleave) 영역 내에서 복수의 게터링 사이트(gettering site)들의 영역을 형성하기 위한 선형 가속기(linear accelerator)를 이용하여 생성된 제1 복수의 고에너지 입자들에 상기 반도체 기판의 상기 표면 영역을 적용하는 단계(상기 클리브 영역은 분리되기 위한 물질의 두께로 정의된 상기 표면 영역 아래에 제공되고, 상기 반도체 기판은 제1 온도로 유지됨)를 포함한다. 본 발명의 일 실시예에서, 본 발명의 방법은 상기 선형 가속기를 이용하여 생성된 제2 복수의 고에너지 입자들에 상기 반도체 기판의 상기 표면 영역을 적용하는 단계(상기 제2 복수의 고에너지 입자들은 제1 스트레스 레벨부터 제2 스트레스 레벨까지 상기 클리브 영역의 스트레스 레벨을 증가시킴)를 포함한다. 바람직한 실시예에서, 상기 반도체 기판은 제1 온도보다 높은 제2 온도로 유지된다. 본 발명의 방법은 클리빙 프로세스(cleaving process)(예, 제어된 클리빙 프로세스)를 이용하여 분리가능한 물질(detachable material)의 상기 두께를 프링(freeing)하는 단계를 포함한다.
본 발명의 다른 실시예에서, 본 발명은 층 전이된 물질, 예컨대 단결정 실리콘, 폴리실리콘, 폴리크리스탈린 실리콘, 실리콘 게르마늄(silicon germanium), 게르마늄, Ⅲ/Ⅳ 족(group) 물질들 등의 프리 스탠딩(free standing) 두께를 형성하는 방법을 제공한다. 본 발명의 방법은 표면 영역을 갖는 크리스탈린(crystalline) 기판 물질을 제공하는 단계를 포함한다. 본 발명의 방법은, 축적 영역을 형성하기 위한 크기(dimension)내에 공간적으로 배치(dispose)되는 베이스(base) 및 최대 집합물(peak concentration)을 갖는 임플란트 프로파일(implant profile)을 형성하기 위하여, 제1 온도 범위 내 및 제1 도즈(dose) 범위에서 복수의 제1 입자들을 표면 영역을 통해 상기 크리스탈린 기판 물질의 축적 영역에 도입하는 단계를 포함한다. 일 실시예서, 상기 제1 도즈 범위는 클리브 영역을 형성하기 위해 축적(accumulation) 영역에서 상기 크리스탈린 기판 물질에 상기 복수의 입자들이 영구적으로 배치(dispose)되기에 충분한 양보다 적다. 일 실시예에서, 상기 제1 입자들은 상기 축적 영역에서 상기 크리스탈린 물질에 복수의 결점들을 초래하며, 상기 축적 영역은 상기 표면 영역과 상기 축적 영역 간이 분리되기 위해 크리스탈린 물질의 슬라이스(slice)와 상기 표면 영역의 아래 20 마이크론(microns) 이상 깊이에 정의된다.
본 발명의 선택적인 특정 실시예에서, 본 발명의 방법은 상기 축적 영역에서 상기 제1 입자들로부터 상기 크리스탈린 기판 물질들에서 소멸된 실질적으로 영구적인 복수의 결점들의 형성하기 위해, 상기 크리스탈린 기판 물질에 처리 프로세스를 수행하는 단계를 포함한다. 본 발명의 방법은 또한 상기 축적 영역의 일부를 클리빙하기 위해 상기 축적 영역에 내부 스트레스가 증가하도록, 상기 축적 영역에 제2 온도 범위와 제2 도즈 범위의 복수의 제2 입자들을 도입하는 단계를 포함한다. 특정 실시예에서, 본 발명의 방법은 상기 크리스탈린 기판 물질의 나머지 부분에서 크리스탈린 물질의 상기 두께를 분리하여 크리스탈린 물질의 프리 스탠딩 두께를 형성하는 단계를 포함한다.
본 발명의 실시예들에 따르면, 벌크 물질로부터 프리 스탠딩 필름이 분리될 수 있다. 본 발명의 일 실시예에서, 20 마이클론 이상의 두께를 갖는 단결정 실리콘과 같은 반도체 물질의 프리 스탠딩 층은, 고에너지 임플란팅(implating)을 이용하여 벌크 잉곳(bulk ingot)으로부터 클리빙될 수 있다. 또한, 본 발명의 일 실시예에서, 상기 클리빙은 클리브 영역 생성을 위해 제1 저온에서 이온을 임플란팅한 후 클리브 영역에서 스트레스 강화를 위해 제2 고온에서 이온 임플란팅하는 것을 포함한다. 이러한 방식으로 잉곳을 클리빙하는 것은 종래의 블레이드 커팅 프로세스에서 커프 손실을 일으킬 수 있는 반도체 기판 물질의 양을 실질적으로 감소시킨다. 클리브된 프리 스탠딩 필름은 특히 태양 에너지의 수집(collection)에서 사용하기에 적합하다.
벌크 물질로부터 복수의 프리 스탠딩 필름들을 슬라이싱하는 본 발명에 따른 방법의 일 실시예는, 약 3㎏ 중량 및 표면 영역을 갖는 벌크 물질을 제공하는 단계, 상기 벌크 물질로부터 약 20 ~ 150 마이크론(microns)의 두께를 갖는 복수의 필름들을 반복적으로 클리빙(cleaving)하는 단계, 및 상기 복수의 필름들(벌크 물질의 약 3kg 중량의 약 70% 중량을 가짐)을 위해 상기 벌크 물질의 중량의 70% 이상을 사용하는 단계를 포함한다.
본 발명의 실시예들을 이용하는 전술한 기술들을 통해 다양한 이점들이 얻어진다. 특히, 본 발명의 실시예들은, 층 전이 기술들을 위해 고에너지 임플란팅 프로세스를 제공하는 방법과 저렴한 선형 가속기 장치를 이용한다. 이러한 선형 가속기 장치는 드리프트 튜브(drift tube) 기술, RFQ(Radio Frequency Quadrupole), 또는 이러한 기술들의 조합(예컨대, 드리프트 튜브 선형 가속기(Drift Tube Linac(linear accelerator)와 결합된 RFQ 또는 RFI(RF-Focused Interdigital) 선형 가속기)이나 다른 적절한 기술들을 이용할 수 있으며, 물론 상기 기술에 한정되지 않는다. 본 발명의 실시예에서, 선형 가속기는 도너 기판(donor substrate)에서 클리브 면(cleave plane)에 의해 정의되는 전이가능한(transferable) 물질의 두께를 형성하는 임플란팅 프로세스(implantation process)를 제공한다. 상기 전이가능한 물질의 두께는, 광전자 장치, 3D MEMS 또는 집적 회로들, IC 패키징, 반도체 장치들, 이들의 조합물 등에 응용될 수 있는 고품질의 반도체 물질을 제공하기 위해 추가로 프로세싱될 수 있다. 본 발명의 바람직한 실시예에서, 본 발명의 방법은 고효율의 광전지(photovoltaic cell)를 위한 단결정 실리콘을 제공한다. 본 발명의 바람직한 실시예에서, 본 발명의 방법 및 구조는 에너지 입자들의 적은 시작 도즈(low initial dose)를 이용하며, 이는 프로세스를 저비용으로 효율적이게 한다. 그리고, 본 발명의 방법 및 구조는 큰 면적 기판들의 제작을 가능하게 한다. 본 발명은 원하는 폼 팩터(form factor)(예컨대, 폴리실리콘 플레이트에 대해 15cm×15cm 에서 1m×1m 이상의 면적을 갖는 50㎛ ~ 200㎛ 두께)를 갖는 얇은 실리콘 물질 플레이트의 제조에 적용될 수 있음을 알 수 있다. 본 발명의 대안적인 바람직한 실시예에서, 본 발명에 따른 실시예들은 헤테로(hetero)-구조 에피택셜 프로세스(epitaxial process)의 적층(layering)을 제공할 수 있는 시드 층(seed layer)을 제공한다. 상기 헤테로-구조 에피택셜 프로세스는 얇은 멀티-정션(multi-junction) 광전지 생성에 사용될 수 있다. 간단한 예로, GaAs 및 GaInP 층들은 게르마늄 시드 층에 헤테로에피택셜하게(heteroepitaxially) 적층될 수 있으며, 이는 본 발명의 실시예에 따른 임플란팅 프로세스를 이용하여 생성된 전이된 층(transferred layer)이다. 본 발명의 일 실시예에서, 본 발명의 방법은 단일 잉곳, 예컨대 실리콘 보울(silicon boule)로부터 다중 슬라이스(slice)들을 클리빙하기 위해 연속적으로 적용될 수 있다. 즉, 본 발명의 방법은 본 발명의 실시예에 따라 (빵 덩어리에서 빵 슬라이스를 커팅하는 것과 유사하게) 슬라이스(slice)들을 연속적으로 클리빙하기 위해 반복될 수 있다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
이상에서 살펴본 바와 같이, 본 발명의 실시예들은 여러가지 이점들을 제공한다. 이러한 이점들은 본 명세서 전반에 걸쳐 설명되며, 특히 이하에서 보다 구체적으로 설명될 것이다.
도 1은 본 발명의 일 실시예에 따른 두꺼운 층 전이 프로세스를 이용한 기판 생성 방법을 도시한 개략적인 흐름도이다.
도 1A는 본 발명의 일 실시예에 따른 두꺼운 층 전이 프로세스를 이용한 기판 생성 방법을 도시한 개략적인 흐름도이다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 두꺼운 층 전이 프로세스를 이용한 기판 생성 방법을 나타내는 도면들이다.
도 9는 본 발명의 일 실시예에 따른 반도체 물질의 복수의 프리 스탠딩 필름을 생성하는 것을 나타내는 개략도이다.
도 10은 본 발명의 다른 실시예에 따른 반도체 물질의 복수의 프리 스탠딩 필름을 생성하는 것을 나타내는 개략도이다.
도 11은 본 발명의 일 실시예에 따른 반도체 물질들의 분리가능한 프리 스탠딩 필름을 생성하기 위해 하전 입자 빔(charged particle beam)을 도입하는 장치의 개략적인 구성도이다.
도 12는 본 발명의 일 실시예에 따른 복수의 고에너지 하전 입자들의 생성 방법을 도시한 개략적인 흐름도이다.
도 13은 본 발명의 일 실시예에 따른 기판으로부터 분리가능한 두꺼운 필름의 생성하는 것을 나타내는 도면이다.
도 14는 본 발명의 일 실시예에 따른 반도체 물질에 하전 입자들을 임플란팅하는 방법을 도시한 개략적인 도면이다.
도 15는 본 발명의 일 실시예에 따른 반도체 기판으로부터 클리브 프로세스에 의해 생성된 프리 스탠딩 필름을 도시한 개략적인 도면이다.
도 16은 본 발명의 일 실시예에 따른 반도체 기판으로부터 분리가능한 두꺼운 필름 생성 방법을 도시한 개략적인 도면이다.
도 17은 본 발명의 일 실시예에 따른 임플란팅 장치의 구성요소들을 도시한 개략적인 구성도이다.
도 17A는 도 17의 장치의 이온 소스 및 저에너지 빔 전송부의 확대된 개략적인 구성도이다.
도 17B는 도 17의 장치의 선형 가속기의 확대된 개략적인 구성도이다.
도 17C는 도 17의 장치의 스캐닝 장치의 확대된 개략적인 구성도이다.
도 17D 내지 도 17G는 본 발명의 일 실시예에 따른 제품(workpiece)의 표면 을 통해 고에너지 이온 빔의 시뮬레이션된 스캐닝의 다양한 플롯을 나타낸다.
도 18은 본 발명의 일 실시예에서 사용되는 컴퓨터 시스템의 개략적인 구성도이다.
도 18A는 도 18의 컴퓨터 시스템의 기본 서브시스템들을 나타낸 도면이다.
본 발명의 실시예에들에 따라, 기판들을 생성하는 방법을 포함하는 기술들을 개시한다. 보다 구체적으로, 본 발명의 따른 실시예들은, 반도체 물질로부터 물질의 프리 스탠딩 층(free standing layer)을 생성하는 방법을 제공한다. 본 발명의 일 실시예에서, 물질의 프리 스탠딩 층은 반도체 기판에서 클리브 플레이트 형성을 야기하는 복수의 고에너지 입자들을 이용하여 제공된다. 본 발명에 따른 방법은 반도체 장치 패키징, 광전지, MEMS 장치 등 다양한 응용에 사용될 수 있으며, 물론 이들에 제한되지 않는다.
본 발명의 실시예에 따라, 프리 스탠딩 필름은 벌크 물질(bulk material)로부터 분리될 수 있다. 본 발명의 일 실시예에서, 20㎛ 이상의 두께를 갖는 단결정 실리콘과 같은 반도체 물질의 프리 스탠딩 층이, 고에너지 임플란팅(implanting)을 이용하여 벌크 잉곳(bulk ingot)으로부터 클리빙(cleaving)될 수 있다. 본 발명의 일 실시예에서, 클리빙 과정은 클리브 영역(cleave region)을 생성하기 위해 제1 저온에서 이온들을 임플란팅한 후, 클리브 영역에서 스트레스를 강화시키기 위해 제2 고온에서 이온들을 임플란팅하는 것을 포함한다. 이러한 방식의 잉곳 클리빙은 종래의 블레이드 커팅 프로세스에서 커프 손실로 이어지는 반도체 물질의 양을 실질적으로 감소시킨다. 클리브 동작의 효율의 향상과 더불어, 온도 프로파일 및 이온 도즈(dose)와 같은 파라미터 관리는 분리되는 물질에 대한 방사선 손상(radiation damage)을 제한하고 제어하기 위해 역시 중요한 것이다. 클리브된 프리 스탠딩 필름은 특히 태양 에너지의 수집(collection)에서 사용하기에 적합하다.
후술할 설명을 위해, "프리 스탠딩 필름(free standing film)" 또는 "프리 스탠딩 층(free standing layer)"은, 핸들(handle) 또는 전이 기판(transfer substrate)과 같은 지지 부재(supporting member)와 접촉(contact)이 없는, 구조적으로 완전한 상태(integrity)(즉 부스러지거나 깨진 부분이 없음)를 유지할 수 있는 물질의 필름으로 정의된다. 일반적으로, 매우 얇은 필름(예컨대, 5㎛ ~ 10㎛ 보다 얇은 실리콘 필름)은 깨지지 않고 핸들링하기 어렵다. 통상적으로, 이러한 얇은 필름은 지지 구조체(supporting structure)를 이용하여 조작(manipulated)되는데, 상기 지지 구조체는 제1 공간(first place)에서 얇은 필름을 생성하기 위해 필요하다. 보다 두꺼운 필름(예컨대, 20㎛ ~ 50㎛의 두께를 갖는 실리콘 필름)의 핸들링은 지지부(support)를 이용함으로써 용이해질 수 있지만, 이러한 지지부가 필수인 것은 아니다. 그러므로, 본 발명의 실시예는 20㎛ 이상의 두께를 갖는 실리콘의 프리 스탠딩 필름들의 제조와 관련된다.
본 발명에 따른 실시예들은 프리 스탠딩 필름들의 생성에 제한되지 않는다. 본 발명의 다른 실시예들은 기판에 의해 지지되는 필름들의 생성을 포함할 수 있다. 아울러, 태양 광전지 응용에 이용된 필름들이 정확하게 프리 스탠딩이거나, 또는 광전지 프로세싱 동안 전이 기판들 또는 핸들링에 의해 지지되는 것에 관계없이, 프로세싱된 셀(cell)들은 광전지 모듈의 집적 파트(integral part)와 같은 최종 응용 장치를 위해 유리 또는 플라스틱과 같은 기계적 표면에 일반적으로 탑재된다.
또한, 후술할 설명을 위해, "벌크 물질(bulk material)"은 벌크 형태로 존재하는 물질을 말한다. 이러한 벌크 물질의 예로는 성장한(grown) 단결정 실리콘의 대체로 원형(circular)의 잉곳(ingot)이나 보울(boule)을 들 수 있으며, 또는 대체로 원형의 단면 형상을 나타내는 깍여진 측면을 갖는 성장한 단결정 실리콘 잉곳(grown single crystal silicon ingot) 등을 들 수 있다. 벌크 물질들의 다른 예로는 정사각형, 직사각형, 또는 사다리꼴(trapezoidal)의 형상의 폴리크리스탈린 실리콘 플레이트(plate) 또는 타일(tile)을 들 수 있다. 벌크 물질들의 또 다른 예들은 이하에서 설명한다.
본 발명의 일 실시예에서, 본 발명의 방법은 단일 잉곳(single ingot), 예컨대 실리콘 보울(silicon boule)로부터 프리 스탠딩 층들의 다중 슬라이스(slice)들을 클리브하기 위해 연속적으로 적용될 수 있다. 즉, 본 발명의 방법은 본 발명의 특정 실시예에 따라 (구워진 빵 덩어리로부터 빵 슬라이스들을 커팅하는 것과 유사하게) 슬라이스들을 연속적으로 클리브하기 위해 반복될 수 있다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
도 1은 본 발명의 일 실시예에 따른 프로세스 흐름도(100)를 나타낸 것인데, 하나 이상의 반도체 기판들을 이용하여 프리 스탠딩 두께의 물질을 제조하기 위한 본 발명의 방법은 다음과 같다.
1. [단계 103] 표면 영역 및 두께를 갖는 반도체 기판을 제공;
2. [단계 105] 선형 가속기를 이용하여 생성된 제1 복수의 고속 입자들에 반도체 기판의 표면 영역을 적용(subject);
3. [단계 107] 클리브 영역(cleave region) 내에 복수의 게터링 사이트(gettering site)들의 영역을 형성, -상기 클리브 영역은 분리되기 위한 물질의 두께로 정의된 상기 표면 영역 아래에 제공되고, 상기 클리브 영역은 제1 온도로 유지됨-;
4. [단계 109] 선택적으로, 상기 클리브 영역 내에 복수의 게터링 사이트들을 추가로 형성하기 위해 반도체 기판에 열 처리 프로세스를 수행;
5. [단계 111] 선형 가속기를 이용하여 생성된 제2 복수의 고에너지 입자들에 반도체 기판의 표면 영역을 적용;
6. [단계 113] 제2 복수의 고에너지 입자들을 이용하여 클리브 영역의 스트레스 레벨을 제1 스트레스 레벨에서 제2 스트레스 레벨로 증가, -반도체 기판은 제2 온도로 유지됨-;
7. [단계 115] 클리빙 프로세스(cleaving process)를 이용하여 프리 스탠딩 상태인 분리가능한 물질의 두께를 프리(free), -상기 분리가능한 물질은 지지 부재(support member) 등으로부터 프리(free) 상태임-;
8. [단계 117] 지지 부재 위에 분리된 물질의 두께를 배치;
9. [단계 119] 분리된 물질의 두께에 대해 하나 이상의 프로세스를 수행;
10. 선택적으로, 단계 105에서 제1 고에너지 입자들에 상기 표면 영역을 적용하기 이전에 반도체 기판에 대해 하나 이상의 프로세스를 수행; 및
11. 원하는 다른 단계들을 수행.
전술한 단계들의 시퀀스는 본 발명의 일 실시예에 따른 선형 가속기 프로세스를 이용한 기판 생성 방법을 제공한다. 도시된 바와 같이, 본 발명의 방법은 물질의 필름(바람직하게는 두꺼운 또는 프리 스탠딩 필름)을 제거하기 위해 코-임플란트 프로세스(co-implant process)를 이용하는 것을 포함할 수 있다. 다른 대안들은, 본 발명의 청구항들의 권리범위를 벗어나지 않으면서, 예컨대 단계들이 추가되거나, 하나 이상의 단계들이 제거되거나, 또는 하나 이상의 단계들이 다른 시퀀스에 구비됨으로써 제공될 수 있다.
도 1A는 본 발명의 일 실시예에 따른 프로세스 흐름도(150)를 나타낸 것인데, 벌크 물질로부터 프리 스탠딩 층을 제조하는 본 발명의 방법은 다음과 같다.
1. [단계 152] 표면 영역 및 두께를 갖는 벌크 형태(예컨대, 잉곳, 타일, 플레이트)의 물질을 제공;
2. [단계 154] 상기 표면 영역을 제1 복수의 고에너지 입자에 적용(subject);
3. [단계 156] 클리브 영역(cleave region) 내에 복수의 게터링 사이트(gettering site)들의 영역을 형성, -상기 클리브 영역은 분리되기 위한 물질의 두께로 정의된 상기 표면 영역 아래에 제공되고, 상기 클리브 영역은 제1 온도로 유지됨-;
4. [단계 158] 선택적으로, 상기 클리브 영역 내에 복수의 게터링 사이트들을 추가로 형성하기 위해 벌크 물질에 대해 열 처리 프로세스를 수행;
5. [단계 160] 벌크 물질의 표면 영역을 제2 복수의 고에너지 입자들에 적용;
6. [단계 162] 제2 복수의 고에너지 입자들을 이용하여 클리브 영역의 스트레스 레벨을 제1 스트레스 레벨에서 제2 스트레스 레벨로 증가, -벌크 물질은 제2 온도로 유지됨-;
7. [단계 164] 클리빙 프로세스(cleaving process)를 이용하여 벌크 물질로부터 프리 스탠딩 층을 프리(free), -상기 프리 스탠딩 층은 지지 부재(support member) 등으로부터 프리(free) 상태임-;
8. [단계 166] 선택적으로, 지지 부재 위에 프리 스탠딩 층을 배치;
9. [단계 168] 선택적으로, 프리 스탠딩 층에 대해 하나 이상의 프로세스를 수행;
10. [단계 170] 선택적으로, 제1 복수의 고에너지 입자들에 상기 표면 영역을 적용하기 위한 단계 152로 되돌아가지 전에, 벌크 물질에 대해 하나 이상의 프로세스를 수행; 및
11. [단계 172] 모 벌크 물질(parent bulk material)로부터 프리 스탠딩 층이 분리되면, 예컨대 사용되지 않은 단결정 실리콘을 녹여 또 다른 잉곳을 생성함으로써, 남은 벌크 물질을 추가적인 벌크 물질의 형성을 위해 원 물질(raw material)로 사용; 및
12. 원하는 다른 단계들을 수행.
전술한 단계들의 시퀀스는 본 발명의 일 실시예에 따른 물질의 프리 스탠딩 층을 형성하는 방법을 제공한다. 도시된 바와 같이, 본 발명의 방법은 벌크 물질로부터 프리 스탠딩 층을 제거하기 위해 임플란트 프로세스(implant process)를 이용하는 것을 포함한다. 다른 대안들은, 본 발명의 청구항들의 권리범위를 벗어나지 않으면서, 예컨대 단계들이 추가되거나, 하나 이상의 단계들이 제거되거나, 또는 하나 이상의 단계들이 다른 시퀀스에 구비됨으로써 제공될 수 있다. 예를 들어, 임플란트 프로세스를 포함하는 각 단계는 일정 온도 또는 가변 온도 프로그램으로 정의된 열 프로세스 시퀀스를 포함할 수 있다. 또한, 임플란트/열 프로세스 단계들 154 ~ 162의 사이클(cycles)은 클리브 프로세스 및/또는 필름 수명(lifetime)을 향상시키기 위해 더 작은 도즈 임플란트의 사이클들로 분리될 수 있다. 본 발명의 방법에 대한 보다 상세한 설명은 본 명세서 전반에 걸쳐 설명되며, 특히 이하에서 보다 구체적으로 설명될 것이다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 두꺼운 층 전이 프로세스를 이용한 기판 생성 방법을 나타내는 도면들이다. 이러한 도면들은 단순히 일 예들이며, 이는 본 청구항들의 권리범위를 부당하게 제한할 수 없다. 해당 기술분야의 당업자는 다양한 변경, 수정, 대안이 가능함을 알 것이다.
도시된 바와 같이, 본 발명의 방법은 표면 영역(201), 배면(203), 및 두께(204)를 갖는 벌크 형상의 반도체 기판 또는 반도체 물질(200)을 제공함으로써 시작된다. 이러한 두께는 잉곳 전체(entirety) 또는 보다 큰 잉곳에서 슬라이싱된 것, 또는 이와 유사한 것들이 될 수 있다. 특히, 두께(204)는 최초 형태(original form)의 벌크 물질(예컨대, 전체 잉곳, 보울, 타일, 또는 플레이트)의 두께를 나타내거나 또는 (예컨대, 최초 잉곳, 보울, 타일, 또는 플레이트를 소잉 또는 슬라이싱 함으로써) 최초 형태로부터 미리 분리된 벌크 물질의 두께를 나타낼 수 있다. 본 발명의 일 실시예에서, 반도체 기판 또는 벌크 물질은 단결정 실리콘 웨이퍼 또는 잉곳, 폴리실리콘 캐스트(cast) 웨이퍼, 타일, 또는 기판, 실리콘 게르마늄 웨이퍼, 게르마늄 웨이퍼, Ⅲ/Ⅴ 족 물질들의 기판, Ⅱ/Ⅳ 족 물질들의 기판, 갈륨 나이트나이드(gallium nitride), 또는 그와 유사한 것들이 될 수 있다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
도 3을 참조하면, 본 발명의 방법은 제1 복수의 고에너지 입자들(301)에 반도체 기판 또는 벌크 물질의 표면 영역을 적용(subject)하는 것을 포함한다. 본 발명의 일 실시예에 따르면, 상기 제1 고에너지 입자들(301)은 선형 가속기를 이용하여 생성될 수 있다.
본 발명의 일 실시예에서, 도 4에 개략적으로 도시된 바와 같이, 상기 입자들은 클리브 영역(cleave region)(401) 내에 복수의 게터링 사이트들(gettering sites) 또는 축적 영역(accumulation region)의 형성을 초래하며, 상기 클리브 영역(401)은 표면 영역의 아래에 제공되어 분리될 벌크 물질(405)(다른 실시예들에서 프리 스탠딩 층)의 두께를 정의한다. 바람직하게는, 상기 제1 복수의 고에너지 입자들은 반도체 기판의 깊이(depth) 내에 공간적으로 배치(dispose)되는 베이스(base) 및 피크 농도(peak concentration)를 갖는 임플란트 프로파일(implant profile)을 제공한다. 바람직하게, 상기 베이스는 약 2Rp 이하의 폭을 가질 수 있으며, 여기서 임플란트 농도 프로파일의 깊이 편차(depth variation)는 론지듀디널 스트래글(longitudinal straggle)(Rp에 의해 표시됨)로 불린다. 실리콘에서 3.5MeV의 수소(hydrogen) 임플란트의 경우, 임플란트 깊이는 120㎛이고, Rp는 3㎛이다.
본 발명의 일 실시예에서, 클리브 영역은 제1 온도(305)로 유지되며, 이는 직접 또는 간접적으로 제공될 수 있다. 즉, 상기 온도는 대류(convection), 전도(conduction), 복사(radiation), 또는 본 발명의 실시예에 따른 이들의 기술의 조합에 의해 제공될 수 있다. 또한, 제1 고에너지 입자 빔은 원하는 임플란트 온도를 얻기 위해 외부 온도 소스(external temperature source)와 함께 열 에너지의 일부를 제공할 수 있다. 본 발명의 실시예에서, 고에너지 입자 빔은 독자적으로 임플란트에 요구되는 전체 열 에너지를 제공할 수 있다. 즉, 고에너지 입자 빔은 벌크 물질 또는 기판의 온도 상승을 위해 열 에너지로 변환된 에너지를 직접적으로 제공할 수 있다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
이러한 응용에 기초하여, 본 발명의 일 실시예에 따르면, 물질의 원하는 깊이에 임플란팅하기 위해 필요한 에너지를 감소시키고 물질에 대한 손상 가능성을 줄이기 위하여, 대체적으로 보다 작은 매스(mass) 입자들이 선택된다. 즉, 보다 작은 매스 입자들이, 기판 물질을 실질적으로 손상시키지 않으면서, 기판 물질을 통과하여 선택된 깊이에 보다 쉽게 도달한다. 예를 들어, 보다 작은 매스 입자들(또는 에너지 입자들)은 (양(positive) 또는 음(negative)의) 하전(charged) 및/또 는 중성 원자나 분자, 또는 전자, 또는 그와 유사한 것들 중 임의의 것이 될 수 있다. 본 발명의 일 실시예에서, 상기 입자들은 수소 이온, 수소 동위체(isotopes) 이온 등의 이온, 헬륨, 헬륨 동위체, 네온 등의 희가스 이온(rare gas ion), 또는 본 발명에 따른 다른 종류들을 포함하는 중성 입자 또는 하전 입자들이 될 수 있다. 상기 입자들은 또한 가스 형태의 화합물(compound)(예컨대, 수소 가스, 수증기, 메탄 가스), 수소 화합물, 및 다른 광 원자 매스 입자(light atomic mass particle)들로부터 비롯될 수 있다. 대안적으로, 상기 입자들은 전술한 입자들, 및/또는 이온들, 및/또는 분자(molecular) 종류, 및/또는 원자 종류의 임의의 조합이 될 수 있다. 상기 입자들은 표면을 통과하여 표면 아래의 원하는 깊이에 도달하도록 충분한 운동 에너지(kinetic energy)를 갖는다.
예를 들어, 실리콘 웨이퍼에 임플란팅되는 종류로 수소를 사용할 경우, 임플란트 프로세스는 특정 설정 조건들을 이용하여 수행될 수 있다. 수소의 임플란트 도즈 범위는 약 1×1015 에서 1×1016atoms/cm2 까지이고, 바람직하게는 임플란팅된 수소의 도즈는 약 8×1016 atoms/cm 이하이며, 약 5×1016atoms/cm2 이하가 될 수 있다. 임플란트 에너지 범위는, 광전지 응용에 유용한 두꺼운 필름을 생성하기 위해, 약 1MeV 이상에서 2MeV 까지, 심지어는 5MeV 이상이다. 임플란트 온도 범위는 약 -50℃에서 약 +550℃까지이며, 약 100 ~ 220℃가 될 수 있으며, 임플란트된 실리콘 웨이퍼에서 수소 이온이 확산될 가능성을 방지하기 위해, 바람직하게는 400℃ 이하이다. 수소 이온들은 약 ±0.03 ~ ±1.5 마이크론의 정확성으로 원하는 깊이 까지 실리콘 웨이퍼에 선택적으로 도입될 수 있다. 물론, 사용된 이온의 형태(type) 및 프로세스 조건들은 각각의 응용에 따라 달라질 수 있다.
보다 높은 임플란트 에너지일 경우, 재사용가능한 기판 내에 클리빙 면(cleaving plane)의 최대 범위를 허용하기 위해 (예컨대, 양 또는 음의 하전된) 실질적으로 순수한 양자 임플란트를 이용하는 것이 유용하다. 일예로 실리콘을 사용할 경우, 임플란트의 에너지 범위는 아주 클 수 있으며, 광전지 흡수체(photovoltaic absorber)(광 흡수 효율을 최대화하기 위해 후속의 에피택셜 성장(epitaxial growth)이 필요함)를 위한 템플릿 형성(template formation)을 위한 수 keV 로부터 태양 전지 웨이퍼 원재료(starting material)로 사용하기 위해 수백 마이크론의 두께를 갖는 기판을 생성하기 위한 수백 MeV 까지의 범위를 가질 수 있다. 임플란트 에너지의 함수인 임플란트 깊이의 일반적 범위는, 예컨대 SRIM(Stopping Range In Matter) 2003 또는 몬테 카를로(Monte Carlo) 시뮬레이션 프로그램(http://www.srim.org/ 참조)을 이용하여 계산될 수 있다. 본 발명의 일 실시예에서, 실리콘 필름 두께(프리 스탠딩이 될 수 있음) 범위는, 약 2MeV ~ 5MeV의 양자 임플란트 에너지 범위를 사용할 경우, 약 20 또는 50㎛에서 약 200㎛이다. 본 발명의 다른 실시예에서, 실리콘 필름은 약 50㎛ ~ 200㎛ 두께를 갖는 프리 스탠딩 실리콘 층이 될 수 있다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
본 발명의 일 실시예에서, 약 50㎛ ~ 200㎛ 범위의 실리콘 필름 두께는 약 2.1MeV ~ 5MeV의 에너지 범위를 갖는 양자 임플란트(proton implant)를 이용하여 형성될 수 있다. 이러한 실리콘 필름 두께의 범위는, 프리 스탠딩 실리콘 기판으로 사용될 수 있는 단결정 실리콘 기판의 두께의 분리를 허용한다. 본 발명의 일 실시예에 따른 약 50㎛ ~ 200㎛의 두께 범위의 단결정 실리콘 기판 또는 프리 스탠딩 층은, 웨이퍼 소잉(sawing), 에칭(etching) 및/또는 폴리슁(polishing) 프로세스를 이용하는 종래 방법을 대체하기 위해 사용될 수 있다. 종래 기술들에서 50%의 커프 손실(커프 손실은 커팅 및 웨이퍼링 동작 동안 물질의 손실 비율로 정의됨)과는 대조적으로, 본 발명의 실시예들에 따른 임플란트 클리빙 기술은 사실상 커프 손실이 없어 상당한 비용 절감 및 물질 사용 효율 향상을 가져온다. 5MeV 이상의 에너지는 선택적인 기판 물질들에 대한 반도체 프로세싱을 위해 사용될 수 있으나, 태양 전지 제조에서는 벌크 실리콘 태양 전지 생성을 위한 실리콘 태양 전지 물질의 두께로 200㎛ 이하가 바람직하다. 결과적으로, 보다 두꺼운 실리콘 기판들은 본 발명의 일 실시예에 따른 태양 전지 제조를 위해 특별한 상업적 이득을 갖지 않는다.
본 발명의 일 실시예에 따르면, 5MeV 이상의 임플란트 에너지가 이용된다. 이러한 임플란트의 고에너지는, 반도체 디바이스 제조시 선택적인 물질들의 기판으로서 프리 스탠딩 층들을 형성하기에 유용할 수 있다. 그러나, 태양 전지 제조시에는 200㎛ 이하의 프리 스탠딩 물질 두께가 일반적으로 바람직하다.
예를 들어, MeV 범위의 임플란트 조건들은 레우토프(Reutov) 등에 의한 문헌(V.F. Reutov and Sh. Sh. Ibragimov, "Method for Fabricating Thin Silicon Wafers", USSR's Inventors Certificate No. 1282757, December 30, 1983)에 개시 되어 있으며, 상기 문헌은 본 발명에 참조되어 겹합된다. 상기 문헌에서, 임플란트 및 포스트-임플란트(post-implant) 재사용가능한 기판 가열 동안 선택적인 가열(heating)과 함께 최대 7MeV의 양자 임플란트를 이용하여 최대 350㎛의 분리된 실리콘 웨이퍼 두께를 생성하는 것이 개시되어 있다. 1MeV 수소 임플란트를 이용하는 16 마이크론 실리콘 필름의 열 클리빙(thermal cleaving)은 웰던(Weldon) 등에 의한 문헌(M. K. Weldon & al., "On the Mechanism of Hydrogen-Induced Exfoliation of Silicon", J. Vac. Sci. Technol., B 15(4), Jul/Aug 1997)에 개시되어 있으며, 상기 문헌은 본 발명에 참조되어 결합된다. 이러한 문헌에서 "분리된(detached)" 또는 "전이된 실리콘 두께(transferred silicon thickness)"라는 용어는, 임플란트된 이온 범위에 의해 생성된 실리콘 필름 두께가 해제되어 프리 스탠딩 상태가 될 수 있거나, 프리 스탠딩 기판으로 사용을 위한 영구 기판(permanent substrate) 또는 임시 기판(temporary substrate)이 될 수 있거나, 또는 영구 기판 위에 탑재(mount)될 수 있는 것을 의미한다. 본 발명의 일 실시예에서, 실리콘 물질은 충분히 두꺼우며, 지지 부재로 작용하는 핸들 기판으로부터 자유로운 상태이다. 물론, 필름의 핸들링 및 프로세싱을 위한 개별적인 프로세스는 특정 프로세스 및 응용에 따라 달라진다.
도 5를 참조하면, 본 발명에 따른 일 실시예는, 선택적으로, 클리브 영역 내에 복수의 게터링 사이트들을 더 형성하기 위해 반도체 기판 또는 벌크 물질에 대해 열 처리 프로세스(503)을 수행할 수 있다. 즉, 열 처리 프로세스는 공간(501)에 복수의 제1 입자들을 고정시키기 위해 클리브 영역을 어닐(anneal) 및/또는 퀀 치(quenche)한다. 열 처리는, 이후의 임플란트 또는 입자 축적(accumulation)/확산(diffusion) 프로세스에서 입자들을 게터링 또는 축적하기 위한 유효 사이트들(efficient sites)로 작용할 수 있는 결함들의 고정된 네트워크(fixed network of defects)를 제공한다.
특정 이론이나 메커니즘에 얽매이지 않더라도, 본 발명의 일 실시예에서, 상승된 온도는 영구적인 결함들의 네트워크를 침전(precipitate)시킬 수 있으며 또한 제1 복수의 입자들로부터 수소의 상당 부분(substantial portion)을 트랩(trap)할 수 있을 것이다. 결함 층(실질적으로 영구적임)은 이후의 임플란트 및/또는 확산 프로세스로부터 입자들의 효율적인 수집(collection) 및 트래핑(trapping)을 위한 사이트(site)를 제공하는데, 임플란트 및/또는 확산 프로세스는 본 명세서 전반에 걸쳐 설명되며 특히 이하에서 보다 구체적으로 설명될 것이다.
본 발명의 일 실시예에에서, 선택적인 열 처리는 전도, 대류, 방사, 또는 이러한 기술들의 임의 조합을 이용하여 수행될 수 있다. 고에너지 입자 빔은 원하는 임플란트 온도를 얻기 위해 외부 온도 소스(external temperature source)와 결합하여 열 에너지의 일부를 제공할 수 있다. 본 발명의 다른 실시예에서, 고에너지 입자 빔은 임플란트에 요구되는 전체 열 에너지를 제공할 수도 있다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
본 발명의 일 실시예에서, 도 6에 개략적으로 도시된 바와 같이, 본 발명의 방법은 제2 복수의 고에너지 입자들(이는 선형 가속기를 이용하여 생성될 수 있음)에 반도체 기판 또는 벌크 물질의 표면 영역을 적용(subject)하는 과정을 포함한 다. 도시된 바와 같이, 본 발명의 방법은 제2 복수의 고에너지 입자들(605)을 사용할 수 있으며, 이들은 반도체 기판 또는 벌크 물질에 제공된다. 제2 입자들은 클리브 영역(607)에 도입되며, 제2 복수의 고속 입자들에 의해 클리브 영역의 스트레스 레벨이 제1 스트레스 레벨에서 제2 스트레스 레벨로 상승한다. 본 발명의 일 실시예에서, 제2 스트레스 레벨은 이후의 클리빙 프로세스에 적합하다. 또한, 본 발명의 일 실시예에서, 반도체 기판 또는 벌크 물질은 제1 온도보다 높은 제2 온도(601)에서 유지된다.
예를 들어, 제2 임플란트 단계에서 벌크 단결정 실리콘 웨이퍼 물질에 임플란팅되는 종류로 수소를 사용할 경우, 임플란트 프로세스는 특정 설정 조건들을 이용하여 수행될 수 있다. 임플란트 도즈 범위는 약 5×1015 에서 5×1016atoms/cm2 이고, 바람직하게는 도즈가 약 1~5×1017atoms/cm 이하이다. 임플란트 에너지 범위는, 광전지 응용에 유용한 두꺼운 필름들의 생성하기 위해, 약 0.5MeV 이상에서 2MeV 까지, 심지어는 5MeV 이상이다. 임플란트 도즈 비율(implant dose rate)은 약 500㎂ ~ 50㎃로 제공되고, 전체 도즈 비율은 확장된 빔 영역(expanded beam area)에 대해 임플란트 비율을 적분(integrating)하여 계산될 수 있다. 임플란트 온도 범위는 약 -50℃ 에서 550℃ 이고, 바람직하게는 400℃ 이상이다. 수소 이온들은 약 ±0.03 ~ ±1.5 마이크론의 정확성으로 원하는 깊이까지 실리콘 웨이퍼에 선택적으로 도입될 수 있다. 본 발명의 일 실시예에서, 온도 및 도즈는 수소 분자의 효과적인 캡쳐(capture)를 위해 선택된다(이 경우 수소 원자의 확산이 일부 발 생될 수도 있음). 물론, 사용된 이온의 형태(type) 및 프로세스 조건들은 각각의 응용에 따라 달라질 수 있다.
전술한 바와 같이, 보다 높은 임플란트 에너지일 경우, 재사용가능한 기판 내에 클리빙 면(cleaving plane)의 최대 범위를 허용하기 위해 (예컨대, 양 또는 음의 하전된) 실질적으로 순수한 양자 임플란트를 이용하는 것이 유용하다. 일예로 실리콘을 사용할 경우, 임플란트의 에너지 범위는 아주 클 수 있으며, 광전지 흡수체(photovoltaic absorber)(광 흡수 효율을 최대화하기 위해 후속의 에피택셜 성장(epitaxial growth)이 필요함)를 위한 템플릿 형성(template formation)을 위한 수 keV 로부터 태양 전지 웨이퍼 원재료(starting material)로 사용하기 위해 수백 마이크론의 두께를 갖는 기판을 생성하기 위한 수백 MeV 까지의 범위를 가질 수 있다. 임플란트 에너지의 함수인 임플란트 깊이의 일반적 범위는, 예컨대 SRIM(Stopping Range In Matter) 2003 또는 몬테 카를로(Monte Carlo) 시뮬레이션 프로그램(http://www.srim.org/ 참조)을 이용하여 계산될 수 있다. 본 발명의 일 실시예에서, 실리콘 필름 두께 범위는, 약 2MeV ~ 약 3.25MeV 또는 5MeV의 양자 임플란트 에너지 범위를 사용할 경우, 약 50㎛에서 약 100㎛이다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
효과적으로, 임플란트된 입자들은 선택된 깊이에서 기판 또는 벌크 물질의 상부 표면에 평행한 면(plane)을 따라서 프랙처 에너지(fracture energy)를 감소시키거나 스트레스를 추가시킨다. 이러한 에너지는 (부분적으로) 임플란트 종류 및 조건들에 의존한다. 이러한 입자들은 선택된 깊이에서 기판 또는 벌크 물질의 플 랙처 에너지 레벨을 감소시킨다. 이는 선택된 깊이로 임플란트된 면을 따라서 제어된 클리브(controlled cleave)를 허용한다. 임플란트는, 모든 내부 위치에서 기판 또는 벌크 물질의 에너지 상태가 기판 또는 벌크 물질에서 비가역(non-reversible) 플랙처(즉, 분리 또는 클리빙)를 시작하기에 불충분한 조건하에서 발생할 수 있다. 그러나, 임플란트 도즈는 일반적으로 기판 또는 벌크 물질에서 어느 정도의 결점들(예컨대, 마이크로-결점들(micro-defects))을 야기하고, 이들 결점들은 통상 이후의 열 처리(heat treatment)(예컨대, 열 어닐링(thermal annealing) 또는 고속 열 어닐링)에 의해 적어도 부분적으로 개선될 수 있다.
본 발명의 일 실시예에서, 본 발명의 방법은 매스-셀렉티드(mass-selected) 고에너지 임플란트 방식(high-energy implant approach)을 이용하며, 이는 적절한 빔 강도(beam intensity)를 갖는다. 저비용을 위해, 임플란트 빔 전류는 수십 ㎃의 H+ 또는 H- 이온 빔 전류가 바람직하다. 만약 시스템이 충분히 이러한 고에너지를 임플란트할 수 있다면, 보다 높은 도즈 비율(dose rate)을 얻기 위해 H2 + 이온이 유익하게 이용될 수도 있다. 이러한 이온 임플란트 장치들은 RFQ-Linac(Radio-Frequency Quadrupole Linear Accelerator), DTL(Drift-Tube Linac), 또는 RFI(Radio-Focused Interdigitated) 기술을 이용하여 최근 이용가능하게 되었다. 이는 캘리포니아주 플레즌턴(Pleasanton, CA)에 소재한 Accsys Technology Inc., 뉴멕시코주 앨버커키(Albuquerque, NM)에 소재한 Linac Systems, LLC 등과 같은 회사의 제품을 이용할 수 있다.
본 발명의 일 실시예에서, 상기 방식은, 양자 빔(proton beam)의 전체 에너지를 약 20 ~ 100keV에서 0.5 ~ 7MeV까지 또는 그 이상으로 증가시키기 위하여, 추출된(extracted) 양자 빔의 RF 가속(Radio-Frequency Acceleration)을 이용한다. 출력 빔(output beam)은 일반적으로 수 mm의 지름(diameter)을 갖는데, 이러한 응용에 사용하기 위해, 타겟 표면에 작용하는(impinging) 전력 플럭스(power flux)가 너무 커져서 타겟 표면을 과도하게 가열하게나 손상시킬 가능성을 방지할 수 있을 정도로, 상기 출력 빔은 일 측면에서는 수백 mm로, 또는 수 m 이상으로 빔 확장이 요구된다. 이러한 기술들에서 이용가능한 양자 전류(proton current)는 100mA 이상이 될 수 있다. 일 예로, 빔 전력을 100kW로 가정하면, 3.25MeV RFQ/RFI-Linac는 약 31mA의 양자 빔 전류를 생성할 수 있다. 약 500mm×500mm의 확장된 빔 및 1×1016H/cm2의 도즈를 이용하면, 전력 플럭스(power flux)가 약 13Watts/cm2 로 유지되면서, 타겟 임플란트 도즈(target implantation dose)로 시간당 처리되는 실리콘 영역이 약 7m2이다. 이러한 파라미터들의 조합은 상기 방식이 비용 효율적인 태양 전지 생산에 매우 실용적이게 한다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
선택적으로, 본 발명에 따른 방법의 실시예들은 임플란트 프로세스 이후 열 처리 프로세스를 포함한다. 본 발명의 일 실시예에 따르면, 본 발명의 방법은 실리콘 물질에 대해 약 450℃ ~ 600℃ 범위의 열 프로세스를 이용한다. 본 발명의 바람직한 실시예에서, 열 처리는 대류, 전도, 방사, 또는 이들 기술의 조합을 이용 하여 수행될 수 있다. 고에너지 입자 빔은 원하는 임플란트 온도를 얻기 위해 외부 온도 소스(external temperature source)와 함께 열 에너지의 일부를 제공할 수 있다. 본 발명의 다른 실시예에서, 고에너지 입자 빔은 임플란트에 요구되는 전체 열 에너지를 제공할 수 있다. 바람직한 실시예에서, 처리 프로세스(treatment process)는 이후의 클리브 프로세스를 위하여 클리브 영역의 건조(season)를 포함할 수 있다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
본 발명의 방법에 따른 일 실시예는, 도 8에 도시된 바와 같이, 클리빙 프로세스를 이용하여 분리가능한 물질(이는 프리 스탠딩이 될 수 있음)의 두께를 프링(freeing)하는 단계(이 경우 분리가능한 물질이 놓여진(overlying) 지지 부재 등으로부터 프리(free)됨)를 포함한다. 도시된 바와 같이, 분리가능한 물질(801)은 남겨진 기판 부분 또는 벌크 물질(805)로부터 제거된다. 본 발명의 일 실시예에서, 프링하는 단계는 제어된 클리빙 프로세스를 이용하여 수행될 수 있다. 제어된 클리빙 프로세스는 도너(donor) 기판의 클리브 영역의 일부분에 소정의 에너지를 제공한다. 단순한 예로, 제어된 클리빙 프로세스는 미국 특허 제6,013,563호 "Controlled Cleaving Process"(이는 캘리포니아주 산 호세(San Jose, CA)에 소재하는 Silicon Genesis Corporation에 양도됨)에 기재되어 있으며, 상기 특허는 본 발명에 참조되어 겹합된다. 도시된 바와 같이, 본 발명의 일 실시예에 따른 방법은, 물질의 두께를 완전히 제거하기 위해 기판 또는 벌크 물질로부터 물질의 두께(이는 프리 스탠딩이 될 수 있음)를 프리(free)한다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
본 발명의 일 실시예에서, 본 발명의 방법은 클리빙 동작의 시작을 용이하게 하기 위해 하나 이상의 패턴화된 영역들을 이용한다. 본 발명의 일 실시예에서, 본 발명의 방법은 표면 영역 및 두께를 갖는 반도체 기판을 제공한다. 본 발명의 방법은, 클리브 영역 내에 복수의 케터링 사이트들의 패턴화된 영역을 형성하기 위해, 선형 가속기를 이용하여 생성된 제1 복수의 고에너지 입자들에 반도체 기판의 표면 영역을 적용(subject)하는 것을 포함한다. 본 발명의 일 실시예에서, 클리브 영역은 표면 영역 아래에 제공되어 분리되는 물질의 두께를 정의한다. 반도체 기판은 제1 온도에서 유지된다. 본 발명의 방법은 처리 프로세스(예컨대, 열 처리 프로세스)에 반도체 기판을 적용하는 것을 포함한다. 본 발명의 방법은 제2 고에너지 입자들에 반도체 기판의 표면 영역을 적용하는 것을 포함하며, 이는 클리브 영역의 스트레스 레벨을 제1 스트레스 레벨에서 제2 스트레스 레벨로 상승시킨다. 본 발명의 방법은, 클리빙 프로세스를 이용하여 분리가능한 물질의 두께의 일부분을 분리하기 위해 패턴화된 영역의 선택된 영역에 대해 클리빙 동작을 시작하고, 클리빙 프로세스를 이용하여 분리가능한 물질의 두께를 프링하는 것을 포함한다.
본 발명의 일 실시예에서, 패턴화된 임플란트 시퀀스(patterned implant sequence)는 표면(surface)에 대해 도즈 변화(dose variation)를 적용하는데, 여기서 시작 영역(initiation area)은 통상 보다 높은 도즈(dose) 및/또는 열 버짓 시퀀스(thermal budget sequence)를 이용하여 발전(develop)된다. 클리빙 동작을 완성하기 위한 클리빙 동작의 전파(propagation)는, 전파하는 클리브 프론트(propagating cleave front)를 가이드(guide)하기 위한 추가적인 도즈된 영역 들(additional dosed regions)을 이용하여 발생될 수 있다. 대안적으로, 클리빙 전파는 스트레스 제어를 이용하여 가이드되는 깊이를 따라서 이루어질 수 있다. 클리빙 전파는 또한 자연적인 결정학적(natural crystallographic) 클리브 면을 따라서 이루어질 수 있다. 이러한 하나 이상의 기술들은 서로 결합되어 적용될 수 있다. 사용된 특정의 클리빙 기술에 따라서, 영역의 일부 또는 대부분이 적은 도즈(lesser dose)로 임플란트되거나 전혀 임플란트되지 않을 수 있다. 이러한 적게 도즈된 영역은 기판으로부터 각각의 필름을 분리하기 위해 필요한 전체 도즈(total dose)를 감소시켜 임플란트 시스템의 전체 생산성을 향상시킬 수 있다.
본 발명의 일 실시예에서, 본 발명의 방법은 다른 프로세스들을 수행할 수 있다. 예를 들어, 본 발명의 방법은 이후 프로세싱될 지지 부재(support member) 위에 분리된 물질의 두께를 배치할 수 있다. 추가적으로 또는 선택적으로, 본 발명의 일 실시예에 따른 방법은, 임플란트 단계(들) 및 크리빙 단계 사이에, 또는 제1 복수의 고에너지 입자들에 표면 영역을 적용하기 이전에, 반도체 기판 또는 벌크 물질에 대해 하나 이상의 프로세스들을 수행한다. 본 발명의 일 실시예에 따르면, 상기 프로세스는 광전지, 셀 프로세스에서 사용된 층(layer), 집적 회로, 광 소자, 이들의 조합 등의 생성을 위해 수행될 수 있다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
도 9는 본 발명의 일 실시예에 따른 반도체 물질의 복수의 프리 스탠딩 필름들을 생성하는 것을 나타내는 개략도이다. 여기서, 단결정 실리콘 잉곳(900)은 최초 5cm의 두께를 가지며, 15cm×15cm의 가로 면적(lateral dimension)을 갖는다. 그리고, 단결정 실리콘의 밀도는 약 2.32g/cm3이며, 따라서 이와 같은 벌크 단결정 실리콘 물질의 중량은 15×15×5×2.32 = 2.61Kg이다.
그러므로, 본 발명의 실시예에 따른 기술을 이용하여, 잉곳(900) 두께의 약 70%의 클리비지(cleavage)는 100㎛의 두께를 갖는 350개의 프리 스탠딩 단결정 실리콘 필름들(902)을 생산할 수 있다. 1m2에는 15cm×15cm의 면적을 갖는 약 45개의 타일 표면이 해당되므로, 약 7.8m2의 전체 실리콘 표면 영역이 5cm의 두꺼운 잉곳의 70%로부터 생산될 수 있다. 단결정 실리콘 생성을 위해 클리브되지 않은 남은 30%의 잉곳은, 클리빙을 위한 새로운 잉곳(fresh ingot) 생산을 위해, 용해되어 아주 순수한 원재료(highly purified starting material)가 된다. 그러므로, 남은 물질은 커프 손실의 일부 또는 못쓰는 물질로 간주되지 않으며, 오히려 잉곳 물질의 재활용가능한 잔존물(remnant)이 된다.
도 10은 본 발명의 다른 실시예에 따른 반도체 물질의 복수의 프리 스탠딩 필름을 생성하는 것을 나타내는 개략도이다. 도 10에 도시된 바와 같이, 단결정 실리콘 잉곳(1000)은 최초 5cm의 두께를 가지며, 15cm×15cm의 가로 면적(lateral dimension)을 갖는다. 본 발명의 실시예에 따른 기술을 이용하면, 잉곳(1000) 두께의 약 70%의 클리비지(cleavage)는 20㎛의 두께를 갖는 1750개의 프리 스탠딩 단결정 실리콘 필름들(1002)을 생산할 수 있다. 1m2에는 15cm×15cm의 면적을 갖는 약 45개의 타일 표면이 해당되므로, 본 실시예에서는 약 39m2의 실리콘 표면 영역이 5cm의 두꺼운 잉곳의 70%로부터 생산될 수 있다.
실험 데이터(Experimental Data)
본 발명의 일 실시예에 따른 분리 방법의 효율성은 다음의 실험 결과에 의해 입증된다. 일 실험에서, 벌크 물질은 14.2g이며, 25ohm-cm 보다 큰 N-타입 인 도핑(Phosphorous N-type doping)되고, [111] 배향(orientation)의 플로트 존(float-zone) 단결정 실리콘을 포함하며, 약 25mm의 지름 및 약 12.5mm의 두께를 가진다. 그리고, 상기 벌크 물질은 하기 표에 구체화된 조건들 하에서 3번의 연속적인 슬라이싱(slicing) 사이클(cycle)에 적용된다.
[표]
Figure 112009033624865-PCT00001
3번의 사이클 이후, 대략 120㎛의 두께를 갖는 3개의 실리콘 프리 스탠딩 층 들이 벌크 물질로부터 연속적으로 분리되며, 12.14mm의 잔여 벌크 물질이 남는다. 벌크 물질의 효율을 계산하기 위해, 임플란트 스트래글(implant straggle)을 제거하기 위한, 일 면(side)당 5㎛(전체로는 10㎛)의 임플란트 손상 층(implant damage layer) 에칭(etching)을 가정하면, 110㎛의 유효 프리 스탠딩 층이 생성된다. 그러므로, 360㎛의 물질의 두께가 소비되어, 총 사용가능한 340㎛의 물질의 두께를 갖는 3개의 웨이퍼를 생산한다. 이는 약 94.4%의 벌크 물질의 사용 효율로 환산될 수 있으며, 여기서 "효율(%) = (프리 스탠딩 층의 총 중량)/(소비된 벌크 물질의 중량)×100(%)" 또는 "효율(%) = (0.386g/0.409g)×100(%)"이다. 이는 종래의 블레이드 소잉 또는 와이어 소잉 기술들로부터 기대될 수 있는 50%의 효율보다 상당히 향상된 것이다.
본 발명의 일 실시예를 이용하면, 벌크 물질로부터 프리 스탠딩 층들을 분리하는 종래의 기술들보다 다양한 이점을 얻을 수 있다. 예를 들어, 본 발명의 일 실시예는 고에너지 임플란트를 제공하기 위해 저렴한 선형 가속기 장치를 이용할 수 있다. 이러한 선형 가속기 장치는 드리프트 튜브(drift tube) 기술, RFQ(Radio Frequency Quadrupole), 또는 이들의 조합(예컨대, 드리프트 튜브 선형 가속기와 결합된 RFQ 또는 RFI(RF-Focused Interdigital) 선형 가속기), 및 다른 적절한 기술들을 포함할 수 있다(전술한 기술들에 제한을 두는 것은 아님). 본 발명의 일 실시예에서, 선형 가속기는 벌크 물질에서 클리브 면(cleave plane)에 의해 정의되는 프리 스탠딩 물질의 두께를 생성하기 위한 임플란트 프로세스를 제공한다.
프리 스탠딩 물질의 두께는, 광전지 소자, 3D MEMS 또는 집적 회로, IC 패키 징, 반도체 소자, 이들의 조합 등의 응용 장치를 위한 고품질의 반도체 물질을 제공하기 위하여 추가로 프로세싱될 수 있다. 본 발명의 일 실시예에 따른 방법은 이들 중 고효율 광전지를 위한 단결정 실리콘을 위해 이용될 수 있다. 본 발명의 다른 실시예는 에너지적 입자들의 적은 시작 도즈(low initial dose)를 사용하는데, 이는 저렴하고 효율적인 프로세스를 가능하게 한다.
본 발명에 따른 일 실시예는 큰 면적의 기판 제작을 가능하게 한다. 예를 들어, 본 발명의 일 실시예는 원하는 폼 팩터(form factor)를 갖는 얇은 실리콘 물질의 플레이트(예컨대, 15cm×15cm에서 1m×1m 이상의 면적과 50㎛ ~ 200㎛ 두께를 갖는 폴리실리콘 플레이트)의 제조에 적용될 수 있다.
본 발명의 선택적인 실시예에 따르면, 헤테로-구조 에픽택셜 프로세스(hetero-structure epitaxial process)의 레이어링(layering)을 위해 시드 층(seed layer)이 추가로 제공될 수 있다. 헤테로-구조 에픽택셜 프로세스는 얇은 멀티-정션 광전지(multi-junction photovoltaic cell) 생성을 위해 이용될 수 있다. 간단한 예로, GaAs 및 GaInP 층들이 게르마늄 시드 층 위에 헤테로에피택셜하게(heteroepitaxially) 배치될 수 있으며, 이는 본 발명의 일 실시예에 따른 임플란트 프로세스를 이용하여 생성된 프리 스탠딩 층이다.
본 발명의 실시예들은 일반적으로 반도체 물질 프로세싱을 위한 하전 입자들을 도입하는 방법 및 장치를 포함하는 기술에 관한 것이다. 보다 구체적으로, 본 발명의 장치 및 방법은 하나 이상의 분리가능한 반도체 필름(이는 광전지를 포함하는 장치 응용을 위해 프리 스탠딩될 수 있음)을 제조하기 위한 MeV 에너지 레벨을 갖는 입자들의 빔을 획득하기 위해 RFQ(Radio Frequency Quadrupole) 선형 가속기를 이용하는 시스템을 제공한다. 그러나, 본 발명은 보다 광범위한 응용성을 가진다는 것을 알 수 있으며, 예컨대 집적 반도체 소자들의 3차원 패키징(packaging), 광 또는 광전자 소자들, 피에조일렉트로닉(piezoelectronic) 소자들, 평판 패널 디스플레이들, 마이크로일렉트로미캐니컬(microelectromechanical) 시스템들(MEMS), 나노-테크놀로지(nano-technology) 구조들, 센서들, 작동기(actuator)들, 집적 회로들, 생물학적 또는 생물 의학적 소자들 등과 같은 다른 형태의 응용에도 적용될 수 있다.
도 11은 본 발명의 일 실시예에 따른 디바이스 응용 장치(device application)를 위한 반도체 물질들의 분리가능한 프리 스탠딩 필름을 생성하기 위해 하전 입자 빔(charged particles beam)을 도입하는 장치의 개략적인 구성도이다. 이러한 도면은 단순히 예시적인 것이며, 본 발명의 청구항들의 권리범위를 불합리하게 제한하지 않는다. 해당 기술분야의 당업자는 다양한 변경, 수정, 대안 등이 가능함을 알 것이다. 도시된 바와 같이, 본 발명의 장치(1100)는 디바이스 응용 장치를 위한 프리 스탠딩될 수 있는 하나 이상의 분리가능한 반도체 필름을 제조하기 위해 하전 입자들을 도입한다. 보다 구체적으로, 장치(1100)는 두 개의 시스템(1103, 1105)을 포함하는데, 시스템(1103)은 하전 입자 빔을 생성하는 시스템이고, 시스템(1105)는 하전 입자 빔을 적용(인가)하는 시스템이다. 시스템(1103)은 다음과 같은 구성요소들, 즉 이온 소스(1110), 제1 에너지 레벨의 시작 입자 빔(1112)을 캡쳐(capture)하고 가이드(guide)하기 위한 저에너지 빔 전송 유 닛(1115), 복수의 모듈러(modular) RFQ(radio frequency quadrupole) 엘리먼트(elements)(1140), RF 전력 시스템(1120), 진공(vacuum) 시스템(1130), 고에너지 빔 전송 유닛(1153), 및 빔 확장기(expander)(1155)를 포함한다. 시스템(1105)은 빔 확장기(1155)와 결합된 프로세스 챔버(process chamber)이며, 여기서 확장된 빔 지름(diameter)을 갖는 제2 에너지 레벨의 하전 입자 빔(1158)이 인가된다. 시스템(1105)은 제품(1170), 트레이 디바이스(tray device)(1175), 2차원 이동 스테이지(moving stage)를 포함한다. 그리고, 두 시스템(1103 및 1105)은 동작 및 프로세스 제어를 수행하는 컴퓨터 시스템(1190)에 연결된다.
본 발명의 일 실시예에서, 장치(1100)는 복수의 하전 입자들을 생성하기 위해 이온 소스(1110)를 포함한다. 이온 소스는, 본 발명의 실시예에 따라서, 플라즈마와 유도성 결합되는 ECR(Electron Cyclotron Resonance), 플라즈마 기반 마그네트론 이온 소스(magnetron ion source), 또는 페닝 소스(penning source) 등이 될 수 있다. 해당 기술분야의 당업자는 다양한 변경, 수정, 대안 등이 가능함을 알 것이다. 본 발명의 바람직한 실시예에서, 복수의 하전 입자들은 제1 에너지 레벨의 제1 빔(1112)으로서 조준(collimate)된다.
다시 도 11을 참조하면, 제1 에너지 레벨의 제1 빔(1112)은 LEBT(Low Energy Beam Transport) 유닛(1115)에 의해 선형 가속기 서브시스템으로 가이드된다. 선형 가속기 서브시스템은 1부터 N까지의 서로 연속적으로 결합된 복수의 RFQ 엘리먼트들(1140)을 포함한다. 예를 들어, LEBT 유닛은 3축 스테이지(three-axis stage)(이는 RFQ 애퍼쳐(aperture)로 제1 빔(1112)을 가이드하기 위해 사용될 수 있음)에 구비된 전극(electrode)을 포함하는 단일 구현된(single articulated) 아인젤 렌즈(Einzel lens)에 기반한다. 가로축 작동(transverse motion)은 RFQ 엘리먼트들(1140)로 제1 빔(1112)을 가이드하기 위해 사용된다. 렌즈 전압(lens voltage) 및 세로축 작동(longitudinal motion)은 복수의 RFQ 엘리먼트들(1140) 내에 제1 에너지 레벨의 제1 빔(1112)를 최적화하기 위해 사용될 수 있다. 본 발명의 다른 실시예에서, 다중 솔레노이드(multiple solenoid) 등에 의한 자기 밀폐(magnetic confinement)를 이용하여 빔을 형상화시키고 Linac (RF) 엘리먼트들로 하전 입자들을 추출하도록 할 수도 있다.
본 발명의 일 실시예에서, 복수의 모듈러 RFQ 엘리먼트들(1140)은 제1 에너지 레벨의 하전 입자들의 제1 빔을 번칭(bunching), 포커싱(fourcing), 및 가속(accelerating)하여 제2 에너지 레벨의 제2 빔을 생성하는데 사용될 수 있다. 특히, 복수의 모듈러 RFQ 엘리먼트들(1140) 각각은 200MHz의 공진 주파수(resonant frequency)에서 동작하는 RF 원통형 구조(cylindrical structure)에서 RF 공진 캐비티(resonant cavity)가 되도록 구현된다. RF 원통형 구조는 고에너지 하전 입자들을 한정(confining)하거나 가로로(transversely) 포커싱할 수 있는 4중극자 전극(quadrupole electrode)을 포함할 수 있다. 일 예로, 4중극자 전극은 캐비티(cavity) 내의 전기장(electric field) 분포(distribution)를 관리하도록 구현된다. 이는 베인(vanes) 또는 스트러트 홀딩 구성(strut holding configurations)의 형태가 될 수 있다. 4중극자 전극은 빔 내의 하전 입자들의 분포를 관리하도록 구현될 수 있으며, 그 결과 입자들은 가속 방향에 있을 때 전기장에 노출되며 감속 방향에 있을 때 전기장으로부터 차폐된다. 이러한 RF 전기장의 순수한 효과는 제1 빔(1112)에 대한 가속 효과이다. 본 발명의 다른 실시예에서, RFQ 엘리먼트들(1140), 또는 보다 구체적으로 제1 내지 제N RFQ 엘리먼트들(1140)은 RFQ를 드리프트 튜브 기술(drift-tube technique)과 결합시킬 수 있다. 대안적으로, RFI(RF-Focused Interdigital) 또는 QFI와 같은 다른 종류의 선형 가속기 구성이 적용될 수 있다. 제1 빔은 복수의 모듈러 RFQ 엘리먼트들을 통해 가속되어 제2 에너지 레벨의 빔이 될 수 있다. 본 발명의 일 실시예에서, 제2 에너지 레벨은 제N RFQ 엘리먼트의 엑시트 애퍼쳐(exit aperture)에서 1MeV ~ 5MeV의 범위가 될 수 있다.
다시 도 11을 참조하면, 복수의 모듈러 RFQ 엘리먼트들(1140)은 최소 5OkW의 연속파(CW; Continuous Wave) 출력 및/또는 약 30%의 듀티비(duty ratio)를 갖는 15OkW의 펄스 출력을 제공할 수 있는 RF 전력 시스템(1120)에 의해 전력이 공급된다. 예를 들어, RF 전력 시스템(1120)은 1000MHz 정도의 높은 주파수로 동작할 수 있으며, 적어도 2.5kW의 애노드(anode) 전력을 가진다. 다른 실시예에서는, RF 전력 변환을 위해 트라이오우드(Triode), 테트로우드(Tetrode), 클라이스트로우드(Klystrode), IOT(Inductively Output Tube), 또는 C-IOT(Coaxial IOT) 등을 이용할 수 있다. RF 전력 시스템 및 각각의 모듈러 RFQ 엘리먼트는 시스템이 과열되는 것을 방지하기 위하여 쿨링 시스템(cooling system)(미도시)과 결합될 수 있다. 예를 들어, 쿨링 시스템은 물 또는 다른 냉매를 사용하는 복수의 병렬 쿨링 서킷(parallel cooling circuit)을 포함할 수 있다. 다른 실시예에서, 저에너지 빔 전송 유닛 및 각각의 모듈러 RFQ 엘리먼트는 높은 진공 환경(high vacuum environment)(1130)에 제공될 수 있다. 예를 들어, 5×lO-7 토르(Torr) 범위 이하의 진공 환경이 하나 이상의 초당 400 리터(liter) 터보분자 진공 펌프(turbomolecular vacuum pump)를 이용하여 제공될 수 있다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
도 11에 도시된 바와 같이, 입자 생성 시스템(particle generation system)(1103)은, 빔 확장기(1155) 쪽으로 빔을 캡쳐하여 가이드하기 위해, 제N RFQ 엘리먼트의 엑시트 애퍼쳐(exit aperture)에 HEBT(High Energy Beam Transport) 유닛(1153)을 더 포함할 수 있다. 예를 들어, 빔 확장기는 4중극, 6중극, 8중극 및/또는 그 이상의 다중극 구조의 복수의 자성체를 통해 제어되는 자기장을 이용하여, 하전 입자 빔을 보다 큰 지름을 갖는 빔으로 균등하게 재분포시킬 수 있다. 빔 확장은 또한 소정 거리에 대해 빔 드리프트(drift)를 통해 발생될 수 있으며, 여기서 빔은 원하는 빔 지름 및 빔 플럭스(flux) 공간 분포로 자연스럽게 확장된다. 빔 확장기를 이용함으로써, 제2 에너지 레벨의 하전 입자 빔(1158)은 기판상에서 500mm까지의 빔 지름을 가질 수 있다. 확장된 빔 지름은 고에너지 입자들의 전력 플럭스(power flux)를 감소시켜 기판의 과열을 방지한다. 확장된 빔은 또한 기판의 표면 손상(face damage)을 방지한다. 게다가, 기판에 주입되는 이온의 최적화된 도즈 비율이 빔 지름 조정 및 빔 전류 제어 중 적어도 하나를 통해 구현될 수 있다. 예를 들어, 확장된 하전 이온 빔의 전체 전류는 30mA 이상이 될 수 있다. 500mm 빔 지름의 경우, 전력 플럭스는 50W/cm2 이하로 제어될 수 있으며, 전력 플럭스는 표면의 과열없이 확장된 빔의 저속 스캐닝(또는 심지어 무 스캐닝(no scanning))이 수행될 수 있을 정도로 충분히 낮다. 대안적으로, 5cm와 같은 작은 빔 지름이 사용될 수 있으며, 이는 각 타일 내에 패턴화된 임플란트 도즈 프로파일을 생성하기에 유용할 것이다. 이러한 작은 빔일 경우, 전력 플럭스는 5 ~ lOkw/cm2 정도로 높게 될 수 있으며, 표면의 과열을 방지하기 위해 자기 또는 정전기 고속 스캐닝을 요구할 수 있다.
본 발명의 일 실시예에서, 빔 확장기의 출력 포트(output port)는 빔 적용 시스템과 직접적으로 결합될 수 있으며, 여기서 하전 입자들의 확장된 빔은 예컨대 반도체 기판으로 임플란트된다. 임플란트된 반도체 기판은 광전지와 같은 응용 장치에 사용될 수 있는 하나 이상의 필름들(예컨대, 프리 스탠딩 두꺼운 필름들)을 생성하기 위해 추가로 프로세싱될 수 있다. 더 나아가, HEBT는 기판에 요구된 종류(species)만 제공하기 위해 자기적 또는 전기적 매스 분석(mass analysis)을 포함할 수 있다. 이는 전체 시스템의 패키징 향상을 위해 빔의 형상 또는 빔의 방향을 일부 변화시킬 수 있다.
본 발명의 일 실시예에서, 빔 확장기와 동작가능하게 결합되는 시스템(1105)은 하전 입자들의 고에너지 빔을 수신할 수 있는 프로세스 챔버(process chamber)가 될 수 있다. 본 발명의 일 실시예에서, 하전 입자들의 고에너지 빔은 확장된 빔을 이용하여 MeV 레벨로 제공될 수 있다. 예를 들어, 제품(1170)(이는 하나 이상의 타일 형상의 반도체 물질들이 될 수 있음)은 트레이 디바이스(1175)에 장착되 어 하전 입자들의 고에너지 빔에 노출될 수 있다. 본 발명의 일 실시예에서, 이러한 제품은 하전 입자들의 고에너지 빔의 방향에 실질적으로 수직으로 배치될 수 있다. 본 발명의 다른 실시예에서, 트레이 디바이스는 2축 스테이지(two-axis stage)(1180)를 포함할 수 있으며, 이를 통해 트레이 디바이스는 2차원적 이동이 가능해져 하전 입자들의 고에너지 빔이 제품의 전체 표면을 스캔할 수 있도록 한다. 본 발명의 다른 실시예에서는, 시스템 성능 향상을 위해 제품의 3차원적 이동이 요구될 수 있을 것이다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
다시 도 11을 참조하면, 제어 시스템(control system)(1190)이 장치(1100)와 결합된다. 제어 시스템은 예컨대 컴퓨터 시스템이 될 수 있다. 제어 시스템은 시스템(1103) 및 시스템(1105)을 위해 각각 운용(operation) 및 프로세싱(processing) 제어를 수행한다. 시스템(1103)의 경우, 이온 소스(1110)는, 예컨대 30mA까지의 원하는 전류를 갖는 조준된(collimated) 하전 입자 빔을 제공하도록 조정될 수 있다. RF 전력 시스템(1120)은 연속파(CW) 모드 또는 펄스 모드에서 동작될 수 있다. 제어 시스템은, 원하는 전력 레벨을 포함하고 선형 가속기(이는 복수의 모듈러 RFQ 엘리먼트들에 의해 형성됨)에 전달되는 주파수를 매칭할 수 있도록, RF 전력을 제어한다. 예를 들어, RFQ 엘리먼트들은 연속파(CW) 모드에서 RFQ 유닛, 드리프트 튜브(drift tube), 또는 이들의 조합을 포함할 수 있다. 연속파(CW) 모드에서, RFQ 유닛(또는 제1 RFQ 엘리먼트)에서의 총 RF 전력 소비(RF power dissipation)은 적어도 40kW이고, 나머지 RFQ 엘리먼트들(즉, 제2 내지 제N RFQ 엘리먼트들)에서의 총 RF 전력 소비는 적어도 26kW이다. 빔 전송 유닛들(beam transport units)도 또한, 최적화된 빔 캡쳐를 제공하기 위해 3축 이동 스테이지 및 렌즈 전압을 조정함으로써, 제어 시스템에 의해 제어된다. 제어 시스템은 출력 빔이 원하는 빔 지름 및 빔 균일성(beam uniformity)을 갖도록 빔 확장기와 결합된다. 본 발명의 일 실시예에서, 빔 확장기는 자기장을 이용하여 제어될 수 있다. 본 발명의 다른 실시예에서, 제어 시스템(1190)은 트레이 디바이스 내에서 온도 측정, 제품 제어 등과 같은 프로세싱 제어를 위해 빔 적용 시스템과 결합된다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
본 발명의 일 실시예에서, 본 발명의 장치는 임플란트 프로세스(implantation process)를 위한 MeV 에너지 레벨의 하전 입자 빔을 제공한다. 임플란트 프로세스는 반도체 기판의 두께 내의 소정의 깊이에 복수의 순수 입자들을 도입하여, 두께 내에 클리브 영역을 형성한다. 본 발명의 바람직한 실시예에 따르면, 응용에 따라서, 물질 영역의 손상 가능성을 줄이기 위해 보다 작은 매스 입자들이 사용된다. 즉, 보다 작은 매스 입자들은 입자들이 통과하는 물질 영역을 실질적으로 손상시키지 않으면서 기판 물질을 통해 소정의 깊이까지 쉽게 이동할 수 있다. 예들 들어, 보다 작은 매스 입자들(또는 에너지 입자들)은 (예컨대, 양 또는 음으로) 하전된 및/또는 중성의 원자 또는 분자, 또는 전자 등이 될 수 있다. 본 발명의 일 실시예에서, 상기 입자들은 수소 이온, 수소 동위체(isotopes) 이온 등의 이온, 헬륨, 헬륨 동위체, 네온 등의 희가스 이온(rare gas ion), 또는 본 발명에 따른 다른 종류들을 포함하는 하전 입자들이 될 수 있다. 상기 입자들은 또한 가스 형태의 화합물(compound)(예컨대, 수소 가스, 수증기, 메탄 가스), 수소 화합물, 및 다른 광 원자 매스 입자(light atomic mass particle)들로부터 비롯될 수 있다. 대안적으로, 상기 입자들은 전술한 입자들, 및/또는 이온들, 및/또는 분자(molecular) 종류, 및/또는 원자 종류의 임의의 조합이 될 수 있다. 상기 입자들은 표면을 통과하여 표면 아래의 원하는 깊이에 도달하도록 충분한 운동 에너지(kinetic energy)를 갖는다.
도 12는 본 발명의 일 실시예에 따른 복수의 고에너지 하전 입자들의 생성 방법을 도시한 개략적인 흐름도이다. 도시된 바와 같이, 본 발명의 방법(1200)은 제1 에너지 레벨의 복수의 하전 입자들을 생성하는 단계(단계 1201)를 포함한다. 본 발명의 일 실시예에서, 제1 에너지 레벨의 복수의 하전 입자들은 플라즈마와 유도성 결합되는 ECR(Electron Cyclotron Resonance), 플라즈마 기반 마그네트론 이온 소스(magnetron ion source), 또는 페닝 소스(penning source) 등의 이온 소스를 이용하여 제공될 수 있다. 제1 에너지 레벨의 복수의 하전 입자들은 LEBT(Low Energy Beam Transport) 유닛에서 가이드되어(단계 1203), 선형 가속기로 전송된다. 선형 가속기는 제1 에너지 레벨의 복수의 하전 입자들을 가속시켜(단계 1205), 제2 에너지 레벨의 복수의 하전 입자들을 생성한다. 여기서, 제2 에너지 레벨은 제1 에너지 레벨보다 높다. 제2 에너지 레벨의 복수의 하전 입자들은 빔 확장기에 적용되며(단계 1207), 빔 확장기는 제2 에너지 레벨의 복수의 하전 입자들의 빔 지름을 확장시킨다. 본 발명의 방법은 제품에 상기 확장된 빔을 방사한다(단계 1209). 본 발명의 일 실시예에서, 상기 제품은 트레이 디바이스에 제공되는 반도체 기판 타일들이 될 수 있다. 복수의 하전 입자들의 확장된 빔은 스캐닝 되며(단계 1211), 예컨대 광전지 응용을 위한 기판 생성을 위하여 임플란트 프로세스를 제공한다. 물론, 해당 기술분야의 당업자는, 예컨대 하나 이상의 단계들이 추가되거나 하나 이상의 단계들이 제거되거나 또는 하나 이상의 단계들이 다른 시퀀스에 구비됨으로써, 다양한 변경, 수정, 대안 등이 가능함을 알 것이다.
예를 들어, 실리콘 웨이퍼에 임플란트되는 종류로 수소를 사용할 경우, 임플란트 프로세스는 특정 설정 조건들을 이용하여 수행될 수 있다. 수소의 임플란트 도즈 범위는 약 1×1015 에서 1×1016atoms/cm2 까지이고, 바람직하게는 임플란팅된 수소의 도즈는 약 5×1016 atoms/cm 이하이다. 임플란트 에너지 범위는, 광전지 응용에 유용한 두꺼운 필름을 생성하기 위해, 약 1MeV 이상에서 5MeV 이상이다. 임플란트 온도 범위는 약 -50℃에서 약 +550℃까지이며, 임플란트된 실리콘 웨이퍼에서 수소 이온이 확산될 가능성을 방지하기 위해, 바람직하게는 400℃ 이하이다. 수소 이온들은 약 ±0.03 ~ ±1.5 마이크론의 정확성으로 원하는 깊이까지 실리콘 웨이퍼에 선택적으로 도입될 수 있다. 물론, 사용된 이온의 형태(type) 및 프로세스 조건들은 각각의 응용에 따라 달라질 수 있다.
예를 들어, MeV 범위의 임플란트 조건들은 레우토프(Reutov) 등에 의한 문헌(V.F. Reutov and Sh. Sh. Ibragimov, "Method for Fabricating Thin Silicon Wafers", USSR's Inventors Certificate No. 1282757, December 30, 1983)에 개시되어 있으며, 상기 문헌은 본 발명에 참조되어 겹합된다. 상기 문헌에서, 임플란트 및 포스트-임플란트(post-implant) 재사용가능한 기판 가열 동안 선택적인 가 열(heating)과 함께 최대 7MeV의 양자 임플란트를 이용하여 최대 350㎛의 분리된 실리콘 웨이퍼 두께를 생성하는 것이 개시되어 있다. 1MeV 수소 임플란트를 이용하는 16 마이크론 실리콘 필름의 열 클리빙(thermal cleaving)은 웰던(Weldon) 등에 의한 문헌(M. K. Weldon & al., "On the Mechanism of Hydrogen-Induced Exfoliation of Silicon", J. Vac. Sci. Technol., B 15(4), Jul/Aug 1997)에 개시되어 있으며, 상기 문헌은 본 발명에 참조되어 결합된다. 이러한 문헌에서 "분리된(detached)" 또는 "전이된 실리콘 두께(transferred silicon thickness)"라는 용어는, 임플란트된 이온 범위에 의해 생성된 실리콘 필름 두께가 해제되어 프리 스탠딩 상태가 될 수 있거나, 프리 스탠딩 기판으로 사용을 위한 영구 기판(permanent substrate) 또는 임시 기판(temporary substrate)이 될 수 있거나, 또는 영구 기판 위에 탑재(mount)될 수 있는 것을 의미한다. 본 발명의 일 실시예에서, 실리콘 물질은 충분히 두꺼우며, 지지 부재로 작용하는 핸들 기판으로부터 자유로운 상태이다. 물론, 필름의 핸들링 및 프로세싱을 위한 개별적인 프로세스는 특정 프로세스 및 응용에 따라 달라진다.
도 13은 본 발명의 일 실시예에 따른 연속 프로세스를 이용하여 기판을 생성하는 시스템(1300)의 개략적인 구성도이다. 상기 도면은 단순히 예시적인 것이며, 본 발명의 권리범위를 불합리하게 제한할 수 없다. 그리고, 해당 기술분야의 당업자는 다양한 변경, 수정, 대안 등이 가능함을 알 것이다. 도 13에 도시된 바와 같이, 시스템(1300)에는 적어도 하나의 기판 부재(substrate member)(1301)가 제공된다. 각각의 기판 부재(1301)는 그 위에 배치된 복수의 타일들(tiles)(1303)을 포 함한다. 복수의 사이트들(sites) 각각은 임플란트될 재사용가능한 기판 부재(1303)를 포함한다. 본 발명의 일 실시예에서, 타일(tile)은 단결정 실리콘 웨이퍼, 폴리실리콘 캐스트(cast) 웨이퍼, 타일, 또는 기판, 실리콘 게르마늄 웨이퍼, 게르마늄 웨이퍼, Ⅲ/Ⅴ 족 물질들, Ⅱ/Ⅳ 족 물질들, 갈륨 나이트나이드(gallium nitride), 또는 그와 유사한 것들 등이 될 수 있다. 어떠한 단결정 물질은 용이한 클리빙, 바람직한 디바이스 동작 등과 같은 이점들을 제공할 수 있는 특정의 배향(orientation)으로 커팅될 수 있다. 예를 들어, 실리콘 태양 전지는 실질적으로 [100],[110], 또는 [111] 표면 배향을 갖도록 커팅되어, 이러한 형태의 프리 스탠딩 기판을 산출할 수 있다. 물론, 주 결정 배향(major crystal orientation)과는 의도적으로 다르게 커팅(miscuting)된 배향 표면을 갖는 원재료가 준비될 수도 있다. 상기 시스템은 또한 임플란트 디바이스(미도시)를 포함할 수 있다. 임플란트 디바이스는 프로세스 챔버(1305) 내부에 구비된다. 본 발명의 일 실시예에서, 임플란트 디바이스는 스캐닝 임플란트 프로세스를 제공한다. 이러한 임플란트 디바이스는 본 발명의 일 실시예에 따른 선형 가속기에서 생성된 확장된 고에너지 이온 빔을 이용할 수 있다. 도 14에 도시된 바와 같이, 임플란트 디바이스는 복수의 타일에 임플란트되는 혼합물(impuriries)을 제공하는 이온 임플란트 헤드(ion implant head)(1402)를 포함할 수 있다. 상기 시스템은 또한 이동가능한 트랙 부재(movable track member)(1404)을 포함할 수 있다. 이동가능한 트랙 부재는 롤러, 에어 베어링, 또는 이동가능한 트랙 등을 포함할 수 있다. 이동가능한 트랙 부재(1404)는 스캐닝 임플란트 프로세스를 위해 기판 부재의 공간적 이동 을 가능하게 한다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
본 발명에 따른 일 실시예들은 임플란트을 위해 스캐닝 모드를 적용할 수 있다. 이러한 실시예의 일 예가 도 17 내지 도 17C의 개략적인 구성도에 나타나 있다. 특히, 도 17은 본 발명의 일 실시예에 따른 임플란트을 수행하는 장치의 구성요소들을 도시한 개략적인 구성도이다. 그리고, 도 17A는 도 17의 장치의 이온 소스 및 저에너지 빔 전송부의 확대된 개략적인 구성도이다.
장치(1700)는 LEBT(Low Energy Beam Transport) 섹션(section)(1704)과 진공 환경으로 연결된 이온 소스(1702)를 포함한다. LEBT 섹션(1704)은 전기적 또는 자기적 빔 추출(extraction), 형상(shaping) 및 포커싱(focusing)을 위한 엘리먼트들(elements)을 포함할 수 있다. LEBT 섹션(1704)은 적어도 다음의 기능들을 수행한다.
도 17A를 참조하면, LEBT는 이온 챔버(1703)의 애퍼쳐(1703a)에서 나오는 이온들을 받아들여, 이들 이온들을 비교적 저에너지(100keV 이하, 여기서는 ~30keV)로 가속한다. 이와 같이 이온들을 가속함으로써 연속하는 선형 가속기(linac) 섹션(section)(1720)의 제1 RFQ(Radio Frequency Quadrupole) 스테이지(1722)와 결합되기 위해 필요한 공진 속도(resonance velocity)를 얻는다. 대안적으로, 이는 자기적 빔 추출, 형상 및 포커싱할 수 있는 다중 솔레노이드를 사용함으로써 얻어질 수도 있다.
이온 소스의 예로는 ECR(Electron Cyclotron Resonance), 마이크로파 이온 소스(microwave ion source), 마그네트론 이온 소스(magnetron ion source), 및 페 닝 소스(penning source) 등을 들 수 있다. 그리고, 이온화 방식의 예로는 전자 빔(e-beam), 레이저(lasers), 냉/온 캐소드 방전(hot and cold cathod discharge), 및 열 기술(thermal technique)의 사용 등을 들 수 있다.
LEBT(1704)는 또한 선형 가속기 섹션(1720)의 제1 RFQ 스테이지(1722)에 최적 수용(acceptance)을 위하여 이온 빔을 형상화하는 기능을 수행한다. 본 발명의 일 실시예에서, 빔 형상 엘리먼트(beam shaping element)로는 아인젤 렌즈(Einzel lens)(1706)를 사용할 수 있다. 그러나, 본 발명의 다른 실시예에서는, 솔레노이드(자기장 렌징(lensing))와 같은 다른 형태의 디자인을 사용하는 LEBT 렌즈를 사용할 수도 있다.
LEBT(1704)는 또한 전자 서프레서 엘리먼트(electron suppressor element)(1708)를 포함한다. 전자 서프레서 엘리먼트(1708)는 일부 이온들이 LEBT의 노출된 표면과 상호 작용하여 원하지 않은 전자들이 2차적으로 생성되는 것을 억제한다.
선형 가속기 섹션(1720)에 들어가면, 이온 빔은 연속적인 스테이지들에 의해 보다 고에너지로 가속된다. 도 17B는 선형 가속기 섹션(1720)의 확대된 개략적인 구성도를 도시한 것이다.
제1 RFQ 스테이지(1722)에서, 이온들은 30keV 이하의 에너지에서 약 1.1MeV의 에너지로 가속된다. 제2 선형 가속 스테이지(1724)에서, 이온들은 약 2.1MeV의 에너지로 가속된다. 제3 선형 가속 스테이지(1726)에서, 이온들은 약 3.5MeV 이상의 에너지로 가속된다.
제1 가속기(1722)로의 진입을 위해 LEBT에 의해 제공되는 이온 빔은 소스 펄스(source pulse)동안 연속적이다. 그러나, RF 가속기(1720)의 교차적인 가속(acceleration)/포커싱(focusing) 메커니즘을 통해, 이러한 연속적인 빔은, 선형 가속기에 의해 가속될 때, 시간적으로 이격된 하나의 RF 주기를 갖는 패킷(packets) 또는 다발(bunches)로 변형된다.
도 7B는 일반적인 레벨 RF 증폭기, 피드백 제어, 및 선형 가속기 스테이지에의 RF 접속을 나타낸다. 단일 또는 다중 RF 입력은 하나 이상의 RFQ 및 RFI 선형 가속기의 조합과 결합된다.
동작 동안, RFQ 및 RFI 캐비티(cavities)로부터 반사된 전력(reflected power)은 모니터링된다. 폐 피드백 루프(closed feedback loop)에서, RF 주파수는 모든 캐비티에서 동시에 공진을 유지함으로써 반사된 전력을 최소화하기 위해 조정된다.
RFQ 및 RFI의 조합은 시스템의 효율을 최대화하도록 선택될 수 있다. 특히, RFQ 기술의 효율이 0.75MeV 이상의 양자 에너지에 대해서는 감소되기 때문에, RFI 선형 가속기(이는 RFQ보다 보다 효율적임)가 최종 빔 에너지를 얻기 위해 후속의 가속 스테이지에서 이용된다.
이온 빔은 선형 가속기 섹션(1720)에서 나오면 HEBT(High Energy Beam Transport) 섹션(1740)으로 들어간다. HEBT 섹션(1740)의 기능은 고에너지의 이온 빔의 경로를 변경(bend)하고, (만약 적절하다면) 타겟(target)에 빔을 스캐닝하며, 최종 선형 가속기 스테이지(1726)에서 나온 고에너지 이온 빔을 형상화(예컨대, 타 원형에서 원형으로)하는 것이다.
빔은 진단 엘리먼트(diagnostic elements) 세트(set)를 통과하여, 매스 분석(mass analysis)을 위해 다이폴 자성체(diploe magnet)로 진입한다. 이때, 자기장이 재정렬(arrange)되며, 그 결과 하전 입자들의 모멘텀(momentum) 분석이 수행될 수 있다.
특히, 고에너지 이온 빔은 우선 분석 자성체(analyzing magnet)(1742)에 선택적으로 노출되며, 분석 자성체(1742)는 빔의 방향을 변경하고 클렌징(cleansing) 기능을 수행하며, 그 결과 고에너지 빔의 초기 오염물들이 빔 덤프(beam dump)(1744)로 라우팅(routing)된다.
본 발명의 일 실시예에 따르면, 분석 자성체(1742)는 시간에 대해 일정한 빔에 대해 힘을 가하며, 이에 따라 클렌징된 빔의 결과적인 방향은 변하지 않는다. 그러나, 본 발명의 대안적인 실시예에 따르면, 분석 자성체(1742)는 시간에 대해 변화하는 빔에 대해 힘을 가하며, 이에 따라 빔의 방향은 실제로 변화된다. 하기에서 상술하는 바와 같이, 분석 자성체에 의해 이루어지는 빔 방향의 이와 같은 변경은 하나의 축을 따라서 빔의 원하는 스캐닝을 가능하게 한다.
상기 분석 자성체 엘리먼트 이후에, 빔은 보다 더 포커싱될 수 있으며, 빔은 DC 오프셋(offset) 및/또는 AC 가변 빔(varing beam)을 제공하는 다양한 방법을 이용하여 스캐닝될 수 있다. 예를 들어, 도 17의 실시예에서, 클렌징된 이온은 분석 자성체를 지나 빔 스캐너(beam scanner)(1748)로 진입한다. 도 17C는 본 발명의 일 실시예에 따른 빔 스캐너(1748)의 확대된 개략적인 구성도이다. 특히, 빔 스캐 너(1748)는 제1 면(plane)에서 빔의 위치를 변화시키는 스캐닝을 위해 구현된 제1 스캐너 다이폴(scanner dipole)(1747)을 포함한다. 빔 스캐너(1748)은 또한 제1 면에 수직의 제2 면에서 빔의 위치를 변화시키는 스캐닝을 위해 구현된 제2 스캐너 다이폴(1749)을 포함한다.
최종적인 빔 형상화 및 포커싱은 4중극자, 6중극자 등 자기 포커싱의 다양한 조합을 이용하여 수행될 수 있으며, 여기서 자기장은 빔이 원하는 프로파일(예컨대, 가우시안(Gaussian), 탑-햇(top-hat) 등)을 갖도록 정렬(arrange)된다.
정교한 제어 시스템이 전체 영역 스캔 커버리지(whole area scan coverage)를 얻기 위해 또는 패턴화된 커버리지(patterned coverage)(예, 선(lines) 또는 점(spots) 패턴)를 제공하기 위해 이용될 수 있다. 제어 시스템은 빔의 드웰 타임(dwell time)을 제어함으로써, 및/또는 빔이 동일한 위치에 스캐닝되는 횟수를 조절함으로써 보다 적은 또는 보다 많은 조사량(dosage)을 제공할 수 있다. HEBT를 통해, 빔은 전용의 드리프트 부분(dedicated drift portion)을 허용함으로써 확장될 수 있다.
도 17D 내지 도 17G는, 본 발명의 일 실시예에 따른, 제품(workpiece)에 대한 고에너지 이온 빔 스캐닝의 시뮬레이션 결과를 도시한 것이다. 구체적으로, 도 17D는 532개 점 노출(spot exposure)의 래스터 패턴(raster pattern)을 나타낸다. 도 17E는 도 17D의 532개 점 노출의 전력 밀도(power density)를 3차원적으로 도시한 것이다. 그리고, 도 17E는 도 17D의 532개 점 노출의 전력 밀도를 2차원적으로 도시한 것이다.
도 17G는 1m 드리프트(drift)의 경우 5cm의 웨이터에 대하여 전력 밀도(power density) 대 분포(distribution)를 나타내는 막대 그래프이다. 이들 도면을 조합하면, 지름 5cm의 제품에 5% 이하의 전력 밀도 균일성으로 3E16/sq-cm의 양자 밀도를 방사할 수 있음을 알 수 있다.
도 17C에 도시한 빔 스캐너의 실시예는 2개의 다이폴을 포함하지만, 이는 본 발명에 있어 반드시 요구되는 사항은 아니다. 예컨대, 본 발명의 다른 실시예에서는 빔 스캐너가 단지 하나의 다이폴을 포함할 수도 있다. 특히, 본 발명의 또다른 실시예에서, 빔 스캐너의 업스트림(upstream)에 위치하는 분석 자성체는 빔 스캐너의 단일 다이폴에 의해 수행되는 스캐닝의 면(plane)에 수직인 면에 대해 스캐닝을 수행하기 위해 이용될 수 있다. 이러한 본 발명의 실시예에서, 분석 자성체의 자기장의 시변(time-variance)은 에너지 빔의 방향을 기준(normal)으로부터 약 +/- 4° 변화시킬 수 있다. 분석 자성체에서 나오는 클렌징된 빔의 이러한 방향 "흔들림(wobble)"은 빔 스캐너의 제2 다이폴의 위치에서의 스캐닝을 위해 이용될 수 있다. 대안적으로, 이러한 흔들리는 빔(wobbled beam)은 제2 다이폴을 갖는 빔 스캐너와 결합(conjunction)하여 사용될 수 있으며, 이에 따라 흔들림 방향에서의 스캐닝의 크기를 증가시킬 수 있다. 이러한 빔 스캐너는 DC 시프트(shift)만큼 빔을 이동시키기 위해 사용될 수 있으며, 빔 흔들림을 발생시킬 수 있다.
HEBT를 통해, 빔은 전용의 드리프트 부분(dedicated drift portion)을 허용함으로써 확장될 수 있다. 빔 확장기는 디바이스(8중극자 자성체 등)로 구현될 수 있으며, 또는 빔 확장을 위해 빔의 이동 길이가 연장되도록 구현될 수 있다. 이동 길이의 연장에 의한 빔 확장은, 스캐너가 스캐너의 빔 다운스트림(downstream)에 대해 액티브(active) 확장(expanding)/형상화(shaping)를 제공할때, 극히 어렵지만, 바람직하다. 정리하면, 빔은 선형 가속기에서 빔 분석기로, 그 다음 빔 스캐너로 이동하여, 마지막에는 빔 확장이 이루어진다.
도 17에 도시된 본 발명의 실시예는 빔의 경로 제어 및 형상화를 위한 엘리먼트를 포함하는데, 이는 본 발명에 있어 반드시 요구되는 사항은 아니다. 본 발명의 대안적인 실시예는 드리프트 튜브 구성을 사용할 수 있으며, 이는 전술한 엘리먼트들을 사용하지 않고 가속기로부터 나온 빔의 형상을 확장시킬 수 있다. 또한, 본 발명의 대안적인 실시에에서는 빔 자체의 스캐닝 대신 타겟 타일(target tile)의 물리적 이동에 의해 빔의 위치를 변경하도록 구현될 수도 있다.
도 17은 엔드 스테이션(End Station)(1759)을 포함하는 장치의 나머지 구성요소들을 보여준다. 이러한 엔드 스테이션(1759)에서, 에너지 이온 빔에 의해 스캐닝되는 프로세스에서 타일들(tiles)(1760)은 스캐닝 스테이지(scanning stage)(1762)에서 진공 환경에 의해 지지(support)된다. 타일들(1760)은 로보틱 챔버(robotic chamber)(1764) 및 로드 락(load lock)(1766)을 통해 스캐닝 스테이지(1762)에 제공된다.
스캐닝 스테이지(1762)는 입자 빔을 수신하는 제품 또는 벌크 물질의 위치를 1차원, 2차원, 또는 심지어 3차원적으로 이동시킬 수 있다. 본 발명의 일 실시예에서, 스캐닝 스테이지는 단지 하나의 축을 따라서 이동하도록 구현될 수 있다. 본 발명의 다른 실시예에서, 스캐닝 스테이지는 2개의 축을 따라서 이동하도록 구 현될 수도 있다. 도 17의 본 발명의 실시예에서 도시된 바와 같이, 스캐닝 스테이지에 의한 타겟 물질의 물리적 이동은 스캐닝 디바이스의 단독 동작에 의한 빔 스캐닝에 의해 이루어지거나, 또는 빔 필터(beam filter)에 의해 수행되는 스캐닝과의 조합에 의해 이루어질 수 있다. 스캐닝 스테이지는 본 발명에 있어 반드시 요구되는 사항은 아니지만, 특정 실시예에서는 제품이 방사선(radiation)에 노출되면서 고정된 방식(stationary manner)으로 지지될 수 있을 것이다.
도 17 내지 도 17C의 장치의 다양한 구성요소들은 일반적으로 프로세서(1782) 및 컴퓨터 판독가능 저장매체(1784) 등을 포함하는 호스트 컴퓨터(1780)에 의해 제어될 수 있다. 구체적으로, 프로세서(1782)는 이온 소스, 가속기, LEBT, HEBT, 엔드 스테이션 등과 같은 장치(1700)의 다양한 엘리먼트들과 전기적 통신이 가능하도록 구현된다. 그리고, 컴퓨터 판독가능 저장매체(1784)는 이러한 다양한 엘리먼트들의 각 동작을 지시하는 코드(codes)를 저장한다. 프로세서(1782)로부터 수신된 명령어들(instructions)에 의해 제어될 수 있는 프로세스 형태의 예로는, 엔드 스테이션 및 HEBT 등과 같은 다양한 구성요소들에 있어 빔 전류, 빔 형상, (스캐너 및/또는 분석 자성체를 이용한 빔 스캐닝에 의한, 및/또는 기판(예, 페인팅(painting))에 대해 XY 구동 스테이지(XY motored stages)의 움직임을 이용한 타겟 이동에 의한) 스캔 패턴, 빔 타이밍(beam timing), 엔드 스테이션에 대한 타일의 진입/배출, 빔 클렌징 장치(예, 분석 자성체)의 동작, 가스(gases)의 흐름, 및/또는 이온 소스에의 전력 인가 등의 제어를 들 수 있으며, 물론 본 발명이 전술한 예에 한정되는 것은 아니다.
전술한 시스템의 다양한 구성요소들은 다양한 특징을 갖는 컴퓨터 시스템과 함께 구현될 수 있다. 도 18은 디스플레이 장치(1820), 디스플레이 스크린(1830), 캐비넷(cabinet)(1840), 키보드(1850), 마우스(1870) 등을 포함하는 일반적인 컴퓨터 시스템(1810)을 예시한 것이다. 마우스(1870)와 키보드(1850)는 대표적인 "사용자 입력 장치(user input devices)"이다. 마우스(1870)는 그래픽 유저 인터페이스 장치(graphical user interface device) 상의 버튼들(buttons)을 선택하기 위한 하나 이상의 버튼(1880)을 포함한다. 사용자 입력 장치의 다른 예로는 터치 스크린(touch screen), 광 펜(light pen), 트랙 볼(track ball), 데이터 글러브(data glove), 마이크로폰(microphone) 등을 들 수 있다. 도 18은 본 발명의 실시예를 위한 시스템의 단지 하나의 대표적인 형태이다. 해당 기술분야의 당업자는 본 발명에 사용하기에 적합한 다양한 시스템 형태 및 구성이 존재한다는 것을 알 것이다. 본 발명의 일 실시예에 따르면, 컴퓨터 시스템(1810)으로 마이크로 소프트사의 윈도우 NT 운영 시스템(operating system)으로 동작하는 펜티엄 컴퓨터를 사용할 수 있다. 그러나, 해당 기술분야의 당업자는, 본 발명의 범위를 벗어나지 않고, 본 발명의 장치가 다른 운영 시스템 및 구조에 쉽게 적용될 수 있다는 것을 알 것이다.
전술한 바와 같이, 마우스(1870)는 하나 이상의 버튼(1880)을 구비할 수 있다. 캐비넷(1840)은 디스크 드라이브, 프로세서, 저장 장치 등과 같은 컴퓨터 구성요소들을 하우징(housing)한다. 저장 장치의 예로는 디스크 드라이브, 자기 테이프, 솔리드 스테이트 메모리(solid state memory), 버블 메모리(bubble memory) 등을 들 수 있으며, 물론 전술한 예에 한정되는 것은 아니다. 캐비넷(1840)은 컴퓨터 시스템(1810)을 외부 디바이스, 외부 저장매체, 다른 컴퓨터들, 추가적인 주변장치 등과 연결하기 위한 I/O(Input/Output) 인터페이스 카드 등과 같은 추가적인 하드웨어를 더 포함할 수 있다.
도 18A는 도 18의 컴퓨터 시스템(1810)의 기본적인 서브시스템들(subsystems)을 도시한 것이다. 상기 도면은 단순히 예시적인 것이며, 본 발명의 범위를 제한하지 않는다. 그리고, 해당 기술분야의 당업자는 다양한 변경, 수정, 대안 등이 가능함으로 알 것이다. 본 발명의 일 실시예에서, 서브시스템들은 시스템 버스(1875)를 통해 상호 연결될 수 있다. 도시된 바와 같이, 프린터(1874), 키보드(1878), 고정 디스크(1879), 디스플레이 어댑터(1882)와 연결된 모니터(1876) 등의 추가적인 서브시스템들이 구비될 수 있다. I/O 컨트롤러(1871)와 열결되는 I/O 디바이스, 주변장치 등은 직렬 포트(serial port)(1877)와 같은 해당 기술분야의 공지된 수단을 이용하여 컴퓨터 시스템(1810)에 연결될 수 있다. 예를 들어, 직렬 포트(1877)는 컴퓨터 시스템을 모뎀(modem)(1881)에 연결시키며, 모뎀(1881)은 다시 인터넷과 같은 광역통신망(wide area network), 마우스 입력 장치, 스캐너 등에 연결된다. 시스템 버스를 통한 상호 연결은, 서브시스템들 사이의 정보 교환 뿐만 아니라, 중앙 프로세서(1873)가 각 서브시스템과 통신을 수행할 수 있도록 하며 시스템 메모리(1872) 또는 고정 디스크(1879)에 저장된 명령어들의 실행을 제어할 수 있도록 한다. 서브시스템들의 다른 형태의 배치 및 상호 연결은 해당 기술분야의 당업자가 용이하게 구현할 수 있을 것이다. 시스템 메모리 및 고 정 디스크는 컴퓨터 프로그램의 저장을 위한 유형적 매체의 예이며, 다른 형태의 유형적 매체로는 플로피 디스크, 착탈식 하드 디스크(removable hard disk), CD-ROM 및 바코드(bar code) 등과 같은 광 저장 매체, 플래시 메모리, ROM(Read Only Memory) 및 배터리 지원 메모리(Battery Backed Memory) 등과 같은 반도체 메모리 등을 들 수 있다.
이러한 응용에서 설명되는 소프트웨어 컴포넌트들 또는 기능들은 어떤 적절한 컴퓨터 언어(예, 종래 기술 또는 객체 지향형 기술을 사용하는 Java, C++, Perl 등)를 사용하여 프로세서에 의해 실행될 수 있는 소프트웨어 코드(software code)로 구현될 수 있다. 소프트웨어 코드는 일련의 명령어(instructions) 또는 커맨드(Commands)로서 RAM(Random Access Memory), ROM(Read Only Memory) 등의 컴퓨터 판독가능 매체, 하드 디스크 드라이브, 플로피 디스크 등의 자성 매체, CD-ROM 등의 광 매체에 저장될 수 있다. 이러한 컴퓨터 판독가능 매체는 시스템 또는 네트워크에서 하나의 컴퓨팅 장치에 구비되거나 서로 다른 컴퓨팅 장치들에 구비될 수 있다.
임플란트된 입자들은 선택된 깊이에 대해 기판의 상부 표면에 평행한 면을 따라서 스트레스(stress)를 가하거나 플랙쳐 에너지(fracture energy)를 감소시킨다. 상기 에너지는, 부분적으로, 임플란트 종류 및 조건에 의존한다. 이러한 입자들은 선택된 깊이에서 기판의 플랙쳐 에너지 레벨을 감소시킨다. 이는 선택된 깊에에서 임플란트된 면을 따라서 제어된 클리브를 가능하게 한다.
본 발명의 일 실시예에 따르면, 모든 내부 위치에서의 기판의 에너지 상태가 기판 물질의 비가역적인 플랙쳐(non-reversible fracture)(즉, 분리 또는 클리빙)를 시작하기에 불충분한 조건 하에서 임플란트가 발생될 수 있다. 대안적으로, 기판의 소정 영역에만 입자들을 도입하기 위해 또는 소정 영역에 보다 적은 도즈(doses)를 도입하기 위해 패턴화된 인플란트가 이용될 수 있다.
본 발명의 일 실시예에 따르면, 클리빙이 시작되는 영역이 충분한 또는 높은 도즈(dose)를 수용하도록 패턴화된 임플란트가 이용될 수 있다. 이 경우, 클리빙이 증식(propagate)되고 있는 다른 영역은 감소된 도즈를 수용하거나 전혀 수용하지 않을 수 있다. 이러한 조사량(dosage)의 편차(variation)는 특정 영역에 대해 빔의 드웰 타임(dwell time)을 제어하거나, 특정 영역이 빔에 노출되는 횟수를 제어하거나, 또는 이들 기술을 조합함으로써 이루어질 수 있다.
본 발명의 일 실시예에서, 2OmA의 H+ 이온 빔은, 2.5km/sec의 스캔 속도(5cm 빔 지름을 사용하는 1m 트레이 폭 내에서 1.25 KHz의 스캔 주파수에 해당)에 의해, 200㎲의 최소 드웰 타임으로 1.25×lO17 H atom/(cm2 sec)의 플럭스를 제공할 수 있으며, 그 결과 2.5×1013 H atom/cm2 퍼-패스(per-pass) 최소 도즈가 된다. 물론, 드웰 타임이 길면 수용되는 조사량(dosage)을 증가시킨다.
본 발명의 일 실시예에 따르면, 높은 도즈 영역에서의 클리빙 작용은 다른 종류의 힘(forces)에 의해서도 시작될 수 있다. 다른 종류의 힘으로는 물리적 스트라이킹(physical striking)(블레이드), 초음파(ultrasonics), 서로 다른 물질들 간의 열 확장/수축 계수의 차이로 인한 스트레스(stress) 등을 들 수 있다. 본 발 명의 일 실시예에 따르면, 기판이 금속층(matal layer)에 본딩(bonding)될 수 있으며, 기판/금속 결합이 냉각됨에 따라, 고 임플란트 도스를 수용하는 영역에서 클리빙을 시작하기에 충분한 스트레스를 유도하고, 및/또는 이전에 존재하는(pre-existing) 임플란트 시작 영역을 증식(propagate)시킨다.
그러나, 임플란트 도즈는 일반적으로 기판에 어느 정도의 결점들(예컨대, 마이크로-결점들(micro-defects))을 야기하고, 이들 결점들은 통상 이후의 열 처리(heat treatment)(예컨대, 열 어닐링(thermal annealing) 또는 고속 열 어닐링)에 의해 적어도 부분적으로 개선될 수 있다. 선택적으로, 본 발명의 방법은 본 발명에 따른 임플란트 프로세스 후에 열 처리 프로세스를 포함할 수 있다. 본 발명의 일 실시예에서, 본 발명의 방법은 실리콘 물질에 대해 약 450 ~ 600℃ 범위의 열 처리 프로세스를 이용한다. 본 발명의 일 실시예에서, 열 처리는 대류, 전도, 방사, 또는 이들 기술의 조합을 이용하여 수행될 수 있다. 고에너지 입자 빔은 원하는 임플란트 온도를 얻기 위해 외부 온도 소스(external temperature source)와 함께 열 에너지의 일부를 제공할 수 있다. 본 발명의 다른 실시예에서, 고에너지 입자 빔은 독자적으로 임플란트에 요구되는 전체 열 에너지를 제공할 수 있다. 히팅 소스(heating source)로서 고에너지 빔의 이러한 2차적 이용은 시스템의 에너지 소비를 제한하고 전체 시스템 전력 효율을 증가시킬 수 있다. 본 발명의 바람직한 실시예에서, 처리 프로세스(treatment process)는 이후의 클리브 프로세스를 위하여 클리브 영역의 건조(season)를 포함할 수 있다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
본 발명의 일 실시예에서, 도 15에 도시된 바와 같이, 본 발명에 따른 방법은 클리빙 프로세스를 이용하여 분리가능한 물질(이는 프리 스탠딩이 될 수 있음)의 두께를 프링(freeing)하는 단계(이 경우 분리가능한 물질이 놓여진(overlying) 지지 부재 등으로부터 프리(free)됨)를 포함한다. 도시된 바와 같이, 분리가능한 물질(1501)은 남겨진 기판 부분(1505)으로부터 제거된다. 본 발명의 일 실시예에서, 프링하는 단계는 제어된 클리빙 프로세스를 이용하여 수행될 수 있다. 제어된 클리빙 프로세스는 도너(donor) 기판의 클리브 영역의 일부분에 소정의 에너지를 제공한다. 단순한 예로, 제어된 클리빙 프로세스는 미국 특허 제6,013,563호 "Controlled Cleaving Process"(이는 캘리포니아주 산 호세(San Jose, CA)에 소재하는 Silicon Genesis Corporation에 양도됨)에 기재되어 있으며, 상기 특허는 본 발명에 참조되어 겹합된다. 도시된 바와 같이, 본 발명의 일 실시예에 따른 방법은, 물질의 두께를 완전히 제거하기 위해 기판으로부터 물질의 두께를 프리(free)한다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
도 16은 본 발명의 일 실시예에 따른 분리가능한 물질(1610)의 두께를 프링(freeing)하는 방법(1600)을 도시한 개략적인 도면이다. 도시된 바와 같이, 클리브 면(cleave plane)(1602)이 표면 영역(1606)을 갖는 기판(1604)에 형성된다. 기판으로는 실리콘 웨이퍼 등을 사용할 수 있다. 클리브 면은 본 발명의 일 실시예에서 설명된 임플란트된 수소 종류를 이용하여 형성될 수 있다. 다른 임플란트 종류가 역시 이용될 수 있다. 이러한 다른 임플란트 종류로는 헬륨 종류, 또는 이들의 조합을 들 수 있다. 본 발명의 일 실시예에서, 기판은 사전 결정된 온도 범 위에서 유지된다. 도시된 바와 같이, 척 부재(chuck member)(1608)가 제공된다. 척 부재는 진공 상태, 고온 가스, 및 극저온/저온 가스를 제공하는 수단들을 포함한다. 척 부재는 분리가능한 물질을 분리하기 위하여 기판의 표면 영역과 결합되며, 척 부재는 기판의 온도를 더 높은 온도 범위로 높이기 위하여 고온 가스를 방출한다. 기판은 극저온/저온 가스를 이용하여 냉각되며, 기판에서 물질의 두께가 분리된다. 분리된 물질의 두께는 표면 영역(1612)에 진공 상태를 적용함으로써 제거(remove)될 수 있다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
본 발명의 일 실시예에서, 본 발명의 방법은 다른 프로세스를 수행할 수 있다. 예를 들어, 본 발명의 방법은 지지 부재 위에 분리된 물질의 두께를 배치할 수 있으며, 이는 이후에 프로세싱될 수 있다. 추가적으로 또는 선택적으로, 본 발명의 방법은 표면 영역을 제1 복수의 고에너지 입자들에 적용하기 이전에 반도체 기판에 대해 하나 이상의 프로세스를 수행할 수 있다. 본 발명의 실시예에 따라서, 프로세스는 광전지, 집적 회로, 광 소자, 이들의 조합 등의 생성을 위해 수행될 수 있다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
지금까지 본 발명을 구체적인 실시예들을 참조하여 상세히 설명하였지만, 물론 다양한 수정, 대안적인 구조 및 균등물 등이 사용될 수 있다. 그리고, 이상에서는 선택된 시퀀스의 단계들을 이용하여 본 발명을 설명하였지만, 설명된 또는 설명되지 않은 단계들의 어떤 엘리먼트의 조합을 이용할 수도 있다. 또한, 구현된 실시예에 따라서, 일부 단계들이 추가되거나 및/또는 제거될 수 있다. 더 나아가, 본 발명의 대안적인 실시예에 따르면, 수정된 도즈 및/또는 클리빙 특성을 갖는 클 리브 면을 생성하기 위해, 수소 입자들은 헬륨 및 수소 이온의 코-임플란트 또는 중수소 및 수소 이온의 코-임플란트의 사용으로 대체될 수 있다. 또한, 입자들은 임플란트 프로세스 대신에 확산 프로세스를 이용하여 도입될 수 있다. 물론, 다양한 변경, 수정, 대안 등이 가능할 것이다.
정리하면, 본 발명이 속하는 기술분야의 당업자는 본 발명의 기술적 사상이나 필수적 특징들을 변경하지 않고서 다른 구체적인 형태로 실시할 수 있는 것이므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 그리고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 특정되는 것이며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태는 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (30)

  1. 하나 이상의 반도체 기판을 이용하여 물질의 프리 스탠딩(free standing) 두께를 제조하는 방법으로서,
    표면 영역과 두께를 갖는 반도체 기판을 제공하는 단계;
    클리브(cleave) 영역 내에 복수의 게터링 사이트(gettering site)들의 영역을 형성하기 위하여, 선형 가속기(linear accelerator)를 이용하여 생성된 제1 복수의 고에너지 입자들에 상기 반도체 기판의 상기 표면 영역을 적용(subject)하는 단계; -상기 클리브 영역은 분리되기 위한 물질의 두께로 정의된 상기 표면 영역 아래에 제공되고, 상기 반도체 기판은 제1 온도로 유지됨-
    상기 반도체 기판을 처리 프로세스에 적용하는 단계;
    상기 선형 가속기를 이용하여 생성된 제2 복수의 고에너지 입자들에 상기 반도체 기판의 상기 표면 영역을 적용하는 단계; -상기 제2 복수의 고에너지 입자들은 제1 스트레스 레벨부터 제2 스트레스 레벨까지 상기 클리브 영역의 스트레스 레벨을 증가시키고, 상기 반도체 기판은 제2 온도로 유지됨- 및
    클리빙 프로세스(cleaving process)를 이용하여 분리가능한 물질의 상기 두께를 프링(freeing)하는 단계를 포함하는 방법.
  2. 제1항에 있어서,
    분리가능한 물질의 상기 두께는 프리 스탠딩(free standing)인 것을 특징으 로 하는 방법.
  3. 제1항에 있어서,
    상기 반도체 기판은 모노크리스탈린 실리콘(monocrystalline silicon) 또는 폴리크리스탈린 실리콘(polycrystalline silicon)을 포함하는 것을 특징으로 하는 방법.
  4. 제1항에 있어서,
    상기 제1 고속 입자들 또는 상기 제2 고속 입자들은 수소류(hydrogen species) 또는 헬륨류(helium species)를 포함하는 것을 특징으로 하는 제조 방법.
  5. 제3항에 있어서,
    상기 수소류는 2×1016/cm2 도즈(dose) 이하로 제공되는 것을 특징으로 하는 방법.
  6. 제1항에 있어서,
    상기 선형 가속기는 RFQ(Radio Frequency Quadrupole)를 포함하는 것을 특징으로 하는 방법.
  7. 제1항에 있서서,
    상기 제1 복수의 고속 입자들은 0.5MeV 내지 12MeV 에너지 범위에서 제공되는 것을 특징으로 하는 방법.
  8. 제1항에 있어서,
    상기 처리 프로세스는, 상기 클리브 영역 근처에 미시 결점 영역(microscopic defect region)을 제공하고 상기 미시 결점 영역을 안정화시키기 위해 400℃ 이상의 온도가 제공되는 열 프로세스(thermal process)인 것을 특징으로 하는 방법.
  9. 제1항에 있어서,
    상기 제1 온도는 약 250℃ 미만이고, 상기 제2 온도는 약 250℃ 이상 550℃ 미만인 것을 특징으로 하는 방법.
  10. 제1항에 있어서,
    분리가능한 물질의 상기 두께는 약 50㎛ 내지 100㎛인 것을 특징으로 하는 방법.
  11. 제1항에 있어서,
    상기 제1 복수의 고에너지 입자들과 상기 제2 복수의 고에너지 입자들은 상 기 반도체 기판의 상기 표면 영역에서 약 500mm의 지름(diameter)을 갖는 확장된 빔으로서 상기 선형 가속기로부터 제공되는 것을 특징으로 하는 방법.
  12. 층 전이된 물질의 프리 스탠딩(free standing) 두께를 형성하는 방법으로서,
    표면 영역을 갖는 크리스탈린(crystalline) 기판 물질을 제공하는 단계;
    제1 온도 범위 내 및 제1 도즈(dose) 범위에서 복수의 제1 입자들을 도입하는 단계; -상기 제1 도즈 범위는 축적(accumulation) 영역에서 상기 크리스탈린 기판 물질에 상기 복수의 입자들이 영구적으로 배치(dispose)되기에 충분한 양보다 적으며, 표면 영역을 통해 상기 크리스탈린 기판 물질의 축적 영역에 도달되어 상기 축적 영역을 형성하기 위한 크기(dimension)내에 공간적으로 배치(dispose)되는 베이스(base) 및 최대 집합물(peak concentration)을 갖는 임플란트 프로파일(implant profile)을 형성하며, 상기 제1 입자들은 상기 축적 영역에서 상기 크리스탈린 물질에 복수의 결점들을 초래하며, 상기 축적 영역은 상기 표면 영역과 상기 축적 영역 간이 분리되기 위해 크리스탈린 물질의 슬라이스(slice)와 상기 표면 영역의 아래 20 마이크론(microns) 이상 깊이에 정의됨-
    상기 축적 영역에서 상기 제1 입자들로부터 상기 크리스탈린 기판 물질들에서 소멸된 실질적으로 영구적인 복수의 결점들의 형성하기 위해, 상기 크리스탈린 기판 물질에 처리 프로세스를 수행하는 단계;
    상기 축적 영역의 일부를 클리빙하기 위해 상기 축적 영역에 내부 스트레스가 증가하도록, 상기 축적 영역에 제2 온도 범위와 제2 도즈 범위의 복수의 제2 입 자들을 도입하는 단계; 및
    상기 크리스탈린 기판 물질의 나머지 부분에서 크리스탈린 물질의 상기 두께를 분리하여 크리스탈린 물질의 프리 스탠딩 두께를 형성하는 단계를 포함하는 방법.
  13. 제12항에 있어서,
    상기 크리스탈린 기판 물질은 단결정 실리콘(single crystal silicon) 또는 폴리크리스탈린 실리콘(polycrystalline silicon)인 것을 특징으로 하는 방법.
  14. 제12항에 있어서,
    상기 제1 도즈 범위는 약 2×lO15 내지 2×1016cm"2 인 것을 특징으로 하는 방법.
  15. 제12항에 있어서,
    상기 복수의 제1 입자들은 상기 크리스탈린 기판 물질이 약 -50 내지 +250℃ 온도 범위를 유지하는 동안 도입되는 것을 특징으로 하는 방법.
  16. 제12항에 있어서,
    상기 제1 복수의 입자들은 수소(hydrogen)를 포함하는 것을 특징으로 하는 방법.
  17. 제12항에 있어서,
    상기 베이스는 2 Rp의 폭(width)을 갖는 것을 특징으로 하는 방법.
  18. 벌크(bulk) 물질로부터 복수의 필름(film)들을 슬라이싱(slicing)하는 방법으로서,
    표면 영역 및 중량(weight)을 갖는 벌크 물질을 제공하는 단계;
    상기 벌크 물질로부터 복수의 필름(film)들을 반복적으로 클리빙(cleaving)하는 단계; -상기 필름은 약 20 내지 150 마이크론(microns)의 두께를 가짐- 및
    상기 복수의 필름들에 대해 상기 벌크 물질의 중량의 70% 이상을 사용하는 단계를 포함하는 방법.
  19. 제18항에 있어서,
    상기 벌크 물질은 단결정 실리콘(single crystal silicon)의 잉곳(ingot) 또는 폴리크리스탈린 실리콘(polycrystalline silicon)의 타일(tile)로 제공되는 것을 특징으로 하는 방법.
  20. 제18항에 있어서,
    상기 제1 복수의 입자들 또는 상기 제2 복수의 입자들은 수소류(hydrogen species) 또는 헬륨류(helium species)를 포함하는 것을 특징으로 하는 방법.
  21. 제18항에 있어서,
    벌크 형성에서 상기 물질의 제2 양(amount)의 생성을 위해 상기 벌크 물질의 미사용된 부분을 반환(returning)하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  22. 벌크(bulk) 물질로부터 효과적으로 필름(film)들을 분리(separating)하는 방법으로서,
    표면 영역을 갖는 벌크 물질을 제공하는 단계; 및
    상기 벌크 물질로부터 복수의 필름들을 반복적으로 클리빙하는 단계를 포함하고,
    상기 필름은 80% 이상의 효율을 얻기 위해 20 마이크론(microns) 이상의 두께를 가지며, 여기서 "효율 = (프리 스탠딩 층의 총 중량)/(소비된 벌크 물질의 중량)×100"인 것을 특징으로 하는 방법.
  23. 제22항에 있어서,
    상기 벌크 물질은 단결정 실리콘(single crystal silicon)의 잉곳(ingot) 또는 폴리크리스탈린 실리콘(polycrystalline silicon)의 타일(tile)로 제공되는 것을 특징으로 하는 방법.
  24. 제22항에 있어서,
    상기 제1 복수의 입자들 또는 상기 제2 복수의 입자들은 0.5 내지 20 MeV 에너지로 임플란팅(implanting)되는 것을 특징으로 하는 방법.
  25. 반도체 물질의 층을 형성하는 방법으로서,
    표면을 갖는 벌크(bulk) 반도체 물질을 제공하는 단계;
    복수의 게터링 사이트(gettering site)들을 포함하는 클리브(cleave) 영역을 형성하기 위해, 선형 가속기(linear accelerator)에서 출력되는 약 0.5 내지 20 MeV 에너지의 제1 복수의 물질들을 상기 표면을 통해 상기 벌크 물질에 임플란팅(implanting)하는 단계; -상기 표면과 상기 클리브 영역 간의 거리는 분리되기 위한 반도체 물질의 두께를 정의함- 및
    제어된 클리빙(cleaving) 프로세스를 이용하여 분리가능한 물질의 상기 두께를 프링(freeing)하는 단계를 포함하는 포함하는 방법.
  26. 제25항에 있어서,
    상기 임플란팅 단계는 상기 클리브 영역을 국부적으로(locally) 생성하기 위해 패턴(pattern)으로 수행되며, 상기 제어된 클리빙 프로세스는 상기 국부(local) 클리브 영역에서 시작(initiate)되어 상기 벌크 물질을 가로질러 전파(propagate)되는 것을 특징으로 하는 방법.
  27. 제26항에 있어서,
    상기 임플란팅 단계는 상기 제1 복수의 입자들 빔의 드웰 타임(dwell time)을 제어함으로써 수행되는 것을 특징으로 하는 방법.
  28. 제26항에 있어서,
    상기 임플란팅 단계는 상기 제1 복수의 입자들 빔에 상기 클리브 영역의 노출 횟수를 제어함으로써 수행되는 것을 특징으로 하는 방법.
  29. 제26항에 있어서, 상기 제어된 클리블 동작은 상기 기판에 물리적 스트레를 적용하여 시작(initiate)되는 것을 특징으로 하는 방법.
  30. 제29항에 있어서,
    상기 물리적 스트레스는 상기 기판의 열적 상태를 변화시키거나, 상기 기판을 스트라이킹(striking)하거나, 상기 기판의 경계(bound)가 되는 엘리먼트(element)의 형상(shape)을 변화시킴으로써 상기 기판에 인가되는 것을 특징으로 하는 방법.
KR1020097011481A 2006-11-06 2007-11-06 선형 가속기를 이용한 두꺼운 층 전이 방법 및 구조체 KR20090106387A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US86458406P 2006-11-06 2006-11-06
US60/864,584 2006-11-06
US88682707P 2007-01-26 2007-01-26
US60/886,827 2007-01-26
US11/935,197 US8124499B2 (en) 2006-11-06 2007-11-05 Method and structure for thick layer transfer using a linear accelerator
US11/935,197 2007-11-05
PCT/US2007/083784 WO2008058131A2 (en) 2006-11-06 2007-11-06 Method and structure for thick layer transfer using a linear accelerator

Publications (1)

Publication Number Publication Date
KR20090106387A true KR20090106387A (ko) 2009-10-08

Family

ID=39365316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097011481A KR20090106387A (ko) 2006-11-06 2007-11-06 선형 가속기를 이용한 두꺼운 층 전이 방법 및 구조체

Country Status (6)

Country Link
US (1) US8124499B2 (ko)
EP (1) EP2084737A4 (ko)
JP (1) JP5409372B2 (ko)
KR (1) KR20090106387A (ko)
CN (1) CN101536169B (ko)
WO (1) WO2008058131A2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362439B2 (en) * 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US7910458B2 (en) * 2007-01-29 2011-03-22 Silicon Genesis Corporation Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5452900B2 (ja) 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
US7749884B2 (en) * 2008-05-06 2010-07-06 Astrowatt, Inc. Method of forming an electronic device using a separation-enhancing species
US8623137B1 (en) 2008-05-07 2014-01-07 Silicon Genesis Corporation Method and device for slicing a shaped silicon ingot using layer transfer
KR20110042051A (ko) 2008-06-11 2011-04-22 솔라 임플란트 테크놀로지스 아이엔씨. 주입을 사용하여 솔라 셀의 제작
FR2943457A1 (fr) * 2009-03-20 2010-09-24 Commissariat Energie Atomique Procede de transfert de couches
US8802477B2 (en) 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US20110048517A1 (en) * 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication
US8633097B2 (en) 2009-06-09 2014-01-21 International Business Machines Corporation Single-junction photovoltaic cell
US8703521B2 (en) * 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
EP2641256A1 (en) * 2010-11-19 2013-09-25 Compact Particle Acceleration Corporation Sub-nanosecond ion beam pulse radio frequency quadrupole (rfq) linear accelerator system
WO2013070978A2 (en) 2011-11-08 2013-05-16 Intevac, Inc. Substrate processing system and method
US9336989B2 (en) 2012-02-13 2016-05-10 Silicon Genesis Corporation Method of cleaving a thin sapphire layer from a bulk material by implanting a plurality of particles and performing a controlled cleaving process
US9257339B2 (en) 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
TWI570745B (zh) 2012-12-19 2017-02-11 因特瓦克公司 用於電漿離子植入之柵極
JP2016511934A (ja) 2013-01-16 2016-04-21 キューマット インコーポレイテッドＱｍａｔ， Ｉｎｃ． 光電子デバイスを形成する技術
AU2015219029A1 (en) * 2014-02-18 2016-09-01 Rayton Solar Inc. Float zone silicon wafer manufacturing system
DE202016000166U1 (de) 2015-01-09 2016-06-02 Silicon Genesis Corporation Dreidimensionale integrierte Schaltung
US10049915B2 (en) 2015-01-09 2018-08-14 Silicon Genesis Corporation Three dimensional integrated circuit
US10573627B2 (en) 2015-01-09 2020-02-25 Silicon Genesis Corporation Three dimensional integrated circuit
US20180175008A1 (en) 2015-01-09 2018-06-21 Silicon Genesis Corporation Three dimensional integrated circuit
US10304739B2 (en) 2015-01-16 2019-05-28 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor substrate, semiconductor substrate, method for manufacturing combined semiconductor substrate, combined semiconductor substrate, and semiconductor-joined substrate
EP3311422A4 (en) 2015-06-19 2019-06-12 Qmat, Inc. PROCESS FOR LAYER AND SEPARATION TRANSFER
US10186630B2 (en) 2016-08-02 2019-01-22 QMAT, Inc. Seed wafer for GaN thickening using gas- or liquid-phase epitaxy
KR20190082885A (ko) 2016-11-11 2019-07-10 큐맷, 인코포레이티드 층 이송에 의한 마이크로 발광 다이오드의 제조
US10510532B1 (en) * 2018-05-29 2019-12-17 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using the multi ion implantation
US11410984B1 (en) 2021-10-08 2022-08-09 Silicon Genesis Corporation Three dimensional integrated circuit with lateral connection layer

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2921836A (en) * 1956-04-24 1960-01-19 Carborundum Co Process of treating metals
US4490648A (en) 1982-09-29 1984-12-25 The United States Of America As Represented By The United States Department Of Energy Stabilized radio frequency quadrupole
US4494040A (en) 1982-10-19 1985-01-15 The United States Of America As Represented By The United States Department Of Energy Radio frequency quadrupole resonator for linear accelerator
SU1282757A1 (ru) 1983-12-30 2000-06-27 Институт Ядерной Физики Ан Казсср Способ изготовления тонких пластин кремния
US4712042A (en) 1986-02-03 1987-12-08 Accsys Technology, Inc. Variable frequency RFQ linear accelerator
US4949047A (en) 1987-09-24 1990-08-14 The Boeing Company Segmented RFQ accelerator
US4885470A (en) 1987-10-05 1989-12-05 The United States Of America As Represented By The United States Department Of Energy Integrally formed radio frequency quadrupole
US5198371A (en) 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5440203A (en) 1991-08-02 1995-08-08 Mitsubishi Denki Kabushiki Kaisha Energy-variable RFQ linac
US5179350A (en) 1991-08-07 1993-01-12 Accsys Technology, Inc. Drift tube linac with drift tube performance normalization and maximization
US5382914A (en) 1992-05-05 1995-01-17 Accsys Technology, Inc. Proton-beam therapy linac
US5315120A (en) 1993-06-07 1994-05-24 Accsys Technology, Inc. Univane RFQ
US5422549A (en) 1993-08-02 1995-06-06 The University Of Chicago RFQ device for accelerating particles
US20010046088A1 (en) 1994-02-14 2001-11-29 Naoto Sano Exposure apparatus and device manufacturing method using the same
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
US5825140A (en) 1996-02-29 1998-10-20 Nissin Electric Co., Ltd. Radio-frequency type charged particle accelerator
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
US6382292B1 (en) 1997-03-27 2002-05-07 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
JP2877800B2 (ja) 1997-03-27 1999-03-31 キヤノン株式会社 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6027988A (en) 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2767604B1 (fr) 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JPH11186189A (ja) 1997-12-17 1999-07-09 Semiconductor Energy Lab Co Ltd レーザー照射装置
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
US6503321B2 (en) * 1998-02-17 2003-01-07 The Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
US6083324A (en) 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
US6291314B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Controlled cleavage process and device for patterned films using a release layer
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
AU6905000A (en) 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
FR2802340B1 (fr) 1999-12-13 2003-09-05 Commissariat Energie Atomique Structure comportant des cellules photovoltaiques et procede de realisation
US6352909B1 (en) 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
US6602767B2 (en) 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
US6964732B2 (en) * 2000-03-09 2005-11-15 Interuniversitair Microelektronica Centrum (Imec) Method and apparatus for continuous formation and lift-off of porous silicon layers
US6320334B1 (en) 2000-03-27 2001-11-20 Applied Materials, Inc. Controller for a linear accelerator
FR2807074B1 (fr) * 2000-04-03 2002-12-06 Soitec Silicon On Insulator Procede et dispositif de fabrication de substrats
AUPR174800A0 (en) * 2000-11-29 2000-12-21 Australian National University, The Semiconductor processing
US6744225B2 (en) 2001-05-02 2004-06-01 Riken Ion accelerator
US20020187619A1 (en) * 2001-05-04 2002-12-12 International Business Machines Corporation Gettering process for bonded SOI wafers
US6806171B1 (en) 2001-08-24 2004-10-19 Silicon Wafer Technologies, Inc. Method of producing a thin layer of crystalline material
FR2837981B1 (fr) 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
FR2839385B1 (fr) 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
US6933507B2 (en) 2002-07-17 2005-08-23 Kenneth H. Purser Controlling the characteristics of implanter ion-beams
FR2842650B1 (fr) * 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
DE10251876B4 (de) * 2002-11-07 2008-08-21 Infineon Technologies Ag BAW-Resonator mit akustischem Reflektor und Filterschaltung
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
EP1482548B1 (en) 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US20050150597A1 (en) * 2004-01-09 2005-07-14 Silicon Genesis Corporation Apparatus and method for controlled cleaving
US7312125B1 (en) 2004-02-05 2007-12-25 Advanced Micro Devices, Inc. Fully depleted strained semiconductor on insulator transistor and method of making the same
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
EP1792338A1 (en) 2004-09-21 2007-06-06 S.O.I.TEC. Silicon on Insulator Technologies S.A. Thin layer transfer method wherein a co-implantation step is performed according to conditions avoiding blisters formation and limiting roughness
KR101134485B1 (ko) * 2004-09-21 2012-04-24 소이텍 공동 주입 및 후속 주입에 의해 박막을 획득하는 방법
US7202124B2 (en) 2004-10-01 2007-04-10 Massachusetts Institute Of Technology Strained gettering layers for semiconductor processes
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
JP4525353B2 (ja) * 2005-01-07 2010-08-18 住友電気工業株式会社 Ｉｉｉ族窒化物基板の製造方法
FR2881573B1 (fr) * 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
KR20070107180A (ko) * 2005-02-28 2007-11-06 실리콘 제너시스 코포레이션 기판 강화 방법 및 그 결과물인 디바이스
US20070176123A1 (en) * 2006-01-31 2007-08-02 Axcelis Technologies, Inc. Ion implanter having a superconducting magnet
EP1863100A1 (en) * 2006-05-30 2007-12-05 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for the production of thin substrates

Also Published As

Publication number Publication date
JP5409372B2 (ja) 2014-02-05
WO2008058131A2 (en) 2008-05-15
CN101536169B (zh) 2013-01-23
US8124499B2 (en) 2012-02-28
WO2008058131A3 (en) 2008-07-10
EP2084737A2 (en) 2009-08-05
WO2008058131A9 (en) 2008-09-18
EP2084737A4 (en) 2012-09-05
US20080206962A1 (en) 2008-08-28
JP2010509757A (ja) 2010-03-25
CN101536169A (zh) 2009-09-16

Similar Documents

Publication Publication Date Title
US8124499B2 (en) Method and structure for thick layer transfer using a linear accelerator
KR20090083443A (ko) 반도체 기판을 위한 ｒｆｑ 선형 가속기를 이용한 입자 제공 장치 및 방법
US7910458B2 (en) Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
US8329557B2 (en) Techniques for forming thin films by implantation with reduced channeling
US10683588B2 (en) Shaped silicon ingot using layer transfer
US20090206275A1 (en) Accelerator particle beam apparatus and method for low contaminate processing
US8153513B2 (en) Method and system for continuous large-area scanning implantation process
US8222119B2 (en) Apparatus and method of temperature control during cleaving processes of thick materials
US8293619B2 (en) Layer transfer of films utilizing controlled propagation
KR20150013134A (ko) 광전자 디바이스를 형성하는 기술
KR20110063452A (ko) 기판들의 개선된 클리빙
CN101536616A (zh) 采用射频四极线性加速器引入用于半导体材料的粒子的设备和方法
TWI246105B (en) System and method for removing particles entrained in an ion beam
JP2008244435A (ja) 選択された注入角度を用いて線形加速器工程を使用した材料の自立膜の製造方法および構造
Current Ion implantation for fabrication of semiconductor devices and materials
Agarwal et al. Characteristics of pulsed plasma doping sources for ultrashallow junction formation
TWI263249B (en) An ion implantation device and a method of semiconductor manufacturing by the implantation of boron hydride cluster ions
TW200832514A (en) Method and structure for thick layer transfer using a linear accelerator
Eli et al. Progress on Scribe-Cleave-Passivate (SCP) Slim Edge Technology
JPH0334418A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid