CN101527109A - 平面显示器及其驱动方法 - Google Patents

Abstract

本发明公开一种平面显示器，包括玻璃基板、源极驱动单元以及栅极驱动单元。栅极驱动单元的第n移位寄存器包括上拉单元、驱动单元、下拉单元及驱动控制单元。其中，当驱动单元依据一触发信号导通上拉单元，上拉单元依据一第一时钟脉冲信号使得输出端输出一第n输出信号时，驱动控制单元截止下拉单元，触发信号为一第n－1输出信号。其中，当输出端输出第n输出信号后，驱动控制单元依据一第二时钟脉冲信号提供直流电位电压以驱动下拉单元，下拉单元依据一低电位电压使得输出端输出低电位电压，第二时钟脉冲信号为第一时钟脉冲信号的反相信号。

Description

平面显示器及其驱动方法

技术领域

本发明是有关于一种平面显示器及其驱动方法，且特别是有关于一种可以降低额缘宽度的平面显示器及其驱动方法。

背景技术

请参照图1，其绘示传统平面显示器的栅极驱动单元的移位寄存器的电路图。于移位寄存器100中，当第一晶体管T1及第三晶体管T3的漏极端接收一相当大的高电位偏压时，例如为16伏特，则节点P1会被偏压在此相当大的高电位偏压。

然而，节点P1的高电位偏压会对第二晶体管T2及第六晶体管T6的栅极造成过度的偏压，导致第二晶体管T2及第六晶体管T6各自的临界电压随着时间而发生相当程度的上升。随着临界电压的上升，第二晶体管T2对节点P2的放电能力减弱，故要花费更多的时间以截止第五晶体管T5。这将导致输出端OUT归属的扫描信号线接收错误的资料，栅极驱动器因而产生误动作。

为了解决上述的问题，故于第三晶体管T3的漏极端提供一额外的直流电压源，以额外提供一工作电压Vdd，其值小于原本最高电位电压，以降低第二晶体管T2及第六晶体管T6的栅极偏压。然而，需额外制作一电路以提供此直流电压源。如此一来，附加于玻璃基板边缘并用以传导的大宽度电压源走线(power line)将增加玻璃基板的额缘宽度，并且额外的直流电压源还增加整体成本。

发明内容

本发明的目的是提供一种平面显示器及其驱动方法，利用移位寄存器内的简单电路以提供一直流电位电压，不需额外的直流电压源，即可降低移位寄存器内的晶体管的栅极偏压，因此可以降低额缘宽度与成本。

根据本发明的第一方面，提出一种平面显示器，包括玻璃基板、源极驱动单元以及栅极驱动单元。玻璃基板具有多个像素。源极驱动单元电性连接至此些像素。栅极驱动单元具有一非晶硅栅极结构，栅极驱动单元具有N个移位寄存器，N为正整数。第n移位寄存器包括上拉单元、驱动单元、下拉单元及驱动控制单元，n为1～N的正整数。上拉单元耦接至一输出端。驱动单元驱动上拉单元。下拉单元耦接至输出端。驱动控制单元提供一直流电位电压并驱动下拉单元。其中，当驱动单元依据一触发信号导通上拉单元，上拉单元依据一第一时钟脉冲信号使得输出端输出一第n输出信号时，驱动控制单元截止下拉单元，触发信号为一第n-1输出信号。其中，输出端输出第n输出信号后，驱动控制单元依据一第二时钟脉冲信号提供直流电位电压以驱动下拉单元，下拉单元依据一低电位电压使得输出端输出低电位电压，第二时钟脉冲信号为第一时钟脉冲信号的反相信号。

根据本发明的第二方面，提出一种平面显示器驱动方法，平面显示器具有玻璃基板、源极驱动单元以及栅极驱动单元。玻璃基板具有多个像素，源极驱动单元电性连接至此些像素。栅极驱动单元具有一非晶硅栅极结构，栅极驱动单元具有N个移位寄存器，N为正整数。第n移位寄存器包括上拉单元、驱动单元、下拉单元及驱动控制单元，n为1～N的正整数。上拉单元耦接至一输出端，驱动单元驱动上拉单元，下拉单元耦接至输出端，驱动控制单元提供一直流电位电压并驱动下拉单元。平面显示器驱动方法包括，首先，当驱动单元依据一触发信号导通上拉单元，上拉单元依据一第一时钟脉冲信号使得输出端输出一第n输出信号时，驱动控制单元截止下拉单元，触发信号为一第n-1输出信号。之后，当输出端输出第n输出信号后，驱动控制单元依据一第二时钟脉冲信号提供直流电位电压以驱动下拉单元，下拉单元依据一低电位电压使得输出端输出低电位电压，第二时钟脉冲信号为第一时钟脉冲信号的反相信号。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1绘示传统平面显示器的栅极驱动单元的移位寄存器的电路图。

图2绘示依照本发明较佳实施例的平面显示器的示意图。

图3绘示依照本发明较佳实施例的栅极驱动单元的示意图。

图4绘示依照本发明较佳实施例的移位寄存器的第一例的示意图。

图5绘示依照本发明较佳实施例的移位寄存器的波形图。

图6绘示依照本发明较佳实施例的移位寄存器的第二例的示意图。

图7绘示依照本发明较佳实施例的移位寄存器的第三例的示意图。

图8绘示依照本发明较佳实施例的移位寄存器的第四例的示意图。

图9绘示依照本发明较佳实施例的平面显示器驱动方法的流程图。

主要元件符号说明：

100、231～23N、23n：移位寄存器

200：平面显示器

210：玻璃基板

220：源极驱动单元

230：栅极驱动单元

410：上拉单元

420：驱动单元

430：下拉单元

440：驱动控制单元

具体实施方式

本发明是提供一种平面显示器及其驱动方法，利用栅极驱动单元的移位寄存器内的自身电路，提供一直流电位电压，如此一来，不需要额外增加直流电压源，即可降低移位寄存器内的晶体管的栅极偏压，因此可以降低额缘宽度与周边电路复杂度，进而节省成本。

请参照图2，其绘示依照本发明较佳实施例的平面显示器的示意图。平面显示器200包括一玻璃基板210、一源极驱动单元220以及一栅极驱动单元230。玻璃基板210具有多个像素(未绘示于图)。源极驱动单元220电性连接至此些像素。栅极驱动单元230位于玻璃基板210上，且电性连接至此些像素。栅极驱动单元230具有一移位寄存器结构。

栅极驱动单元230具有N个移位寄存器，N为正整数。请参照图3，其绘示依照本发明较佳实施例的栅极驱动单元230的示意图。栅极驱动单元230内具有多个移位寄存器(Shift Register)23n(x＝1～N)。请参照图4，其绘示依照本发明较佳实施例的移位寄存器23n的第一例的示意图。移位寄存器23n包括一上拉单元(pull-up unit)410、一驱动单元420、一下拉单元(pull-down unit)430以及一驱动控制单元440。

上拉单元410耦接至一输出端OUT。驱动单元420用以驱动上拉单元410。下拉单元430耦接至输出端OUT。驱动控制单元440用以提供一直流电位电压并驱动下拉单元430。当驱动单元420依据一触发信号Tri导通上拉单元410，上拉单元410依据一第一时钟脉冲信号C1使得输出端OUT输出一第n输出信号Out_n时，驱动控制单元440截止下拉单元430。其中，当n＝1时，触发信号Tri为一起始信号STV，当n大于1时，触发信号Tri为一第n-1输出信号Out_n-1。

当输出端输出第n输出信号Out_n后，驱动控制单元440依据一第二时钟脉冲信号C2提供直流电位电压以驱动下拉单元430。下拉单元430依据一低电位电压Vss使得输出端OUT输出低电位电压Vss。其中，第二时钟脉冲信号C2为第一时钟脉冲信号C1的反相信号。

于移位寄存器23n中，上拉单元410包括一第一晶体管T1，第一晶体管T1是生成于玻璃基板210上。第一晶体管T1的第一端，例如为漏极，接收第一时钟脉冲信号C1，第一晶体管T1的第二端，例如为源极，耦接至输出端OUT。驱动单元420包括一第二晶体管T2，第二晶体管T2是生成于玻璃基板210上。第二晶体管T2的第一端，例如为漏极，接收触发信号Tri并耦接至第二晶体管T2的控制端，例如栅极，第二晶体管T2的第二端，例如为源极，耦接至第一晶体管T1的控制端，例如为栅极，。

下拉单元430包括一第三晶体管T3，第三晶体管T3是生成于玻璃基板210上。第三晶体管T3的第一端，例如为漏极，耦接至输出端OUT，第三晶体管T3的第二端，例如为源极，接收低电位电压Vss。驱动控制单元440包括一第四晶体管T4、一第五晶体管T5及一第六晶体管T6。第四晶体管T4是生成于玻璃基板210上，第四晶体管T4的第一端，例如为漏极，耦接至第二晶体管T2的第二端，第四晶体管T4的第二端，例如为源极，接收低电位电压Vss，第四晶体管T4的控制端，例如为栅极，耦接至第三晶体管T3的控制端，例如为栅极。

第五晶体管T5是生成于玻璃基板210上，第五晶体管T5的第一端，例如为漏极，接收第二时钟脉冲信号C2，第五晶体管T5的第二端，例如为源极，耦接至第三晶体管T3的控制端，第五晶体管T5的控制端，例如为栅极，耦接至第二晶体管T2的第二端。第六晶体管T6是生成于玻璃基板210上，第六晶体管T6的第一端，例如为漏极，耦接至第五晶体管T5的第二端，第六晶体管T6的第二端，例如为源极，接收低电位电压Vss或第一时钟脉冲信号C1，第六晶体管T6的控制端，例如为栅极，接收触发信号Tri。其中，第六晶体管T6的尺寸需大于第五晶体管T5的尺寸，其比例至少为5∶1。

请参照图5，其绘示依照本发明较佳实施例的移位寄存器23n的波形图。于一第一时序阶段t1，触发信号Tri为一高电位电压Vdd，第一时钟脉冲信号C1为低电位电压Vss，第二时钟脉冲信号C2为高电位电压Vdd。因为触发信号Tri为高电位电压Vdd，第二晶体管T2及第六晶体管T6导通，使得第一晶体管T1导通。因此，节点P1的电压由低电位电压Vss转变为高电位电压Vdd与第二晶体管T2的临界电压的差(Vdd-Vth2)，使得第五晶体管T5导通。

因为第五晶体管T5及第六晶体管T6的元件特性(宽长比)被设计得不同，故当第五晶体管T5及第六晶体管T6均导通时，节点P2的电压会被拉为低电位电压Vss，使得第三晶体管T3及第四晶体管T4截止，输出端OUT输出第一时钟脉冲信号C1为第n输出信号Out_n。此时，第一时钟脉冲信号C1为低电位电压Vss，亦即于第一时序阶段t1，第n输出信号Out_n为低电位电压Vss。

于一第二时序阶段t2，触发信号Tri为低电位电压Vss，第一时钟脉冲信号C1为高电位电压Vdd，第二时钟脉冲信号C2为低电位电压Vss。其中，第二时序阶段t2相邻且接续于第一时序阶段t1之后。因为触发信号Tri为低电位电压Vss，第二晶体管T2及第六晶体管T6截止，使得节点P1的电压受本身的寄生电容及第二晶体管T2的源栅极寄生电容的影响，基于自举效应(boot-strapping effect)而提高为(Vdd-Vth2+Δv)，其中， $\mathrm{\Δv}=\frac{\mathrm{Cgs}}{\mathrm{Cgs}+\mathrm{Cp}1}(\mathrm{Vdd}-\mathrm{Vss}).$

因为节点P1的电压大于第一晶体管T1及第五晶体管T5的源极电压均超过一个临界电压，故第一晶体管T1及第五晶体管T5导通。因为第二时钟脉冲信号C2为低电位电压Vss，故节点P2的电压为低电位电压Vss，使得第三晶体管T3及第四晶体管T4截止。因此，输出端OUT输出第一时钟脉冲信号C1为第n输出信号Out_n。此时，第一时钟脉冲信号C1为高电位电压Vdd，亦即于第二时序阶段t2，第n输出信号Out_n为高电位电压Vdd。

于一第三时序阶段t3，触发信号Tri为低电位电压Vss，第一时钟脉冲信号C 1为低电位电压Vss，第二时钟脉冲信号C2为高电位电压Vdd。其中，第二时序阶段t3相邻且接续于第二时序阶段t2之后。因为触发信号Tri为低电位电压Vss，第二晶体管T2及第六晶体管T6截止。

因为第二时钟脉冲信号C2由低电位电压Vss转变为高电位电压Vdd，故节点P2的电压升高。当节点P2的电压高到使得第五晶体管T5的源栅极电压差小于一个临界电压时，第五晶体管T5截止。此时，节点P2的电压维持在一直流电位电压Vc，此直流电位电压Vc约介于正栅极电压的2/3与负栅极电压的2/3之间。

因为第五晶体管T5及第六晶体管T6均截止，故节点P2的电压不受其他电压影响，可以稳定地维持在直流电位电压Vc，直到下一次触发信号Tri由低电位电压Vss转变为高电位电压Vdd为止。直流电位电压Vc使得第三晶体管T3及第四晶体管T4导通。因为第四晶体管T4导通，节点P1的电压转变为低电位电压Vss，故第一晶体管T1截止。又第三晶体管T3导通，故输出端OUT输出低电位电压Vss为第n输出信号Out_n，亦即于第三时序阶段t3，第n输出信号Out_n为低电位电压Vss。

上述的移位寄存器23n，是利用内部的驱动控制单元440提供直流电位电压Vc，如此一来，不需要额外增加直流电压源与复杂的周边电路，即可降低移位寄存器23n内的第三晶体管T3及第四晶体管T4的栅极偏压，因此可以降低额缘宽度与成本。此外，因为第三晶体管T3及第四晶体管T4的栅极偏压不会过高，故还可以降低第三晶体管T3及第四晶体管T4的临界电压上升速度，使得第三晶体管T3及第四晶体管T4的产品生命周期延长，提高市场竞争力。

请参照图6，其绘示依照本发明较佳实施例的移位寄存器23n的第二例的示意图。移位寄存器23n包括一上拉单元410、一驱动单元420、一下拉单元430、一驱动控制单元440以及第七晶体管T7。第七晶体管T7是生成于玻璃基板210上，第七晶体管T7的第一端，例如为漏极，耦接至输出端OUT，第七晶体管T7的第二端，例如为源极，接收低电位电压Vss，第七晶体管T7的控制端，例如为栅极，接收一第n+1输出信号Out_n+1。第七晶体管T7实质上是用以依据第n+1输出信号Out_n+1，维持输出端OUT输出低电位电压Vss，以防止受到噪声干扰，确保电路运作正常，避免误动作的产生。

请参照图7，其绘示依照本发明较佳实施例的移位寄存器23n的第三例的示意图。移位寄存器23n包括一上拉单元410、一驱动单元420、一下拉单元430、一驱动控制单元440以及第八晶体管T8。第八晶体管T8是生成于玻璃基板210上，第八晶体管T8的第一端，例如为漏极，耦接至第二晶体管T2的第二端，第八晶体管T8的第二端，例如为源极，接收低电位电压Vss，第八晶体管T8的控制端，例如为栅极，接收一第n+1输出信号Out_n+1或一第n+2输出信号Out_n+2。第八晶体管T8实质上是用以依据第n+1输出信号Out_n+1或第n+2输出信号Out_n+2，维持输出端OUT输出低电位电压Vss，以防止受到噪声干扰，确保电路运作正常，避免误动作的产生。

请参照图8，其绘示依照本发明较佳实施例的移位寄存器23n的第四例的示意图。移位寄存器23n包括一上拉单元410、一驱动单元420、一下拉单元430、一驱动控制单元440、第七晶体管T7以及第八晶体管T8。第七晶体管T7生成于玻璃基板210上，第七晶体管T7的第一端耦接至输出端OUT，第七晶体管T7的第二端接收低电位电压Vss，第七晶体管T7的控制端接收一第n+1输出信号Out_n+1。

第八晶体管T8是生成于玻璃基板210上，第八晶体管T8的第一端耦接至第二晶体管T2的第二端，第八晶体管T8的第二端接收低电位电压Vss，第八晶体管T8的控制端接收一第n+1输出信号Out_n+1或一第n+2输出信号Out_n+2。第七晶体管T7及第八晶体管T8实质上是用以依据第n+1输出信号Out_n+1或第n+2输出信号Out_n+2，维持输出端OUT输出低电位电压Vss，以防止受到噪声干扰，确保电路运作正常，避免误动作的产生。

本实施例还揭露一种平面显示器驱动方法，平面显示器具有玻璃基板、源极驱动单元以及栅极驱动单元。玻璃基板具有多个像素，源极驱动单元电性连接至此些像素。栅极驱动单元具有一非晶硅栅极结构，栅极驱动单元具有N个移位寄存器，N为正整数。第n移位寄存器包括上拉单元、驱动单元、下拉单元及驱动控制单元，n为1～N的正整数。上拉单元耦接至一输出端，驱动单元驱动上拉单元，下拉单元耦接至输出端，驱动控制单元提供一直流电位电压并驱动下拉单元。

请参照图9，其绘示依照本发明较佳实施例的平面显示器驱动方法的流程图。首先，于步骤910中，当驱动单元依据一触发信号导通上拉单元，上拉单元依据一第一时钟脉冲信号使得输出端输出一第n输出信号时，驱动控制单元截止下拉单元。其中，触发信号为一第n-1输出信号。

之后，于步骤920中，当输出端输出第n输出信号后，驱动控制单元依据一第二时钟脉冲信号提供直流电位电压以驱动下拉单元，下拉单元依据一低电位电压使得输出端输出低电位电压。其中，第二时钟脉冲信号为第一时钟脉冲信号的反相信号。上述的平面显示器驱动方法的运作原理，已详述于移位寄存器23n中，故于此不再重述。

本发明上述实施例所揭露的平面显示器及其驱动方法，利用内部的简单电路产生一直流电位电压，故不需要额外周边电路或外灌直流电压源，即可提供移位暂器内的晶体管的栅极偏压，因此可以降低电路复杂度与额缘宽度。此外，直流电位电压是介于正栅极电压的2/3与负栅极电压的2/3之间，因此晶体管的栅极偏压不会过高，故还可以降低晶体管的临界电压上升速度，使得晶体管的产品生命周期延长，提高市场竞争力。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (20)

1.一种平面显示器，包括：

一玻璃基板，具有多个像素；

一源极驱动单元，电性连接至该些像素；以及

一栅极驱动单元，具有一非晶硅栅极结构，该栅极驱动单元具有N个移位寄存器，N为正整数，该第n移位寄存器包括：

一上拉单元，耦接至一输出端；

一驱动单元，用以驱动该上拉单元；

一下拉单元，耦接至该输出端；及

一驱动控制单元，用以提供一直流电位电压并驱动该下拉单元；

其中，当该驱动单元依据一触发信号导通该上拉单元，该上拉单元依据一第一时钟脉冲信号使得该输出端输出一第n输出信号时，该驱动控制单元截止该下拉单元，该触发信号为一第n-1输出信号，n为1～N的正整数；

其中，当该输出端输出该第n输出信号后，该驱动控制单元依据一第二时钟脉冲信号提供该直流电位电压以驱动该下拉单元，该下拉单元依据一低电位电压使得该输出端输出该低电位电压，该第二时钟脉冲信号为该第一时钟脉冲信号的反相信号。

2.如权利要求1所述的平面显示器，其特征在于，该上拉单元包括：

一第一晶体管，生成于该玻璃基板上，该第一晶体管的第一端接收该第一时钟脉冲信号，该第一晶体管的第二端耦接至该输出端。

3.如权利要求2所述的平面显示器，其特征在于，该驱动单元包括：

一第二晶体管，生成于该玻璃基板上，该第二晶体管的第一端接收该触发信号并耦接至该第二晶体管的控制端，该第二晶体管的第二端耦接至该第一晶体管的控制端。

4.如权利要求3所述的平面显示器，其特征在于，该下拉单元包括：

一第三晶体管，生成于该玻璃基板上，该第三晶体管的第一端耦接至该输出端，该第三晶体管的第二端接收该低电位电压。

5.如权利要求4所述的平面显示器，其特征在于，该驱动控制单元包括：

一第四晶体管，生成于该玻璃基板上，该第四晶体管的第一端耦接至该第二晶体管的第二端，该第四晶体管的第二端接收该低电位电压，该第四晶体管的控制端耦接至该第三晶体管的控制端；

一第五晶体管，生成于该玻璃基板上，该第五晶体管的第一端接收该第二时钟脉冲信号，该第五晶体管的第二端耦接至该第三晶体管的控制端，该第五晶体管的控制端耦接至该第二晶体管的第二端；以及

一第六晶体管，生成于该玻璃基板上，该第六晶体管的第一端耦接至该第五晶体管的第二端，该第六晶体管的第二端接收该低电位电压或该第一时钟脉冲信号，该第六晶体管的控制端接收该触发信号。

6.如权利要求5所述的平面显示器，其特征在于，该第五晶体管及该第六晶体管的元件特性不同。

7.如权利要求6所述的平面显示器，其特征在于，于一第一时序阶段，该触发信号为一高电位电压，该第一时钟脉冲信号为该低电位电压，该第二时钟脉冲信号为该高电位电压，该第二晶体管及该第六晶体管导通，使得该第一晶体管及该第五晶体管导通，该第三晶体管及该第四晶体管截止，该输出端输出该低电位电压。

8.如权利要求7所述的平面显示器，其特征在于，于一第二时序阶段，该触发信号为该低电位电压，该第一时钟脉冲信号为该高电位电压，该第二时钟脉冲信号为该低电位电压，该第二晶体管及该第六晶体管截止，该第一晶体管及该第五晶体管导通，该第五晶体管的第二端的电压电位使得该第三晶体管及该第四晶体管截止，该输出端输出该高电位电压为该第n输出信号，该第二时序阶段相邻且接续于该第一时序阶段之后。

9.如权利要求8所述的平面显示器，其特征在于，于一第三时序阶段，该触发信号为该低电位电压，该第一时钟脉冲信号为该低电位电压，该第二时钟脉冲信号为该高电位电压，该第二晶体管及该第六晶体管截止，该第五晶体管截止，该第五晶体管的第二端提供该直流电位电压使得该第三晶体管及该第四晶体管导通，该第一晶体管截止，该输出端输出该低电位电压，该第三时序阶段相邻且接续于该第二时序阶段之后。

10.如权利要求5所述的平面显示器，其特征在于，还包括：

一第七晶体管，生成于该玻璃基板上，该第七晶体管的第一端耦接至该输出端，该第七晶体管的第二端接收该低电位电压，该第七晶体管的控制端接收一第n+1输出信号。

11.如权利要求5所述的平面显示器，其特征在于，还包括：

一第八晶体管，生成于该玻璃基板上，该第八晶体管的第一端耦接至该第二晶体管的第二端，该第八晶体管的第二端接收该低电位电压，该第七晶体管的控制端接收一第n+1输出信号或一第n+2输出信号。

12.如权利要求5所述的平面显示器，其特征在于，还包括：

一第七晶体管，生成于该玻璃基板上，该第七晶体管的第一端耦接至该输出端，该第七晶体管的第二端接收该低电位电压，该第七晶体管的控制端接收一第n+1输出信号；以及

一第八晶体管，生成于该玻璃基板上，该第八晶体管的第一端耦接至该第二晶体管的第二端，该第八晶体管的第二端接收该低电位电压，该第八晶体管的控制端接收一第n+1输出信号或一第n+2输出信号。

13.一种平面显示器驱动方法，该平面显示器具有一玻璃基板、一源极驱动单元以及一栅极驱动单元，该玻璃基板具有多个像素，该源极驱动单元电性连接至该些像素，该栅极驱动单元具有一非晶硅栅极结构，该栅极驱动单元具有N个移位寄存器，N为正整数，该第n移位寄存器包括一上拉单元、一驱动单元、一下拉单元及一驱动控制单元，n为1～N的正整数，该上拉单元耦接至一输出端，该驱动单元驱动该上拉单元，该下拉单元耦接至该输出端，该驱动控制单元提供一直流电位电压并驱动该下拉单元，该平面显示器驱动方法包括：

当该驱动单元依据一触发信号导通该上拉单元，该上拉单元依据一第一时钟脉冲信号使得该输出端输出一第n输出信号时，该驱动控制单元截止该下拉单元，该触发信号为一第n-1输出信号；以及

当该输出端输出该第n输出信号后，该驱动控制单元依据一第二时钟脉冲信号提供该直流电位电压以驱动该下拉单元，该下拉单元依据一低电位电压使得该输出端输出该低电位电压，该第二时钟脉冲信号为该第一时钟脉冲信号的反相信号。

14.如权利要求13所述的平面显示器驱动方法，其特征在于，该上拉单元包括一第一晶体管，该第一晶体管生成于该玻璃基板上，该第一晶体管的第一端接收该第一时钟脉冲信号，该第一晶体管的第二端耦接至该输出端，该驱动单元包括一第二晶体管，该第二晶体管生成于该玻璃基板上，该第二晶体管的第一端接收该触发信号并耦接至该第二晶体管的控制端，该第二晶体管的第二端耦接至该第一晶体管的控制端，该下拉单元包括一第三晶体管，该第三晶体管生成于该玻璃基板上，该第三晶体管的第一端耦接至该输出端，该第三晶体管的第二端接收该低电位电压，该驱动控制单元包括一第四晶体管、一第五晶体管及一第六晶体管，该第四晶体管生成于该玻璃基板上，该第四晶体管的第一端耦接至该第二晶体管的第二端，该第四晶体管的第二端接收该低电位电压，该第四晶体管的控制端耦接至该第三晶体管的控制端，该第五晶体管生成于该玻璃基板上，该第五晶体管的第一端接收该第二时钟脉冲信号，该第五晶体管的第二端耦接至该第三晶体管的控制端，该第五晶体管的控制端耦接至该第二晶体管的第二端，该第六晶体管生成于该玻璃基板上，该第六晶体管的第一端耦接至该第五晶体管的第二端，该第六晶体管的第二端接收该低电位电压或该第一时钟脉冲信号，该第六晶体管的控制端接收该触发信号。

15.如权利要求14所述的平面显示器驱动方法，其特征在于，该第五晶体管及该第六晶体管的元件特性不同。

16.如权利要求15所述的平面显示器驱动方法，其特征在于，还包括：

于一第一时序阶段，该触发信号转变为一高电位电压，该第一时钟脉冲信号转变为该低电位电压，该第二时钟脉冲信号转变为该高电位电压，该第二晶体管及该第六晶体管导通，使得该第一晶体管及该第五晶体管导通，该第三晶体管及该第四晶体管截止，该输出端输出该低电位电压。

17.如权利要求16所述的平面显示器驱动方法，其特征在于，还包括：

于一第二时序阶段，该触发信号转变为该低电位电压，该第一时钟脉冲信号转变为该高电位电压，该第二时钟脉冲信号转变为该低电位电压，该第二晶体管及该第六晶体管截止，该第一晶体管及该第五晶体管导通，该第五晶体管的第二端的电压电位使得该第三晶体管及该第四晶体管截止，该输出端输出该高电位电压为该第n输出信号，该第二时序阶段相邻且接续于该第一时序阶段之后。

18.如权利要求17所述的平面显示器驱动方法，其特征在于，还包括：

于一第三时序阶段，该触发信号保持为该低电位电压，该第一时钟脉冲信号转变为该低电位电压，该第二时钟脉冲信号转变为该高电位电压，该第二晶体管及该第六晶体管截止，该第五晶体管截止，该第五晶体管的第二端提供该直流电位电压使得该第三晶体管及该第四晶体管导通，该第一晶体管截止，该输出端输出该低电位电压，该第三时序阶段相邻且接续于该第二时序阶段之后。

19.如权利要求14所述的平面显示器驱动方法，其特征在于，还包括：

依据一第n+1输出信号提供该低电位电压至该输出端。

20.如权利要求14所述的平面显示器驱动方法，其特征在于，还包括：

依据一第n+1输出信号或一第n+2输出信号截止该第一晶体管，使得该输出端输出该低电位电压。

Images