CN101515599B - 半导体存储元件 - Google Patents

半导体存储元件 Download PDF

Info

Publication number
CN101515599B
CN101515599B CN2009100078791A CN200910007879A CN101515599B CN 101515599 B CN101515599 B CN 101515599B CN 2009100078791 A CN2009100078791 A CN 2009100078791A CN 200910007879 A CN200910007879 A CN 200910007879A CN 101515599 B CN101515599 B CN 101515599B
Authority
CN
China
Prior art keywords
charge storage
film
semiconductor memory
storage film
hfon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100078791A
Other languages
English (en)
Other versions
CN101515599A (zh
Inventor
井野恒洋
安田直树
村冈浩一
藤木润
菊地祥子
有吉惠子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101515599A publication Critical patent/CN101515599A/zh
Application granted granted Critical
Publication of CN101515599B publication Critical patent/CN101515599B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体存储元件，包括：形成在半导体衬底上的隧道绝缘膜；形成在隧道绝缘膜上的具有Bevan簇的HfON电荷存储膜；形成在HfON电荷存储膜上的阻挡膜；和形成在阻挡膜上的栅电极。

Description

半导体存储元件
相关申请的交叉引用
本申请基于并要求来自于2008年2月21日提交的在先日本专利申请No.2008-039952的优先权的权益，将其完全包括于此并作为参考。
技术领域
本发明涉及非易失性半导体存储元件，其电荷存储层由绝缘膜制成。
背景技术
作为与NAND类型闪存存储器相关的存储器结构之一，可以举出MONOS(金属/氧化物/氮化物/氧化物/半导体)结构的例子。通过该MONOS结构，能够抑制相邻单元之间的干扰。
上述金属/氧化物/氮化物/氧化物/半导体的MONOS结构是典型的例子。MONOS结构不限于金属/氧化物/氮化物/氧化物/半导体的结构。
MONOS类型存储单元的特征在于电荷存储层由绝缘膜制成。在MONOS类型存储单元中，即，在硅衬底处形成的漏极扩散层和源极扩散层之间形成沟道，以使得随后在该沟道上形成隧道绝缘膜，氮化硅膜，阻挡膜和栅极。在写入/擦除操作中，电荷通过隧道绝缘膜。氮化硅膜用作电荷存储膜。阻挡膜将电荷保持存储在电荷存储膜中。
近年来，诸如如上所述的MONOS类型存储单元的闪存存储器需要运算速度的发展。从这个角度来看，做出了这样的尝试，即，利用具有高介电常数的氮氧化硅(SiON)膜制造MONOS类型存储单元的隧道绝缘膜并减小SiON膜的厚度，以使得能够发展擦除速度，且由此可以发展运算速度(参考文件1))
除了运算速度的发展之外，闪存存储器也需要性能的发展。从这个角度来看，做出了这样的尝试，即，利用具有高介电常数(高k)的绝缘膜制造电荷存储层，由此增加存储在电荷存储层中而不是存储在氮化硅膜中的电荷量(参考文件2)。
然而，在诸如MONOS类型的存储单元的闪存存储器中，使用具有高介电常数的绝缘膜不能充分地发展闪存存储器的电荷存储密度。闪存存储器中存储容量的发展要求不能令人满意。
[参考文件1]JP-A 2004-165553(KOKAI)
[参考文件2]T.Sugizaki，M.Kobayashi，M.Minakata，M.Yamaguchi，Y.Tamura，Y.Sugiyama，T.Nakanishi和H.Tanaka，“Novel Multi-bit SONOS Type Flash Memory Using aHigh-k Charge Trapping Layer，”Symp.VLSI Tech.Digest p.27(2003)。
发明内容
本发明的方面涉及一种半导体存储元件，包括：形成在半导体衬底上的隧道绝缘膜；形成在隧道绝缘膜上的具有Bevan簇的HfON电荷存储膜；形成在HfON电荷存储膜上的阻挡膜；和形成在阻挡膜上的栅电极。
本发明的另一方面涉及用于包括Bevan簇的半导体存储元件的HfON电荷存储膜。
附图说明
图1是示出了根据实施例的半导体存储元件的结构的横截面视图。
图2是示出了Bevan簇类型的晶体的结构的示意性视图。
图3是示出了根据另一实施例的半导体存储元件的结构的横截面视图。
图4是示出了根据实施例的从沿着其沟道长度的方向观察的半导体存储器件的结构的横截面视图。
图5是示出了从沿着其沟道宽度的方向观察的图4中的半导体存储器件的结构的横截面视图。
图6是示出了实例中的半导体存储元件的电容-电压特性的曲线图。
图7是示出了实例中的半导体元件中写入时间周期的平带电压的变化的曲线图。
图8是示出了实例中的半导体元件中写入时间周期的电荷存储密度的曲线图。
图9涉及通过试验获得的实例中的半导体存储元件的HfON电荷存储膜的X射线图形。
图10涉及实例中的半导体存储元件的HfON电荷存储膜的X射线图形，该X射线图形是通过在假定了HfON的晶体结构的条件下的计算获得的。
具体实施方式
在下文中，将参考附图具体描述本发明。
(半导体存储元件的结构)
图1是示出了根据实施例的半导体存储元件的结构的横截面视图。如图1所示，在该实施例的半导体存储元件10中，依次在半导体衬底11上形成隧道绝缘膜12，电荷存储膜13，阻挡膜14和栅电极15。之后，在由隧道绝缘膜12等制成的由此获得的堆叠结构的两侧，在半导体衬底11中形成源区11A和漏区11B。
该半导体衬底11可以由可商业获得的硅衬底制成，且隧道绝缘膜12可以由SiON隧道绝缘膜制成。该硅衬底和SiON隧道绝缘膜的组合能够增强隧道绝缘膜12对于待存储的电荷(电子)的隧道效应。
该电荷存储膜13可以由HfON制成。该阻挡膜14可以由从氧化铝(Al2O3)，氮氧化铝(AlON)，铝酸铪(HfAlO)，铝酸镧(LaAlO)，氮氧硅铪(HfSiON)和二氧化铪(HfO2)构成的组中选出的至少一种制成。栅电极15可以由从以下物质构成的组中选出的至少一种制成：氮化钽(TaN)，氮化铌(NbN)，氮化钛(TIN)，氮化铪(HfN)，氮化锆(ZrN)，氮化硅钽(TaSiN)，硅化钽(TaSiX)，钌(Ru)，钨(W)，硅化钨(WSiX)，碳化钽(TaC)，碳化钛(TiC)，碳化铪(HfC)，碳化锆(ZrC)，碳化钨(WC)，硼化钽(TaBX)，硼化钛(TiBX)，硼化锆(ZrBX)，氧化钌(RuOX)，氧化铼(ReOX)，钌酸锶(SrxRuyOz)和掺杂铌的钛酸锶(SrTi1-XNbXO3)。即，栅电极15可以由具有高导电性和高熔点的材料制成。以这种方式，半导体存储元件10能够被配置为所谓的MONOS型闪存存储器(单元)。
硅衬底11可以被设置为P型硅衬底，且源-漏区11A和11B可以被分别设置为N型区。
在该实施例中，需要HfON电荷存储膜13部分或者全部包括Bevan簇。在这种情况下，由于HfON电荷存储膜13在其中能够具有多个阴离子缺陷位置，因此，HfON电荷存储膜13能够捕获多个电荷。因此，能够增强HfON电荷存储膜13的电荷存储密度，以使得也能够增强图1所示的半导体存储元件10的存储容量。
基础地，Bevan簇结构包括萤石(fluorite)结构和在其阴离子位置的缺陷。
萤石结构定义如下：用于待定位的阴离子的空间坐标中的坐标值(x，y，z)能够分别由等式x＝2l+1，y＝2m+1，和z＝2n+1(l，m，和n：整数)，即，奇数表示。用于待定位的阳离子的空间坐标中的坐标值(x，y，z)能够分别由等式x＝2p，y＝2q，和z＝2r(p，q，和r：整数)，即，偶数表示。此外，对阳离子，对于坐标值(x，y，z)还需要x+y+Z＝4s(s：整数)的关系。换句话说，需要坐标数x，y，z的和被设置为四或者四的倍数。在这里，坐标轴x，y，z之间的相对角分别不总是90度，且沿着坐标轴x，y，z的单位长度并不总是被设置得彼此相等。
从该角度来看，萤石结构具有六面体结构，其具有六个凸出的四边形面，以使得一个阳离子位于具有六个凸出四边形面的六面体结构的中心，且八个阴离子位于具有六个凸出四边形面的六面体结构的顶点。此外，萤石结构具有另一种六面体结构，其具有六个凸出四边形面，以使得八个阴离子位于具有六个凸出四边形面的附加六面体结构的顶点，且没有阳离子位于具有六个凸出四边形面的附加六面体结构的中心。在这种情况下，阳离子位于其中心的具有六个凸出四边形面的前一六面体结构与阳离子不位于其中心的具有六个凸出四边形面的另外六面体结构具有公共的面和四个公共的顶点。换句话说，萤石结构被配置为，使得以棋盘形(checkered)图案排列如下两种多个六面体结构，即，阳离子位于其中心的具有六个凸出四边形面的多个六面体结构和阳离子不位于其中心的具有六个凸出四边形面的多个六面体结构。
Bevan簇的单元结构被配置为使得位于其中心的一个六坐标阳离子(金属元素)由六个七坐标阳离子(金属元素)围绕，且在其对角线上的晶格位置(阴离子位置)处形成两个空位(例如，[111]方向)(参考J.solid State Chemistry 1，536-544(1970)，M.R.Thornber&D.J.M.Bevan)。具体地，Bevan簇结构可以如图2所示。
如图2所示，阴离子位于具有六个凸出四边形面的六面体结构的顶点，且没有阴离子位于由四角形的符号示出的六面体结构的顶点(以下称为V)，且阳离子位于由圆形符号示出的位置(以下称为M)。在图2中，仅示出了一个Bevan簇。然而，在实际的电荷存储膜中，可以包括更多Bevan簇。例如，可以提供多个Bevan簇从而靠近彼此。在这种情况下，所有Bevan簇都可以被设置为彼此相同，但是也能够将一个或多个Bevan簇设置为不同于其它。例如，一个或多个相同或不相同的Bevan簇或者萤石簇可以和Bevan簇相邻，这里萤石簇由Hf7Oi4的通用方程表示，其与Bevan簇几乎相同，但是其中阴离子还位于由符号“V”指定的位置，该符号“V”指定的位置在Bevan簇的情况下是空位位置。
实际上，电荷存储膜可包括Bevan簇和/或萤石簇。在这种情况下，仅位于Bevan簇的中心的六面体的边缘可以仅与相应的Bevan簇中外面六个六面体的边缘共享，且还仅与相邻Bevan簇或者萤石簇中的六个六面体的边缘共享。在这种情况下，所有位于Bevan簇的中心的六面体的十二个边缘和相邻的Bevan簇和/或萤石簇共享。
优选地，HfON电荷存储膜13具有属于斜方六面体(rhombohedral)空间组No.148，-R3(在下文中，“-”是指将被定位于位于符号之后的数字“3”的顶部的符号)或者斜方六面体空间组No.147，-P3(在下文中，“-”是指将被定位于位于符号之后的数字″3″的顶部的符号)的晶体结构。更优选地，该HfON电荷存储膜13具有属于斜方六面体空间组No.148，-R3的晶体结构。在这种情况下，增强了HfON电荷存储膜13的电荷固定功能，且由此，还增强了电荷存储性能以使得能够增强对于HfON电荷存储膜13中存储的电荷的屏蔽效应。从该角度来看，能够增强HfON电荷存储膜13的电荷存储密度。此外，能够增强HfON电荷存储膜13的稳定性，即，半导体存储元件10的稳定性。
即，如果HfON电荷存储膜13属于斜方六面体空间组No.148，-R3和/或斜方六面体空间组No.147，-P3的晶体结构，按层交替地堆叠Bevan簇和萤石Hf7O14簇，以使得HfON电荷存储膜13能够表现出上述功能/效果。如先前描述的，能够配置萤石Hf7O14簇以使得不形成阴离子缺陷，在该文本中该阴离子缺陷由符号“V”指定，以及，尽管萤石Hf7O14簇类似于图2所示的Bevan簇，但是在图2中由四角形的符号指定该阴离子缺陷。该萤石簇不包含阴离子缺陷。相反的，萤石结构可包括阴离子缺陷。也就是说，萤石结构由Bevan簇和/或萤石簇组成。Bevan簇或者萤石簇包括七个阳离子位置和十四个阴离子位置。
注意到，线性地形成-V-M-V-C-V-M-V-C-V-M-V-C-…的链结构，从而在HfON电荷存储膜13仅包括Bevan簇时连接两个阴离子缺陷位置。在这里，符号“C”是指没有阳离子的萤石结构的六面体的中心位置。该链结构仅包括金属元素且不包括阴离子。因此，该链结构的电子传导阻挡变得较低，且HfON电荷存储膜13不能充分地存储电子。在这种情况下，HfON电荷存储膜13不能表现出电荷存储功能。
相反的，当HfON电荷存储膜13包括Bevan簇和萤石Hf7O14簇时，能够形成-V-M-V-C-S-M-S-C-…的链结构，而不是-V-M-V-C-V-M-V-C-V-M-V-C-...的链结构。在这里，符号“S”是指阴离子位置，且-V-M-V-C-S-M-S-C-...链的前四个由Bevan簇构成且后四个由萤石簇构成。在这种情况下，由于在链结构上存在萤石结构的阴离子，因此萤石Hf7O14簇能够用作阻挡层，从而阻挡在Bevan簇的阴离子缺陷处捕获的电子。
因此，增强了Bevan簇的电荷固定功能，且由此能够稳定地实现Bevan簇的电荷存储能力。结果，增强了HfON电荷存储膜13的电荷存储性能，且也增强半导体存储元件10的稳定性。此外，能够增强HfON电荷存储膜13的电荷存储密度。
在HfON电荷存储膜13具有属于斜方六面体空间组No.148，-R3或者斜方六面体空间组No.147，-P3的晶体结构的情况下，HfON电荷存储膜13的成分能够由Hf7O2(4n+3)/nN4(n-1)/n(n：大于或等于二的自然数)表示。典型地，HfON电荷存储膜13能够具有Hf7O11N2(n＝2)或者Hf7O8N4(n＝∞)的成分。
HfON电荷存储膜13的氮含量优选地被设置在0.5到21at.％的范围内，更优选地在5到13at.％的范围内，特别地在9到11at.％的范围内。如果HfON电荷存储膜13具有如上所述的氮含量，该HfON电荷存储膜13能够容易地显示出属于上述空间组的晶体结构。
例如，在HfON电荷存储膜13的氮含量被设置在9到11at.％的范围内的情况下，HfON电荷存储膜13显示出属于斜方六面体空间组No.148，-R3的晶体结构并表现出Hf7O11N2的成分。在这种情况下，Hf7O11N2示出了如先前描述的按层交替堆叠Bevan簇结构和萤石Hf7O14簇结构的结构。
HfON电荷存储膜13的一些部分可以是非晶的。HfON电荷存储膜13的电荷存储性能随着HfON电荷存储膜13中非晶结构的比率增加而降低。然而，由于HfON电荷存储膜13的非晶结构在某种程度上能够表现出小于上述HfON电荷存储膜13结构的电荷存储功能的电荷存储功能，因此该HfON电荷存储膜13在某种程度上能够在HfON电荷存储膜13中的非晶结构比率较大的情况下表现出实际的电荷存储性能。相反的，如果HfON电荷存储膜13不包括Bevan簇或者萤Hf7O14簇，则由于电荷存储性能以数量级降低，因此HfON电荷存储膜13不能表现出实际的电荷存储性能。
如果HfON电荷存储膜13的氮含量变得小于9到11at.％的范围，结果导致HfON电荷存储膜13包括了属于单斜晶空间组No.14，P21/C的HfO2晶体。HfON电荷存储膜13的单斜晶HfO2能够在某种程度上表现出电荷存储功能，但是其小于HfON电荷存储膜13的斜方六面体HfON的电荷存储功能。这样，HfON电荷存储膜13的电荷存储性能随着HfON电荷存储膜13中单斜晶HfO2的比率增加和斜方六面体HfON的比率降低而适度地降低。
如果HfON电荷存储膜13的氮含量被设置为0.5at.％或更大，由于HfON电荷存储膜13在某种程度上具有属于斜方六面体空间组No.148，-R3的晶体结构，因此HfON电荷存储膜13能够充分地表现出实际的电荷存储性能。
此外，如果HfON电荷存储膜13的氮含量变得大于9到11at.％的范围，HfON电荷存储膜13的晶体结构能够保持为属于斜方六面体空间组No.148，-R3或者斜方六面体空间组No.147，-P3，直到21at.％的氮含量，但是Bevan簇的比率增加且萤石Hf7O14簇的比率降低。因此，由于Bevan簇以高的比率彼此相邻，因此链结构-V-M-V-C-V-M-V-C-V-M-V-C-...的数目增加，以使得可能会减小电荷阻挡功能。如果HfON电荷存储膜13的氮含量大于21at.％，则HfON电荷存储膜13仅包括Bevan簇而不包括萤石Hf7O14簇。在这种情况下，链结构-V-M-V-C-V-M-V-C-V-M-V-C-...具有低电子传导，阻挡能量减小，但是阻挡过低以至于不能在HfON电荷存储膜中维持电荷，则会使得可能实际上不能采用HfON电荷存储膜13。
在这种情况下，萤石Hf7O14簇的比率降低到小于HfON电荷存储膜13中的一半。HfON电荷存储膜13的晶体结构是包括萤石Hf7O14簇和Bevan簇的1∶1比率的斜方六面体Hf7O11N2空间组No.148，-R3以及不包括萤石Hf7O14簇而仅包括Bevan簇的斜方六面体Hf7O8N4空间组No.148，-R3的中间结构。在这种情况下，斜方六面体空间组No148，-R3的晶体结构或者斜方六面体空间组No.147，-P3的晶体结构随着氮含量的增加而交替地出现。斜方六面体晶体空间簇No148，-R3和斜方六面体晶体空间簇No.147，-P3的出现比率平均变为2∶1。
也就是说，斜方六面体晶体空间组No.148是在氮的一个成分中HfON的主相，且斜方六面体晶体空间组No.147是在氮的另一成分中HfON的主相。词语“主相”是指考虑到热力学第二定律的、与包含在HfON电荷存储膜13中的内在的晶体结构不同的杂质相的存在，该热力学第二定律说明了由HfON电荷存储膜13中的氮含量的波动所引起的杂质相位的存在。在这里，杂质相属于斜方六面体空间组No.148，-R3或斜方六面体空间组No.147，-P3。即使考虑到杂质相的存在，在由主相和杂质相的混合比加权之后，斜方六面体空间组No.148，-R3的晶体结构和斜方六面体空间组No.147，-P3的晶体结构之间如上所述的平均出现比率平均来说也变为2∶1。
在这种情况下，由于关于斜方六面体空间组No.148，-R3的晶体结构或者关于斜方六面体空间组No.147，-P3的晶体结构交替地出现，因此晶体结构的阴离子缺陷位置变为排列在彼此附近。因此，在阴离子缺陷位置捕获的电荷的屏蔽效应变低，以使得电荷固定功能也变低，且因此，电荷存储性能也变低。
然而，如果HfON电荷存储膜13的氮含量被设置在0.5到21at.％的范围内，由于HfON电荷存储膜13具有属于斜方六面体空间组No.148，-R3和斜方六面体空间组No.147，-P3的晶体结构，因此HfON电荷存储膜13能够表现出相对高的电荷存储密度和电荷存储性能。
如果HfON电荷存储膜13的氮含量大于21at.％，与属于立方体空间组No.206，-Ia3的(在下文中，“-”是指将被定位在位于符号之后的数字“3”的顶部上的符号)C类型稀土氧化物结构相关的Hf2ON2晶体是HfON的主相。在Hf2ON2晶体中，阳离子位于萤石结构的具有六个凸出四边形面的六面体结构的中心，且两个阴离子缺陷位置位于其具有六个凸出四边形面的六面体结构的顶点，以使得其中一个阴离子缺陷位置通过位于其中心的阳离子的d轨道与其他阴离子缺陷位置相互作用。
在HfON电荷存储膜13仅包括Bevan簇的情况中，由于在HfON电荷存储膜13中形成-V-M-V-C-V-M-V-C-V-M-V-C-...的链结构，因此电子传导阻挡的能量在某种程度上变低，这是由于没有由符号“C”指示的阳离子的位置的空间分离。在HfON电荷存储膜13主要地包括Hf2ON2晶体的情况中，由于在HfON电荷存储膜13中形成链结构-V-M-V-C-V-M-V-C-V-M-V-C-...，以使得由于d轨道链，电子传导阻挡能量变得极低。因此，一旦在一个Hf2ON2晶体中的阴离子缺陷位置处捕获电荷，则电荷容易漂移到相邻的Hf2ON2晶体中的阴离子缺陷位置。从该角度来看，HfON电荷存储膜13的电荷存储性能随着Hf2ON2晶体的比率增加而降低。结果，期望的是考虑到HfON电荷存储膜13的实际应用，将HfON电荷存储膜13的氮含量设置在0.5到21at.％的范围内。
在这里，考虑HfON的一般成分式能够由(HfO2)x(Hf3N4)y表示而限定了HfON电荷存储膜13的氮含量。在这种情况下，氮含量能够被限定为4y。由于(HfO2)x(Hf3N4)y是一般成分式，所有原子比的总和能够被设置为“1”。在这种情况下，能够满足x+3y(涉及Hf)+2x(涉及O)+4y(涉及N)＝1的关系。因此，如果如上所述地定义了氮含量，则也能够定义Hf含量和氧含量。
在该实施例的半导体存储元件10中，Hf能够被包含在SiON隧道绝缘膜12中。在这种情况下，由于能够增加SiON隧道绝缘膜12的介电常数，因此能够增强SiON隧道绝缘膜13的绝缘特征，以使得能够增强HfON电荷存储膜13，即，半导体存储元件10的电荷存储性能。通过在形成HfON电荷存储膜13之后在950℃或更高温度的热处理进行的热扩散的方式，Hf能够被包含在SiON隧道绝缘膜12中。
热处理的上限值可以被设置为1100℃，以便总体上不使半导体存储元件10退化。
能够如下地制造该实施例中的半导体存储元件10。首先，以稀释的氢氟酸冲洗(100)面的硅衬底11，从而除去在硅衬底的表面处形成的自然氧化膜。随后，通过热氮化，CVD(化学气相淀积)，热处理或者其结合的方式在硅衬底11上形成SiON隧道绝缘膜12。通过热氮化对SiO2膜进行氮化。通过CVD，氧化SiN膜。
随后，通过溅射或者CVD的方式在SiON隧道绝缘膜12上形成HfON电荷存储膜13。做为选择地，可以通过氮化HfO2膜，氧化HfN膜，氧化和氮化Hf膜或氧氮化Hf膜来形成HfON电荷存储膜13。在这里，可以分别独立地采用HfON电荷存储膜13的形成方法，或者可以彼此结合两个或多个形成方法。
接着，随后在HfON电荷存储膜13上形成阻挡膜14和栅电极15，且通过栅电极15，在由此获得的由SiON隧道绝缘膜12制成的堆叠结构的两侧在硅衬底11的表面层中掺杂杂质，从而形成源区11A和漏区11B。
在用于在该实施例中的半导体存储元件10的写入操作中，将正电压施加于栅电极15。在这种情况下，在硅衬底11的源区11A和漏区11B之间传递的电流中的电荷(电子)经由SiON隧道绝缘膜12并HfON电荷存储膜13中，在HfON电荷存储膜13的阴离子缺陷位置处被捕获，并存储在其中。
在该实施例中的半导体存储元件10的擦除操作中，将正电压施加于源区11A或漏区11B。在该情况中，存储在HfON电荷存储膜13中的电荷(电子)经由SiON隧道绝缘膜12被放电到硅衬底11中。以这种方式，进行擦除操作。
图3是示出了根据修改的实施例的半导体存储元件的结构的横截面视图。类似或相应的部件由相同的参考数字指定。
如图3所示，在该实施例中的半导体存储元件10中，在SiON隧道绝缘膜12和HfON电荷存储膜13之间形成HfXSi1-XON膜(O＜X＜1)16。在HfXSi1-XON膜16中，Hf成分和氮成分从SiON隧道绝缘膜12到HfON电荷存储膜13地增加。
由于HfXSi1-XON膜16具有大的介电常数，因此HfXSi1-XON膜16能够补偿SiON隧道绝缘膜12的隧道隔离功能。此外，由于HfXSi1-XON膜16的Hf含量和氮含量被设置为在SiON隧道绝缘膜12的侧面处较小，因此HfXSi1-XON膜16能够减少低电场电流泄露。
除了另外形成了HfXSi1-XON膜16之外，以和与图1相关的半导体存储元件10同样的方式要求在该实施例中的半导体存储元件10的特性。具体地，例如，需要HfON电荷存储膜13具有Bevan簇。(半导体存储器件的结构)
随后，将描述如上所述的具有半导体存储元件的半导体存储器件。图4是示出了从沿着其沟道长度的方向来看的半导体存储器件20的结构的横截面视图。图5是示出了从沿着其沟道宽度的方向来看的图4中的半导体存储器件20的结构的横截面视图。
如图4和5所示，在该实施例中，半导体存储器件20包括形成在半导体存储元件10的栅电极15上的阻挡金属膜26和形成在阻挡金属膜26上的低电阻金属膜27。低电阻金属膜27用作用于将栅极电压施加到栅电极15的布线层，其由钨(W)制成。有需要时可以省略阻挡金属膜26。
如图5所示，形成多个半导体存储元件10从而通过槽类型的元件分离绝缘膜28在沿着半导体存储器件20的沟道宽度的方向上将该多个半导体存储元件相互电气地隔开。在这里，在没有由元件分离绝缘膜28分离的条件下，均匀地形成形成了布线层的低电阻金属膜27。
能够以和通常的STI(浅槽隔离)结构半导体存储器件同样的方式制造图4和5示出的半导体存储器件20。即，将形成阻挡金属膜26和低电阻金属膜27的步骤，形成用于元件分离绝缘膜28的槽的步骤(蚀刻步骤)和形成元件分隔绝缘膜28从而嵌入槽的步骤简单地添加到形成半导体存储元件10的步骤。在这种情况下，在阻挡金属膜形成步骤和低电阻金属膜形成步骤之间进行槽形成步骤和元件分离绝缘膜形成步骤。
(实例)
首先，以稀释的氢氟酸冲洗(100)面的硅衬底11从而除去在硅衬底的表面处形成的自然氧化膜。随后，在硅衬底上通过热氧化的方式形成SiO2隧道绝缘膜。随后，在SiO2隧道绝缘膜上通过化学溅射的方式形成HfON电荷存储膜。在这里，改变HfON电荷存储膜的成分。在这种情况下，通过溅射等离子体激活在化学溅射期间引入的N2并将其植入SiO2，以使得SiO2隧道绝缘膜被转换为SiON隧道绝缘膜。随后，在HfON电荷存储膜上通过CVD的方式形成Al2O3阻挡膜和高掺杂的多晶Si栅电极。随后，将P(磷)掺杂到硅衬底中从而形成源区和漏区。在这种情况下，可以对于每个或者一些膜进行热处理和/或氧化处理和/或还原处理。
HfON电荷存储膜的厚度通过等效的氧化深度(EOT)设置为2.5nm，1.4nm或者0.7nm。如将在下文中描述的，HfON电荷存储膜的成分被称为氮含量(原子比)。
随后，在一秒的时间内将10V的擦除电压施加于由此获得的半导体存储元件(氮含量＝0.5at.％)，并对于各种时间周期将10V的写入电压施加于半导体存储元件。随后，测量电容随电压的变化，即，半导体存储元件的CV特性。由此获得的结果如图6所示。如图6所示，结果是半导体存储元件能够表现出令人满意的CV特性，而与将施加于栅电极的电压的幅度无关。
图7是示出了在半导体元件中写入时间周期的平带电压的改变的曲线图。从图7明显地看出，随着氮含量增加，平带电压单调地减小。
图8是示出了在半导体元件中写入时间周期的电荷存储密度的曲线图。从图8明显地看出，当氮含量从0.5到9at.％时写入时间周期的电荷存储密度单调地增加，且当氮含量从9到25at.％时单调地降低。此外，电荷存储密度在5到13at.％的氮含量范围内，特别地在9at.％变大。
图9涉及具有各种氮含量的半导体存储元件的HfON电荷存储膜的X射线衍射图形。图10涉及属于单斜晶空间组No.14，P21/C的HfO2晶体，属于斜方六面体空间组No.148，-R3的Hf7O11N2晶体和Hf7O8N4晶体，以及属于立方体空间组No.206，-Ia3的Hf2ON2晶体的X射线衍射图形。
在图9中，“Au”是指在测量时在半导体存储元件周围存在的Au元素，且“111”等是指Au元素的相应的(111)衍射峰等。另一方面，“pc”是指由伪立方体指引(index)的斜方六面体晶体的衍射峰。即，由于除了来源于其超晶格的一些微小尖峰之外，斜方六面体晶体的X射线衍射符合立方晶体的X射线衍射，在图9中，为简单起见，通过伪立方体的指引，用立方晶体代替斜方六面体晶体。
如图9和10所示，当HfON电荷存储膜的氮含量被设置为小于5at.％的1.9at.％时，虽然HfON电荷存储膜包括1at.％或者更少的斜方六面体晶体，但HfON电荷存储膜几乎由单斜晶构成。当HfON电荷存储膜的氮含量大于5at.％时，斜方六面体晶体的比率增加。注意由于单斜晶的结晶度由于复合结构而较低，由此使得单斜晶的衍射峰的强度较小，因此，即使包括斜方六面体晶体(伪立方晶体)的小的比率，也可以看出斜方六面体晶体的含量比率大。
随后，如图9和10所示，当HfON电荷存储膜的氮含量被设置为9.3at.％时，结果是HfON电荷存储膜几乎由属于斜方六面体空间组No.148，-R3的Hf7O11N2晶体构成。在这种情况下，认为HfON电荷存储膜被配置为包括Bevan簇和萤石Hf7O14簇而没有在1∶1的比率按层堆叠的缺陷。因此，没有缺陷的萤石Hf7O14簇阻挡了Bevan簇的阴离子缺陷位置，以使得能够在阴离子缺陷位置有效地捕获电荷，且由此，能够增强HfON电荷存储膜的电荷存储性能。
当HfON电荷存储膜的氮含量被设置为大于9at.％的13.3at.％时，HfON电荷存储膜的晶体结构由属于斜方六面体空间组No148，-R3的Hf7O11N2晶体和Hf7O8N4晶体的混合物组成，其来源于Bevan簇对萤石Hf7O14簇的比率随着氮含量增加而增加。在这种情况下，随着氮含量的离散的改变，交替地并离散地出现属于斜方六面体空间组No.148，-R3的晶体结构和属于斜方六面体空间组No.147，-P3的晶体结构。在氮含量不离散地改变的情况下，认为HfON电荷存储膜由属于斜方六面体空间组No.148，-R3的晶体结构和属于斜方六面体空间组No.147，-P3的晶体结构的混合物构成。
因此，当HfON电荷存储膜的氮含量从9at.％增加到13.3at.％时，属于斜方六面体空间组No.148，-R3的具有阴离子缺陷位置的Bevan簇的比率增加且萤石Hf7O14簇的比率降低。结果，由于Bevan簇中的阴离子缺陷位置位于彼此附近，因此对于在Bevan簇中在阴离子缺陷位置处捕获的电荷(电子)的电子传导阻挡减少，以使得电荷存储性能降低。
因此，在具有HfON电荷存储膜的半导体存储元件中，只有当HfON电荷存储膜的氮含量被设置在5到13at.％的范围内以使得HfON电荷存储膜能够包括属于斜方六面体空间组No.148，-R3的Hf7O11N2晶体和Hf7O8N4晶体的混合物时，具有HfON电荷存储膜的半导体存储元件能够表现出大的电荷存储密度，且由此，能够增强半导体存储元件的存储容量。Hf7O11N2晶体和Hf7O8N4晶体能够被典型地表示为如先前描述的属于斜方六面体空间组No.148，-R3或者斜方六面体空间组No.147，-P3的Hf7O2(4n+3)/nN4(n-1)/n(n：大于或等于二的自然数)晶体。只有当HfON电荷存储膜的氮含量被设置在9到11at.％的范围内以使得HfON电荷存储膜能够包括属于斜方六面体空间组No.148，-R3的Hf7O11N2晶体时，具有HfON电荷存储膜的半导体存储元件能够表现出更大的电荷存储密度，且由此，能够大大增强半导体存储元件的存储容量。
尽管参考上述实例详细描述了本发明，本发明不限于上述公开且可以在不脱离本发明的范围的情况下做出各种变化和修改。
在实施例中，采用硅衬底和SiON隧道绝缘膜的组合，但可以采用其他组合。由于SiON隧道绝缘膜能够用作HfON电荷存储膜的下层，因此能够不经过热处理而通过溅射等方式形成HfON电荷存储膜。

Claims (12)

1.一种半导体存储元件，包括：
在半导体衬底上形成的隧道绝缘膜；
在所述隧道绝缘膜上形成的具有Bevan簇的HfON电荷存储膜，Bevan簇结构包括萤石结构和在其阴离子位置的缺陷；
在所述HfON电荷存储膜上形成的阻挡膜；和
在所述阻挡膜上形成的栅电极。
2.根据权利要求1所述的半导体存储元件，
其中，所述HfON电荷存储膜包括属于斜方六面体空间组No.148，-R3和斜方六面体空间组No.147，-P3中的至少其中一个的晶体。
3.根据权利要求1所述的半导体存储元件，
其中，所述HfON电荷存储膜包括线性地形成从而连接所述Bevan簇中的两个阴离子缺陷位置的链结构-V-M-V-C-V-M-V-C-V-M-V-C-...，其中，符号“V”表示无阴离子位置且符号“M”表示阳离子位置，且符号“C”表示没有阳离子的中心位置。
4.根据权利要求2所述的半导体存储元件，
其中，所述HfON电荷存储膜包括萤石Hf7O14簇，从而被配置为使得所述Bevan簇和所述萤石Hf7O14簇按层交替地堆叠。
5.根据权利要求4所述的半导体存储元件，
其中，所述HfON电荷存储膜包括线性地形成从而连接所述Bevan簇中的两个阴离子缺陷位置的链结构-V-M-V-C-S-M-S-C-...，其中符号“V”表示无阴离子位置且符号“M”表示阳离子位置，且符号“C”表示没有阳离子的中心位置，且符号“S”表示阴离子位置。
6.根据权利要求1所述的半导体存储元件，
其中，所述HfON电荷存储膜的氮含量被设置在0.5到21at.％的范围内。
7.根据权利要求6所述的半导体存储元件，
其中，所述HfON电荷存储膜的所述氮含量被设置在5到13at.％的范围内。
8.根据权利要求7所述的半导体存储元件，
其中，所述HfON电荷存储膜的所述氮含量被设置在9到11at.％的范围内。
9.根据权利要求1所述的半导体存储元件，
其中，所述半导体衬底是硅衬底且所述隧道绝缘膜是SiON隧道绝缘膜。
10.根据权利要求9所述的半导体存储元件，
进一步包括HfxSi1-XON膜，其中0＜X＜l，其形成在所述SiON隧道绝缘膜和所述HfON电荷存储膜之间，以使得所述HfxSi1-XON膜的Hf成分和氮成分从所述SiON隧道绝缘膜到所述HfON电荷存储膜地增加。
11.根据权利要求9所述的半导体存储元件，
其中，所述SiON隧道绝缘膜包括Hf元素。
12.根据权利要求9所述的半导体存储元件，
其中，通过在950℃或更高处加热所述HfON电荷存储膜，通过热扩散将所述Hf元素包含在所述SiON隧道绝缘膜中。
CN2009100078791A 2008-02-21 2009-02-20 半导体存储元件 Expired - Fee Related CN101515599B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-039952 2008-02-21
JP2008039952 2008-02-21
JP2008039952A JP5208538B2 (ja) 2008-02-21 2008-02-21 半導体記憶素子

Publications (2)

Publication Number Publication Date
CN101515599A CN101515599A (zh) 2009-08-26
CN101515599B true CN101515599B (zh) 2011-11-16

Family

ID=40997454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100078791A Expired - Fee Related CN101515599B (zh) 2008-02-21 2009-02-20 半导体存储元件

Country Status (4)

Country Link
US (1) US7943981B2 (zh)
JP (1) JP5208538B2 (zh)
KR (1) KR101089919B1 (zh)
CN (1) CN101515599B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5468227B2 (ja) * 2008-09-30 2014-04-09 株式会社東芝 半導体記憶素子、半導体記憶素子の製造方法
JP5531259B2 (ja) 2009-03-19 2014-06-25 株式会社東芝 半導体装置及びその製造方法
KR101110594B1 (ko) * 2010-02-09 2012-02-15 한국세라믹기술원 메모리 소자의 적층막 및 이의 제조방법
JP5025754B2 (ja) 2010-03-31 2012-09-12 株式会社東芝 半導体記憶素子、及び半導体記憶装置
CN103151459B (zh) * 2013-03-28 2015-02-18 天津理工大学 一种基于氮氧化铪低功耗阻变存储器及其制备方法
US20150255482A1 (en) * 2014-03-06 2015-09-10 Kabushiki Kaisha Toshiba Semiconductor storage device and manufacturing method thereof
JP2021150523A (ja) 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507062A (zh) * 2002-12-09 2004-06-23 旺宏电子股份有限公司 具有高介电常数穿隧介电层只读存储器的结构与制造方法
CN1697181A (zh) * 2004-05-14 2005-11-16 国际商业机器公司 互补金属－氧化物－半导体结构及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3987418B2 (ja) * 2002-11-15 2007-10-10 株式会社東芝 半導体記憶装置
EP1487013A3 (en) 2003-06-10 2006-07-19 Samsung Electronics Co., Ltd. SONOS memory device and method of manufacturing the same
KR100594266B1 (ko) 2004-03-17 2006-06-30 삼성전자주식회사 소노스 타입 메모리 소자
KR100597642B1 (ko) * 2004-07-30 2006-07-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US20060043462A1 (en) * 2004-08-27 2006-03-02 Micron Technology, Inc. Stepped gate configuration for non-volatile memory
JP4965878B2 (ja) * 2006-03-24 2012-07-04 株式会社東芝 不揮発性半導体メモリ装置
JP4982098B2 (ja) * 2006-03-30 2012-07-25 株式会社東芝 電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法
JP4314259B2 (ja) * 2006-09-29 2009-08-12 株式会社東芝 不揮発性半導体メモリ
JP4358252B2 (ja) * 2007-03-27 2009-11-04 株式会社東芝 不揮発性半導体メモリのメモリセル
JP4374037B2 (ja) * 2007-03-28 2009-12-02 株式会社東芝 不揮発性半導体メモリ及びその製造方法
JP4372174B2 (ja) * 2007-03-28 2009-11-25 株式会社東芝 不揮発性半導体メモリ及びその製造方法
JP4594973B2 (ja) * 2007-09-26 2010-12-08 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507062A (zh) * 2002-12-09 2004-06-23 旺宏电子股份有限公司 具有高介电常数穿隧介电层只读存储器的结构与制造方法
CN1697181A (zh) * 2004-05-14 2005-11-16 国际商业机器公司 互补金属－氧化物－半导体结构及其制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2004-165553A 2004.06.10
JP特开2007-273548A 2007.10.18

Also Published As

Publication number Publication date
CN101515599A (zh) 2009-08-26
KR20090091073A (ko) 2009-08-26
US7943981B2 (en) 2011-05-17
US20090212346A1 (en) 2009-08-27
JP5208538B2 (ja) 2013-06-12
JP2009200226A (ja) 2009-09-03
KR101089919B1 (ko) 2011-12-05

Similar Documents

Publication Publication Date Title
US7550801B2 (en) Nonvolatile semiconductor memory device
CN101515599B (zh) 半导体存储元件
US8093126B2 (en) Nonvolatile semiconductor memory device, semiconductor device and manufacturing method of nonvolatile semiconductor memory device
US7391075B2 (en) Non-volatile semiconductor memory device with alternative metal gate material
CN103700661B (zh) 非易失性半导体存储器件
CN100468736C (zh) 包括双栅极堆叠结构的集成电路器件及其形成方法
CN101399290B (zh) 非易失性半导体存储器器件
US20130221425A1 (en) Nonvolatile memory device and method for fabricating the same
CN101546783B (zh) 半导体器件以及用于制造半导体器件的方法
US7902588B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
JP2008244163A (ja) 不揮発性半導体メモリのメモリセル
US20080169501A1 (en) Flash memory device with hybrid structure charge trap layer and method of manufacturing same
JP4965878B2 (ja) 不揮発性半導体メモリ装置
KR20090055202A (ko) 플래시 메모리 소자 및 이를 포함하는 카드 및 시스템
CN101378083B (zh) 非易失性半导体存储器件
US8969188B2 (en) Methods of fabricating semiconductor devices
JP5361294B2 (ja) 不揮発性半導体記憶装置
US11824118B2 (en) Electronic device and method of manufacturing the same
KR101060617B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US20240081080A1 (en) Ferroelectric semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111116

Termination date: 20140220