KR101110594B1 - 메모리 소자의 적층막 및 이의 제조방법 - Google Patents

메모리 소자의 적층막 및 이의 제조방법 Download PDF

Info

Publication number
KR101110594B1
KR101110594B1 KR1020100011916A KR20100011916A KR101110594B1 KR 101110594 B1 KR101110594 B1 KR 101110594B1 KR 1020100011916 A KR1020100011916 A KR 1020100011916A KR 20100011916 A KR20100011916 A KR 20100011916A KR 101110594 B1 KR101110594 B1 KR 101110594B1
Authority
KR
South Korea
Prior art keywords
ion
film
memory device
thin film
ionic compound
Prior art date
Application number
KR1020100011916A
Other languages
English (en)
Other versions
KR20110092475A (ko
Inventor
허승헌
현상일
Original Assignee
한국세라믹기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국세라믹기술원 filed Critical 한국세라믹기술원
Priority to KR1020100011916A priority Critical patent/KR101110594B1/ko
Publication of KR20110092475A publication Critical patent/KR20110092475A/ko
Application granted granted Critical
Publication of KR101110594B1 publication Critical patent/KR101110594B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234Gate electrodes for transistors with charge trapping gate insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 메모리 소자의 적층막 및 그 제조방법에 관한 것이다.
본 발명은 메모리 소자에 구비되며, 절연막 사이에 전하저장막이 형성된 적층막으로서, 상기 전하저장막은 양이온과 음이온의 결합에 의하여 이온결합을 형성하는 이온화합물로 이루어진 이온결합성 박막이고, 상기 이온결합성 박막에는 칼라센터(Color Center)가 형성된 것을 특징으로 하는 메모리 소자의 적층막과, (a) 터널링 절연막을 형성시키는 단계; (b) 상기 터널링 절연막 위에 이온화합물을 증착시켜 이온결합성 박막을 형성시키는 단계; (c) 상기 이온결합성 박막에 칼라센터(Color Center)를 형성시키는 단계; 및 (d) 상기 이온결합성 박막 위에 전극 절연막을 형성시키는 단계; 를 포함하는 메모리 소자의 적층막 제조방법을 함께 제공한다.

Description

메모리 소자의 적층막 및 이의 제조방법{Stacked Film For Memory Device and & Menufacturing Method Therof}
본 발명은 반도체 메모리 디바이스에 쓰이는 비 휘발성 메모리 디바이스에 관한 내용이다. 기존의 메모리 디바이스가 절연막으로 둘러싸인 금속 또는 반도체 막에 전하를 저장 또는 방출시켜 메모리 소자로 이용하는 것인 반면 본 발명에서는 이온화합물들을 메모리 소재로 이용하였다. 이들 이온화합물(또는 염류)들은 반도체 소자의 수명단축과 직접적인 연관이 있어서 그동안 반도체 산업에서는 사용이 금기시되어 왔다. 그러나 반도체 기술의 비약적인 발전을 위해서는 다양한 기술 및 재료 개발이 필요해졌다. 본 발명에서는 이온결합성 물질에서 음이온을 제거시키면 다양한 결함이 생기는 점을 적극 이용하였다. 전자들은 이런 결함 위치에 안정적으로 트랩 될 수 있으며 저전압으로 전하를 저장하거나 방출하는 것이 가능하다. 또한 큰 밴드갭 내에 여러 에너지 준위를 가지는 결함들을 생성시킨 후 여러 전자를 단계적으로 주입 및 단계적인 방출도 가능하였다. 이는 하나의 재료에 다중 비트를 저장할 수 있음을 뜻한다.
메모리 디바이스의 용량은 반도체 트랜지스터 선폭과 직접적인 관계가 있다. 리소그라피 로드맵상 2012년 트랜지스터 선폭이 물리적, 이론적 한계에 도달하기까지 무어의 법칙 또는 황의 법칙대로 계속 줄어들 것으로 예상하고 있다. 그렇지만 문제는 관련 전자재료들의 개발이 뒤따르지 못하는데에 있다. 예를 들어, 절연막이 얇아짐에 따른 누설 전류는 트랜지스터 및 메모리 디바이스 제작에 심각한 문제를 일으킨다. 따라서 차세대 트랜지스터 및 메모리 제조 공정에서는 다양한 기술과 재료 개발이 필수적으로 요구되고 있다.
차세대 메모리 디바이스에는 비휘발성 메모리로써 ReRAM(Resistive RAM), FeRAM(Ferroelectric RAM), MRAM(Magnetoresistive RAM), PRAM(Phase change RAM), PoRAM(Polymer RAM), SET-RAM(Single electron transistor RAM) 등이 있다. 플래쉬 메모리는 EPROM/EEPROM, ROM, DRAM의 장점을 모두 갖춘 메모리 디바이스로써 반도체 기업의 차세대 성장 동력원이다. 삼성전자의 경우는 이미 차세대 플래쉬 메모리로써 40nm 이하 메모리 미세공정기술을 실현할 수 있는 소노스(SONOS)와 타노스(TANOS)를 이미 개발하였다.
NFGM(나노부유게이트 메모리)도 또한 차세대 플래쉬 메모리 기술로 세계적으로 활발히 연구가 진행되고 있다. 그러나 40nm 급 이하에서 작동하는 고밀도 메모리 디바이스에는 막대한 용량의 전기가 소모되어 효과적으로 저전압으로 구동이 가능한 메모리 디바이스의 설계와 새로운 전하저장 재료들의 개발이 요구되고 있다.
본 발명은 전하의 저장과 방출이 가능한 새로운 재료를 반도체 산업에 제공함으로써 반도체 산업의 발전과 무어의 법칙 또는 황의 법칙을 계속 이어나가고자 한 것이다. 이를 위하여 그동안 반도체 산업에서 사용이 금지시 되던 이온화합물(또는 염류)을 새로운 메모리 소자 재료로 이용하고자 하였다. 구체적으로 살펴보면 이온화합물에서 음이온이 제거된 결함에서 전자의 주입 및 방출이 가능하고, 여러 에너지 준위를 가지는 결함들을 하나의 밴드 내에서 실현시켜 다중 비트 메모리 디바이스를 제공함에 그 목적이 있다.
삭제
본 발명은 메모리 소자에 구비되며, 절연막 사이에 전하저장막이 형성된 적층막으로서, 상기 전하저장막은 양이온과 음이온의 결합에 의하여 이온결합을 형성하는 이온화합물로 이루어진 이온결합성 박막이고, 상기 이온결합성 박막에는 칼라센터(Color Center)가 형성된 것을 특징으로 하는 메모리 소자의 적층막을 제공한다.
이 때, 상기 이온화합물을 구성하는 양이온과 음이온의 전기음성도 차이가 1.5 이상인 것으로 한정할 수 있으며, 2개 이상의 원자가 1개 이상의 이온결합을 하여 구성된 것으로 한정할 수도 있다.
또한, 본 발명은 (a) 기판 위에 터널링 절연막을 형성시키는 단계; (b) 상기 터널링 절연막 위에 이온화합물을 증착시켜 이온결합성 박막을 형성시키는 단계; (c) 상기 이온결합성 박막에 칼라센터(Color Center)를 형성시키는 단계; 및 (d) 상기 이온결합성 박막 위에 전극 절연막을 형성시키는 단계; 를 포함하는 메모리 소자의 적층막 제조방법을 제공한다.
이 때, 상기 (b)단계는 이온화합물의 나노입자를 증착시켜 이온결합성 박막을 형성시키는 단계로 한정할 수 있고, 이는 이온화합물 타겟에 대한 아르곤 이온 스퍼터링을 통해 이온결합성 박막을 형성시키는 단계로 재한정할 수 있다. 상기 (c)단계는 상기 이온결합성 박막에 전자, 포톤, 방사광, 열, 이온, 물리적 충격 중 어느 하나의 외부 에너지를 가하여 칼라센터를 형성시키는 단계로 한정할 수 있다.
또한, 본 발명은 (a) 기판 위에 터널링 절연막을 형성시키는 단계; (b') 상기 터널링 절연막 위에 이온화합물 클러스터를 증착시켜 이온결합성 박막을 형성시키는 단계; 및 (d) 상기 이온결합성 박막 위에 전극 절연막을 형성시키는 단계; 를 포함하는 메모리 소자의 적층막 제조방법을 함께 제공한다.
이 때, 상기 (b')단계는 이온화합물 고체를 기화시킨 후 특정 성분의 클러스터만을 질량 기준으로 선별하여 상기 터널링 절연막 위에 증착시키는 단계로 한정할 수 있다. 이온화합물 고체를 기화시키는 방법으로는 레이저 증발법(Laser Ablation)이나 FAB(Fast-Atom-Bombardment)법을 적용할 수 있다.
본 발명은 기존에 이용할 수 없었으며, 차세대 메모리 소자로 활용될 수 있는 새로운 반도체 재료를 제공한다. 본 발명이 제공하는 메모리 소자의 적층막 및 이의 제조방법은 20~40nm 이하의 게이트 선폭에도 다양하게 대처해나갈 수 있어서 반도체 산업의 발전이 무어의 법칙 또는 황의 법칙에 따라 발전하는데 큰 힘이 될 것으로 보인다.
[도 1]은 일반적인 플래쉬 메모리 소자의 개념도이다.
[도 2]는 큰 밴드 갭 (band gap)을 가지는 이온화합물에 생기는 칼라센터(또는 F-Center) 결함의 에너지 준위, 그 결함에 트랩 된 전자에 대한 모식도 및 다중 F-center 에너지 준위와 트랩 된 다중 전자들의 개념도를 도시한 것이다.
[도 3]은 KI 양이온 클러스터들에 대한 질량분석을 한 스펙트럼, 그들의 상대적인 양을 같은 종류별로 히스토그램화 시킨 그림 및 대표적인 클러스터들의 기하학적인 구조를 도시한 것이다.
[도 4]는 KI 음이온 클러스터들을 기상으로 탈리시킨 후 음이온에 대한 클러스터들을 질량 분석한 결과를 도시한 것이다.
[도 5]는 NaI와 KI 합금 클러스터들을 기상으로 탈리시킨 후 양이온에 대한 클러스터들을 질량 분석한 결과를 도시한 것이다.
[도 6]은 AuI 양이온에 대한 클러스터들을 질량 분석한 결과를 도시한 것이다.
Ⅰ. 이온화합물 메모리 소자
본 발명은 메모리 소자에 구비되며, 절연막 사이에 전하저장막이 형성된 적층막으로서, 상기 전하저장막은 양이온과 음이온의 결합에 의하여 이온결합을 형성하는 이온화합물로 이루어진 이온결합성 박막이고, 상기 이온결합성 박막에는 칼라센터(Color Center)가 형성된 것을 특징으로 하는 메모리 소자의 적층막을 제공한다.
메모리 소자에 이용되는 핵심 재료는 크게 2가지가 있다. 그 첫 번째는 얇으면서도 누설전류를 막을 수 있는 절연막이고, 두 번째는 절연막 사이에 있는 전하 저장막이다. 종래에는 금속, 반도체, 폴리크리스탈린 실리콘, 나노입자, 질화막 등이 전하저장막으로 이용되었다([도 1] 참조).
본 발명은 새로운 원리와 형태의 전하저장막을 구비한 메모리 소자를 제공하기 위한 것으로서, 양이온과 음이온의 결합에 의하여 이온결합을 형성하는 이온화합물을 전하저장막의 새로운 재료로 이용한 것이다. 이온화합물들은 그동안 반도체에서 사용이 금지되어 왔는데, 그 이유는 이온들이 반도체 소자 내부로 침투하여 소자의 수명 단축과 불량을 야기했기 때문이다. 따라서 현재 반도체 산업의 모든 공정에서는 이들의 유입을 철저히 막고 있다. 이러한 염류는 대표적으로 NaCl(소금)이 있다.
그러나 본 발명은 이온화합물을 반도체 메모리 소자의 핵심을 이루는 전하저장막의 신소재로 적용한 것이다.
이온화합물은 양이온 금속과 음이온 비금속의 강한 전기적 상호작용에 의하여 강한 이온결합을 형성한다. 이온결합은 일반적으로 금속결합, 공유결합, 배위결합과 구분되는 매우 중요한 결합중의 하나이다. 그러나 모든 결합들은 100% 이온성, 공유성, 금속성, 배위성을 띄며 존재하지 않는다. 따라서 이온결합도 양이온과 음이온의 전기음성도가 차이가 2 이상이면 확실한 이온결합이라 정의하고, 전기음성도 차이가 1.5보다 작으면 공유결합성이 강하다고 정의하고 있다. 전기음성도가 1.5~2인 경우에는 물질마다 차이가 있으므로 상황에 따라 공유결합성 또는 이온결합성이라 말할 수 있다(일반화학 3판, 대한화학회편찬회 역, 탐구당, 1999, P. 347). 이온화합물들은 주기율표의 1족, 2족 양이온 금속과 16족, 17족 음이온 비금속이 만나서 이루어지는 경우가 많지만 d-전이금속, 란탄족, 산화물, 황화물, 탄화물, 인화물 등도 많이 존재한다. 대표적으로, MXn=1-6(M=Li, Na, K, Rb, Cs, Ag, Au, Ce, W, Mo, Ru, Fe, V, Cr, Mn, Co, Ni, Cu, Ti,....X=H, F, Cl, Br, I), 대표적인 산화물류인 MgO, CaO, SrO, BaO 등, 대표적인 황화물류인 MgS, CaS, SrS, BaS, 페라이트류 등 및 이들의 합금들을 포함한 다양한 이온화합물이 존재한다.
한편, 본 발명에서는 위의 예들 외에 부분적으로 이온결합을 갖는 신소재 물질들도 전하저장막의 소재로 적용한다. 예를 들면, Au 나노입자에 Cl를 화합 결합시키면 (Au)nIm 재료가 생긴다. 이런 나노입자는 Au 사이에서는 금속결합을 갖지만 Au-I 사이에서는 이온결합을 형성한다. 이런 원리에 의하면 금속, 산화물, 황화물, 탄화물, 인화물 등이 금속 결합과 다른 화합결합을 갖더라도 부분적으로 도핑 혹은 강제적인 화학반응을 통하여 부분적인 이온결합을 형성시킬 수 있다. 본 발명에서는 양이온과 음이온 간의 정기 음성도차가 1.5이상인 이온화합물들을 필두로 하여 부분적으로 이온결합이 존재하는 화합물들까지 이온결합의 범주로 포함시킨다. 즉, 상기 이온화합물은 2개 이상의 원자가 1개 이상의 이온결합을 하여 구성된 것을 포괄하는 개념이며, 결국 본 발명에서는 금속결합-이온결합, 공유결합-이온결합, 배위결합-이온결합을 갖는 재료를 모두 전하저장막의 소재로 적용하는 것이다.
완벽한 이온결정들은 [도 2]에 도시된 바와 같이 8~10eV의 밴드갭을 가지며 가시광에 대하여 투명하며 강력한 절연체이다. 그러나 이러한 이온결정에 전자(electron), 포톤(photon), 방사광(x-ray), 열, 물리적 충격 등의 에너지를 가하면 음이온이 빠져나가면서 결함이 생긴다(물론 자연적인 결함은 모든 물질에서 존재한다). 이를 칼라센터(color center) 또는 F-center 결함이라 부른다. F-center는 [도 2]의 (a)에 보이는 것처럼 절연체 밴드갭 내에 생기며 보통 가시광이 흡수할 수 있는 에너지 영역에 위치한다. 이런 현상은 19세기 말에 발견이 되었고 1950년대 전후로 기본적인 연구들이 거의 모두 이루어졌다. 대표적으로 LiCl, NaCl, KCl, RbCl, CsCl 결정에 x-ray를 조사하면 2~3eV 내에서 F-center가 생기며 가시광 영역 빛을 흡수할 수 있어서 투명한 결정들이 색깔을 띠게 된다. 따라서 칼라센터라 부르기도 하는 것이다. 또한 [도 2]의 (b)에 도시된 것처럼 하나의 이온결정에서 다양한 에너지 준위의 칼라센터가 생길 수 있으며, 다성분들로 이루어진 이온결정들에서는 더욱더 다양한 에너지 밴드를 가지는 칼라센터들이 생길 수 있다. 이런 칼라센터들에는 전자가 포집될 수 있다는 것이 보고된 적은 있지만, 결함에 전자를 주입시키고 방출시키는 연구는 진행된 바 없다. 구체적으로 절연막 사이에 이온화합물을 박막형태로 증착시켜 결함을 생성시키고 전자를 주입하고 방출시키는 연구는 수행된 적이 없다. 이하에서는 절연막 사이에 이온결합성 박막이 형성되고, 상기 이온결합성 박막에 칼라센터가 형성되어, 상기 칼라센터에서 전자가 주입, 방출되는 이온화합물 메모리 소자를 구현할 수 있는 적층막의 제조방법을 설명하기로 한다.
Ⅱ. 메모리 소자의 적층막 제조방법
1. 이온결합성 박막에 대한 후처리 공정으로 결함을 유도하는 방법.
본 발명은 (a) 기판 위에 터널링 절연막을 형성시키는 단계; (b) 상기 터널링 절연막 위에 이온화합물을 증착시켜 이온결합성 박막을 형성시키는 단계; (c) 상기 이온결합성 박막에 칼라센터(Color Center)를 형성시키는 단계; 및 (d) 상기 이온결합성 박막 위에 전극 절연막을 형성시키는 단계; 를 포함하는 메모리 소자의 적층막 제조방법을 제공한다.
상기 (b)단계에서는 이온화합물의 나노입자를 증착시켜 이온결합성 박막을 형성시킬 수 있으며, 구체적으로는 이온화합물 타겟에 대한 아르곤 이온 스퍼터링을 통해 이온결합성 박막을 형성시킬 수 있다. 상기 (c)단계에서는 상기 이온결합성 박막에 전자, 포톤, 방사광, 열, 이온, 물리적 충격 중 어느 하나의 외부 에너지를 가하여 칼라센터를 형성시킬 수 있다.
이러한 방법을 적용한 구체적인 예를 살펴보면, 다음과 같다.
(1) 기판 위에 형성된 터널링 절연막 위에서 KI 타겟에 대해 아르곤 이온을 3분간 스퍼터링하여 KI 나노 그레뉼라 박막(Nano granular thin film)을 만든 후 300eV의 전자빔을 가지고 30분간 어닐링(F-center 생성과정) 하였다. 그 위에 전극 절연막을 입힌 후 전자를 주입한 결과 4.5V근방에서 전자의 주입과 방출이 일어났다. 절연막 제어를 잘한다면 더 낮은 전압에서 작동이 될 것으로 기대한다.
(2) 기판 위에 형성된 터널링 절연막 위에서 MgO 타겟에 대해 아르곤 이온을 3분간 스퍼터링하여 MgO 나노 그레뉼라 박막(Nano granular thin film)을 만든 후 300eV의 전자빔을 가지고 30분간 어닐링(F-center 생성과정) 하였다. 그 위에 전극 절연막을 입힌 후 전자를 주입한 결과 5.3 V근방에서 전자의 주입과 방출이 일어났다.
2. 클러스터 증착과 함께 결함을 형성시키는 방법
본 발명은 (a) 기판 위에 터널링 절연막을 형성시키는 단계; (b') 상기 터널링 절연막 위에 이온화합물 클러스터를 증착시켜 이온결합성 박막을 형성시키는 단계; 및 (d) 상기 이온결합성 박막 위에 전극 절연막을 형성시키는 단계; 를 포함하는 메모리 소자의 적층막 제조방법을 제공한다.
상기 (b')단계는 이온화합물 고체를 기화시킨 후 특정 성분의 클러스터만을 질량 기준으로 선별하여 상기 터널링 절연막 위에 증착시키는 과정으로 수행할 수 있다. 이온화합물 고체를 기화시키는 방법으로는 레이저 증발법(Laser Ablation)이나 FAB(Fast-Atom-Bombardment)법을 적용할 수 있다.
이온화합물 클러스터를 증착시킨 이온결합성 박막에는 칼라센터 이외에도 전자들이 결합될 수 있는 다양한 싸이트가 존재한다. 이에 대한 구체적인 예는 [도 3]을 통해 파악해 볼 수 있다. [도 3]의 (a)는 KI 고체를 레이저 증발법(laser ablation)으로 기화시킨 후 기상클러스터를 만들어 양이온 클러스터들에 대한 질량분석을 한 스펙트럼이고, [도 3]의 (b)는 클러스터들의 양(강도)을 종류별로 히스토그램화 시킨 그림이고, [도 3]의 (c)는 대표적인 클러스터들의 결정구조를 도시한 것이다. 상기 레이저 증발법에서는 Nd3 +:YAG 레이저의 532nm 파장을 이용하였고, 펄스는 10Hz, 펄스당 에너지는 15 mJ이었다. 레이저 소스에서 생성된 KI 플라즈마는 5기압의 캐리어 가스에 의하여 진공중으로 팽창이 되고 이때 다양한 음이온, 양이온, 중성의 클러스터들이 생긴다. [도 3]은 그 중 양이온 KI 클러스터 또는 나노입자를 질량 분석한 결과이다. 질량분석 스펙트럼의 X축은 분자량(amu), Y축은 클러스터의 양이다. [도 3] (a)의 질량분석 스펙트럼에서는 K와 I로 이루어진 다양한 클러스터 및 나노입자들이 기상에서 만들어진다는 것을 알 수 있다. 이들 대부분이 Kn(KI)m 형태로써 일반적으로는 벌크에서는 볼 수 없었던 새로운 화합물들(신소재) 이지만 클러스터 빔에서는 손쉽게 만들 수 있었다. 즉 벌크는 양이온과 음이온의 전하가 균등한 (KI)n=8 상태로 존재하나 클러스터들에서는 오히려 양이온이 많은 Kn(KI)m 상태로 존재함을 알 수 있다. 물론 (KI)m 형태의 클러스터들도 Oven beam 방법에서 만들 수 있으며 그 외 다양한 종류의 클러스터들도 만들 수 있다. 클러스터 및 나노입자에서는 벌크의 F-center 이론을 클러스터에 그대로 적용할 수가 없다. 즉 클러스터에서는 F-center들을 포함하여 전자들이 트랩될 수 있는 많은 싸이트가 존재한다.
K1(KI)13인 경우 음이온이 하나 모자란 상태이다. 따라서 음이온 대신 전자(e-) 1개가 쉽게 포집될 수 있다. 모든 결합은 K-I의 이온결합으로 구성되어 있다. K2(KI)12인 경우는 음이온이 두 개 모자란 상태이다. 따라서 음이온 대신 전자(e-) 1개가 2군데 중 1곳에 결합이 가능하다. 결합되는 곳은 클러스터들의 기하학적인 구조와 관련이 되어 있다. 따라서 2군데 전자 결합 싸이트의 에너지 준위가 동일할 수도 있고 전혀 다른 에너지 준위를 가질 수도 있다. 만일 전혀 다른 에너지 준위를 갖는다면 2종류의 에너지 준위를 갖는 전자들이 존재하며 이는 다중 비트 저장의 가능성을 보여준다. K-I 결합이 주 결합일 때, 하나의 K-K 금속 결합이 가능할 수가 있다. 이런 혼합 결합 특성은 벌크에서는 볼 수가 없었다. K5(KI)m 인 경우 혼합 결합 개념이 더욱 분명해진다. 이 클러스터류(또는 물질)에서는 분명한 두개의 결합이 존재한다. K-K(K5) 금속결합과 K-I((KI)m) 이온결합이다. 즉, 일부가 이온결합 또는 금속결합인 금속결합-이온결합이 공존할 수가 있는 것이다.
K2(KI)13 성분의 클러스터만을 질량 선별하여 터널링 절연막 위에 5분간 증착시키고, 다시 전극 절연막을 입힌 후 전자 주입 및 방출 실험을 한 결과 3~4V에서 전자 주입, 방출이 이루어졌다. 위 실험에서 중요한 것은 기존 벌크에서 이용하던 컬러센터 만드는 공정을 이와 같은 클러스터 증착시에는 별도로 할 필요가 없다는 점이다. 왜냐하면 증착과 더불어 전자들이 결합할 수 있는 많은 결함들이 생기기 때문이다. 그러나 고진공이 아닌 경우에는 주위의 수분과 반응하여 (OH-) 클러스터 증착시 생기는 많은 결함들이 소멸될 수 있다. 이런 경우에는 벌크에서처럼 외부에서 전자, 포톤, 방사광(x-선), 이온 등의 에너지를 가하여 F-center를 생성하는 작업을 하는 것이 좋다. 또한 차세대 메모리 소자에서는 고품질의 얇은 박막 제조가 필요하므로 결함이 없는 이온결합성 박막을 만든 후 후처리를 통하여 결함들을 유도하는 것이 좋다. K5(KI)21 나노클러스터들을 터널링 절연막 위에 5분간 증착시키고 그 위에 다시 전극 절연막를 입힌 후 정밀 전자 주입 방출 실험을 한 결과 3.5V와 4.5V에서 작동함을 알 수 있었다. 이는 [도 2]의 (b)에 도시된 원리를 증명하는 실험 결과이다.
[도 4]는 KI 이온화합물 고체를 Fast-Atom-Bombardment법(FAB, 스퍼터링과 비슷한 원리)에 의하여 클러스터들을 기상으로 탈리시키고 음이온에 대한 클러스터들을 질량 분석한 결과를 보여주고 있다. FAB 소스에서 Xe+ 이온이 생성되고, 3Ke로 가속이 되고, 다음 렌즈에서 포커스 되며, 6KeV로 가속이 된후 KI 타겟에 충돌한다. 충돌시 에너지 트랜스퍼에 의하여 KI 조각들이 떨어져 나온다.
[도 4]의 그래프는 탈리된 클러스터 중 음이온만을 질량분석한 결과이다. 음이온 종들은 거의 모두 I1(KI)13이다. FAB법에 의하면 위에서 설명한 레이저 증발법과는 달리 클러스터 생성 조건에 따라 다양한 클러스터들이 생긴다. [도 4]는 양이온이 모자라는 경우를 도시하고 있다. [도 4]에 도시된 화학종을 증착시킬 경우 전자가 트랩된 형태 I1(KI)13 -는 메모리 소자에 직접적으로 이용되기는 힘들다. 왜냐하면 전자가 I에 강하게 결합이 되어 있어서 메모리 작동 전압이 5~7V를 넘기 때문이다. 이런 고전압은 차세대 메모리 디바이스로 적당하지 못하다. 그러나 이들을 증착시킨 후 적당한 에너지 처리를 통하여 적당한 메모리 재료로 이용할 수는 있다.
[도 5]는 NaI와 KI 이온화합물 고체를 같은 몰수로 물에 녹여 건조시킨 고체를 FAB에 의하여 합금 클러스터들을 기상으로 탈리시키고 양이온에 대한 클러스터들을 질량 분석한 결과를 도시한 것이다. NaI와 KI 클러스터들은 양이온의 크기가 달라 합금화가 100% 진행되지는 않는다. 즉 [도 5]의 질량스펙트럼에서 보이는 바와 같이 각각의 NaI와 KI가 별도로 생기기도 하고, 합금화가 된 K1(NaI)m(KI)n-m 종이 생기기도 한다. 질량분석의 장점은 기존 스퍼터링, CVD법에서 불가능하였던 100% 단성분 클러스터들만을 뽑아내 증착시킬 수 있다는 점이다. K1(NaI)3(KI)10 단성분 합금 나노클러스터들을 터널형 절연막 위에 5분간 증착시키고, 전극간 절연막을 입힌 후 정밀 전자 주입 방출 실험을 한 결과 3.5V와 4.2V에서 작동함을 알 수 있었다. 이 역시 [도 2]의 (b)에 도시된 원리를 증명하는 실험이다.
[도 6]은 d-전이 금속이 포함된 AuI 고체를 FAB에 의하여 클러스터들을 기상으로 탈리시키고 양이온에 대한 클러스터들을 질량 분석한 결과를 도시한 것이다. [도 6]을 도출한 실험에 의해서는, 다양한 클러스터 이온들이 생기며 그중 Au4I3 클러스터들을 터널형 절연막 위에 5분간 증착시킨 후 전극간 절연막을 입힌 후 정밀 전자 주입 방출 실험을 한 결과 4.7V에서 작동함을 알 수 있었다. 따라서 d-전이금속이 포함된 이온화합물도 저전압에서 작동할 수 있는 메모리 소재로 적당함을 알 수 있었다. 란탄계열의 금속도 f-궤도가 결합에 영향을 줄 뿐 d-전이금속처럼 안정한 이온화합물들을 형성한다는 것이 정설이며, 또한 많은 결함들이 생성된다는 것이 이론적으로 실험적으로 증명이 되어 있다.
음이온 광전자 분광학 실험(anion photoelectron spectroscopy)을 통하여 전자가 트랩된 음이온 클러스터들에 대하여 빛을 통하여 전자를 탈착시켜 보았다. 대표적으로 (NaCl)22 - 클러스터를 레이저 증발법으로 기상에서 생성 시킨후 ArF 레이저(193nm)을 이용하여 전자를 탈착시키고 해리된 전자를 electron energy analyzer를 통하여 스캔 한 결과 전자의 탈착이 1.7eV에서 시작됨을 알 수 있었다. 1.7eV는 (NaCl)22 나노입자의 전기음성도(electron affinity)가 되며 전자주입 방출의 작동전압과 매우 밀접한 관계를 갖는다. 또한 이 실험의 의미는 주입된 전자가 빛을 이용해서도 전자를 소거시킬 수 있다는 의미이다. 이 실험은 다음과 같이 요약해 나타낼 수 있다.
(NaCl)22 - + hv(photons) → (NaCl)22 + e-
일부분만 이온결합을 갖는 금속결합-이온결합의 또 다른 예를 들어보면, AuI 타겟을 UV빛에 노출시킨 후 실험을 한 결과 [도 6]에 도시된 바와 같이 Au금속이 풍부한 (Au)n(Au2I1) 종들이 생겼다. 그 이유는 UV에 의하여 AuI 타겟 표면에서 I가 해리되어 나아가고 Au들이 풍부해지기 때문이다. 따라서 Au가 풍부한 클러스터 및 나노입자들이 많이 생긴다. 그 중 (Au)10(Au2I1) 종만을 질량 선택하여 터널링 절연막 위에 5분간 증착시키고, 이 위에 전극 절연막을 입힌 후 정밀 전자 주입 방출 실험을 한 결과 3.3V와 4.2V에서 작동함을 알 수 있었다. 이는 두 군데 전자 트랩 싸이트가 존재함을 뜻하며, 이는 각각 금속 결합이 있는 곳 (Au)10과 이온결합이 있는 곳 (Au2I1)인 것으로 파악된다. 에너지 준위가 어디가 높은지 낮은지는 확실히 알 수 없지만 부분적인 이온결합이 형성되어 있어도 다양한 전자 트랩 싸이트가 존재함을 분명히 보여준다.
이온화합물 및 부분적인 이온결합을 갖는 클러스터들은 분자 빔 연구를 통하여 수십 년 동안 많은 연구가 진행이 되어 왔다. 분자 빔 연구라는 것은 전술한 질량스펙트럼 연구에서처럼 클러스터 생성에서 검출까지 모든 것이 고진공에서 이루어진다. 최근 2,000년대에 들어와서 주요한 클러스터들의 증착연구가 많이 진행되고 있다. 또한 증착용 클러스터 소스가 별도로 개발 판매되고 있는데, 증착 연구 대부분이 금속, 반도체, 풀러렌(C60)과 같은 주요한 물질에 한정되고 있다. 즉, 본 발명에서 제시한 이온화합물 및 부분적인 이온 결합을 갖는 클러스터 및 나노입자들은 매우 흔한 것이지만, 그동안 반도체를 구성하는 재료로 인식되지 못해 증착연구에서는 철저히 배제되고 있었다. 그러나 본 발명을 통하여 이온화합물들이 반도체 신소재로써 중요하다는 점이 크게 부각될 수 있다.
이온화합물 및 부분적인 이온결합을 갖는 클러스터들을 기상에서 생성시키고 단성분만을 뽑아내어 증착시키면 벌크와는 다른 즉 기존에는 볼 수 없었던 박막, 혹은 나노 그레뉼라 필름, 나노닷 필름이 된다. 단 클러스터의 조성은 벌크에서는 존재하지 않은 조성이어야 한다. 따라서 이들 증착물은 신소재가 될 수 있다. 상기 예어서 보듯이 Kn(KI)m, Au12I, K(NaI)3(KI)10 등이 대표적인 예이다.
본 발명은 실험 내용에만 국한된 것은 아니다. 알칼리 금속, 알칼리 토금속, d-전이금속, 란탄족의 양이온들을 합금화 시킨다거나 할라이드족 음이온 이외에 산소(O), 질소(N), 황(S), 인(P), 탄소 (C), 실리콘 (Si), 게르마늄(Ge) 등을 다양하게 사용한다면 수많은 이온 결합성 화합물들이 존재할 수가 있다. 또한 양이온과 음이온의 크기 및 전기음성도의 설계를 통한 합금화는 이온의 농도를 더욱 증가 시킬 수 있다. 또한 앞에서 살펴본 바와 같이 이온화합물 클러스터에서는 F-center 뿐만 아니라 F-center와 비슷한 결함 또는 결함이 아니면서도 전자가 트랩이 될 수 있는 싸이트가 많이 존재하며 이들 하나 하나는 벌크와는 다른 신소재들이다. 또한 클러스터, 나노입자들에서는 부분적인 이온결합을 갖는 이온 이외에 산소, 공유 이외에 산소, 배위 이외에 산소들도 존재한다. 따라서 이들을 증착하면 다양한 신소재 박막을 만들 수 있다. 특히 새로운 반도체 메모리용 재료를 제공해준다.
또한 본 연구는 박막에서만 연구되었지만 반도체 리소그라피를 이용하여 박막의 크기를 미소화하여 작은 소자를 만들더라도 작용되는 원리는 똑같다.
없음

Claims (11)

  1. 메모리 소자에 구비되며, 절연막 사이에 전하저장막이 형성된 적층막으로서,
    상기 전하저장막은 양이온과 음이온의 결합에 의하여 이온결합을 형성하는 이온화합물로 이루어진 이온결합성 박막이고, 상기 이온결합성 박막에는 칼라센터(Color Center)가 형성된 것을 특징으로 하는 메모리 소자의 적층막.
  2. 제1항에서,
    상기 이온화합물을 구성하는 양이온과 음이온의 전기음성도 차이가 1.5 이상인 것을 특징으로 하는 메모리 소자의 적층막.
  3. 제1항에서,
    상기 이온화합물은 2개 이상의 원자가 1개 이상의 이온결합을 하여 구성된 것을 특징으로 하는 메모리 소자의 적층막.
  4. (a) 기판 위에 터널링 절연막을 형성시키는 단계;
    (b) 상기 터널링 절연막 위에 이온화합물을 증착시켜 이온결합성 박막을 형성시키는 단계;
    (c) 상기 이온결합성 박막에 칼라센터(Color Center)를 형성시키는 단계; 및
    (d) 상기 이온결합성 박막 위에 전극 절연막을 형성시키는 단계; 를 포함하는 메모리 소자의 적층막 제조방법.
  5. 제4항에서,
    상기 (b)단계는 이온화합물의 나노입자를 증착시켜 이온결합성 박막을 형성시키는 것을 특징으로 하는 메모리 소자의 적층막 제조방법.
  6. 제5항에서,
    상기 (b)단계는 이온화합물 타겟에 대한 아르곤 이온 스퍼터링을 통해 이온결합성 박막을 형성시키는 것을 특징으로 하는 메모리 소자의 적층막 제조방법.
  7. 제4항에서,
    상기 (c)단계는 상기 이온결합성 박막에 전자, 포톤, 방사광, 열, 이온, 물리적 충격 중 어느 하나의 외부 에너지를 가하여 칼라센터를 형성시키는 것을 특징으로 하는 메모리 소자의 적층막 제조방법.
  8. (a) 기판 위에 터널링 절연막을 형성시키는 단계;
    (b') 상기 터널링 절연막 위에 이온화합물 클러스터를 증착시켜 이온결합성 박막을 형성시키는 단계; 및
    (d) 상기 이온결합성 박막 위에 전극 절연막을 형성시키는 단계; 를 포함하는 메모리 소자의 적층막 제조방법.
  9. 제8항에서,
    상기 (b')단계는 이온화합물 고체를 기화시킨 후 특정 성분의 클러스터만을 질량 기준으로 선별하여 상기 터널링 절연막 위에 증착시키는 것을 특징으로 하는 메모리 소자의 적층막 제조방법.
  10. 제9항에서,
    상기 (b')단계는 레이저 증발법(Laser Ablation)으로 이온화합물 고체를 기화시키는 것을 특징으로 하는 메모리 소자의 적층막 제조방법.
  11. 제9항에서,
    상기 (b')단계는 FAB(Fast-Atom-Bombardment)법으로 이온화합물 고체를 기화시키는 것을 특징으로 하는 메모리 소자의 적층막 제조방법.
KR1020100011916A 2010-02-09 2010-02-09 메모리 소자의 적층막 및 이의 제조방법 KR101110594B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100011916A KR101110594B1 (ko) 2010-02-09 2010-02-09 메모리 소자의 적층막 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100011916A KR101110594B1 (ko) 2010-02-09 2010-02-09 메모리 소자의 적층막 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20110092475A KR20110092475A (ko) 2011-08-18
KR101110594B1 true KR101110594B1 (ko) 2012-02-15

Family

ID=44929310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100011916A KR101110594B1 (ko) 2010-02-09 2010-02-09 메모리 소자의 적층막 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101110594B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040062446A (ko) * 2001-05-07 2004-07-07 어드밴스드 마이크로 디바이시즈, 인코포레이티드 메모리 효과를 갖는 스위치 요소
KR20070011439A (ko) * 2004-04-02 2007-01-24 어드밴스드 마이크로 디바이시즈, 인코포레이티드 메모리 소자 어레이 배선용 폴리머 유전체
KR20090007965A (ko) * 2007-07-16 2009-01-21 한국산업기술평가원(관리부서:요업기술원) 나노입자막 및 이를 포함하는 나노입자 전하저장 장치,나노입자 플래쉬 메모리 및 그 제조 방법
KR20090091073A (ko) * 2008-02-21 2009-08-26 가부시끼가이샤 도시바 반도체 기억 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040062446A (ko) * 2001-05-07 2004-07-07 어드밴스드 마이크로 디바이시즈, 인코포레이티드 메모리 효과를 갖는 스위치 요소
KR20070011439A (ko) * 2004-04-02 2007-01-24 어드밴스드 마이크로 디바이시즈, 인코포레이티드 메모리 소자 어레이 배선용 폴리머 유전체
KR20090007965A (ko) * 2007-07-16 2009-01-21 한국산업기술평가원(관리부서:요업기술원) 나노입자막 및 이를 포함하는 나노입자 전하저장 장치,나노입자 플래쉬 메모리 및 그 제조 방법
KR20090091073A (ko) * 2008-02-21 2009-08-26 가부시끼가이샤 도시바 반도체 기억 소자

Also Published As

Publication number Publication date
KR20110092475A (ko) 2011-08-18

Similar Documents

Publication Publication Date Title
Aumayr et al. Potential sputtering
Katcho et al. Origins of bistability and Na ion mobility difference in P2‐and O3‐Na2/3Fe2/3Mn1/3O2 cathode polymorphs
KR100699830B1 (ko) 이레이즈 효율을 개선하는 비휘발성 메모리 소자 및 제조방법
Ihm et al. Band bending of LiF/Alq 3 interface in organic light-emitting diodes
Baba Element-specific and site-specific ion desorption from adsorbed molecules by deep core-level photoexcitation at the K-edges
Bhattacharyya et al. Mass-selected photodissociation studies of AlP b n+ clusters (n= 7–16): Evidence for the extraordinary stability of AlP b 10+ and AlP b 12+
KR101110594B1 (ko) 메모리 소자의 적층막 및 이의 제조방법
Szymoński et al. Electron-stimulated desorption from ionic crystal surfaces
Park et al. A relationship between the surface composition and spectroscopic properties of cesium lead bromide (CsPbBr 3) perovskite nanocrystals: focusing on photoluminescence efficiency
CN107851733B (zh) 包含极性基质、金属掺杂剂和银阴极的有机发光器件
Al Jammal et al. Possible structures for alkali ions on the surface of alkali halides
Yamamoto et al. Resonant two-photon photoemission study of electronically excited states at the lead phthalocyanine/graphite interface
Lee et al. Electron-stimulated positive-ion desorption caused by charge transfer from adsorbate to substrate: Oxygen adsorbed on TiO 2 (110)
Wilson et al. Crossed beam study of the atom-radical reaction of ground state carbon atoms (C (3 P)) with the vinyl radical (C 2 H 3 (X 2 A′))
Li et al. Interaction of ComO−(m= 1–3) with water: Anion photoelectron spectroscopy and density functional calculations
Avouris et al. Desorption via electronic transitions: Fundamental mechanisms and applications
Souda Femtosecond electron dynamics on solid surfaces probed by ion scattering and stimulated desorption of secondary ions
Kuznetsov et al. Electron-stimulated desorption of cesium atoms from adlayers on a gold surface
Xie et al. Growth of tungsten nanodendrites on SiO2 substrate using electron-beam-induced deposition
JP2008282652A (ja) 有機el素子の製造方法
Klingeler et al. An experimental setup for nondestructive deposition of size-selected clusters
Colton et al. Secondary ion mass spectrometry: Polyatomic and molecular ion emission
Yamazaki Exotic states of hadronic atoms
Elbadawi Electron beam processing and spectroscopic characterisation of 2D materials and novel nanostructures
Marty Study of materials interactions and electrochemical mechanisms at the interfaces of electrodes of a memory stack based on metal oxides

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160108

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee