JP2009200226A - 半導体記憶素子 - Google Patents

半導体記憶素子 Download PDF

Info

Publication number
JP2009200226A
JP2009200226A JP2008039952A JP2008039952A JP2009200226A JP 2009200226 A JP2009200226 A JP 2009200226A JP 2008039952 A JP2008039952 A JP 2008039952A JP 2008039952 A JP2008039952 A JP 2008039952A JP 2009200226 A JP2009200226 A JP 2009200226A
Authority
JP
Japan
Prior art keywords
charge storage
film
semiconductor memory
memory element
storage film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008039952A
Other languages
English (en)
Other versions
JP5208538B2 (ja
Inventor
Tsunehiro Ino
恒洋 井野
Naoki Yasuda
直樹 安田
Koichi Muraoka
浩一 村岡
Jun Fujiki
潤 藤木
Sachiko Kikuchi
祥子 菊地
Keiko Ariyoshi
恵子 有吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008039952A priority Critical patent/JP5208538B2/ja
Priority to US12/233,073 priority patent/US7943981B2/en
Priority to KR1020090014531A priority patent/KR101089919B1/ko
Priority to CN2009100078791A priority patent/CN101515599B/zh
Publication of JP2009200226A publication Critical patent/JP2009200226A/ja
Application granted granted Critical
Publication of JP5208538B2 publication Critical patent/JP5208538B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】半導体基板上において、トンネル絶縁膜、電荷蓄積膜、ブロッキング膜及びゲート電極を有する、いわゆるMONOS型構造のメモリセルを含む半導体記憶素子において、その電荷蓄積密度を向上させ、大容量化を達成する。
【解決手段】半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成されたBevan cluster 型構造の結晶を含むHfON電荷蓄積膜とを含むようにして半導体記憶素子を構成する。
【選択図】図1

Description

本発明は、電荷蓄積層が絶縁膜から構成される不揮発性の半導体記憶素子に関する。
ゲート長が30nm以下のNAND型フラッシュメモリのメモリセルのアーキテクチャ
の候補の一つに、隣接セル間の干渉が少ないMONOS(金属/酸化膜/窒化膜/酸化膜/半
導体)構造がある。
なお上記MONOS構造はMONOS型構造の代表例であって、MONOS型構造においては必ずしも各構成要素を金属/酸化膜/窒化膜/酸化膜/半導体に限らない。
MONOS型メモリセルは、電荷蓄積層を絶縁膜から構成する点を特徴とする。すなわち、このメモリセルでは、例えば、シリコン基板上の2つのソース・ドレイン拡散層の間に形成されたチャネル上に、書き込み/消去時に電荷が通過するトンネル絶縁膜、電荷蓄積膜として機能するシリコン窒化膜、前記電荷蓄積膜に蓄積された電荷を保持するためのブロッキング膜、及びゲート電極が順次に積層されたような構造を呈する。
近年、上述したMONOS型メモリセルを含むフラッシュメモリにおいても動作速度の向上が要求されており、このような高速化の要求に答えるべく、上記MONOS型メモリセルのトンネル絶縁膜を誘電率の高いシリコン酸窒化膜(SiON)から構成し、その厚さを低減させることによって、特に消去速度の向上を図り、上述した動作速度を向上させる試みがなされている(例えば、特許文献1参照)。
また、上述した動作速度の向上と相伴って大容量化も要求されており、上述した電荷蓄積層をシリコン窒化膜から高誘電率(high-k)絶縁膜で代替することによって、蓄積できる電荷量を増大させ、前記大容量化の要求に答えるような試みがなされている(例えば、非特許文献1参照)。
しかしながら、上述したMONOS型メモリセルを含むフラッシュメモリにおいては、上述したように単に高誘電率の材料を用いたのみでは電荷蓄積密度を十分に向上させることができず、未だ大容量化の要求に対して十分に答えることができないでいる。
特開2004−165553号公報 T. Sugizaki, M. Kobayashi, M. Ishidao, H. Minakata, M. Yamaguchi, Y. Tamura, Y. Sugiyama, T. Naknishi, and H. Tanaka, "Novel Multi-bit SONOS Type Flash Memory Using a High-k Charge Trapping Layer," Symp. VLSI Tech. Digest p.27 (2003)
本発明は、半導体基板上において、トンネル絶縁膜、電荷蓄積膜、ブロッキング膜及びゲート電極を有する、いわゆるMONOS型構造のメモリセルを含む半導体記憶素子において、その電荷蓄積密度を向上させ、大容量化を達成することを目的とする。
上記目的を達成すべく、本発明の一態様は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成されたBevan cluster 型構造の結晶を含むHfON電荷蓄積膜と、前記HfON電荷蓄積膜上に形成されたブロッキング膜と、前記ブロッキング膜上に形成されたゲート電極と、を具えることを特徴とする半導体記憶素子に関する。
また、本発明の他の態様は、Bevan cluster 型構造の結晶を含むことを特徴とする、半導体記憶素子用のHfON電荷蓄積膜に関する。
上記態様によれば、半導体基板上において、トンネル絶縁膜、電荷蓄積膜、ブロッキング膜及びゲート電極を有する、いわゆるMONOS型構造のメモリセルを含む半導体記憶素子において、その電荷蓄積密度を向上させ、大容量化を達成することができる。
以下、実施の形態について説明する。
(半導体記憶素子の構成)
図1は、本実施形態における半導体記憶素子の基本構成を示す断面図である。図1に示すように、本実施形態の半導体記憶素子10は、半導体基板11上において、トンネル絶縁膜12、及び電荷蓄積膜13、ブロッキング膜14及びゲート電極15が順次に形成されている。また、半導体基板11の、上述した構成の積層体の両側にはそれぞれソース領域11A及びドレイン領域11Bが形成されている。
半導体基板11は、例えば汎用のシリコン基板とすることができ、この際、トンネル絶縁膜12はSiONトンネル絶縁膜とすることができる。このような組み合わせによって、トンネル絶縁膜12は電荷蓄積の際の、電荷(電子)に対するトンネル効果をより効果的に発揮することができる。
また、電荷蓄積膜13はHfONからなり、ブロッキング膜14は例えばアルミナ(Al)、酸窒化アルミニウム(AlON)、ハフニウムアルミネート(HfAlO)、ランタンアルミネート(LaAlO)、ハフニウムシリコン酸窒化物(HfSiON)、又はハフニア(HfO)からなり、ゲート電極15は例えば窒化タンタル(TaN)、窒化ニオブ(NbN)、窒化チタン(TiN)、窒化ハフニウム(HfN)、窒化ジルコニウム(ZrN)、珪窒化タンタル(TaSiN)、珪化タンタル(TaSix)、ルテニウム(Ru)、タングステン(W)、珪化タングステン(WSix)、炭化タンタル(TaC)、炭化チタン(TiC)、炭化ハフニウム(HfC)、炭化ジルコニウム(ZrC)、炭化タングステン(WC)、硼化タンタル(TaB)、硼化チタン(TiB)、硼化ジルコニウム(ZrB)、酸化ルテニウム(RuO)、酸化レニウム(ReO)、ストロンチウムルテニウム酸化物(SrRu)又はニオブ添加ストロンチウムチタン酸化物(SrTi1−xNb)などの電気伝導性高融点物質からなる。これによって、本実施形態の半導体記憶素子10は、いわゆるMONOS型のフラッシュメモリ(セル)を構成する。
なお、シリコン基板11はP型とし、ソース領域11A及びドレイン領域11BはN型とすることができる。
本実施形態において、HfON電荷蓄積膜13は、Bevan cluster 型構造を一部または全部に有する結晶を有することが必要である。この場合、HfON電荷蓄積膜13は、複数のアニオン欠陥サイトを有するようになるので、より多くの電荷の捕捉を行うことができるようになる。したがって、HfON電荷蓄積膜13の電荷蓄積密度が向上し、図1に示す半導体記憶素子10の容量を増大することができる。
なお、Bevan cluster 型構造とは、基本的に蛍石構造を呈し、陰イオン(アニオン)サイトに欠損のある構造の一種である。
蛍石型構造とは、アニオンが存在する空間座標は座標値(x、y、z)が全て、整数nを用いて2n+1といった式で表される、すなわち全て奇数であるような座標点に限られ、カチオンが存在する空間座標は座標値(x、y、z)が全て、整数nを用いて2nといった式で表される、すなわち全て偶数であり、しかも各座標の和についてx+y+z=4nといった式で表される、すなわち各座標の和が4の倍数であるような座標点に限られるような結晶構造を言う。ここで空間座標軸x、y、zそれぞれが互いになす角度は必ずしも90度でなくてもよく、空間座標軸x、y、zそれぞれの軸方向の単位長さは必ずしも同一長さでなくてもよい。
したがって、蛍石型構造は、平行六面体の中心にカチオンが存在し、上記平行六面体の8個の頂点にアニオンが存在するような平行六面体構造を持つ。一方で、上記平行六面体と合同な平行六面体の8個の頂点にアニオンが存在するものの、平行六面体の中心にカチオンが存在しないような平行六面体構造も同時に持つ。中心にカチオンが存在する上記平行六面体構造と、中心にカチオンが存在しない上記平行六面体構造が、互いに1つの面と4つの頂点を共有するような結晶構造が蛍石型結晶構造である。すなわち中心にカチオンが存在する平行六面体と、中心にカチオンが存在しない平行六面体が市松模様の如き相互配置をなしているものである。
一方、Bevan cluster の単位構造は、中央の6配位の金属元素(カチオン)が、6個の7配位の金属元素(カチオン)で囲まれるとともに、前記6配位の金属元素を含む単位格子が、その対角線(例えば、[111]方向)上の格子サイト(アニオンサイト)に空孔を有するような構造をいう(J. Solid State Chemistry 1, 536-544 (1970), M. R. Thornber & D. J. M. Bevan参照)。具体的には、図2に示すような構造である。
図に示すように、図中の六面体の頂点にアニオンが存在する一方、□印の頂点位置にはアニオンが存在せず、○印には金属元素が存在位置する。なお、図では単一の Bevan cluster のみを示したが、実際の蓄積膜中あるいは結晶中では、Bevan cluster は単独に存在するとは限らない。隣接して同一構造の別の Bevan cluster が存在することもあるし、隣接して Bevan cluster と同様の7個の六面体からなるクラスター構造ではあるが□印の頂点位置にもアニオンが存在する点のみが違うような例えば Hf14 といった蛍石型クラスター構造が存在することもある。
したがって実際の結晶中では Bevan cluster および上記蛍石型クラスター構造のいずれか、あるいは両方からのみ形成されている場合、図2の Bevan cluster の中心に存在する六面体には、図示されている6個の六面体のみならず、隣接するBevan clusterを構成する六面体または隣接する蛍石型クラスター構造を構成する六面体の内から6個が、辺のみを接する状態となる。すなわちその場合には図2の Bevan cluster の中心に存在する六面体を構成する12本の辺の全てに対して、隣接するBevan cluster または蛍石型クラスター構造を構成するような六面体が接しているような結晶構造となる。
また、HfON電荷蓄積膜13は菱面体晶型の空間群148番−R3型(“−”は、その後ろに来る数字“3”の上に付される記号であり、以下に出現する“−R3”は総て同様である。)及び菱面体晶型の空間群147番−P3型(“−”は、その後ろに来る数字“3”の上に付される記号であり、以下に出現する“−P3”は総て同様である。)の少なくとも一方に属する結晶構造を呈することが好ましく、特には、菱面体晶型の空間群148番−R3型を呈することが好ましい。この場合、HfON電荷蓄積膜13の電荷固定作用が増大し、電荷蓄積能力が増大するので、蓄積した電荷の遮蔽効果を増大させることができる。したがって、電荷蓄積密度をさらに増大させることができる。また、HfON電荷蓄積膜13、さらには半導体記憶素子10の安定性を増大させることができる。
これは、HfON電荷蓄積膜13が、上述した菱面体晶型の空間群148番−R3型及び菱面体晶型の空間群147番−P3型の少なくとも一方に属する結晶構造を呈する場合、Bevan cluster 型構造の前記結晶と、蛍石型構造のHf14とが交互に層状に積層されたような構造を呈することに起因する。ここで蛍石型構造のHf14とは、図2に示されたBevan cluster と類似しているが、図2において□で示されたようなアニオン欠損が存在しないような単位構造である。
HfON電荷蓄積膜がBevan cluster のみからなるような結晶構造である場合、図2における二つのアニオン欠損サイト□を結ぶ直線状に、−□−○−□−△−□−○−□−△−□−○−□−… といった鎖状構造が出来ることに注意されたい。ここで△はカチオンの存在しない平行六面体の中心サイトを意味する。この鎖状構造は鎖方向に金属原子のみで陰イオンが全く存在せず、ゆえに電子伝導障壁が低く、したがって電子を蓄積することが困難となることが理解される。このような状態では電荷蓄積機能が期待されないことが考察される。
一方でBevan cluster と蛍石型構造のHf14が上記−□−○−□−方向に交互に現れる場合、
Figure 2009200226
をアニオンとして
Figure 2009200226
といったように上記鎖状構造中に上記蛍石型構造のアニオンが現れ、上記蛍石型構造のHf14がブロック層としての役割を果たし、Bevan cluster 型構造の前記結晶のアニオン欠陥サイトに捕捉された電荷(電子)をブロックするようになる。
したがって、上述したように、前記電荷に対する固定作用が増大し、前記電荷の蓄積を安定して行うことができる。結果として、HfON電荷蓄積膜13における電荷の蓄積能力が増大し、半導体記憶素子10の記憶素子としての安定性が増大する。また、電荷蓄積密度が増大する。
なお、HfON電荷蓄積膜13が、菱面体晶型の空間群148番−R3型又は菱面体晶型の空間群147番−P3型の結晶構造を呈する場合、その組成はnを2以上の自然数としてHf2(4n+3)/n4(n−1)/nとなる。特に代表的な組成は、Hf11(n=2)又はHf(n=∞)である。
また、HfON電荷蓄積膜13中の窒素成分の割合が、原子比で0.005から0.2
1であることが好ましく、さらには、原子比で0.05から0.13であることが好ましく、特には、原子比で0.09から0.11であることが好ましい。HfON電荷蓄積膜13が、窒素に関して上述したような成分組成を有することにより、HfON電荷蓄積膜13は、上述した空間群に属する結晶構造を容易に呈することができるようになる。
例えば、HfON電荷蓄積膜13中の窒素成分の割合が、原子比で0.09から0.11である場合は、HfON電荷蓄積膜13はその多くの部分が菱面体晶型の空間群148番−R3型の結晶構造であるところのHf11を呈し、Hf11においては、上述したBevan cluster 型構造と、蛍石型Hf14構造とが交互に層状に積層されたような構造を呈するようになる。
この場合、上記結晶を成してない部分にはアモルファス構造が残留していても良い。アモルファス構造は少ない方が電荷蓄積能力が高いが、アモルファス構造のHfON自体にも上記結晶構造のHfONと比すれば劣るものの電荷蓄積作用はあるため、かなりな程度アモルファス構造が混在していたとしても、まだ十分に実用性的な電荷蓄積能力を持つことができる。一方で本特許に示した構造をほとんど含有しない場合、電荷蓄積能力はオーダーで減じるため、実用的な価値は存在しない。
なお、上記窒素成分の割合が、原子比で0.09から0.11よりも小さくなると、単斜晶型結晶構造空間群14番P21/CのHfOが混入するようになる。単斜晶HfOの部分も上記結晶構造のHfONと比すれば劣るものの電荷蓄積作用はあるため、上述した菱面体晶型の空間群148番−R3型の結晶構造の割合が減少するので、単斜晶HfOの増大によって緩やかに電荷蓄積能力が減少する。
上記窒素成分の割合が、原子比で0.005以上であれば、上述した菱面体晶型の空間群148番−R3型の結晶構造が残存するので、まだ十分に実用的な電荷蓄積能力を持つことができる。
また、上記窒素成分の割合が、原子比で0.09から0.11よりも大きくなると、例えば原子比で0.21までの範囲では、上述した菱面体晶型の空間群148番−R3型または菱面体晶型の空間群147番−P3型の結晶構造を維持するものの、上記Bevan cluster の割合が増大し、蛍石型Hf14の割合が減少するようになる。したがって、Bevan cluster 同士が隣接する割合が増え、上記の−□−○−□−△−□−○−□−△−…といった鎖状構造が増えることにより電荷ブロック作用が減少してしまう。窒素成分の割合がさらに増えて原子比で0.21を超え、Bevan cluster のみで蛍石型Hf14が存在しない状態でも、上記の−□−○−□−△−□−○−□−△−… といった鎖状構造における電子伝導障壁が低いとはいえ存在するが、電子伝道障壁が低すぎるため実用には適さない。
なお、この場合、蛍石型Hf14の割合が全体の半分より減少することによって、HfON電荷蓄積膜13は、菱面体晶型結晶構造空間群148番−R3型のHf11(蛍石型Hf14とBevan cluster が1:1の割合、すなわち蛍石型Hf14が全体の半分の割合で存在)、菱面体晶型結晶構造空間群148番−R3型のHf(蛍石型Hf14が全く存在せず、Bevan cluster のみ存在)との中間的な結晶構造となっている。この場合、菱面体晶型結晶構造空間群148番−R3型の結晶構造と、菱面体晶型結晶構造空間群147番−P3型の結晶構造とが交互に出現する。例えば上記組成範囲において、菱面体晶型結晶構造空間群148番−R3型の結晶構造の出現頻度(存在割合)と、菱面体晶型結晶構造空間群147番−P3型の結晶構造の出現頻度(存在割合)を平均化すると2:1となる。
すなわち、ある組成では菱面体晶型結晶構造空間群148番−R3型が主たる相であり、ある組成では菱面体晶型結晶構造空間群147番−P3型が主たる相となる。ここで主たる相としたのは、熱力学第二法則より、結晶内の窒素濃度の揺らぎによって本来出現すべき相ではないものが不純物としてある程度存在するためである。この不純物相も菱面体晶型結晶構造空間群148番−R3型の結晶構造、または菱面体晶型結晶構造空間群147番−P3型の結晶構造である。主たる相と、不純物相を混在比率により重み付けした上で上記同様に平均化した出現割合(存在割合)も、上記同様に2:1である。
このような場合、菱面体晶型結晶構造空間群148番−R3型の結晶構造と、菱面体晶型結晶構造空間群147番−P3型の結晶構造とが交互に出現することに起因して、それぞれの結晶構造におけるアニオン欠損サイトが互いに近接して位置するようになる。したがって、各結晶構造のアニオン欠損サイトに捕捉された電荷の遮蔽が弱くなり、電荷固定作用も減少するようになる。したがって、電荷蓄積能力も若干減少するようになる。
しかしながら、上述したような窒素成分の原子比が0.005以上0.21以下の組成範囲では、菱面体晶型結晶構造空間群148番−R3型の結晶構造及び菱面体晶型結晶構造空間群147番−P3型の結晶構造を含んでいるので、比較的高い電荷蓄積密度を呈するとともに、高い電荷蓄積能力を呈することができる。
上述した窒素成分の割合が0.21を超えるようになると、Bevan cluster型の結晶構造に代わり、C型希土類酸化物構造である立方晶型結晶構造空間群206番−Ia3型(“−”は、その後ろに来る数字“3”の上に付される記号であり、以下に出現する“−Ia3”は総て同様である。)のHfON結晶が主相となる。このHfON結晶構造においては上記蛍石型構造中における中心にカチオンが存在する平行六面体の頂点に2箇所のアニオン欠損サイトが存在し、中心カチオンのd軌道を通して直接にアニオン欠陥サイト同士が相互作用を持つような状態である。
すなわちBevan clusterのみでは−□−○−□−△−□−○−□−△−…といった鎖状構造で△の存在による空間的隔絶効果により弱いとはいえ電子障壁が存在したが、HfON結晶構造においては△が存在せず、−□−○−□−○−□−○−□−○−…といったカチオンのd軌道の連鎖が完成してしまい、電子障壁が極めて小さくなる。したがって、アニオン欠陥サイトに捕捉された電荷も容易に隣接欠陥サイトへ遍歴する。このため、HfON結晶の割合が増大すると、電荷蓄積能力が低下してしまう。かかる観点より、実用上、窒素成分の割合は、原子比で0.01以上0.21以下であることが好ましい。
なお、上記窒素成分の割合は、HfONの一般組成式が(HfO)x(Hf)yで表せることに起因して画定したものであり、この一般式において、上記窒素成分は4yに相当する。また、上記は一般組成式であるから、各元素における原子数比の合計が1であるとしても組成式としての一般性を失わない。この場合、組成成分を画定するx及びyの係数には、x+3y(Hfに関して)+2x(Oに関して)+4y(Nに関して)=1なる関係があるので、上記窒素成分の割合を画定することによって、Hf及び酸素の割合をも必然的に画定されることになる。
また、本実施形態における半導体記憶素子10においては、SiONトンネル絶縁膜12中にHfを含有させることができる。この場合、SiONトンネル絶縁膜12の誘電率を増大させることができるので、その絶縁特性を向上させることができ、電荷蓄積能力を増大させることができる。なお、SiONトンネル絶縁膜12中へのHfの含有は、HfON電荷蓄積膜13を形成した後、例えば950℃以上の熱処理を行うことによって、HfON電荷蓄積膜13中のHfを熱拡散させることによって行う。
なお、上述した熱処理温度の上限は、素子全体の特性を劣化させないような温度、例えば1100℃を上限とすることができる。
本実施形態における半導体記憶素子10は、例えば以下のようにして製造することができる。最初に、例えば(100)面シリコン基板11に対して希フッ酸で洗浄処理を行い、基板表面に形成された自然酸化膜を除去する。次いで、シリコン基板11上に、熱酸化SiO膜を窒化する方法、CVD(Chemical vapor deposition)法によるSiN膜を酸化する方法、熱処理による方法、およびそれらの組み合わせなどにより、SiONトンネル絶縁膜12を形成する。
次いで、SiONトンネル絶縁膜12上にスパッタ法またはCVD法にてHfON電荷蓄積膜13を形成する。なお、スパッタ法及びCVD法に代えて、HfOを成膜後窒化する方法、HfNを成膜後酸化する方法、Hfを成膜後酸化および窒化あるいは酸窒化する方法等も用いることができる。これらの方法は単独ではなく2以上を組み合わせて用いることもできる。
次いで、HfON電荷蓄積膜13上に順次ブロック膜14及びゲート電極15を形成するとともに、シリコン基板11の、SiONトンネル絶縁膜12からゲート電極15で構成される積層体の両側の位置する表層部分に不純物ドープを行ってソース領域11A及びドレイン領域11Bを形成する。
また、本実施形態における半導体記憶素子10のデータを書き込む際は、ゲート電極15に対して正の電圧を加える。すると、シリコン基板11の、ソース領域11A及びドレイン領域11B間を流れる電流の電荷(電子)がSiONトンネル絶縁膜12を介してHfON電荷蓄積膜13に至り、上述したようなアニオン欠陥サイトに捕捉され、蓄積されることによって実現される。
一方、本実施形態における半導体記憶素子10のデータを消去する際は、ソース領域11Aあるいはドレイン領域11Bに対して正の電圧を加える。すると、HfON電荷蓄積膜13に蓄積されていた電荷(電子)は、SiONトンネル絶縁膜12を介してシリコン基板11内に放出され、これによって消去動作が完了するようになる。
図3は、上実施形態における半導体記憶素子の変形例の構成を示す断面図である。なお、図1に示す構成要素と類似あるいは同一の構成要素に関しては、同一の参照数字を用いている。
図3に示すように、本実施形態の半導体記憶素子10では、SiONトンネル絶縁膜12とHfON電荷蓄積膜13との間に、SiONトンネル絶縁膜12側からHfON電荷蓄積膜13側に向けて、Hf及びNの組成成分が増大するようにして形成されたHfSi1−XON膜(0<X≦1)16が形成されている。
HfSi1−XON膜16はそれ自体が高い誘電率を有するので、SiONトンネル絶縁膜12のトンネル絶縁膜としての機能を補完するとともに、HfSi1−XON膜16の、シリコン基板11側でのHf及びNの組成成分が少なくなっているので、低電界リークを削減する効果がある。
なお、本実施形態では、上述のようにHfSi1−XON膜16が追加形成されたことを除き、その他の特徴については、図1に関する実施形態と同様の特性が要求される。具体的に、HfON電荷蓄積膜14がBevan cluster型の結晶構造を有することなどが要求される。
(半導体記憶装置の構成)
次に、上記半導体記憶素子を含む半導体記憶装置の構成について説明する。図4は、本実施形態の半導体記憶装置20を、チャネル長方向に沿って見た場合の断面図であり、図5は、半導体記憶装置20をチャネル幅方向に沿って見た場合の断面図である。
図4及び5に示すように、本実施形態の半導体記憶装置20においては、図1に示すような半導体記憶素子10のゲート電極15上に形成されたバリアメタル膜26を含むとともに、バリアメタル膜26上に形成された低抵抗金属膜27を含む。低抵抗金属膜27は、ゲート電極15に対してゲート電圧を印加するための配線層として機能し、例えばタングステン(W)から構成する。なお、バリアメタル膜26は、必要に応じて適宜省略することができる。
また、図5に示すように、半導体記憶装置20のチャネル幅方向においては、トレンチ型の素子分離絶縁膜28を介して複数の半導体記憶素子10が互いに電気的に分離されるようにして形成されている。但し、配線層を構成する低抵抗金属膜27は、素子分離絶縁膜28で分離されることなく、一様に形成されている。
なお、図4及び5に示す半導体記憶装置20は、一般のSTI構造の半導体記憶装置の場合と同様に、上述のような半導体記憶素子10を製造する工程に加えて、バリアメタル膜26及び低抵抗金属膜27を形成する工程が付加されるとともに、素子分離絶縁膜28を形成するための溝形成工程(エッチング工程)及び形成された溝中に素子分離絶縁膜28を埋設して形成する工程が付加されるのみである。この場合、前記溝形成工程及び素子分離絶縁膜28の形成工程は、バリアメタル膜26の形成工程と低抵抗金属膜27の形成工程との間に行う。
単結晶シリコンの100面が露出した基板に対して希フッ酸により自然酸化膜を剥離する処理を行った後、熱酸化処理によりSiOトンネル絶縁膜を形成した。上記SiOトンネル絶縁膜の上に化成スパッタ法にてHfON電荷蓄積膜を種々の組成について形成した。このとき化成スパッタ中に導入した窒素がスパッタプラズマによって活性化され、前記SiOトンネル絶縁膜中に浸透し、SiONトンネル絶縁膜に転換した。次いで、上記HfON電荷蓄積膜の上にCVD法にてAlブロック膜及び高濃度ドープされた多結晶Siゲート電極を形成した。さらに、上記シリコン基板に対してPをドープし、ソース領域及びドレイン領域を形成した。各層の積層後に熱処理や酸化・還元処理などを行っても良いし、行わなくても良い。
また、上記HfON電荷蓄積膜の厚さは、酸化膜換算膜厚(EOT)で2.5nm、1.4nm、及び0.7nmとした。なお、以下に示すように、上記HfON電荷蓄積膜の組成は窒素成分(原子比)に着目して表している。
このようにして得た半導体記憶素子(窒素成分0.005)に対して、1秒間の10Vの消去電圧を加えた後、様々な時間の10Vの書き込み電圧を加え、その後電圧に対する静電容量の特性(CV特性)を測定した。結果を図6に示す。図6から明らかなように、本試料は、ゲート電極に印加する電圧の大きさによらず、良好なCV特性を示すことが判明した。
図7は、上述のようにして得た半導体記憶素子の、書き込み時間に対するフラットバンド電圧の変化を示すグラフである。窒素濃度が増えるにつれ、単調にフラットバンド電圧が低下することが分かる。
図8は、上述のようにして得た半導体記憶素子の、書き込み時間に対する電荷蓄積密度の依存性を示すグラフである。図7から明らかなように、窒素の割合が0.005から0.09へと増えるにつれて、電荷蓄積密度が単調に増大し、窒素の割合が0.09から0.25へと増えるにつれて、電荷蓄積密度が単調に減少することが分かる。また、窒素の割合が0.05から0.13、特に0.09の場合に高い電荷蓄積密度を示すことが分かる。
図9は、上述のようにして得た半導体記憶素子のX線回折プロファイルであり、図10は、HfOの単斜晶型結晶構造空間群14番P21/Cの結晶構造、Hf11及びHfの菱面体晶型結晶構造空間群148番−R3型の結晶構造、HfONの立方晶型結晶構造空間群206番−Ia3型の結晶構造を仮定して予想されるX線回折プロファイルを示したグラフである。
なお、図9のAuとは、試料の近辺に存在する金からの回折パターンが重畳していることを意味し、Auの下の111などはAuの111回折線などを意味する。一方、pcとは上記菱面体型結晶構造を擬立方晶(pseudo−cubic)にて指数付けした回折ピークを意味する。これは、菱面体晶と立方晶とは細かい超格子ピークを除けば一致するので、図9においては簡便化のため菱面体型結晶構造を擬立方晶で代替し指数付けしたものである。
図9及び図10の対比から明らかなように、窒素割合が0.05より低い0.019では、1%以下の菱面体晶が混在しているもののほとんど純粋な単斜晶であり、窒素割合が0.05を超えると菱面体晶の割合が増えることが分かる。なお単斜晶は結晶の対称性が低いことから各ピークの強度が弱いため、わずかな擬立方晶(菱面体晶)の混入でも擬立方晶(菱面体晶)の混入割合が多いように見えることに注意されたい。
また、図9及び図10の対比から、窒素割合が0.093のものでは、ほとんどが菱面体晶型結晶構造空間群148番−R3型のHf11と考えてよいことが判明した。さらにこの場合、Bevan cluster と無欠陥構造の立方晶Hf14とが1:1の割合で層状となっていると解され、Bevan cluster中のアニオン欠損サイトが無欠陥構造の立方晶Hf14によってブロックされるために、アニオン欠損サイトに効率よく電荷が捕捉され、これによって電気蓄積能力の向上するものと考えられる。
また、窒素割合が0.09よりも大きい0.133では、菱面体晶型結晶構造空間群148番−R3型のHf11と、菱面体晶型結晶構造空間群148番−R3型のHfとが混在するような結晶構造を呈する。これは窒素濃度の増大につれ、菱面体型結晶内におけるBevan cluster 型構造の、無欠陥構造の立方晶Hf14型構造に対する比率が増大したことに起因する。この場合、菱面体晶型結晶構造空間群148番−R3型と、菱面体晶型結晶構造空間群147番−P3型が窒素濃度の変化により離散的に交互に出現する。したがって窒素濃度がちょうど離散的な特定の濃度になっていない場合は、菱面体晶型結晶構造空間群148番−R3型の結晶構造と、菱面体晶型結晶構造空間群147番−P3型の結晶構造が混在するような構成を採っていると考えられる。
したがって、窒素濃度が0.09から0.133へと増えるにつれ、菱面体晶型結晶構造空間群148番−R3型の結晶構造中のアニオン欠損サイトを含むBevan cluster が増える一方で立方晶Hf14が減少することにより、アニオン欠陥サイトとが近接するようになるため、各結晶構造の前記アニオン欠陥サイトに捕捉された電荷の移動障壁が減少し、窒素割合が0.09の場合に比較して電荷蓄積能力としては低下するものと考えられる。
以上より、HfON電荷蓄積膜を有する半導体記憶素子においては、その窒素割合を0.05から0.13の範囲とし、前記HfON電荷蓄積膜が菱面体晶型結晶構造空間群148番−R3型のHf11と、菱面体晶型結晶構造空間群148番−R3型のHfと、それらの中間的な結晶構造であるところの菱面体晶型結晶構造空間群148番−R3型または菱面体晶型結晶構造空間群147番−P3型であるHf2(4n+3)/n4(n−1)/n(nは2以上の自然数)とが混在するような結晶構造を有することにより、さらには、その窒素割合を0.09から0.11とし、前記HfON電荷蓄積膜が菱面体晶型結晶構造空間群148番−R3型のHf11となることにより、前記HfON電荷蓄積膜を含む半導体記憶素子は高い電荷蓄積密度を呈し、前記半導体記憶素子の容量が増大することが分かる。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
例えば、上記具体例では、半導体基板としてシリコン基板、及びその際のトンネル絶縁膜としてSiONトンネル絶縁膜を使用しているが、当然にこれら以外の組み合わせも可能である。但し、SiONトンネル絶縁膜は、HfON電荷蓄積膜の下地層としても機能するので、上述した結晶構造のHfON電荷蓄積膜をスパッタリング法等によって、特に加熱操作を行うことなく形成するには、上述したようなSiONトンネル絶縁膜を用いることが好ましい。
実施形態における半導体記憶素子の構成を示す断面図である。 Bevan cluster型構造の結晶構造を概略的に示す図である。 他の実施形態における半導体記憶素子の構成を示す断面図である。 実施形態における半導体記憶装置をチャネル長に沿って見た場合の構成を示す断面図である。 図4に示す半導体記憶装置をチャネル幅に沿って見た場合の構成を示す断面図である。 実施例における半導体記憶素子のCV特性を示すグラフである。 実施例における半導体記憶素子の、書き込み時間に対するフラットバンド電圧の変化を示すグラフである。 実施例における半導体記憶素子の、書き込み時間に対する電荷蓄積密度を示すグラフである。 実施例における半導体記憶素子を構成するHfON電荷蓄積膜の実験によって得たX線プロファイルである。 半導体記憶素子を構成するHfON電荷蓄積膜の、結晶構造を仮定して計算によって得たX線プロファイルである。
符号の説明
10 半導体記憶素子
11 半導体基板
12 トンネル絶縁膜
13 電荷蓄積膜
14 ブロック膜
15 ゲート電極
16 (組成傾斜)HfSi1−XON膜
11A ソース領域
11B ドレイン領域
20 半導体記憶装置
26 バリアメタル膜
27 低抵抗金属膜

Claims (16)

  1. 半導体基板上に形成されたトンネル絶縁膜と、
    前記トンネル絶縁膜上に形成されたBevan cluster 型構造の結晶を含むHfON電荷蓄積膜と、
    前記HfON電荷蓄積膜上に形成されたブロッキング膜と、
    前記ブロッキング膜上に形成されたゲート電極と、
    を具えることを特徴とする、半導体記憶素子。
  2. 前記HfON電荷蓄積膜は、菱面体晶型の空間群148番−R3型及び菱面体晶型の空間群147番−P3型の少なくとも一方に属する結晶構造を呈することを特徴とする、請求項1に記載の半導体記憶素子。
  3. 前記HfON電荷蓄積膜は、Bevan cluster 型構造の前記結晶と、蛍石型構造のHf14とが交互に層状に積層された構造を備えることを特徴とする、請求項2に記載の半導体記憶素子。
  4. 前記HfON電荷蓄積膜中の窒素成分の割合が、原子比で0.005から0.21であることを特徴とする、請求項1〜3のいずれか一に記載の半導体記憶素子。
  5. 前記HfON電荷蓄積膜中の窒素成分の割合が、原子比で0.05から0.13であることを特徴とする、請求項4に記載の半導体記憶素子。
  6. 前記HfON電荷蓄積膜中の窒素成分の割合が、原子比で0.09から0.11であることを特徴とする、請求項5に記載の半導体記憶素子。
  7. 前記半導体基板はシリコン基板であって、前記トンネル絶縁膜はSiONトンネル絶縁膜であることを特徴とする、請求項1〜6のいずれか一に記載の半導体記憶素子。
  8. 前記SiONトンネル絶縁膜と前記HfON電荷蓄積膜との間において、前記シリコン基板側から前記SiONトンネル絶縁間側に向けて、Hf及びNの組成成分が増大するようにして形成されたHfSi1−XON膜(0<X≦1)を具えることを特徴とする、請求項7に記載の半導体記憶素子。
  9. 前記SiONトンネル絶縁膜は、Hfを含むことを特徴とする、請求項7に記載の半導体記憶素子。
  10. 前記SiONトンネル絶縁膜中のHfは、前記HfON電荷蓄積膜を950℃以上の温度で熱拡散させることによって含ませるようにしたことを特徴とする、請求項9に記載の半導体記憶素子。
  11. Bevan cluster 型構造の結晶を含むことを特徴とする、半導体記憶素子用のHfON電荷蓄積膜。
  12. 前記HfON電荷蓄積膜は、菱面体晶型の空間群148番−R3型及び菱面体晶型の空間群147番−P3型の少なくとも一方に属する結晶構造を呈することを特徴とする、請求項11に記載の半導体記憶素子用のHfON電荷蓄積膜。
  13. 前記HfON電荷蓄積膜は、Bevan cluster 型構造の前記結晶と、蛍石型構造のHf14とが交互に層状に積層されたような構造を呈することを特徴とする、請求項12に記載の半導体記憶素子用のHfON電荷蓄積膜。
  14. 前記HfON電荷蓄積膜中の窒素成分の割合が、原子比で0.005から0.21であることを特徴とする、請求項11〜13のいずれか一に記載の半導体記憶素子用のHfON電荷蓄積膜。
  15. 前記HfON電荷蓄積膜中の窒素成分の割合が、原子比で0.05から0.13であることを特徴とする、請求項14に記載の半導体記憶素子用のHfON電荷蓄積膜。
  16. 前記HfON電荷蓄積膜中の窒素成分の割合が、原子比で0.09から0.11であることを特徴とする、請求項15に記載の半導体記憶素子用のHfON電荷蓄積膜。
JP2008039952A 2008-02-21 2008-02-21 半導体記憶素子 Expired - Fee Related JP5208538B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008039952A JP5208538B2 (ja) 2008-02-21 2008-02-21 半導体記憶素子
US12/233,073 US7943981B2 (en) 2008-02-21 2008-09-18 Semiconductor memory element
KR1020090014531A KR101089919B1 (ko) 2008-02-21 2009-02-20 반도체 기억 소자
CN2009100078791A CN101515599B (zh) 2008-02-21 2009-02-20 半导体存储元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008039952A JP5208538B2 (ja) 2008-02-21 2008-02-21 半導体記憶素子

Publications (2)

Publication Number Publication Date
JP2009200226A true JP2009200226A (ja) 2009-09-03
JP5208538B2 JP5208538B2 (ja) 2013-06-12

Family

ID=40997454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008039952A Expired - Fee Related JP5208538B2 (ja) 2008-02-21 2008-02-21 半導体記憶素子

Country Status (4)

Country Link
US (1) US7943981B2 (ja)
JP (1) JP5208538B2 (ja)
KR (1) KR101089919B1 (ja)
CN (1) CN101515599B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355511B2 (en) 2020-03-19 2022-06-07 Kioxia Corporation Semiconductor memory device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5468227B2 (ja) * 2008-09-30 2014-04-09 株式会社東芝 半導体記憶素子、半導体記憶素子の製造方法
JP5531259B2 (ja) 2009-03-19 2014-06-25 株式会社東芝 半導体装置及びその製造方法
KR101110594B1 (ko) * 2010-02-09 2012-02-15 한국세라믹기술원 메모리 소자의 적층막 및 이의 제조방법
JP5025754B2 (ja) 2010-03-31 2012-09-12 株式会社東芝 半導体記憶素子、及び半導体記憶装置
CN103151459B (zh) * 2013-03-28 2015-02-18 天津理工大学 一种基于氮氧化铪低功耗阻变存储器及其制备方法
US20150255482A1 (en) * 2014-03-06 2015-09-10 Kabushiki Kaisha Toshiba Semiconductor storage device and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022252A1 (en) * 2004-07-30 2006-02-02 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of fabricating the same
US20060043468A1 (en) * 2004-08-27 2006-03-02 Micron Technology, Inc. Stepped gate configuration for non-volatile memory
JP2007273548A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法
JP2008244163A (ja) * 2007-03-27 2008-10-09 Toshiba Corp 不揮発性半導体メモリのメモリセル

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3987418B2 (ja) * 2002-11-15 2007-10-10 株式会社東芝 半導体記憶装置
CN1263147C (zh) * 2002-12-09 2006-07-05 旺宏电子股份有限公司 具有高介电常数隧穿介电层只读存储器的结构与制造方法
EP1487013A3 (en) 2003-06-10 2006-07-19 Samsung Electronics Co., Ltd. SONOS memory device and method of manufacturing the same
KR100594266B1 (ko) 2004-03-17 2006-06-30 삼성전자주식회사 소노스 타입 메모리 소자
US20050258491A1 (en) * 2004-05-14 2005-11-24 International Business Machines Corporation Threshold and flatband voltage stabilization layer for field effect transistors with high permittivity gate oxides
JP4965878B2 (ja) * 2006-03-24 2012-07-04 株式会社東芝 不揮発性半導体メモリ装置
JP4314259B2 (ja) * 2006-09-29 2009-08-12 株式会社東芝 不揮発性半導体メモリ
JP4374037B2 (ja) * 2007-03-28 2009-12-02 株式会社東芝 不揮発性半導体メモリ及びその製造方法
JP4372174B2 (ja) * 2007-03-28 2009-11-25 株式会社東芝 不揮発性半導体メモリ及びその製造方法
JP4594973B2 (ja) * 2007-09-26 2010-12-08 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022252A1 (en) * 2004-07-30 2006-02-02 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of fabricating the same
US20060043468A1 (en) * 2004-08-27 2006-03-02 Micron Technology, Inc. Stepped gate configuration for non-volatile memory
JP2007273548A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法
JP2008244163A (ja) * 2007-03-27 2008-10-09 Toshiba Corp 不揮発性半導体メモリのメモリセル

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355511B2 (en) 2020-03-19 2022-06-07 Kioxia Corporation Semiconductor memory device

Also Published As

Publication number Publication date
CN101515599A (zh) 2009-08-26
KR20090091073A (ko) 2009-08-26
US7943981B2 (en) 2011-05-17
US20090212346A1 (en) 2009-08-27
JP5208538B2 (ja) 2013-06-12
CN101515599B (zh) 2011-11-16
KR101089919B1 (ko) 2011-12-05

Similar Documents

Publication Publication Date Title
JP6367152B2 (ja) 記憶装置
JP5459650B2 (ja) 不揮発性半導体記憶装置のメモリセル
JP4594973B2 (ja) 不揮発性半導体記憶装置
US11374090B2 (en) Gate structures for semiconductor devices
US7550801B2 (en) Nonvolatile semiconductor memory device
JP4358252B2 (ja) 不揮発性半導体メモリのメモリセル
JP5208538B2 (ja) 半導体記憶素子
US7902588B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
US8159012B2 (en) Semiconductor device including insulating layer of cubic system or tetragonal system
US20210005728A1 (en) Storage memory device
US12057478B2 (en) Gate structures for semiconductor devices
US20170263627A1 (en) Semiconductor memory device and method for manufacturing the same
US8559216B2 (en) Nonvolatile semiconductor memory device
JP2010062387A (ja) 不揮発性半導体記憶装置
CN114883362A (zh) 集成电路芯片及其形成方法
JP5150606B2 (ja) 不揮発性半導体記憶装置
JP2009283827A (ja) 半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101020

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees