CN101515431A

CN101515431A - 栅极驱动器用的平移寄存器

Info

Publication number: CN101515431A
Application number: CNA200810082530XA
Authority: CN
Inventors: 陈鸿钧; 江可玉; 贡振邦; 陈明道
Original assignee: Industrial Technology Research Institute ITRI
Current assignee: Industrial Technology Research Institute ITRI
Priority date: 2008-02-22
Filing date: 2008-02-22
Publication date: 2009-08-26
Anticipated expiration: 2028-02-22
Also published as: CN101515431B

Abstract

一种栅极驱动器用的平移寄存器，包括驱动晶体管、重置晶体管、充电放电电路、阈值电压检测电路与存储电容。阈值电压检测电路用以检测驱动晶体管的起始阈值电压，并将其存储在存储电容中。充电放电电路可以对电容充放电，并且可接收控制讯号使平移寄存器起动。重置晶体管可以接收下一级平移寄存器的输出讯号，以对电容放电，使平移寄存器回复到起始状态。藉此，使平移寄存器输出的驱动电流与驱动晶体管的阈值电压无关。

Description

栅极驱动器用的平移寄存器

技术领域

本发明涉及一种栅极驱动器，特别是涉及一种可以对晶体管阈值电压进行补偿的栅极驱动器。

背景技术

近几年的薄膜晶体管(thin film transistor，TFT)研发方向逐渐从单纯的像素开关，转为电路上的应用，这种趋势可以从国际研讨会上发表的情况即可了解到。TFT的均匀度与TFT特性已经逐年在改善当中，但是由于TFT的可靠度较差是属于先天性不良的特质，因此急需靠一些后天的方法，诸如组件结构设计、电路补偿设计或是系统端的调整来补足。在栅极驱动器上，便是要减少个别TFT于栅极端存在长时间的偏压，而达到输出稳定扫瞄电压的目的。

美国专利U.S.Patent 6,064,713提出一种使用非晶硅薄膜晶体管(a-SiTFT)实现栅极驱动器的作法。该专利利用下一级的输出讯号来实现重置以及前一级输出做为驱动讯号，并使用电容实现讯号增强的功用。此专利的优点是各个TFT处于偏压的时间短，减少阈值电压在偏压下产生升高情形；缺点是当栅极驱动器中驱动TFT因为阈值电压的累积而逐渐升高时，最终可能造成无法正常工作，使得栅极驱动器的使用寿命因此受限。

因此，如何有效地解决驱动稳定度并且使驱动器寿命增加，是业界急需努力的目标。

发明内容

有鉴于上述问题，本发明提出一种栅极驱动器用的平移寄存器，其利用电容存储驱动晶体管的阈值电压，实现补偿驱动电压衰减的功能，并解决噪声与阈值电压偏移的问题，能大幅提升驱动电路的稳定度。

本发明提出一种平移寄存器，其适用于将多数级平移寄存器串接以构成一栅极驱动电路。各级平移寄存器的输出端是耦接至下一级平移寄存器的输入端，各级平移寄存器的重置端接收下一级平移寄存器的输出讯号。

本发明的平移寄存器可以包括第一与第二节点、驱动晶体管、重置晶体管、充电放电电路、阈值电压检测电路以及存储电容。驱动晶体管具有栅极、源极与漏极，其中栅极耦接至第一节点，漏极耦接至频率讯号，源级做为平移寄存器的输出端并且输出输出讯号给下一级平移寄存器的输入端。重置晶体管具有栅极、源极与漏极，其中栅极接收该下一级平移寄存器的输出讯号以做为重置讯号，源极耦接至第一低电位电压，且漏极耦接至第一节点。充电放电电路接收输入讯号与控制讯号，并且耦接第二节点。阈值电压检测电路，接收控制讯号，并且耦接至第一节点与驱动晶体管的源极。存储电容具有第一端与第二端，分别耦接至第一与第二节点，用以存储驱动晶体管的阈值电压。

根据本发明一实施例，上述充电放电电路可以还包括第一晶体管与第二晶体管。第一晶体管具有栅极、源极与漏极，其中栅极耦接至输入讯号，漏极耦接至高电位电压，源极耦接至第二节点。第二晶体管具有栅极、源极与漏极，其中栅极耦接至控制讯号，漏极耦接至第二节点，源极耦接至第二低电压电位。此外，上述第一晶体管的栅极与漏极更可以耦接一起，并且以输入讯号做为高电位电压电平。

本发明更提出另一种平移寄存器，可以包括驱动晶体管、重置晶体管、充电电路、阈值电压检测电路以及存储电容。驱动晶体管具有栅极、源极与漏极，其中栅极耦接至第一节点，漏极耦接至频率讯号，源级做为输出端，并且输出一输出讯号。重置晶体管具有栅极、源极与漏极，其中栅极接收下一级平移寄存器的输出讯号以做为重置讯号，源极耦接至低电位电压，且漏极耦接至第一节点。充电电路接收输入讯号，并且耦接至第二节点。阈值电压检测电路接收控制讯号，并且耦接至第一节点、第二节点与驱动晶体管的源极。存储电容具有第一端与第二端，分别耦接至第一与第二节点，用以存储驱动晶体管的阈值电压。

本发明还提出另一种平移寄存器，可以包括驱动晶体管、重置晶体管、充电放电电路、阈值电压检测电路以及存储电容。驱动晶体管，具有栅极、源极与漏极，其中栅极耦接至第一节点，漏极耦接至频率讯号，源级做为输出端并且输出输出讯号。重置晶体管，具有栅极、源极与漏极，其中栅极接收下一级平移寄存器的输出讯号以做为重置讯号，源极耦接至第一低电位电压，且漏极耦接至第一节点。充电放电电路，接收输入讯号、第一控制讯号与第二控制讯号，并且耦接至第二低电位电压与第二节点。阈值电压检测电路，接收第一与第二控制讯号，并且耦接至第一节点与驱动晶体管的该源极。存储电容具有第一端与第二端，分别耦接至第一与第二节点，用以存储驱动晶体管的阈值电压。

根据本发明一实施例，充电放电电路可以还包括第一、第二与第三晶体管。第一晶体管具有栅极、源极与漏极，其中栅极耦接至漏极并且接收输入讯号，源极耦接至第二节点。第二晶体管具有栅极、源极与漏极，其中栅极耦接至第一控制讯号，漏极耦接至第二节点，源极耦接至第二低电位电压。第三晶体管具有栅极、源极与漏极，其中栅极耦接至第二控制讯号，漏极耦接至第二节点，源极耦接至第二低电位电压。

此外，上述阈值电压检测电路可以还包括第四、第五与第六晶体管。第四晶体管具有栅极、源极与漏极，其中栅极耦接至第一控制讯号，漏极耦接至高电位电压，且源极耦接至第一节点。第五晶体管具有栅极、源极与漏极，其中栅极耦接至第二控制讯号，且源极耦接至第一节点。第六晶体管具有栅极、源极与漏极，其中栅极耦接至第一节点与驱动晶体管的栅极，漏极耦接至第五晶体管的漏极，且源极耦接至驱动晶体管的源极。此外，上述第四晶体管的漏极可以耦接至栅极，再接至第一控制讯号。

根据本发明一实施例，上述平移寄存器可以还包括第七晶体管，其具有栅极、源极与漏极，其中栅极与漏极一起耦接至驱动晶体管的源极。上述平移寄存器也可以还包括第八晶体管，其具有栅极、源极与漏极，其中栅极耦接至驱动晶体管的栅极，漏极耦接至频率讯号，源极耦接至像素端。

藉由以上的架构，因为使用存储电容来存储在平移寄存器作动前驱动晶体管的阈值电压，所以可以在输出讯号中消弭阈值电压产生变动的问题。驱动电压与驱动电流等的输出讯号几乎与驱动晶体管的阈值电压无关，驱动电压可以获得良好的补偿，实现稳定的驱动，使得显像更为稳定。

为使本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并结合附图详细说明如下。

附图说明

图1绘示本发明栅极驱动器的示意图。

图2A绘示图1的平移寄存器的电路示意图。

图2B绘示图2A的平移寄存器的变化例示意图。

图2C绘示图2B的平移寄存器的变化例示意图。

图3绘示图2A的电路图的操作时序示意图。

图4绘示图2A的平移寄存器的变化例示意图。

图5绘示本发明另一栅极驱动器的示意图。

图6绘示图5的平移寄存器的电路示意图。

图7绘示阈值电压检测电路的放电路径示意图。

图8绘示图6的电路图的操作时序示意图。

图9绘示图6的平移寄存器的变化例示意图。

图10绘示图6的平移寄存器的另一变化例示意图。

图11A、11B绘示以HSPICE软件仿真的结果。

图12A表示受偏压前后第十级平移暂存中节点Q的波形图。

图12B表示受偏压前后第十级的输出波形图。

附图符号说明

100、200：平移寄存器

102、202：充电放电电路

103、103’：充电放电电路

104、204：阈值电压检测电路

M1～M4：晶体管

M7～M16：晶体管

具体实施方式

薄膜晶体管(TFT)在长时间的栅极偏压(gate bias stress)下，会造成阈值电压V_th飘移，造成驱动电流下降，而使驱动能力降低。阈值电压V_th的飘移量与栅极电压V_GS、初始阈值电压V_T0以及偏压的作用时间t之间有一特定的关系。为了减少V_th漂移量，并且达到V_th增加下以及驱动电流固定的目的，在电路实现上，本发明使用了一存储电容来存储驱动TFT的阈值电压。

图1绘示本发明栅极驱动器的示意图。栅极驱动器一般为串接多个平移寄存器的电路，图1绘示其中三级(N-1、N与N+1)做为说明例。依据本实施例，每个平移寄存器包括输入端IN、输出端OUT与重置端RESET，而且接收外部的控制讯号VC以及频率讯号CLK1、CLK2。第一级平移寄存器的输入端IN接收一起动讯号(START_UP)，每一级的输出均连接到一扫描线并且做为下一级平移寄存器的输入端IN的输入讯号。每一级的输出讯号回馈到前一级的重置端RESET，例如第N级的输出讯号OUTn回馈到第N-1级的重置端RESET。各级重置端RESET所接收到的讯号可以将各级的驱动晶体管的阈值电压回归到起始状态。以下详细说明各级平移寄存器的结构与操作。

图2A绘示本实施例的栅极驱动电路其中一级的平移寄存器示意图。如图2A所示，平移寄存器100包括充电放电电路102、存储电容Cm、阈值电压检测电路104、重置晶体管M3以及驱动晶体管M4。在此实施例中，充电放电电路102可以还包括串联的晶体管M1、M2。

如图2A所示，晶体管M1的栅极接收一输入电压V_IN，晶体管M2的栅极接收一控制讯号V_C。晶体管M1的漏极还连接到高电位电压V_H，源极连接到第二节点b。晶体管M2的源极更连接到第二低电位电压V_L2，漏极连接到第二节点b。存储电容Cm连接在节点a与b之间，可以是晶体管电容或是金属/绝缘层/金属电容。重置晶体管M3的栅极可接收一重置讯号RESET，漏极连接到第一节点a且源极连接到第一低电位电压V_L1。阈值电压检测电路104接收上述控制电压V_C，并且耦接到第一节点a与输出电压V_OUT。驱动晶体管M4的栅极耦接到第一节点a，漏极接收一频率讯号CLK，源极做为输出而连接到上述输出电压V_OUT。

接着结合图2A的电路图与图3的时序图，说明本实施例的操作方式。平移寄存器100一开始由阈值电压检测电路104检测驱动晶体管M4的阈值电压V_th。当控制讯号VC变成高电位时，驱动晶体管M4的阈值电压V_th，会被储存在存储电容Cm上。之后，当起使讯号(输入第一级输入端IN的讯号)START_UP开始输入第一级平移寄存器做为输入讯号V_IN，将使晶体管M1导通。于是，第二节点b便被充电至V_H，并且同时提升第一节点a的电压，电压增量约为V_H。

此时，第一节点a的电压变为(V_H+V_th)，亦即被充电的电压准位加上先前所存储的驱动晶体管M4的阈值电压V_th。此外，驱动晶体管M4的等效驱动电压是V_GS-V_th。假设OUT为0，则决定输出电流的等效驱动电压与阈值电压V_th无关。之后频率讯号CLK转为高电位时，输出端OUT经由驱动晶体管M4被充电为高电位，直到频率讯号CLK由高电位转低低电位时，输出端OUT同样透过驱动晶体M4放电。

当下一级平移寄存器的输出端OUTn+1的输出讯号由低电位转为高电位，此时输出端OUTn+1的输出讯号回馈到本级电路中的晶体管M3将节点a点放电至低电位V_L1，使此平移寄存器电路回归到起始的状态。

图2B为绘示另一实施例的栅极驱动电路其中一级的平移寄存器示意图。本实施例与图2A的差异点在于将图2A中的充电放电电路替换成一充电电路103，其接收一输入讯号V_IN，并且耦接至该第二节点b。阈值电压检测电路104则接收控制讯号V_C，并且耦接至第一节点a、第二节点b与驱动晶体管M4的源极。藉由充电电路103，可以经由节点b对存储电容Cm进行充电。整体电路的操作方式与图2A类似，在此便不多冗述。

做为上述充电电路103的一个例子，如图2B所示，其可由晶体管M1所构成。晶体管M1的栅极可以接收输入讯号V_IN，源极连接到节点b，漏极则连接到一高电位电压V_H(与图2A类似)。此外，如图2C所示，其绘示另一种充电电路103’的一个例子。基本上，充电电路103’也是由晶体管M1构成，只是在图2C中，晶体管M1的栅极与漏极为连接在一起，并接收输入讯号V_IN。

图4绘示图2A的平移寄存器的变化例示意图。图4与图2A的差异在于重置晶体管M3’的连接位置。如图4所示，重置晶体管M3’的源极是连接到第二节点b，除此之外，其余架构皆相同且操作方式也类似。此外，晶体管M1的漏极也可以不接到高电位电压V_H，而连接到栅极；亦即，输入电压V_IN输入到晶体管M1的栅极与漏极。

接着结合图5至图8来说明另一个实施例的架构与操作。图5绘示本发明另一栅极驱动器的示意图，图6绘示图5的平移寄存器的电路示意图，图7绘示阈值电压检测电路的放电路径示意图，图8绘示图6的电路图的操作时序示意图。

如图5所示，本实施例的栅极驱动器基本上与图1的电路类似，但是控制讯号部分还细分为第一控制讯号rst与第二控制讯号start，其余的部分与图1相同，在此省略其说明。

接着说明本实施例的电路架构，如图6所示，驱动晶体管M14具有栅极、源极与漏极，其中栅极耦接至第一节点Q，漏极耦接至频率讯号CLK，源级做为输出端(OUT)并且输出输出讯号V_OUT。重置晶体管M12具有栅极、源极与漏极，其中栅极接收下一级平移寄存器的输出讯号以做为一重置讯号RESET，源极耦接至第一低电位电压V_L1，且漏极耦接至第一节点Q。充电放电电路202接收输入讯号V_IN、第一控制讯号rst与第二控制讯号start，并且耦接至第二低电位电压V_L2与第二节点x。此处的输入讯号V_IN、对于第一级平移寄存器而言是起动讯号START_UP，对于第一级后的平移寄存器而言则是前一级的输出讯号。阈值电压检测电路204接收第一控制讯号rst与第二控制讯号start，并且耦接至第一节点Q与驱动晶体管M14的源极。存储电容Cm具有第一端与第二端，分别耦接至第一节点Q与该第二节点x，用以存储驱动晶体管Cm的阈值电压V_th。

如图6所示，做为充电放电电路的一个例子可以还包括晶体管M7、M8与M9。晶体管M7具有栅极、源极与漏极，其中栅极耦接至漏极并且接收输入讯号V_IN，源极耦接至第二节点x。晶体管M8，具有栅极、源极与漏极，其中栅极耦接至第一控制讯号rst，漏极耦接至第二节点x，源极耦接至第二低电位电压V_L2。晶体管M9具有栅极、源极与漏极，其中栅极耦接至第二控制讯号start，漏极耦接至第二节点x，源极耦接至第二低电位电压V_L2。第一低电位电压V_L1与第二低电位电压V_L2两者可以相等或相异。此外，晶体管M8、M9的源极也可以分别接到不同低电位电压。

如图6所示，做为阈值电压检测电路的一个例子可以还包括晶体管M10、M11与M13。晶体管M10具有栅极、源极与漏极，其中栅极耦接至第一控制讯号rst，漏极耦接至高电位电压V_H，且源极耦接至第一节点Q。晶体管M11具有栅极、源极与漏极，其中栅极耦接至第二控制讯号start，且源极耦接至第一节点Q。晶体管M13具有栅极、源极与漏极，其中栅极耦接至第一节点与驱动晶体管M14的栅极，漏极耦接至晶体管M11的漏极，且源极耦接至驱动晶体管M14的源极。

接着结合图8的时序图，说明上述实施例电路的动作。在上述平移寄存器电路中，晶体管M8、M9、M10、M11与M13是用来实现阈值电压补偿。第一控制讯号rst最先转为高电位(high)，此时晶体管M10与M8均会导通。藉由晶体管M10的导通，节点Q点会预先充电为高电位(high)。此时，因为第一控制讯号rst为高电位而第二控制讯号start为低电位，晶体管M8将导通而晶体管M9关闭，所以电容的另一端，即节点x会因为晶体管M8的导通而接地。

接着，当第一控制讯号rst转为低电位(low)之后，第二控制讯号start由低电位转为高电位。此时，晶体管M8、M10被关闭，晶体管M9、M11被导通。此时，如图7所示，储存在存储电容Cm上的电荷会经由晶体管M11、M13与M14进行放电，此时CLK为低电压。当放电结束时，储存在存储电容Cm上的电压等于驱动晶体管M14的阈值电压V_th。亦即，此时节点Q的电压V_Q＝(V_th)_MI4。当第二控制讯后结束后，亦即由高电位转为低电位，频率讯号CLK2与CLK1开始传送，此时存储电容Cm存储阈值电压V_th的动作结束。

当起始讯号START_UP开始输入第一级的平移寄存器200的输入端IN(参考图5)时，便触发栅极驱动器开始动作。此时以第一级的平移寄存器为例，输入端IN开始输入起始讯号V_IN＝START_UP，此时晶体管M7导通。节点x的电位便被拉高ΔV_x。因为电容的电荷为连续性，节点Q的电位也随着被拉高，并且加上一开始存储在存储电容Cm上的电位V_Q，合成新的电位V_Q’，V_Q’＝ΔV_Q+(V_TH)_M14。若ΔV_Q＝V_Q’-V_Q，ΔV_Q＝ΔV_x×(Cm/C_T)，其中C_T是节点Q所看到的总电容。

之后，频率讯号CLK1转为高电位(high)，输出端OUT，即驱动晶体管M14的源级被充电为高电位。因为晶体管M13、M14的栅极源极间电容(Cgs)耦合效应，电位V_Q’与电位V_OUT同时被提高。所以OUT升高时，(V_Q’-V_OUT)几乎不变，此时驱动晶体管M14的栅极源极电压(V_GS)_M14等于(V_Q’-V_OUT)。此外，驱动晶体管M14是操作在线性区，所以电流I可表示成下面的数式。

I＝k(W/L)[(V_DS)_M14×((V_GS)_M14-(V_th)_M14)]

＝k(W/L)[(V_DD-V_OUT)×(V_Q’-VOUT-(V_th)_M14)]，

在上式中，V_DD为电路中的高电位电压。由上式可以清楚看出，-(V_th)_M14刚好与V_Q’中的(V_th)_M14抵消，使得栅极驱动器的电流与驱动晶体管M14的阈值电压(V_th)_M14无关。驱动晶体管M14提供输出电流直到频率讯号CLK由高电位转低电位，此时输出端OUT透过驱动晶体管M14放电。之后，经由下一级输出端OUTn+1输出的输出讯号控制重置晶体管M12，对节点Q进行放电，将驱动晶体管M14关闭。因为输入两相邻平移寄存器的频率讯号CLK1与CLK2有一适当的间隔，所以输出端OUT会有足够的放电时间。

由上述可以清楚地知道，藉由本实施例的平移寄存器电路，输出的驱动电流与驱动晶体管的阈值电压无关，所以栅极驱动器的各级可以稳定地输出驱动电流到像素端或扫描电压至各扫描线。因此，使得即使受到长时间的偏压，也能输出稳定扫瞄电压与驱动电流。阈值电压飘移的问题可以被有效地解决。

上述图6的电路上可以做些变化，例如图9与图10所示。如图9所示，图6的电路可以还包括晶体管M15，其具有栅极、源极与漏极，其中栅极与漏极一起耦接至驱动晶体管M14的源极。另外，如图10所示，图6的电路可以还包括晶体管M16，其具有栅极、源极与漏极，其中栅极耦接至驱动晶体管M14的栅极，漏极耦接至频率讯号CLK，源极耦接至一像素端。透过这种架构，可以让输出讯号的直流偏压更加稳定。

图11A与11B绘示以HSPICE软件仿真图6的电路的结果。此仿真是以HSPICE中模型等级(model level)61来进行。图11A为以单级平移寄存器仿真的结果，图11B显示串连十级的输出结果。从图11A与11B来看，可以清楚地知道，在启始讯号START_UP输入起动栅极驱动器后，各级的输出波形(OUT1～OUT10)几乎保持相同，所以各级驱动能力均得以保持稳定。本实施例的栅极驱动器可应用于WVGA规格，其更新频率为60Hz，供应电压为25V，输出讯号OUT的振幅为24V。

接着考虑栅极驱动器中驱动晶体管M14的阈值电压V_th产生变异的情形。图12A显示出比较起始条件下与偏压作用时间s后Δ(V_th)_M8为4.5V情形下，在第十级平移寄存器中的节点Q的波形图，发现节点电位V_Q在偏压后同样提高了约4.5V。图12B表示受偏压前后第十级的输出波形图。由图12B可以清楚地看出，受偏压前后第十级输出讯号OUT10的波形完全一致，并没有发生明显的变动。因此可见本实施例的电路确实有能力可以对输出讯号进行完全补偿。

综上所述，因为使用存储电容来存储在平移寄存器作动前驱动晶体管的阈值电压，所以可以在输出讯号中消除阈值电压产生变动的问题。驱动电压与驱动电流等的输出讯号几乎与驱动晶体管的阈值电压无关，可以获得一个稳定的驱动，使得显像更为稳定。此外，本发明亦可以应用到任何会因阈值电压变动产生不良影响的电路中。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下可作若干的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。

Claims

1.一种平移寄存器，适用于将多数级该平移寄存器串接以构成一栅极驱动电路，各该级平移寄存器的一输出端耦接至下一级平移寄存器的一输入端，各该级平移寄存器的一重置端接收下一级平移寄存器的一输出讯号，该平移寄存器包括：

一第一与一第二节点；

一驱动晶体管，具有一栅极、一源极与一漏极，其中该栅极耦接至该第一节点，该漏极耦接至一频率讯号，该源级做为该输出端，并且输出一输出讯号；

一重置晶体管，具有一栅极、一源极与一漏极，其中该栅极接收该下一级平移寄存器的该输出讯号以做为一重置讯号，该源极耦接至一第一低电位电压，且该漏极耦接至该第一节点；

一充电放电电路，接收一输入讯号与一控制讯号，并且耦接至该第二节点；

一阈值电压检测电路，接收该控制讯号，并且耦接至该第一节点与该驱动晶体管的该源极；以及

一存储电容，具有一第一端与一第二端，分别耦接至该第一与该第二节点，用以存储该驱动晶体管的一阈值电压。

2.如权利要求1所述的平移寄存器，其中充电放电电路还包括：

一第一晶体管，具有一栅极、一源极与一漏极，其中该栅极耦接至该输入讯号，该漏极耦接至该高电位电压，该源极耦接至该第二节点；以及

一第二晶体管，具有一栅极、一源极与一漏极，其中该栅极耦接至该控制讯号，该漏极耦接至该第二节点，该源极耦接至一第二低电压电位。

3.如权利要求2所述的平移寄存器，其中该第一晶体管的该栅极与该漏极耦接，并且接收该输入讯号。

4.如权利要求2所述的平移寄存器，其中该第一与该第二低电压电位不同。

5.如权利要求2所述的平移寄存器，其中该第一与该第二低电压电位相同。

6.如权利要求1所述的平移寄存器，其中该存储电容为一晶体管电容或是一金属/绝缘层/金属电容。

7.一种平移寄存器，适用于将多数级该平移寄存器串接以构成一栅极驱动电路，各该级平移寄存器的一输出端耦接至下一级平移寄存器的一输入端，各该级平移寄存器的一重置端接收下一级平移寄存器的一输出讯号，该平移寄存器包括：

一第一与一第二节点；

一驱动晶体管，具有一栅极、一源极与一漏极，其中该栅极耦接至该第一节点，该漏极耦接至一频率讯号，该源级耦接至一输出讯号；

一重置晶体管，具有一栅极、一源极与一漏极，其中该栅极接收该下一级平移寄存器的该输出讯号，以做为一重置讯号，该源极耦接至一第一低电位电压，且该漏极耦接至该第二节点；

一充电放电电路，接收一输入讯号与一控制讯号，并且耦接至一高电位电压与一第二低电位电压与该第二节点；

8.如权利要求7所述的平移寄存器，其中充电放电电路还包括：

一第二晶体管，具有一栅极、一源极与一漏极，其中该栅极耦接至该控制讯号，该漏极耦接至该第二节点，该源极耦接至该第二低电压电位。

9.如权利要求8所述的平移寄存器，其中该第一晶体管的该栅极与该漏极耦接，并且该高电位电压位该输入讯号。

10.如权利要求7所述的平移寄存器，其中该第一与该第二低电压电位不同。

11.如权利要求7所述的平移寄存器，其中该第一与该第二低电压电位相同。

12.如权利要求7所述的平移寄存器，其中该存储电容为一晶体管电容或是一金属/绝缘层/金属电容。

13.一种平移寄存器，适用于将多数级该平移寄存器串接以构成一栅极驱动电路，各该级平移寄存器的一输出端耦接至下一级平移寄存器的一输入端，各该级平移寄存器的一重置端接收下一级平移寄存器的一输出讯号，该平移寄存器包括：

一第一节点与一第二节点；

一驱动晶体管，具有一栅极、一源极与一漏极，其中该栅极耦接至该第一节点，该漏极耦接至一频率讯号，该源级做为该输出端并且输出一输出讯号；

一充电放电电路，接收一输入讯号、一第一控制讯号与一第二控制讯号，并且耦接至一第二低电位电压与该第二节点；

一阈值电压检测电路，接收该第一与该第二控制讯号，并且耦接至该第一节点与该驱动晶体管的该源极；以及

14.如权利要求13所述的平移寄存器，其中充电放电电路还包括：

一第一晶体管，具有一栅极、一源极与一漏极，其中该栅极耦接至该漏极并且接收该输入讯号，该源极耦接至该第二节点；

一第二晶体管，具有一栅极、一源极与一漏极，其中该栅极耦接至该第一控制讯号，该漏极耦接至该第二节点；以及

一第三晶体管，具有一栅极、一源极与一漏极，其中该栅极耦接至该第二控制讯号，该漏极耦接至该第二节点。

15.如权利要求14所述的平移寄存器，其中该第二与该第三晶体管的源极耦接到相同的低电位电压。

16.如权利要求14所述的平移寄存器，其中该第二与该第三晶体管的源极耦接到相异的低电位电压。

17.如权利要求13所述的平移寄存器，其中阈值电压检测电路还包括：

一第四晶体管，具有一栅极、一源极与一漏极，其中该栅极耦接至该第一控制讯号，该漏极耦接至一高电位电压，且该源极耦接至该第一节点；

一第五晶体管，具有一栅极、一源极与一漏极，其中该栅极耦接至该第二控制讯号，且该源极耦接至该第一节点；以及

一第六晶体管，具有一栅极、一源极与一漏极，其中该栅极耦接至该第一节点与该驱动晶体管的该栅极，该漏极耦接至该第五晶体管的该漏极，且该源极耦接至该驱动晶体管的该源极。

18.如权利要求13所述的平移寄存器，其中该第四晶体管的栅极与漏极更耦接一起，并接收该第一控制讯号。

19.如权利要求13所述的平移寄存器，还包括一第七晶体管，具有一栅极、一源极与一漏极，其中该栅极与该漏极一起耦接至该驱动晶体管的该源极，该源极连接至一第三低电位电压。

20.如权利要求13所述的平移寄存器，还包括一第八晶体管，具有一栅极、一源极与一漏极，其中该栅极耦接至该驱动晶体管的该栅极，该漏极耦接至该频率讯号，该源极耦接至一像素端。

21.如权利要求13所述的平移寄存器，其中该存储电容为一晶体管电容或是一金属/绝缘层/金属电容。

22.如权利要求13所述的平移寄存器，其中该第一与该第二低电压电位不同。

23.如权利要求13所述的平移寄存器，其中该第一与该第二低电压电位相同。

24.一种平移寄存器，适用于将多数级该平移寄存器串接以构成一栅极驱动电路，各该级平移寄存器的一输出端耦接至下一级平移寄存器的一输入端，各该级平移寄存器的一重置端接收下一级平移寄存器的一输出讯号，该平移寄存器包括：

一第一与一第二节点；

一重置晶体管，具有一栅极、一源极与一漏极，其中该栅极接收该下一级平移寄存器的该输出讯号以做为一重置讯号，该源极耦接至一低电位电压，且该漏极耦接至该第一节点；

一充电电路，接收一输入讯号，并且耦接至该第二节点；

一阈值电压检测电路，接收该控制讯号，并且耦接至该第一节点、该第二节点与该驱动晶体管的该源极；以及

25.如权利要求24所述的平移寄存器，其中充电电路为一第一晶体管，具有一栅极、一源极与一漏极，其中该栅极耦接至该输入讯号，该漏极耦接至该高电位电压，该源极耦接至该第二节点。

26.如权利要求25所述的平移寄存器，其中该第一晶体管的该栅极与该漏极耦接，并且接收该输入讯号。

27.如权利要求24所述的平移寄存器，其中该存储电容为一晶体管电容或是一金属/绝缘层/金属电容。