CN111754951A - 一种mog电路及显示面板 - Google Patents

Abstract

本申请提出了一种MOG电路，包括多个级联的MOG子电路；其中第N级MOG子电路包括：第N级GOA电路，用于生成一驱动信号；第N级Demux电路，与第N级GOA电路连接，用于根据驱动信号输出对应的扫描信号；第一电位信号，与第N级GOA电路连接，用于关闭驱动信号的输出；第二电位信号，与第N级Demux电路连接，用于关闭输入扫描信号的开关元件；其中，N为正整数。

Description

一种MOG电路及显示面板

技术领域

本申请涉及显示面板技术领域，尤其涉及一种MOG电路及显示面板。

背景技术

Gate Driver On Array，简称GOA，也就是利用现有薄膜晶体管液晶显示器Array制程将Gate行扫描驱动信号电路制作在Array基板上，实现对Gate逐行扫描的驱动方式的一项技术。Demux为一种选择电路，在充电时间满足的情况下将信号选通分为n路，从而减小芯片驱动信号数量或电路数量。Mux On Gate电路简称MOG电路，是一种新型的panel驱动方式，将GOA中原有的CK输出的Gate通过Demux控制并切分为n级输出，对于单个Pixel而言有效的充电时间不变，却可以进一步缩减边框宽度。MOG电路是通过将GOA连接至Demux，并且GOA和Demux连接至同一个VGL信号，存在重载画面下MOG电路失效的风险。

发明内容

本申请实施例提供了一种MOG电路，MOG电路中的GOA单元连接至第一电位信号，用于关闭驱动信号的输出；MOG电路中的Demux单元连接至第二电位信号，用于关闭输入扫描信号的开关元件。即MOG电路中的GOA单元和Demux单元分别连接至第一电位信号和第二电位信号，可以避免MOG电路在重载画面下失效的风险。

本申请提供了一种MOG电路，包括多个级联的MOG子电路；其中第N级所述MOG子电路包括：

第N级GOA电路，用于生成一驱动信号；

第N级Demux电路，与所述第N级GOA电路连接，用于根据所述驱动信号输出对应的扫描信号；

第一电位信号，与所述第N级GOA电路连接，用于关闭所述驱动信号的输出；

第二电位信号，与所述第N级Demux电路连接，用于关闭输入所述扫描信号的开关元件；

其中，N为正整数。

在本申请的的MOG电路中，所述第N级Demux电路包括至少两个并联连接的Demux单元，每一所述Demux单元连接至所述第N级所述GOA电路，所述Demux单元根据所述驱动信号依次的输出对应的扫描信号，每一所述Demux单元连接至所述第二电位信号。

在本申请的的MOG电路中，所述第N级Demux电路还包括第一下拉模块，所述第一下拉模块连接至所述Demux单元，所述Demux单元依据所述第一下拉模块的输出信号在对应时间段将所述扫描信号的电位拉动至所述第二电位信号的电位。

在本申请的的MOG电路中，所述Demux单元包括第一Demux开关元件和第二Demux开关元件；

所述第一Demux开关元件的输入端与控制信号连接；所述第一Demux开关元件的栅极与所述驱动信号连接；所述第一Demux开关元件的输出端与所述第二Demux开关元件的输入端连接，并输出对应的扫描信号；所述第二Demux开关元件的输出端与所述第二电位信号连接；所述第二Demux开关元件的栅极与所述第一下拉模块的输出端连接。

在本申请的的MOG电路中，所述第N级Demux电路包括全局信号模块，所述全局信号模块连接至所述第一Demux开关元件的栅极，所述Demux单元依据所述全局信号模块的输出信号在对应时间段将所述驱动信号的电位上拉至对应的高电位。

在本申请的的MOG电路中，所述第N级Demux电路包括三个并联连接的Demux单元，三个所述Demux单元对应的分别输出第一扫描信号、第二扫描信号以及第三扫描信号。

在本申请的的MOG电路中，第N级GOA电路包括上拉模块，所述上拉模块在对应时间段拉动所述驱动信号的电位至对应的高电位。

在本申请的的MOG电路中，第N级GOA电路还包括第二下拉模块，所述第二下拉模块在对应时间段拉动所述驱动信号的电位至所述第一电位信号的电位。

在本申请的的MOG电路中，所述上拉模块包括第一GOA开关元件和第二GOA开关元件，所述第一GOA开关元件的栅极与上一级的驱动信号连接，所述第一GOA开关元件的输入端与对应的高电位信号连接，所述第一GOA开关元件的输出端与所述第二GOA开关元件的栅极连接，所述第二GOA开关元件的输入端与第n级时钟信号连接，所述第二GOA开关元件的输出端输出所述驱动信号；

所述第二下拉模块包括第三GOA开关元件、第四GOA开关元件以及第五GOA开关元件，所述第三GOA开关元件的栅极与第n+1级时钟信号连接，所述第三GOA开关元件的输入端与对应的高电位信号连接，所述第三GOA开关元件的输出端与所述第四GOA开关元件和所述第五GOA开关元件的栅极连接，所述第四GOA开关元件的输出端与所述第一GOA开关元件的输出端连接，所述第五GOA开关元件的输出端与所述第二GOA开关元件的输出端连接，所述第四GOA开关元件和所述第五GOA开关元件的输入端与所述第一电位信号连接。

本申请还提供了一种显示面板，显示面板包括上述任意一种MOG电路。

本申请的有益效果为：提供了一种MOG电路，MOG电路中的GOA单元连接至第一电位信号，用于关闭驱动信号的输出；MOG电路中的Demux单元连接至第二电位信号，用于关闭输入扫描信号的开关元件。即MOG电路中的GOA单元和Demux单元分别连接至第一电位信号和第二电位信号，可以避免MOG电路在重载画面下失效的风险。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为本申请一实施例提供的MOG电路示意图；

图2为本申请一实施例提供的显示面板的示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

请参阅图1，本申请的实施例提供了一种MOG电路，包括多个级联的MOG子电路10；其中第N级MOG子电路10包括：第N级GOA电路200，用于生成一驱动信号G(n)；第N级Demux电路100，与第N级GOA电路200连接，用于根据驱动信号G(n)输出对应的扫描信号G1～G3；第一电位信号VGL1，与第N级GOA电路200连接，用于关闭驱动信号G(n)的输出；第二电位信号VGL2，与第N级Demux电路100连接，用于关闭输入扫描信号G1～G3的开关元件。

具体的，在一些实施例中，第一电位信号VGL1可以为第一低电位信号VGL1，与第N级GOA电路200连接，用于为第N级GOA电路200提供对应的低电位信号VGL1；第二电位信号VGL2可以为第二低点电位信号VGL2，与第N级Demux电路100连接，用于为第N级Demux电路100提供对应的低电位信号VGL2。

具体的，在一些实施例中，第N级Demux电路100，与第N级GOA电路200连接，用于根据驱动信号G(n)输出对应的扫描信号G1～G3。

在本申请中G1～G3表示第N级Demux电路100输出的扫描信号数量为3个，但不限于此，也可以为其他数量的扫描信号，例如：第N级Demux电路100与第N级GOA电路200连接，并根据驱动信号G(n)输出对应的扫描信号G1、G2，或者第N级Demux电路100输出大于3个的扫描信号，在图1中举例示意了第N级Demux电路100输出对应的扫描信号G1、G2、G3。

在一些实施例中，第N级Demux电路100包括至少两个并联连接的Demux单元，每一Demux单元连接至第N级GOA电路200，Demux单元根据驱动信号G(n)依次的输出对应的扫描信号，每一Demux单元连接至第二电位信号VGL2。其中，每一Demux单元输出1个对应的扫描信号。请参阅图1，图中举例示意了三个并联连接的Demux单元，三个Demux单元分别为Demux单元111、Demux单元112、以及Demux单元113。在一些实施例中，第N级Demux电路100可以包括2个并联连接的Demux单元，两个Demux单元分别为Demux单元111和Demux单元112；在一些实施例中，第N级Demux电路100可以包括四个并联连接的Demux单元。Demux单元的数量不限定。具体的，在一些实施例中，第N级Demux电路100包括三个并联连接的Demux单元，每一Demux单元连接至第N级GOA电路200，每一Demux单元输出1个对应的扫描信号，扫描信号G1～G3分别连接至对应的扫描线以驱动该行扫描线连接的开关元件。

在本申请实施例中，开关元件可以是薄膜晶体管(TFT)。

在一些实施例中，第N级Demux电路100还包括第一下拉模块120，第一下拉模块120连接至Demux单元，Demux单元依据第一下拉模块120的输出信号在对应时间段将扫描信号G1～G3的电位拉动至第二电位信号VGL2的电位。

具体的，在一些实施例中，第N级MOG电路10可以包括打开阶段和关闭阶段，在打开阶段时，第N级Demux电路100和第N级GOA电路200工作并输出扫描信号G1～G3，在关闭阶段时，第N级Demux电路100和第N级GOA电路200停止输出扫描信号G1～G3。第N级Demux电路100可以在打开阶段输出扫描信号G1～G3，在关闭阶段可以停止输出扫描信号G1～G3。Demux单元依据第一下拉模块120的输出信号可以在关闭阶段将扫描信号G1～G3的电位拉动至第二电位信号VGL2的电位。在一些实施例中，第一下拉模块120的输入端与对应的第一下拉模块120的高电位信号C连接，第一下拉模块120的驱动端与第n+1级时钟信号CK(n+1)连接，第一下拉模块120的输出端与Demux单元的第二Demux开关元件的栅极连接。

需要注意的是：在本申请实施例中所指的扫描信号G1～G3是指能够使得对应连接的扫描线能够打开其连接的开关元件的电信号或者电位，停止输出扫描信号G1～G3是指不能够使得对应连接的扫描线能够打开其连接的开关元件的电信号或者电位，或者停止输出扫描信号G1～G3是指使得对应连接的扫描线能够关闭其连接的开关元件的电信号或者电位，扫描线连接的开关元件是指控制像素开关的开关元件或薄膜晶体管，扫描信号的数量可以为其他数量，例如扫描信号的数量可以为2个或者4个。

在一些实施例中，Demux单元111包括第一Demux开关元件DT1和第二Demux开关元件DT2；第一Demux开关元件DT1的输入端与控制信号mux1连接；第一Demux开关元件DT1的栅极与驱动信号G(n)连接；第一Demux开关元件DT1的输出端与第二Demux开关元件DT2的输入端连接，第一Demux开关元件DT1的输出端输出扫描信号G1；第二Demux开关元件DT2的输出端与第二电位信号VGL2连接；第二Demux开关元件DT2的栅极与第一下拉模块120的输出端连接。

在一些实施例中，Demux单元112包括第一Demux开关元件DT3和第二Demux开关元件DT4；第一Demux开关元件DT3的输入端与控制信号mux2连接；第一Demux开关元件DT3的栅极与驱动信号G(n)连接；第一Demux开关元件DT3的输出端与第二Demux开关元件DT4的输入端连接，第一Demux开关元件DT3的输出端输出扫描信号G2；第二Demux开关元件DT4的输出端与第二电位信号VGL2连接；第二Demux开关元件DT4的栅极与第一下拉模块120的输出端连接。

在一些实施例中，Demux单元113包括第一Demux开关元件DT5和第二Demux开关元件DT6；第一Demux开关元件DT5的输入端与控制信号mux3连接；第一Demux开关元件DT5的栅极与驱动信号G(n)连接；第一Demux开关元件DT5的输出端与第二Demux开关元件DT6的输入端连接，第一Demux开关元件DT5的输出端输出扫描信号G3；第二Demux开关元件DT6的输出端与第二电位信号VGL2连接；第二Demux开关元件DT6的栅极与第一下拉模块120的输出端连接。

在一些实施例中，第N级Demux电路100包括全局信号模块130，全局信号模块连130接至第一Demux开关元件的栅极，Demux单元依据全局信号模块130的输出信号在对应时间段将驱动信号G(n)的电位上拉至对应的高电位。

具体的，在一些实施例中，Demux单元依据全局信号模块130的输出信号可以在打开段将驱动信号G(n)的电位上拉或维持至对应的高电位。

具体的，在一些实施例中，第N级Demux电路100包括第三Demux开关元件DT7，第三Demux开关元件DT7的栅极和输入端相连，第三Demux开关元件DT7的输入端连接至全局信号B，第三Demux开关元件DT7的输出端连接至驱动信号G(n)。

在一些实施例中，第N级Demux电路100包括三个并联连接的Demux单元，三个Demux单元对应的分别输出第一扫描信号G1、第二扫描信号G2以及第三扫描信号G3，三个Demux单元分别为Demux单元111、Demux单元112、以及Demux单元113，Demux单元111输出第一扫描信号G1，Demux单元112输出第二扫描信号G2，Demux单元113输出第三扫描信号G3。

具体的，在一些实施例中，第一扫描信号G1、第二扫描信号G2以及第三扫描信号G3可以分别对应相邻的三行扫描线，例如第一扫描信号G1输入至红色子像素所在行的扫描线，例如第二扫描信号G2输入至绿色子像素所在行的扫描线，例如第三扫描信号G2输入至蓝色子像素所在行的扫描线，但不限于此。

在一些实施例中，第N级GOA电路200包括上拉模块210，上拉模块210在对应时间段拉动驱动信号G(n)的电位至对应的高电位。

具体的，在一些实施例中，上拉模块210可以在打开段拉动驱动信号G(n)的电位至对应的高电位。

在一些实施例中，第N级GOA电路200还包括第二下拉模块220，第二下拉模块220在对应时间段拉动驱动信号G(n)的电位至第一电位信号VGL1的电位。

具体的，在一些实施例中，第二下拉模块220可以在关闭阶段拉动驱动信号G(n)的电位至第一电位信号VGL1的电位。

在一些实施例中，上拉模块210包括第一GOA开关元件GT1和第二GOA开关元件GT2，第一GOA开关元件GT1的栅极与上一级的驱动信号G(n-1)连接，第一GOA开关元件GT1的输入端与对应的上拉模块210的高电位信号H连接，第一GOA开关元件GT1的输出端与第二GOA开关元件GT2的栅极连接，第二GOA开关元件GT2的输入端与第n级时钟信号CK(n)连接，第二GOA开关元件GT2的输出端输出驱动信号G(n)；

在一些实施例中，第二下拉模块220包括第三GOA开关元件GT3、第四GOA开关元件GT4以及第五GOA开关元件GT5，第三GOA开关元件GT3的栅极与第n+1级时钟信号CK(n+1)连接，第三GOA开关元件GT3的输入端与对应的第二下拉模块220的高电位信号A连接，第三GOA开关元件GT3的输出端与第四GOA开关元件GT4的栅极、以及第五GOA开关元件GT5的栅极连接，第四GOA开关元件GT4的输出端与第一GOA开关元件GT1的输出端连接，第五GOA开关元件GT5的输出端与第二GOA开关元件GT2的输出端连接，第四GOA开关元件GT4和第五GOA开关元件GT5的输入端与第一电位信号VGL1连接。

虽然在上述实施例中描述了第N级Demux电路100和第N级GOA电路200的一些结构，但是第N级Demux电路结构不限于上述结构举例，第N级GOA电路200不限于上述结构举例。

在上述实施例中，第一电位信号VGL1、第二电位信号VGL2是指能够满足其功能需求的信号的电位。在一些实施例中，在第N级GOA电路中，第一电位信号VGL1需要经过第四GOA开关元件GT4传输至第二GOA开关元件GT2的栅极，此时第一电位信号VGL1是指使得第二GOA开关元件GT2关闭的电位，当第二GOA开关元件GT2为n型薄膜晶体管时，第一电位信号VGL1可以是小于0V的低电位，可以为第一低电位信号。

在上述实施例中，在第N级GOA电路中，第一电位信号VGL1需要经过第五GOA开关元件GT5传输至第一Demux开关元件的栅极，此时第一电位信号VGL1是指使得第一Demux开关元件关闭的电位，当第一Demux开关元件为n型薄膜晶体管时，第一电位信号VGL1可以是小于0V的低电位，可以为第一低电位信号。

在上述实施例中，在第N级Demux电路中，第二电位信号VGL2需要经过第二Demux开关元件传输至第一Demux开关元件的输出端，第一Demux开关元件的输出端输出扫描信号G1～G3，而扫描信号G1～G3连接至对应行的扫描线，此时第二电位信号VGL2是指使得扫描信号G1～G3所连接的扫描线驱动的像素中的薄膜晶体管关闭的电位，例如当扫描线驱动的像素中的薄膜晶体管为n型薄膜晶体管时，第二电位信号VGL2可以是小于0V的低电位，可以为第二低电位信号。

在上述实施例中，所描述的高电位是指使得该高电位连接或者传输到达的开关元件打开的电位，所描述的低电位是指使得该低电位连接或者传输到达的开关元件关闭的电位，在这里的连接或者传输到达的开关元件是指连接或到达开关元件的栅极。

本申请实施例还提出了一种显示面板，请参阅图2，显示面板1包括上述任意一种的MOG电路10。例如，在显示面板1的一个或者两个或者多个边框位置设置了上述任意一种的MOG电路10。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种MOG电路，其特征在于，包括多个级联的MOG子电路；其中第N级所述MOG子电路包括：

第N级GOA电路，用于生成一驱动信号；

第N级Demux电路，与所述第N级GOA电路连接，用于根据所述驱动信号输出对应的扫描信号；

第一电位信号，与所述第N级GOA电路连接，用于关闭所述驱动信号的输出；

第二电位信号，与所述第N级Demux电路连接，用于关闭输入所述扫描信号的开关元件；

其中，N为正整数。

2.如权利要求1所述的MOG电路，其特征在于，所述第N级Demux电路包括至少两个并联连接的Demux单元，每一所述Demux单元连接至所述第N级所述GOA电路，所述Demux单元根据所述驱动信号依次的输出对应的扫描信号，每一所述Demux单元连接至所述第二电位信号。

3.如权利要求2所述的MOG电路，其特征在于，所述第N级Demux电路还包括第一下拉模块，所述第一下拉模块连接至所述Demux单元，所述Demux单元依据所述第一下拉模块的输出信号在对应时间段将所述扫描信号的电位拉动至所述第二电位信号的电位。

4.如权利要求2所述的MOG电路，其特征在于，所述Demux单元包括第一Demux开关元件和第二Demux开关元件；

所述第一Demux开关元件的输入端与控制信号连接；所述第一Demux开关元件的栅极与所述驱动信号连接；所述第一Demux开关元件的输出端与所述第二Demux开关元件的输入端连接，并输出对应的扫描信号；所述第二Demux开关元件的输出端与所述第二电位信号连接；所述第二Demux开关元件的栅极与所述第一下拉模块的输出端连接。

5.如权利要求4所述的MOG电路，其特征在于，所述第N级Demux电路包括全局信号模块，所述全局信号模块连接至所述第一Demux开关元件的栅极，所述Demux单元依据所述全局信号模块的输出信号在对应时间段将所述驱动信号的电位上拉至对应的高电位。

6.如权利要求4所述的MOG电路，其特征在于，所述第N级Demux电路包括三个并联连接的Demux单元，三个所述Demux单元对应的分别输出第一扫描信号、第二扫描信号以及第三扫描信号。

7.如权利要求6所述的MOG电路，其特征在于，第N级GOA电路包括上拉模块，所述上拉模块在对应时间段拉动所述驱动信号的电位至对应的高电位。

8.如权利要求7所述的MOG电路，其特征在于，第N级GOA电路还包括第二下拉模块，所述第二下拉模块在对应时间段拉动所述驱动信号的电位至所述第一电位信号的电位。

9.如权利要求8所述的MOG电路，其特征在于，所述上拉模块包括第一GOA开关元件和第二GOA开关元件，所述第一GOA开关元件的栅极与上一级的驱动信号连接，所述第一GOA开关元件的输入端与对应的高电位信号连接，所述第一GOA开关元件的输出端与所述第二GOA开关元件的栅极连接，所述第二GOA开关元件的输入端与第n级时钟信号连接，所述第二GOA开关元件的输出端输出所述驱动信号；

所述第二下拉模块包括第三GOA开关元件、第四GOA开关元件以及第五GOA开关元件，所述第三GOA开关元件的栅极与第n+1级时钟信号连接，所述第三GOA开关元件的输入端与对应的高电位信号连接，所述第三GOA开关元件的输出端与所述第四GOA开关元件和所述第五GOA开关元件的栅极连接，所述第四GOA开关元件的输出端与所述第一GOA开关元件的输出端连接，所述第五GOA开关元件的输出端与所述第二GOA开关元件的输出端连接，所述第四GOA开关元件和所述第五GOA开关元件的输入端与所述第一电位信号连接。

10.一种显示面板，其特征在于，包括权利要求1至9任一项所述的MOG电路。

Images