CN114974163A - 扫描驱动电路、阵列基板和显示面板 - Google Patents

扫描驱动电路、阵列基板和显示面板 Download PDF

Info

Publication number
CN114974163A
CN114974163A CN202210740392.XA CN202210740392A CN114974163A CN 114974163 A CN114974163 A CN 114974163A CN 202210740392 A CN202210740392 A CN 202210740392A CN 114974163 A CN114974163 A CN 114974163A
Authority
CN
China
Prior art keywords
potential
node
pull
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210740392.XA
Other languages
English (en)
Other versions
CN114974163B (zh
Inventor
李阳
李荣荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202210740392.XA priority Critical patent/CN114974163B/zh
Publication of CN114974163A publication Critical patent/CN114974163A/zh
Priority to PCT/CN2022/137322 priority patent/WO2024001053A1/zh
Application granted granted Critical
Publication of CN114974163B publication Critical patent/CN114974163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请提供一种扫描驱动电路、阵列基板和显示面板，涉及显示技术领域，包括级联的N个GDL电路，第n个GDL电路包括：上拉控制模块、输出模块、第一下拉控制模块、第二下拉控制模块、下拉模块和第一节点；输出模块用于在第一节点的电位为第一电位的情况下，根据输入的时钟信号输出第n级级传信号和第n级扫描信号；在第一节点的电位为第二电位的情况下，停止输出第n级级传信号和第n级扫描信号；时钟信号的高电位持续时段包括第一时段和第二时段，时钟信号在第一时段保持第一高电位，在第二时段保持第二高电位，第二高电位高于第一高电位。本申请提供的技术方案能够提升GDL电路的稳定性。

Description

扫描驱动电路、阵列基板和显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种扫描驱动电路、阵列基板和显示面板。
背景技术
随着液晶显示技术的不断成熟，液晶显示器(Liquid Crystal Display，LCD)已广泛应用于各个领域。
目前，LCD中普遍采用较少栅极驱动器(Gate Driver Less，GDL)技术，将LCD的栅极扫描驱动电路(也就是GDL电路)制作在阵列基板上，以降低生产成本。
GDL电路输出的扫描信号在由高电位转换为低电位时，需要一定的下降时间，下降时间越短，扫描信号的波形越接近理想状态，GDL电路也就越稳定。因此，如何减小GDL电路输出的扫描信号的下降时间是需要解决的一个问题。
发明内容
有鉴于此，本申请提供一种扫描驱动电路、阵列基板和显示面板，用于减小GDL电路输出的扫描信号的下降时间，提升GDL电路的稳定性。
为了实现上述目的，第一方面，本申请实施例提供一种扫描驱动电路，包括：级联的N个GDL电路，第n个GDL电路包括：上拉控制模块、输出模块、第一下拉控制模块、第二下拉控制模块、下拉模块、第一节点和第二节点，N为正整数，n∈[1，N]；
所述上拉控制模块、所述第一下拉控制模块和所述输出模块均与所述第一节点电连接，所述上拉控制模块用于根据接收的第一目标级传信号，上拉所述第一节点的电位至第一电位；
所述第一下拉控制模块用于根据接收的第二目标级传信号，下拉所述第一节点至第二电位；
所述输出模块用于在所述第一节点的电位为第一电位的情况下，根据输入的时钟信号输出第n级级传信号和第n级扫描信号；在所述第一节点的电位为第二电位的情况下，停止输出所述第n级级传信号和所述第n级扫描信号；所述时钟信号的高电位持续时段包括第一时段和第二时段，所述时钟信号在所述第一时段保持第一高电位，在所述第二时段保持第二高电位，所述第二高电位高于所述第一高电位；
所述第二下拉控制模块和所述下拉模块均与所述第二节点电连接，所述第二下拉控制模块用于上拉所述第二节点的电位至第一电位；
所述下拉模块用于在所述第二节点的电位为第一电位的情况下，下拉所述输出模块输出端的电位。
作为本申请实施例一种可选的实施方式，所述时钟信号的第一时段相对于所述高电位持续时段的占比小于或等于1/4。
作为本申请实施例一种可选的实施方式，所述时钟信号的第一时段相对于所述高电位持续时段的占比等于1/8。
作为本申请实施例一种可选的实施方式，所述时钟信号的高电位持续时段的占空比小于1/2。
作为本申请实施例一种可选的实施方式，所述第一目标级传信号为第n-5级级传信号，所述第二目标级传信号为第n+6级级传信号，5＜n≤N-6。
作为本申请实施例一种可选的实施方式，所述上拉控制模块包括：第一晶体管，所述第一晶体管的控制极和第一极均接入所述第一目标级传信号，所述第一晶体管的第二极与所述第一节点电连接。
作为本申请实施例一种可选的实施方式，所述输出模块包括：第二晶体管和第三晶体管，所述第二晶体管和所述第三晶体管的控制极均与所述第一节点电连接，所述第二晶体管和所述第三晶体管的第一极接入同一时钟信号，所述第二晶体管的第二极输出所述第n级级传信号，所述第三晶体管的第二极输出所述第n级扫描信号。
作为本申请实施例一种可选的实施方式，所述第一下拉控制模块包括：第四晶体管，所述第四晶体管的控制极接入所述第二目标级传信号，所述第四晶体管的第一极与第一低压端电连接，所述第四晶体管的第二极与所述第一节点电连接。
作为本申请实施例一种可选的实施方式，所述第n个GDL电路还包括：
下拉维持模块，所述下拉维持模块与第二节点电连接，用于根据接收的第一目标级传信号，维持所述第二节点的电位。
第二方面，本申请实施例提供一种阵列基板，包括：如上述第一方面或第一方面任一项所述的扫描驱动电路和N条扫描线，所述扫描驱动电路中的N个GDL电路与所述N条扫描线一一对应连接，每条扫描线连接多个像素单元。
第三方面，本申请实施例提供一种显示面板，所述显示面板的非显示区域包括信号线和如上述第一方面或第一方面任一项所述的扫描驱动电路。
本申请实施例提供的扫描驱动电路、阵列基板和显示面板，包括级联的N个GDL电路，第n个GDL电路包括：上拉控制模块、输出模块、第一下拉控制模块、第二下拉控制模块、下拉模块、第一节点和第二节点，N为正整数，n∈[1，N]；上拉控制模块、第一下拉控制模块和输出模块均与第一节点电连接，上拉控制模块用于根据接收的第一目标级传信号，上拉第一节点的电位至第一电位；第一下拉控制模块用于根据接收的第二目标级传信号，下拉第一节点至第二电位；输出模块用于在第一节点的电位为第一电位的情况下，根据输入的时钟信号输出第n级级传信号和第n级扫描信号；在第一节点的电位为第二电位的情况下，停止输出第n级级传信号和第n级扫描信号；时钟信号的高电位持续时段包括第一时段和第二时段，时钟信号在第一时段保持第一高电位，在第二时段保持第二高电位，第二高电位高于第一高电位；第二下拉控制模块和下拉模块均与第二节点电连接，第二下拉控制模块用于上拉第二节点的电位至第一电位；下拉模块用于在第二节点的电位为第一电位的情况下，下拉输出模块输出端的电位。在上述方案中，时钟信号的高电位持续时段包括第一时段和第二时段，时钟信号在第一时段保持第一高电位，在第二时段保持第二高电位，第二高电位高于第一高电位，这样各级级传信号的电位也会先保持第一高电位一段时间，再上升至第二高电位，即各个GDL电路的第一下拉控制模块接收的第二目标级传信号，也会在一段时间内保持第一高电位，因此，各个GDL电路的第一节点的电位就可以在这段时间内不被直接下拉到第二电位，而是可以高于第二电位，这样各个GDL电路的输出模块在这段时间内仍然能够输出扫描信号，并且能够根据输入的时钟信号电位的降低，迅速降低扫描信号的电位，从而该方案可以减小GDL电路中各个扫描信号的下降时间，提升GDL电路的稳定性。
附图说明
图1为本申请实施例提供的显示面板的结构示意图；
图2为本申请实施例提供的阵列基板的结构示意图；
图3为本申请实施例提供的时序控制电路与扫描驱动电路的连接关系示意图；
图4为本申请实施例提供的GDL电路的结构示意图；
图5为本申请实施例提供的时钟信号的时序图。
具体实施方式
下面结合本申请实施例中的附图对本申请实施例进行描述。本申请实施例的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
图1为本申请实施例提供的显示面板的结构示意图，如图1所示，本申请实施例提供的显示面板可以包括：显示区1A和非显示区1B，显示区1A用于显示图像，非显示区1B环绕设置于显示区1A周围，用于设置其他辅助部件或者模组。
具体地，显示面板可以包括：阵列基板1、彩膜基板2和液晶层3。
阵列基板1和彩膜基板2相对设置，液晶层3位于阵列基板1和彩膜基板2之间。
图2为本申请实施例提供的阵列基板的结构示意图，如图2所示，阵列基板1的显示区1A可以包括：N条扫描线11、M条数据线12和多个像素单元P，N和M为正整数；阵列基板1的非显示区1B可以包括：数据驱动电路13、时序控制电路14和扫描驱动电路15。
像素单元P可以阵列排布，每条扫描线11都可以与对应一行的像素单元P电连接。
不同分辨率的显示面板，像素单元P的行列数也有差异，本实施例后续以显示面板中的像素单元P为2160行为例，进行示例性说明。
数据驱动电路13可以与每条数据线12电连接，数据驱动电路13用于将待显示的图像数据通过数据线12以数据电压的形式传输至对应的像素单元P。
时序控制电路14分别与数据驱动电路13和扫描驱动电路15电连接，用于输出时钟信号控制数据驱动电路13和扫描驱动电路15的工作时序。
显示面板的分辨率不同，时序控制电路14输出的时钟信号数量也可以不同，例如，根据显示面板不同的分辨率，时序控制电路14输出的时钟信号可以是4个时钟信号、8个时钟信号、10个时钟信号或12个时钟信号等，本实施例后续以时序控制电路14输出8个时钟信号为例，进行示例性说明。
扫描驱动电路15可以与扫描线11电连接，扫描驱动电路15用于通过扫描线11输出扫描信号控制各像素单元P接收图像数据的时间。
扫描驱动电路15可以通过GDL技术设置在阵列基板1的非显示区1B，其可以包括多个GDL电路，以使显示面板的边框更窄。
图3为本申请实施例提供的时序控制电路与扫描驱动电路的连接关系示意图，如图3所示，本申请实施例提供的扫描驱动电路15可以包括2160个级联的GDL电路。
2160个级联的GDL电路可以依次为GDL1、GDL2、……、GDL2160，每个GDL电路可以接收一个在上升阶段呈阶梯状的时钟信号，并根据该时钟信号输出一个扫描信号，2160个GDL电路对应输出的2160个扫描信号可以依次为G1、G2、……、G2160。每个扫描信号分别用于驱动阵列基板1的显示区1A中对应像素行的扫描线11。
任意两个相邻的GDL电路接收的时钟信号的相位可以不同，以输出两个间隔一段时间的扫描信号，这样就可以实现像素的逐行扫描。
扫描驱动电路15还可以接收时序控制电路14输出的启动信号STV、复位信号Reset、第一低电平信号VSSQ、第二低电平信号VSSG以及电源电压VDD_O。
具体地，扫描驱动电路15中的GDL1、GDL2、GDL3、GDL4和GDL5电路可以接收时序控制电路14输出的启动信号STV，其他GDL电路可以通过级联电路接收启动信号STV。
复位信号Reset、第一低电平信号VSSQ和第二低电平信号VSSG用于下拉各GDL电路的节点电压。
电源电压VDD_O可以是高电位，用于向各GDL电路提供稳定的高电位电压。
可以理解，显示面板还可以包括其他用于共同完成图像显示的辅助电路，例如图像接收处理电路、电源电路等，本实施例对此不再进行赘述。
下面以两个GDL电路为例示例性说明GDL电路的结构和GDL电路之间的连接关系。
图4为本申请实施例提供的GDL电路的结构示意图，如图4所示，第n个GDL电路可以包括：上拉控制模块1511、输出模块1512、第一下拉控制模块1513、第二下拉控制模块1514、下拉模块1515、第一节点Q(n)和第二节点Qb(n)。
上拉控制模块1511与第一节点Q(n)电连接，并接入第一目标级传信号(此处为第n-5级级传信号C(n-5))，上拉控制模块1511用于根据接收的第n-5级级传信号C(n-5)，上拉第一节点Q(n)的电位至第一电位，其中，第一电位为高电位。
可以理解的是，对于前5级GDL电路，第一目标级传信号可以是启动信号STV。
第一下拉控制模块1513与第一节点Q(n)电连接，并接入第二目标级传信号(此处为第n+6级级传信号C(n+6))、第一复位信号Reset以及第一低电平信号VSSQ。第一下拉控制模块1513用于根据接收的第n+6级级传信号C(n+6)，通过第一低电平信号VSSQ下拉第一节点Q(n)的电位至第二电位。其中，第二电位为低电位。第一下拉控制模块1513还用于根据第一复位信号Reset下拉第一节点Q(n)的电位。
GDL电路还可以包括下拉信号输出单元，对于后6级GDL电路，第二目标级传信号可以是下拉信号输出单元输出的下拉信号。
第一目标级传信号和第二目标级传信号也可以是其他级传信号，例如，第一目标级传信号可以是第n-4级级传信号，对应的，第二目标级传信号可以是第n+5级级传信号，本实施例对此不做具体限制。
输出模块1512与第一节点Q(n)电连接，并接入时钟信号CLK(n)，用于在第一节点Q(n)的电位为第一电位的情况下，根据时钟信号CLK(n)输出第n级级传信号C(n)和第n级扫描信号G(n)；在第一节点Q(n)的电位为第二电位的情况下，停止输出第n级级传信号C(n)和第n级扫描信号G(n)。时序控制电路14输出的8个时钟信号的时序关系可以如图5所示的，各时钟信号的相位均不同，每个时钟信号的高电位持续时段可以包括第一时段和第二时段，每个时钟信号可以在第一时段保持第一高电位，在第二时段保持第二高电位，第二高电位高于第一高电位，这样各级级传信号的电位也会先保持第一高电位一段时间，再上升至第二高电位，即各个GDL电路的第一下拉控制模块1513接收的第二目标级传信号，也会在一段时间内保持第一高电位，因此，各个GDL电路的第一节点Q(n)的电位就可以在这段时间内不被直接下拉到第二电位，而是可以高于第二电位，这样各个GDL电路的输出模块1512在这段时间内仍然能够输出扫描信号，并且能够根据输入的时钟信号电位的降低，迅速降低扫描信号的电位，从而该方案可以减小GDL电路中各个扫描信号的下降时间，提升GDL电路的稳定性。
时钟信号的高电位持续时段的占空比可以是1/2，也可以适当调整的更小，这样也可以减小GDL电路输出的扫描信号的下降时间。
在时钟信号的高电位持续时段固定的情况下，时钟信号的第一时段的时间增加会缩短时钟信号保持第二高电位的第二时段的时间，而时钟信号保持第二高电位的时间过短可能导致显示面板充电不足，显示画面异常等现象。因此，时钟信号的第一时段相对于高电位持续时段的占比可以小于或等于1/4，以保证时钟信号保持第二高电位的时间，例如，时钟信号的第一时段相对于高电位持续时段的占比可以为1/8，这样即能根据低电位的时钟信号迅速下拉对应扫描信号的电位，也能保证时钟信号保持第二高电位的时间，从而让显示面板有充足的充电时间。
第二下拉控制模块1514与第二节点Qb(n)电连接，接入电源电压VDD_O，第二下拉控制模块1514用于上拉第二节点Qb(n)的电位至第一电位。
下拉模块1515与第二节点Qb(n)电连接，并接入第一低电平信号VSSQ和第二低电平信号VSSG，用于在第二节点Qb(n)的电位为第一电位的情况下，根据第一低电平信号VSSQ和第二低电平信号VSSG下拉输出模块1512输出端的电位。
GDL电路还可以包括下拉维持模块1516，下拉维持模块1516与第一节点Q(n)电连接，并接入第n-5级级传信号C(n-5)和第一低电平信号VSSQ，下拉维持模块1516用于根据第n-5级级传信号C(n-5)维持第二节点Qb(n)的电位。
与第n个GDL电路类似，第n+1个GDL电路可以包括：上拉控制模块1511、输出模块1512、第一下拉控制模块1513、第二下拉控制模块1514、下拉模块1515、下拉信号输出单元、下拉维持模块1516、第一节点Q(n+1)和第二节点Qb(n+1)。
其中，上拉控制模块1511用于接收第n-4级级传信号C(n-4)，根据第n-4级级传信号C(n-4)上拉第一节点Q(n+1)的电位至第一电位。
第一下拉控制模块1513用于接收第n+7级级传信号C(n+7)，根据第n+7级级传信号C(n+7)下拉第一节点Q(n+1)的电位至第二电位。
输出模块1512用于在第一节点Q(n+1)的电位为第一电位的情况下，根据时钟信号CLK(n+1)输出第n+1级级传信号C(n+1)和第n+1级扫描信号G(n+1)；在第一节点Q(n+1)的电位为第二电位的情况下，停止输出第n+1级级传信号C(n+1)和第n+1级扫描信号G(n+1)。
具体地，第n个GDL电路的上拉控制模块1511可以包括：第一晶体管T1，第一晶体管T1的栅极和漏极均接入第n-5级级传信号C(n-5)，第一晶体管T1的源极与第一节点Q(n)电连接。
输出模块1512可以包括：第二晶体管T2和第三晶体管T3，第二晶体管T2和第三晶体管T3的栅极均与第一节点Q(n)电连接，第二晶体管T2和第三晶体管T3的漏极接入同一时钟信号CLK(N)，第二晶体管T2的源极输出第n级级传信号C(n)，第三晶体管T3的源极输出第n级扫描信号G(n)。
第一下拉控制模块1513可以包括第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。其中，第四晶体管T4的栅极接入第n+6级级传信号C(n+6)，源极与第一节点Q(n)电连接，漏极与第一低压端电连接，以接收第一低电平信号VSSQ。第五晶体管T5的栅极接入第一复位信号Reset，源极与第一节点Q(n)电连接，漏极与第一低压端电连接，以接收第一低电平信号VSSQ。第六晶体管T6的栅极与第n+1个GDL电路的第二节点Qb(n+1)电连接，源极与第一节点Q(n)电连接，漏极与第一低压端电连接，以接收第一低电平信号VSSQ。第七晶体管T7的栅极与第二节点Qb(n)电连接，源极与第一节点Q(n)电连接，漏极与第一低压端电连接，以接收第一低电平信号VSSQ。
由于各级级传信号的电位会先保持第一高电位一段时间，再上升至第二高电位，即第四晶体管T4接收的第n+6级级传信号C(n+6)，也会在保持第一高电位一段时间，这段时间内第四晶体管T4没有完全打开，第一低压端输出的第一低电平信号VSSQ可以将第一节点Q(n)的电位下拉到高于第二电位的第三电位，因此，第二晶体管T2和第三晶体管T3在这段时间内仍然导通，第三晶体管T3的源极仍然能够输出第n级扫描信号G(n)，并且在时钟信号转换为低电位时，能够迅速降低第n级扫描信号G(n)的电位，从而减小第n级扫描信号G(n)的下降时间。
第二下拉控制模块1514可以包括第八晶体管T8、第九晶体管T9和第十晶体管T10。第八晶体管T8的源极和栅极均与电源电压VDD_O电连接，漏极与第九晶体管T9的栅极、第十晶体管T10的源极电连接。第九晶体管T9的源极与电源电压VDD_O电连接，漏极与第二节点Qb(n)电连接。第十晶体管T10的栅极与第一节点Q(n)电连接，漏极与第一低压端电连接，以接收第一低电平信号VSSQ。
下拉模块1515可以包括第十一晶体管T11、第十二晶体管T12、第十三晶体管T13和第十四晶体管T14。其中，第十一晶体管T11的栅极与第二节点Qb(n)电连接，源极与第二晶体管T2的源极电连接，漏极与第一低压端电连接，以接收第一低电平信号VSSQ。第十二晶体管T12的栅极与第二节点Qb(n)电连接，源极与第三晶体管T3的源极电连接，漏极与第二低压端电连接，以接收第二低电平信号VSSG。第十三晶体管T13的栅极与第n+1个GDL电路的第二节点Qb(n+1)电连接，源极与第三晶体管T3的源极电连接，漏极与第二低压端电连接，以接收第二低电平信号VSSG。第十四晶体管T14的栅极与第n+1个GDL电路的第二节点Qb(n+1)电连接，源极与第二晶体管T2的源极电连接，漏极与第一低压端电连接，以接收第一低电平信号VSSQ。
下拉维持模块1516可以包括第十五晶体管T15、第十六晶体管T16和第十七晶体管T17。其中，第十五晶体管T15的栅极与第一节点Q(n)电连接，源极与第二节点Qb(n)电连接，漏极与第一低压端电连接，以接收第一低电平信号VSSQ。第十六晶体管T16的栅极接入第n-5级级传信号C(n-5)，漏极与第一低压端电连接，以接收第一低电平信号VSSQ，源极与第二节点Qb(n)电连接。第十七晶体管T17的栅极与第n+1个GDL电路的第一节点Q(n+1)电连接，源极与第九晶体管T9的漏极电连接，漏极与第一低压端电连接，以接收第一低电平信号VSSQ。
第n+1个GDL电路中各模块具体包括的元件与第n个GDL电路类似，此处不再赘述。
第n+1个GDL电路中各元件的连接关系与第n个GDL电路也类似，不同之处主要在于如下几点，其中，如非特别说明，下面所述的元件均表示第n+1个GDL电路中的元件。
上拉控制模块1511的第一晶体管T1的栅极和漏极均接入第n-4级级传信号C(n-4)，源极与第一节点Q(n+1)电连接。
输出模块1512的第二晶体管T2和第三晶体管T3的栅极均与第一节点Q(n+1)电连接，漏极接入时钟信号CLK(n+1)，第二晶体管T2的源极输出第n+1级级传信号C(n+1)，第三晶体管T3的源极输出第n+1级扫描信号G(n+1)。
第一下拉控制模块1513的第四晶体管T4的栅极接入第n+7级级传信号C(n+7)，源极与第一节点Q(n+1)电连接，漏极与第一低压端电连接。第六晶体管T6的栅极与第n个GDL电路的第二节点Qb(n)电连接，源极与第一节点Q(n+1)电连接，漏极与第一低压端电连接。
下拉模块1515的第十三晶体管T13的栅极与第n个GDL电路的第二节点Qb(n)电连接，源极与第三晶体管T3的源极电连接，漏极与第二低压端电连接，第十四晶体管T14的栅极与第n个GDL电路的第二节点Qb(n)电连接，源极与第二晶体管T2的源极电连接，漏极与第一低压端电连接。
下拉维持模块1516的第十七晶体管T17的栅极与第n个GDL电路的第一节点Q(n)电连接，源极与第九晶体管T9的漏极电连接，漏极与第一低压端电连接。
上述的第n个GDL电路和第n+1个GDL电路中，各晶体管可以均为N型场效应管，以减小各晶体管在电路中的阻抗，图4中即是以此为例进行示例性说明。在一些实施例中，各晶体管也可以均为P型场效应管，以降低成本，本实施例对此不做特别限定。
本申请实施例提供的扫描驱动电路、阵列基板和显示面板，包括级联的N个GDL电路，第n个GDL电路包括：上拉控制模块、输出模块、第一下拉控制模块、第二下拉控制模块、下拉模块、第一节点和第二节点，N为正整数，n∈[1，N]；上拉控制模块、第一下拉控制模块和输出模块均与第一节点电连接，上拉控制模块用于根据接收的第一目标级传信号，上拉第一节点的电位至第一电位；第一下拉控制模块用于根据接收的第二目标级传信号，下拉第一节点至第二电位；输出模块用于在第一节点的电位为第一电位的情况下，根据输入的时钟信号输出第n级级传信号和第n级扫描信号；在第一节点的电位为第二电位的情况下，停止输出第n级级传信号和第n级扫描信号；时钟信号的高电位持续时段包括第一时段和第二时段，时钟信号在第一时段保持第一高电位，在第二时段保持第二高电位，第二高电位高于第一高电位；第二下拉控制模块和下拉模块均与第二节点电连接，第二下拉控制模块用于上拉第二节点的电位至第一电位；下拉模块用于在第二节点的电位为第一电位的情况下，下拉输出模块输出端的电位。在上述方案中，时钟信号的高电位持续时段包括第一时段和第二时段，时钟信号在第一时段保持第一高电位，在第二时段保持第二高电位，第二高电位高于第一高电位，这样各级级传信号的电位也会先保持第一高电位一段时间，再上升至第二高电位，即各个GDL电路的第一下拉控制模块接收的第二目标级传信号，也会在一段时间内保持第一高电位，因此，各个GDL电路的第一节点的电位就可以在这段时间内不被直接下拉到第二电位，而是可以高于第二电位，这样各个GDL电路的输出模块在这段时间内仍然能够输出扫描信号，并且能够根据输入的时钟信号电位的降低，迅速降低扫描信号的电位，从而该方案可以减小GDL电路中各个扫描信号的下降时间，提升GDL电路的稳定性。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
在本申请中出现的对步骤进行的命名或者编号，并不意味着必须按照命名或者编号所指示的时间/逻辑先后顺序执行方法流程中的步骤，已经命名或者编号的流程步骤可以根据要实现的技术目的变更执行次序，只要能达到相同或者相类似的技术效果即可。
在本申请的描述中，除非另有说明，“/”表示前后关联的对象是一种“或”的关系，例如，A/B可以表示A或B；本申请中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况，其中A，B可以是单数或者复数。
并且，在本申请的描述中，除非另有说明，“多个”是指两个或多于两个。“以下至少一项”或其类似表达，是指的这些项中的任意组合，包括单项或复数项的任意组合。例如，a，b，或c中的至少一项，可以表示：a，b，c，a-b，a-c，b-c，或a-b-c，其中a，b，c可以是单个，也可以是多个。
如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。
在本申请说明书中描述的参在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种扫描驱动电路，其特征在于，包括：级联的N个GDL电路，第n个GDL电路包括：上拉控制模块、输出模块、第一下拉控制模块、第二下拉控制模块、下拉模块、第一节点和第二节点，N为正整数，n∈[1，N]；
所述上拉控制模块、所述第一下拉控制模块和所述输出模块均与所述第一节点电连接，所述上拉控制模块用于根据接收的第一目标级传信号，上拉所述第一节点的电位至第一电位；
所述第一下拉控制模块用于根据接收的第二目标级传信号，下拉所述第一节点至第二电位；
所述输出模块用于在所述第一节点的电位为第一电位的情况下，根据输入的时钟信号输出第n级级传信号和第n级扫描信号；在所述第一节点的电位为第二电位的情况下，停止输出所述第n级级传信号和所述第n级扫描信号；所述时钟信号的高电位持续时段包括第一时段和第二时段，所述时钟信号在所述第一时段保持第一高电位，在所述第二时段保持第二高电位，所述第二高电位高于所述第一高电位；
所述第二下拉控制模块和所述下拉模块均与所述第二节点电连接，所述第二下拉控制模块用于上拉所述第二节点的电位至第一电位；
所述下拉模块用于在所述第二节点的电位为第一电位的情况下，下拉所述输出模块输出端的电位。
2.根据权利要求1所述的电路，其特征在于，所述时钟信号的第一时段相对于所述高电位持续时段的占比小于或等于1/4。
3.根据权利要求2所述的电路，其特征在于，所述时钟信号的第一时段相对于所述高电位持续时段的占比等于1/8。
4.根据权利要求1所述的电路，其特征在于，所述时钟信号的高电位持续时段的占空比小于1/2。
5.根据权利要求1所述的电路，其特征在于，所述第一目标级传信号为第n-5级级传信号，所述第二目标级传信号为第n+6级级传信号，5＜n≤N-6。
6.根据权利要求1所述的电路，其特征在于，所述上拉控制模块包括：第一晶体管，所述第一晶体管的控制极和第一极均接入所述第一目标级传信号，所述第一晶体管的第二极与所述第一节点电连接。
7.根据权利要求1所述的电路，其特征在于，所述输出模块包括：第二晶体管和第三晶体管，所述第二晶体管和所述第三晶体管的控制极均与所述第一节点电连接，所述第二晶体管和所述第三晶体管的第一极接入同一时钟信号，所述第二晶体管的第二极输出所述第n级级传信号，所述第三晶体管的第二极输出所述第n级扫描信号。
8.根据权利要求1-7任一项所述的电路，其特征在于，所述第n个GDL电路还包括：
下拉维持模块，所述下拉维持模块与第二节点电连接，用于根据接收的第一目标级传信号，维持所述第二节点的电位。
9.一种阵列基板，其特征在于，包括：如权利要求1-8中任一项所述的扫描驱动电路和N条扫描线，所述扫描驱动电路中的N个GDL电路与所述N条扫描线一一对应连接，每条扫描线连接多个像素单元。
10.一种显示面板，其特征在于，所述显示面板的非显示区域包括信号线和如权利要求1-8任一项所述的扫描驱动电路。
CN202210740392.XA 2022-06-28 2022-06-28 扫描驱动电路、阵列基板和显示面板 Active CN114974163B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210740392.XA CN114974163B (zh) 2022-06-28 2022-06-28 扫描驱动电路、阵列基板和显示面板
PCT/CN2022/137322 WO2024001053A1 (zh) 2022-06-28 2022-12-07 扫描驱动电路、阵列基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210740392.XA CN114974163B (zh) 2022-06-28 2022-06-28 扫描驱动电路、阵列基板和显示面板

Publications (2)

Publication Number Publication Date
CN114974163A true CN114974163A (zh) 2022-08-30
CN114974163B CN114974163B (zh) 2023-05-26

Family

ID=82965708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210740392.XA Active CN114974163B (zh) 2022-06-28 2022-06-28 扫描驱动电路、阵列基板和显示面板

Country Status (2)

Country Link
CN (1) CN114974163B (zh)
WO (1) WO2024001053A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881038A (zh) * 2023-03-03 2023-03-31 惠科股份有限公司 发光驱动电路、时序控制方法和显示面板
WO2024001053A1 (zh) * 2022-06-28 2024-01-04 惠科股份有限公司 扫描驱动电路、阵列基板和显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060279512A1 (en) * 2005-06-14 2006-12-14 Lg.Philips Lcd Co., Ltd. Shift register and liquid crystal display using the same
US20100134399A1 (en) * 2008-11-28 2010-06-03 Samsung Electronics Co., Ltd. Method of driving a gate line, gate drive circuit and display apparatus having the gate drive circuit
CN102779494A (zh) * 2012-03-29 2012-11-14 北京京东方光电科技有限公司 一种栅极驱动电路、方法及液晶显示器
CN107424554A (zh) * 2017-09-26 2017-12-01 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN114299893A (zh) * 2021-12-31 2022-04-08 长沙惠科光电有限公司 扫描驱动电路、阵列基板和显示终端
CN114333731A (zh) * 2021-12-31 2022-04-12 惠科股份有限公司 扫描驱动电路和阵列基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060061876A (ko) * 2004-12-02 2006-06-08 삼성전자주식회사 클럭발생회로 및 이를 갖는 표시장치
CN105513550B (zh) * 2016-01-04 2019-02-01 武汉华星光电技术有限公司 Goa驱动电路
CN105702225B (zh) * 2016-04-27 2018-09-04 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法和显示装置
CN106128408A (zh) * 2016-09-18 2016-11-16 深圳市华星光电技术有限公司 一种液晶显示面板的驱动电路及液晶显示面板
KR102600597B1 (ko) * 2016-11-18 2023-11-10 삼성디스플레이 주식회사 주사 구동부 및 그의 구동방법
CN109801587B (zh) * 2019-04-10 2021-11-23 京东方科技集团股份有限公司 驱动信号提供方法和提供电路、显示装置
CN113380172B (zh) * 2021-06-07 2022-12-06 中国科学院微电子研究所 一种栅极驱动电路、驱动方法及goa电路
CN113570995B (zh) * 2021-07-30 2023-11-24 北京京东方显示技术有限公司 信号时序控制方法、栅极驱动电路以及显示面板
CN114974163B (zh) * 2022-06-28 2023-05-26 惠科股份有限公司 扫描驱动电路、阵列基板和显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060279512A1 (en) * 2005-06-14 2006-12-14 Lg.Philips Lcd Co., Ltd. Shift register and liquid crystal display using the same
US20100134399A1 (en) * 2008-11-28 2010-06-03 Samsung Electronics Co., Ltd. Method of driving a gate line, gate drive circuit and display apparatus having the gate drive circuit
CN102779494A (zh) * 2012-03-29 2012-11-14 北京京东方光电科技有限公司 一种栅极驱动电路、方法及液晶显示器
CN107424554A (zh) * 2017-09-26 2017-12-01 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN114299893A (zh) * 2021-12-31 2022-04-08 长沙惠科光电有限公司 扫描驱动电路、阵列基板和显示终端
CN114333731A (zh) * 2021-12-31 2022-04-12 惠科股份有限公司 扫描驱动电路和阵列基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024001053A1 (zh) * 2022-06-28 2024-01-04 惠科股份有限公司 扫描驱动电路、阵列基板和显示面板
CN115881038A (zh) * 2023-03-03 2023-03-31 惠科股份有限公司 发光驱动电路、时序控制方法和显示面板
CN115881038B (zh) * 2023-03-03 2023-06-09 惠科股份有限公司 发光驱动电路、时序控制方法和显示面板
US11967275B1 (en) 2023-03-03 2024-04-23 HKC Corporation Limited Light-emitting drive circuit, method for timing control, and display panel

Also Published As

Publication number Publication date
CN114974163B (zh) 2023-05-26
WO2024001053A1 (zh) 2024-01-04

Similar Documents

Publication Publication Date Title
US10916213B2 (en) Shift register and method for driving the same, gate driving circuit, and display device
US10217428B2 (en) Output control unit for shift register, shift register and driving method thereof, and gate driving device
CN108932933B (zh) 移位寄存器、栅极驱动电路、显示装置
US11227524B2 (en) Shift register unit and driving method thereof, gate driving circuit and driving method thereof, and display device
CN108573673B (zh) 移位寄存器、驱动电路、显示装置
US10978016B2 (en) Gate driver on array circuit and liquid crystal display device having the gate driver on array circuit
US11749154B2 (en) Gate driver on array circuit and display panel
US20160180964A1 (en) Shift register unit, gate driving circuit and display device
CN107331418B (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
US11132934B2 (en) Shift register unit comprising input circuit, output circuit, and first node control circuit, gate driving circuit, display device, and driving method
CN109243351B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN114974163B (zh) 扫描驱动电路、阵列基板和显示面板
US10796780B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
US11640808B2 (en) Array substrate row drive circuit unit, drive circuit and liquid crystal display panel thereof
CN112216249B (zh) 栅极驱动电路及显示装置
US11094389B2 (en) Shift register unit and driving method, gate driving circuit, and display device
US20210225312A1 (en) Shift register unit and driving method thereof, gate driving circuit and display device
CN108597430A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN110060616B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路
CN112309322B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US20210335181A1 (en) Display driving circuit
JP3090922B2 (ja) 平面表示装置、アレイ基板、および平面表示装置の駆動方法
CN115148166B (zh) 扫描驱动电路、阵列基板和显示面板
CN115831031A (zh) 电平转换电路、显示面板和显示装置
CN115171619B (zh) 扫描驱动电路、阵列基板和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant