CN107424554A - 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 - Google Patents

移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 Download PDF

Info

Publication number
CN107424554A
CN107424554A CN201710883188.2A CN201710883188A CN107424554A CN 107424554 A CN107424554 A CN 107424554A CN 201710883188 A CN201710883188 A CN 201710883188A CN 107424554 A CN107424554 A CN 107424554A
Authority
CN
China
Prior art keywords
signal
transistor
pole
output
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710883188.2A
Other languages
English (en)
Other versions
CN107424554B (zh
Inventor
梁雪波
张智
唐秀珠
钱谦
唐滔良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710883188.2A priority Critical patent/CN107424554B/zh
Publication of CN107424554A publication Critical patent/CN107424554A/zh
Priority to US16/136,508 priority patent/US11011089B2/en
Application granted granted Critical
Publication of CN107424554B publication Critical patent/CN107424554B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开了一种移位寄存器单元及其驱动方法、栅极驱动电路、阵列基板、显示装置，包括：输入单元，用于接收输入信号，并根据所述输入信号输出上拉信号；第一输出单元，用于接收第一电压信号和第一时钟信号，并根据所述第一电压信号和第一时钟信号输出第一输出信号；第二输出单元，与所述输入单元和所述第一输出单元连接，用于接收所述上拉信号和第二时钟信号，根据所述上拉信号和第二时钟信号将所述第一输出信号抬升为第二输出信号，并输出所述第二输出信号。本发明提供的移位寄存器单元及其驱动方法、栅极驱动电路、阵列基板、显示装置，能够在一定程度上降低功耗。

Description

移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
技术领域
本发明涉及显示技术领域，特别是指一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。
背景技术
为了追求显示设备更高的低成本和窄边框化，现有显示面板(Panel)产品越来越多的采用GOA(Gate driver On Array，阵列基板上栅极驱动)技术，即直接将薄膜晶体管(Thin Film Transistor，TFT)栅极驱动电路制作在阵列基板上，从而省去IC绑定(Bonding)及扇出(Fan-Out)区域的空间占用，实现在材料及制备工艺等方面的成本降低与显示面板的栅线两侧边框变窄。
功耗的高低一直是GOA驱动电路设计的一个重要参数。GOA功耗主要受与时钟信号线(CLK)相连的TFT寄生电容大小、CLK信号电压峰值和CLK信号频率的影响。为了降低GOA功耗，目前主要研究方向为减小与CLK线相连的TFT寄生电容，但是其寄生电容的大小受需要驱动的一行像素的TFT的多少的限制，所以其降低具有局限性。
发明内容
有鉴于此，本发明实施例的目的之一在于提出一种移位寄存器单元及其驱动方法、栅极驱动电路、阵列基板、显示装置，能够在一定程度上降低功耗。
基于上述目的，本发明实施例的第一方面，提供了一种移位寄存器单元，包括：
输入单元，用于接收输入信号，并根据所述输入信号输出上拉信号；
第一输出单元，用于接收第一电压信号和第一时钟信号，并根据所述第一电压信号和第一时钟信号输出第一输出信号；
第二输出单元，与所述输入单元和所述第一输出单元连接，用于接收所述上拉信号和第二时钟信号，根据所述上拉信号和第二时钟信号将所述第一输出信号抬升为第二输出信号，并输出所述第二输出信号。
可选的，所述输入单元包括第一晶体管；
所述第一晶体管的控制极和第一极接收所述输入信号，所述第一晶体管的第二极输出所述上拉信号，且所述第一晶体管的第二极连接所述第二输出单元。
可选的，所述第一输出单元包括第二晶体管；
所述第二晶体管的控制极接入所述第一电压信号，所述第二晶体管的第一极接入所述第一时钟信号，所述第二晶体管的第二极输出所述第一输出信号。
可选的，所述第二输出单元包括第三晶体管、第一电容和第二电容；
所述第三晶体管的控制极和所述第一电容的第一端均连接所述输入单元并接收所述上拉信号，所述第三晶体管的第一极接收所述第二时钟信号，所述第三晶体管的第二极连接所述第二电容的第一端，所述第一电容的第二端和所述第二电容的第二端均输出所述第二输出信号。
可选的，所述的移位寄存器单元还包括：
噪声控制单元，与所述输入单元连接，用于接收所述上拉信号、第二电压信号和第三电压信号，并根据所述上拉信号、第二电压信号和第三电压信号控制噪声控制节点的电压。
可选的，所述噪声控制单元包括第四晶体管、第五晶体管、第六晶体管和第七晶体管；
所述第四晶体管的控制极和第一极均接收所述第二电压信号，所述第四晶体管的第二极分别连接所述第五晶体管的控制极和第六晶体管的第一极，所述第五晶体管的第一极接收所述第二电压信号，所述第五晶体管的第二极连接所述第七晶体管的第一极，所述第六晶体管的控制极和所述第七晶体管的控制极均连接所述输入单元，所述第六晶体管的第二极和所述第七晶体管的第二极均接收所述第三电压信号；所述第五晶体管的第二极和所述第七晶体管的第一极之间形成所述噪声控制节点。
可选的，所述的移位寄存器单元还包括：
第一复位单元，分别连接所述输入单元和所述噪声控制单元，用于接收所述上拉信号、第一复位信号和第三电压信号，并根据所述上拉信号、第一复位信号和第三电压信号完成所述第二输出信号的复位。
可选的，所述第一复位单元包括第八晶体管和第九晶体管；
所述第八晶体管的控制极接收所述第一复位信号，所述第八晶体管的第一极和所述第九晶体管的第一极均连接所述输入单元，所述第八晶体管的第二极和所述第九晶体管的第二极均接收所述第三电压信号，所述第九晶体管的控制极连接所述噪声控制单元的噪声控制节点。
可选的，所述的移位寄存器单元还包括：
第二复位单元，分别连接所述噪声控制单元和所述第二输出单元，用于接收第二复位信号和第三电压信号，并根据所述第二复位信号和第三电压信号完成所述第二输出信号的复位。
可选的，所述第二复位单元包括第十晶体管和第十一晶体管；
所述第十晶体管的控制极接收所述第二复位信号，所述第十晶体管的第一极和所述第十一晶体管的第一极均连接所述第二输出单元，所述第十晶体管的第二极和所述第十一晶体管的第二极均接收所述第三电压信号，所述第十一晶体管的控制极连接所述噪声控制单元的噪声控制节点。
本发明实施例的第二方面，提供了一种移位寄存器单元的驱动方法，用于驱动如前任一项所述的移位寄存器单元，包括：
在第一时段，所述第一电压信号和第一时钟信号为高电平，所述第一输出单元输出第一输出信号；
在第二时段，所述输入信号和第二时钟信号为高电平，所述第二输出单元将所述第一输出信号抬升为第二输出信号，并输出所述第二输出信号。
本发明实施例的第三方面，提供了一种栅极驱动电路，包括如前任一项所述的移位寄存器单元；
第N级的移位寄存器单元的输入信号端和第一电压信号端均与第N-3级的移位寄存器单元的输出信号端连接，第N级的移位寄存器单元的第一时钟信号端和第二时钟信号端分别接收第一时钟信号和第二时钟信号。
可选的，第N级的移位寄存器单元的第一复位信号端连接第N+3级的移位寄存器单元的输出信号端。
本发明实施例的第四方面，提供了一种阵列基板，包括如前所述栅极驱动电路。
本发明实施例的第五方面，提供了一种显示装置，包括如前所述阵列基板。
从上面所述可以看出，本发明提供的移位寄存器单元及其驱动方法、栅极驱动电路、阵列基板、显示装置，通过设置第一输出单元和第二输出单元，使第一输出单元根据所述第一电压信号和第一时钟信号输出第一输出信号，再令第二输出单元根据上拉信号和第二时钟信号将所述第一输出信号抬升为第二输出信号并输出，使得第二时钟信号的峰值减小，从而降低第二时钟信号的功耗，同时也降低了第二时钟信号对GOA电路寄生电容的充放电功耗。
附图说明
图1a为现有技术中移位寄存器单元的结构示意图；
图1b为现有技术中移位寄存器单元级联后的栅极驱动电路的结构示意图；
图1c为现有技术中栅极驱动电路的驱动时序示意图；
图2为本发明提供的移位寄存器单元的一个实施例的结构示意图；
图3为本发明提供的移位寄存器单元的另一个实施例的结构示意图；
图4为本发明提供的移位寄存器单元的又一个实施例的结构示意图；
图5为本发明提供的移位寄存器单元的再一个实施例的结构示意图；
图6为本发明提供的移位寄存器单元的驱动方法的一个实施例的流程示意图；
图7a为本发明提供的栅极驱动电路的一个实施例的结构示意图；
图7b为本发明提供的栅极驱动电路的一个实施例的驱动时序示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
如图1a、图1b和图1c所示，分别为现有技术中移位寄存器单元的结构示意图，现有技术中移位寄存器单元级联后的栅极驱动电路的结构示意图，以及，现有技术中栅极驱动电路的驱动时序示意图。
图1a所示的现有技术中移位寄存器单元，由晶体管M1’、M3’～M11’和电容C’构成，为采用控制信号GCH作为降噪电路控制源(直流去噪模式)的一种常规的移位寄存器单元电路结构图，其输出模块由晶体管M3’与电容C’组成。该移位寄存器单元在信号INPUT’、CLK、GCH、GCL、RESET和VSS的配合控制下，输出输出信号OUT’，完成相应的栅极驱动。
图1b为所示的现有技术的栅极驱动电路的部分结构示意图，不同的移位寄存器单元完成不同栅极的驱动控制。
图1c是以6个时钟信号为例的栅极驱动电路的驱动时序示意图，时钟信号CLK1与时钟信号CLK4、时钟信号CLK2与时钟信号CLK5、时钟信号CLK3与时钟信号CLK6是互为反相的3组方波信号。除了具有6个时钟信号的栅极驱动电路，还可以是4个时钟信号、8个时钟信号、10个时钟信号等，具体地可以根据实际负载和刷新率等而进行选择。各个时钟信号之间相互独立工作，互不影响。
结合图1b和1c，以第N个移位寄存器单元为例，移位寄存器单元的驱动电路工作过程可分为t1输入阶段、t2输出阶段(前2H时间段为预充电时间段)、t3复位阶段三个阶段。
这样，移位寄存器单元的功耗的计算如下公式(1)所示：
PCLK＝(1/2)*(CGOA+Cline)*V2*f (1)
CGOA:GOA单元中与CLK线线相连的TFT的寄生电容，主要为Cgd；
Cline:一根CLK线连进GOA单元时，走线会与其他信号线发生交叠，产生的寄生电容；CGOA一般是Cline的几倍甚至几十倍；
V:CLK信号的电压峰峰值；
f:CLK信号的频率。
可以看出，功耗与CLK信号的电压峰峰值的平方正相关，若降低时钟信号的峰值，即可降低功耗。
基于上述目的，本发明实施例的第一个方面，提供了一种移位寄存器单元的一个实施例，能够在一定程度上降低功耗。如图2所示，为本发明提供的移位寄存器单元的一个实施例的结构示意图。
所述移位寄存器单元，包括：
输入单元101，用于接收输入信号INPUT，并根据所述输入信号INPUT输出上拉信号；
第一输出单元102，用于接收第一电压信号ST和第一时钟信号CLKA，并根据所述第一电压信号ST和第一时钟信号CLKA输出第一输出信号；
第二输出单元103，分别与所述输入单元101和所述第一输出单元102连接，用于接收所述上拉信号和第二时钟信号CLK，根据所述上拉信号和第二时钟信号CLK将所述第一输出信号抬升为第二输出信号，并输出所述第二输出信号。
从上述实施例可以看出，本发明实施例提供的移位寄存器单元，通过设置第一输出单元和第二输出单元，使第一输出单元根据所述第一电压信号和第一时钟信号输出第一输出信号，再令第二输出单元根据上拉信号和第二时钟信号将所述第一输出信号抬升为第二输出信号并输出，使得第二时钟信号的峰值减小，从而降低第二时钟信号的功耗，同时也降低了第二时钟信号对GOA电路寄生电容的充放电功耗。
本发明还提供了一种移位寄存器单元的另一个实施例，能够在一定程度上降低功耗。如图3所示，为本发明提供的移位寄存器单元的另一个实施例的结构示意图。
所述移位寄存器单元，包括：
输入单元101，用于接收输入信号INPUT，并根据所述输入信号INPUT输出上拉信号；
所述输入单元101包括第一晶体管M1；所述第一晶体管M1的控制极和第一极接收所述输入信号INPUT，所述第一晶体管M1的第二极输出所述上拉信号，且所述第一晶体管M1的第二极连接所述第二输出单元103；这样，采用第一晶体管M1实现输入单元，能较好地实现输入信号的控制；
第一输出单元102，用于接收第一电压信号ST和第一时钟信号CLKA，并根据所述第一电压信号ST和第一时钟信号CLKA输出第一输出信号；
所述第一输出单元102包括第二晶体管M2；所述第二晶体管M2的控制极接入所述第一电压信号ST，所述第二晶体管M2的第一极接入所述第一时钟信号CLKA，所述第二晶体管M2的第二极输出所述第一输出信号；这样，采用第二晶体管M2实现第一输出单元，能较好地实现第一输出信号的控制；
第二输出单元103，分别与所述输入单元101和所述第一输出单元102连接，用于接收所述上拉信号和第二时钟信号CLK，根据所述上拉信号和第二时钟信号CLK将所述第一输出信号抬升为第二输出信号，并输出所述第二输出信号；
所述第二输出单元103包括第三晶体管M3、第一电容C1和第二电容C2；所述第三晶体管M3的控制极和所述第一电容C1的第一端均连接所述输入单元101并接收所述上拉信号，所述第三晶体管M3的第一极接收所述第二时钟信号CLK，所述第三晶体管M3的第二极连接所述第二电容C2的第一端，所述第一电容C1的第二端和所述第二电容C2的第二端均输出所述第二输出信号，这样，采用第三晶体M3管、第一电容C1和第二电容C2实现第二输出单元，能较好地实现第二输出信号的控制。
从上述实施例可以看出，本发明实施例提供的移位寄存器单元，通过设置第一输出单元和第二输出单元，使第一输出单元根据所述第一电压信号和第一时钟信号输出第一输出信号，再令第二输出单元根据上拉信号和第二时钟信号将所述第一输出信号抬升为第二输出信号并输出，使得第二时钟信号的峰值减小，从而降低第二时钟信号的功耗，同时也降低了第二时钟信号对GOA电路寄生电容的充放电功耗。
本发明还提供了一种移位寄存器单元的又一个实施例，能够在一定程度上降低功耗。如图4所示，为本发明提供的移位寄存器单元的又一个实施例的结构示意图。
所述移位寄存器单元，包括：
输入单元101，用于接收输入信号INPUT，并根据所述输入信号INPUT输出上拉信号；
第一输出单元102，用于接收第一电压信号ST和第一时钟信号CLKA，并根据所述第一电压信号ST和第一时钟信号CLKA输出第一输出信号；
第二输出单元103，分别与所述输入单元101和所述第一输出单元102连接，用于接收所述上拉信号和第二时钟信号CLK，根据所述上拉信号和第二时钟信号CLK将所述第一输出信号抬升为第二输出信号，并输出所述第二输出信号；
噪声控制单元104，与所述输入单元101连接，用于接收所述上拉信号、第二电压信号GCH和第三电压信号VSS，并根据所述上拉信号、第二电压信号GCH和第三电压信号VSS控制噪声控制节点的电压；这样，通过设置噪声控制单元104，能够较好地减小移位寄存器单元的噪声；
第一复位单元105，分别连接所述输入单元101和所述噪声控制单元104，用于接收所述上拉信号、第一复位信号RESET和第三电压信号VSS，并根据所述上拉信号、第一复位信号RESET和第三电压信号VSS完成所述第二输出信号的复位；这样，通过设置第一复位单元105，能够较好地完成所述第二输出信号的复位；
第二复位单元106，分别连接所述噪声控制单元104和所述第二输出单元103，用于接收第二复位信号GCL和第三电压信号VSS，并根据所述第二复位信号GCL和第三电压信号VSS完成所述第二输出信号的复位；这样，通过设置第二复位单元106，能够较好地完成所述第二输出信号的复位。
从上述实施例可以看出，本发明实施例提供的移位寄存器单元，通过设置第一输出单元和第二输出单元，使第一输出单元根据所述第一电压信号和第一时钟信号输出第一输出信号，再令第二输出单元根据上拉信号和第二时钟信号将所述第一输出信号抬升为第二输出信号并输出，使得第二时钟信号的峰值减小，从而降低第二时钟信号的功耗，同时也降低了第二时钟信号对GOA电路寄生电容的充放电功耗；并且，通过设置噪声控制单元，对整体电路进行噪声控制，从而能够完成对栅极的有效控制；此外，通过第一复位单元和第二复位单元的设计，使得整体电路能够完成周期性工作，有效完成显示画面的显示控制。
本发明还提供了一种移位寄存器单元的再一个实施例，能够在一定程度上降低功耗。如图5所示，为本发明提供的移位寄存器单元的再一个实施例的结构示意图。
所述移位寄存器单元，包括：
输入单元101，用于接收输入信号INPUT，并根据所述输入信号INPUT输出上拉信号；
第一输出单元102，用于接收第一电压信号ST和第一时钟信号CLKA，并根据所述第一电压信号ST和第一时钟信号CLKA输出第一输出信号；
第二输出单元103，分别与所述输入单元101和所述第一输出单元102连接，用于接收所述上拉信号和第二时钟信号CLK，根据所述上拉信号和第二时钟信号CLK将所述第一输出信号抬升为第二输出信号，并输出所述第二输出信号；
噪声控制单元104，与所述输入单元101连接，用于接收所述上拉信号、第二电压信号GCH和第三电压信号VSS，并根据所述上拉信号、第二电压信号GCH和第三电压信号VSS控制噪声控制节点的电压；这样，通过设置噪声控制单元104，能够较好地减小移位寄存器单元的噪声；
第一复位单元105，分别连接所述输入单元101和所述噪声控制单元104，用于接收所述上拉信号、第一复位信号RESET和第三电压信号VSS，并根据所述上拉信号、第一复位信号RESET和第三电压信号VSS完成所述第二输出信号的复位；这样，通过设置第一复位单元105，能够较好地完成所述第二输出信号的复位；
第二复位单元106，分别连接所述噪声控制单元104和所述第二输出单元103，用于接收第二复位信号GCL和第三电压信号VSS，并根据所述第二复位信号GCL和第三电压信号VSS完成所述第二输出信号的复位；这样，通过设置第二复位单元106，能够较好地完成所述第二输出信号的复位。
其中，所述输入单元101包括第一晶体管M1；所述第一输出单元102包括第二晶体管M2；所述第二输出单元103包括第三晶体管M3、第一电容C1和第二电容C2；所述噪声控制单元104包括第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7；所述第一复位单元105包括第八晶体管M8和第九晶体管M9；所述第二复位单元106包括第十晶体管M10和第十一晶体管M11。第一时钟信号CLKA为第二时钟信号CLK的前一个方波信号，参考图7a和7b，例如，第二时钟信号CLK为时钟信号CLK2时，第一时钟信号CLKA为时钟信号CLK1。
所述第一晶体管M1的控制极和第一极接收所述输入信号INPUT，所述第一晶体管M1的第二极在上拉节点PU处输出所述上拉信号，且所述第一晶体管M1的第二极连接所述第二输出单元103；可选的，如图5所示，所述第一晶体管M1的第二极连接所述第三晶体管M3的控制极和所述第一电容C1的第一端。
所述第二晶体管M2的控制极接入所述第一电压信号ST，所述第二晶体管M2的第一极接入所述第一时钟信号CLKA，所述第二晶体管M2的第二极从输出端OUT输出所述第一输出信号。
所述第三晶体管M3的控制极和所述第一电容C1的第一端均通过所述上拉节点PU连接所述输入单元101并接收所述上拉信号，所述第三晶体管M3的第一极接收所述第二时钟信号CLK，所述第三晶体管M3的第二极连接所述第二电容C2的第一端，所述第一电容C1的第二端和所述第二电容C2的第二端均从输出端OUT输出所述第二输出信号。
所述第四晶体管M4的控制极和第一极均接收所述第二电压信号GCH，所述第四晶体管M4的第二极分别连接所述第五晶体管M5的控制极和第六晶体管M6的第一极，所述第五晶体管M5的第一极接收所述第二电压信号GCH，所述第五晶体管M5的第二极连接所述第七晶体管M7的第一极，所述第六晶体管M6的控制极和所述第七晶体管M7的控制极均连接所述输入单元101，所述第六晶体管M6的第二极和所述第七晶体管M7的第二极均接收所述第三电压信号VSS；所述第五晶体管M5的第二极和所述第七晶体管M7的第一极之间形成所述噪声控制节点PD。
所述第八晶体管M8的控制极接收所述第一复位信号RESET，所述第八晶体管M8的第一极和所述第九晶体管M9的第一极均连接所述输入单元101，所述第八晶体管M8的第二极和所述第九晶体管M9的第二极均接收所述第三电压信号VSS，所述第九晶体管的控制极连接所述噪声控制单元104的噪声控制节点PD。
所述第十晶体管M10的控制极接收所述第二复位信号GCL，所述第十晶体管M10的第一极和所述第十一晶体管M11的第一极均连接所述第二输出单元，所述第十晶体管M10的第二极和所述第十一晶体管M11的第二极均接收所述第三电压信号VSS，所述第十一晶体管M11的控制极连接所述噪声控制单元104的噪声控制节点PD。
下面结合以上图5、图7a和图7b，以所述移位寄存器单元作为栅极驱动电路中的第4个移位寄存器单元GOA4为例，对移位寄存器单元的驱动电路工作过程进行简要说明：
第二时钟信号CLK的时序参考图7b中的时钟信号CLK4，第一时钟信号CLKA的时序参考图7b中的时钟信号CLK3，输入信号INPUT的时序参考图7b中的输出信号OUT1，第一电压信号ST的时序参考图7b中的输出信号OUT1，第一复位信号RESET的时序参考图7b中的输出信号OUT7。
t1阶段为输入阶段，输出信号OUT1为高电平，所以移位寄存器单元GOA4的输入信号INPUT为高电平，通过输入模块101将上拉节点PU拉高；噪声控制模块104的第六晶体管M6与第七晶体管M7打开，将噪声控制节点PD点拉低，第九晶体管M9和第十一晶体管M11关闭；第三晶体管M3打开，因为此时第二时钟信号CLK为低电平，所以节点A(参考图5)为低电平；第一输出模块102的第二晶体管M2打开，在t1阶段的最后H时间段输出端输出第一时钟信号CLKA的高电平V(即第一输出信号)。
t2阶段为输出阶段，输出信号OUT1为低电平，所以第二晶体管M2关闭。因为此时第二时钟信号CLK为高电平V，所以节点A为高电平V，并对第二电容C2充电，且此时，因为第二输出模块103中的第二电容C2的自举作用，使得输出端的输出电平跳变为2V(即第二输出信号)。因为第一电容C1的自举作用，使得上拉节点PU电平跳变为4V。且t1阶段的前2H时间段为预充电时间段。
t3阶段为复位阶段，输出信号OUT7输出高电平2V，第八晶体管M8打开，所以上拉节点PU被拉低，噪声控制节点PD回到高电位，第六晶体管M6与第七晶体管M7打开，所以第二输出信号被拉低，完成复位。
在一帧内，t1～t3阶段周期性工作，第二复位信号GCL通过第十晶体管M10在空白区(Blanking)期间给所有行的输出信号放电，完成驱动电路的整体复位。
从上述实施例可以看出，本发明实施例提供的移位寄存器单元，通过设置第一输出单元和第二输出单元，使第一输出单元作为辅助上拉模块，在移位寄存器单元的输出时间段之前，根据所述第一电压信号和第一时钟信号输出幅值为V的高电平第一输出信号，再在移位寄存器单元的输出时间段时，令第二输出单元根据上拉信号和第二时钟信号将所述第一输出信号抬升为第二输出信号并输出(即，在第二时钟信号CLK为高电平V时，由第二电容C2的自举作用使输出端OUT的输出信号跳变为2V，从而使移位寄存器单元输出幅值为2V的高电平第二输出信号)，使得第二时钟信号的峰值减小，从而降低第二时钟信号的功耗(由于本发明实施例提供的移位寄存器单元可以使输出信号跳变为2V，因此第二时钟信号CLK的幅值可降低一倍，因此，由于功耗与第二时钟信号CLK的电压峰峰值的平方正相关，使得功耗可减小为原来的1/4)，同时也降低了第二时钟信号对GOA电路寄生电容的充放电功耗，这样可以极大的降低显示面板的功耗及驱动要求，且可以增加显示的稳定性；并且，通过设置噪声控制单元，对整体电路进行噪声控制，从而能够完成对栅极的有效控制；此外，通过第一复位单元和第二复位单元的设计，使得整体电路能够完成周期性工作，有效完成显示画面的显示控制。
需要说明的是，上述实施例是以NMOS TFT工艺的电路进行说明的，对PMOS TFT工艺的相同电路结构，只需各工作电压和时序取反即可。上述实施例是以6CLK栅极驱动电路为例对移位寄存器单元的具体工作流程进行说明的，对4CLK、8CLK、10CLK等GOA驱动电路同样适用。上述实施例适用于a-Si，Oxide，LTPS，HTPS等各种制造工艺。
本发明实施例的第二个方面，提供了一种移位寄存器单元的驱动方法的一个实施例，能够在一定程度上降低功耗。如图6所示，为本发明提供的移位寄存器单元的驱动方法的一个实施例的流程示意图。
所述移位寄存器单元的驱动方法(时序图可参考附图7b)，用于驱动如前所述的移位寄存器单元的任意实施例，包括：
步骤201：在第一时段，所述第一电压信号和第一时钟信号为高电平，所述第一输出单元输出第一输出信号；
步骤202：在第二时段，所述输入信号和第二时钟信号为高电平，所述第二输出单元将所述第一输出信号抬升为第二输出信号，并输出所述第二输出信号。
从上述实施例可以看出，本发明实施例提供的移位寄存器单元的驱动方法，通过设置第一输出单元和第二输出单元，使第一输出单元根据所述第一电压信号和第一时钟信号输出第一输出信号，再令第二输出单元根据上拉信号和第二时钟信号将所述第一输出信号抬升为第二输出信号并输出，使得第二时钟信号的峰值减小，从而降低第二时钟信号的功耗，同时也降低了第二时钟信号对GOA电路寄生电容的充放电功耗。
下面结合以上图5、图7a和图7b，以所述移位寄存器单元作为栅极驱动电路中的第4个移位寄存器单元GOA4为例，对移位寄存器单元的驱动方法进行详细说明：
第二时钟信号CLK的时序参考图7b中的时钟信号CLK4，第一时钟信号CLKA的时序参考图7b中的时钟信号CLK3，输入信号INPUT的时序参考图7b中的输出信号OUT1，第一电压信号ST的时序参考图7b中的输出信号OUT1，第一复位信号RESET的时序参考图7b中的输出信号OUT7。
t1阶段为输入阶段，输出信号OUT1为高电平，所以移位寄存器单元GOA4的输入信号INPUT为高电平，通过输入模块101将上拉节点PU拉高；噪声控制模块104的第六晶体管M6与第七晶体管M7打开，将噪声控制节点PD点拉低，第九晶体管M9和第十一晶体管M11关闭；第三晶体管M3打开，因为此时第二时钟信号CLK为低电平，所以节点A(参考图5)为低电平；第一输出单元102的第二晶体管M2打开，在t1阶段的最后H时间段输出端输出第一时钟信号CLKA的高电平V(即第一输出信号)。
t2阶段为输出阶段，输出信号OUT1为低电平，所以第二晶体管M2关闭。因为此时第二时钟信号CLK为高电平V，所以节点A为高电平V，并对第二电容C2充电，且此时，因为第二输出模块103中的第二电容C2的自举作用，使得输出端的输出电平跳变为2V(即第二输出信号)。因为第一电容C1的自举作用，使得上拉节点PU电平跳变为4V。且t1阶段的前2H时间段为预充电时间段。
t3阶段为复位阶段，输出信号OUT7输出高电平2V，第八晶体管M8打开，所以上拉节点PU被拉低，噪声控制节点PD回到高电位，第六晶体管M6与第七晶体管M7打开，所以第二输出信号被拉低，完成复位。
在一帧内，t1～t3阶段周期性工作，第二复位信号GCL通过第十晶体管M10在空白区(Blanking)期间给所有行的输出信号放电，完成驱动电路的整体复位。
本发明实施例的第三个方面，提供了一种栅极驱动电路的一个实施例，能够在一定程度上降低功耗。如图7a所示，为本发明提供的栅极驱动电路的一个实施例的结构示意图。
所述栅极驱动电路，包括如前所述的移位寄存器单元的任意实施例；
第N级的移位寄存器单元(如图7a中的GOA4)的输入信号端INPUT和第一电压信号端均与第N-3级的移位寄存器单元(如图7a中的GOA1)的输出信号端OUTPUT连接，第N级的移位寄存器单元(如图7a中的GOA4)的第一时钟信号端CLKA和第二时钟信号端CLK分别接收第一时钟信号和第二时钟信号；这里，在栅极驱动电路中，不同的移位寄存器单元接入的第一时钟信号和第二时钟信号是不同的，参考图7a和图7b，移位寄存器单元GOA1的第一时钟信号和第二时钟信号分别是时钟信号CLK6和时钟信号CLK1，而移位寄存器单元GOA4的第一时钟信号和第二时钟信号则分别是时钟信号CLK1和时钟信号CLK2，理论上，第一时钟信号端CLKA接入的时钟信号为第二时钟信号端CLK接入的时钟信号的前一个方波信号即可；
可选的，第N级的移位寄存器单元(如图7a中的GOA4)的第一复位信号端RESET连接第N+3级的移位寄存器单元(如图7a中的GOA7)的输出信号端OUTPUT。
图7b示例是以6个时钟信号(6CLK)为例的栅极驱动电路时序图，时钟信号CLK1与时钟信号CLK4、时钟信号CLK2与时钟信号CLK5、时钟信号CLK3与时钟信号CLK6是互为反相的3组方波信号。除了具有6个时钟信号的栅极驱动电路，还可以是4个时钟信号、8个时钟信号、10个时钟信号等，具体地可以根据实际负载和刷新率等而进行选择。各个时钟信号之间相互独立工作，互不影响。
与常规6CLK的栅极驱动电路时序图不同的是：本发明实施例中需要增加ST1、ST2、ST3信号，分别作为移位寄存器单元GOA1、GOA2和GOA3的第一输出单元的开启信号(即第一电压信号)，其中ST1与STV可以用同一信号；当N≥4时，第N个移位寄存器单元的开启信号ST由第N-3个移位寄存器单元的输出信号OUT(N-3)提供；在每一帧开始时时钟信号CLK6需要比常规栅极驱动电路时序提前一个周期输出高电平，以作为第一个移位寄存器单元的第一输出单元的第一时钟信号CLKA。
下面结合以上图5、图7a和图7b，以第4个移位寄存器单元为例对其栅极驱动电路工作过程进行详细说明：
第4个移位寄存器单元GOA4的第二时钟信号CLK的时序参考图7b中的时钟信号CLK4，第4个移位寄存器单元GOA4的第一时钟信号CLKA的时序参考图7b中的时钟信号CLK3，第4个移位寄存器单元GOA4的输入信号INPUT的时序参考图7b中的输出信号OUT1，第4个移位寄存器单元GOA4的第一电压信号ST的时序参考图7b中的输出信号OUT1，第4个移位寄存器单元GOA4的第一复位信号RESET的时序参考图7b中的输出信号OUT7。
t1阶段为第4个移位寄存器单元GOA4的输入阶段，第1个移位寄存器单元GOA1的输出信号OUT1为高电平，所以第4个移位寄存器单元GOA4的输入信号INPUT为高电平，通过第4个移位寄存器单元的输入模块将上拉节点PU拉高；第4个移位寄存器单元GOA4的噪声控制模块的第六晶体管M6与第七晶体管M7打开，将噪声控制节点PD拉低，第九晶体管M9和第十一晶体管M11关闭；第4个移位寄存器单元GOA4的第三晶体管M3打开，因为此时时钟信号CLK4为低电平，所以第4个移位寄存器单元GOA4的节点A为低电平。第4个移位寄存器单元GOA4的第一输出单元的第二晶体管M2打开，在t1阶段的最后H时间段第4个移位寄存器单元GOA4的输出端OUT4输出时钟信号CLK3的高电平V(即第4个移位寄存器单元GOA4的第一输出信号)。
t2阶段为第4个移位寄存器单元GOA4的输出阶段，第1个移位寄存器单元GOA1的输出信号OUT1为低电平，所以第二晶体管M2关闭，因为此时时钟信号CLK4为高电平V，所以节点A为高电平V，并对第二电容C2充电，且此时，因为第4个移位寄存器单元GOA4的第二输出模块103中的第二电容C2的自举作用，使得第4个移位寄存器单元GOA4的输出端OUT4的输出电平跳变为2V(即第4个移位寄存器单元GOA4的第二输出信号)。因为第一电容C1的自举作用，使得上拉节点PU的电平跳变为4V。且t1阶段的前2H时间段为预充电时间段。
t3阶段为第4个移位寄存器单元GOA4的复位阶段，第7个移位寄存器单元GOA7的输出端OUT7输出高电平2V，第八晶体管M8打开，所以上拉节点PU被拉低，噪声控制节点PD回到高电位，第六晶体管M6与第七晶体管M7打开，所以第4个移位寄存器单元GOA4的输出信号OUT4被拉低。
在一帧内，t1～t3阶段周期性工作，第二复位信号GCL通过第十晶体管M10在空白区(Blanking)期间给所有行的输出信号放电，完成驱动电路的整体复位。
从上述实施例可以看出，本发明实施例提供的栅极驱动电路，通过在移位寄存器单元中设置第一输出单元和第二输出单元，使第一输出单元根据所述第一电压信号和第一时钟信号输出第一输出信号，再令第二输出单元根据上拉信号和第二时钟信号将所述第一输出信号抬升为第二输出信号并输出，使得第二时钟信号的峰值减小，从而降低第二时钟信号的功耗，同时也降低了第二时钟信号对GOA电路寄生电容的充放电功耗。
本发明实施例的第四个方面，提供了一种阵列基板的一个实施例，能够在一定程度上降低功耗。
所述阵列基板，包括如前所述栅极驱动电路的任意实施例。
从上述实施例可以看出，本发明实施例提供的阵列基板，通过在栅极驱动电路的移位寄存器单元中设置第一输出单元和第二输出单元，使第一输出单元根据所述第一电压信号和第一时钟信号输出第一输出信号，再令第二输出单元根据上拉信号和第二时钟信号将所述第一输出信号抬升为第二输出信号并输出，使得第二时钟信号的峰值减小，从而降低第二时钟信号的功耗，同时也降低了第二时钟信号对GOA电路寄生电容的充放电功耗。
本发明实施例的第五个方面，提供了一种显示装置的一个实施例，能够在一定程度上降低功耗。
所述显示装置，其特征在于，包括如前所述阵列基板。
从上述实施例可以看出，本发明实施例提供的显示装置，通过在栅极驱动电路的移位寄存器单元中设置第一输出单元和第二输出单元，使第一输出单元根据所述第一电压信号和第一时钟信号输出第一输出信号，再令第二输出单元根据上拉信号和第二时钟信号将所述第一输出信号抬升为第二输出信号并输出，使得第二时钟信号的峰值减小，从而降低第二时钟信号的功耗，同时也降低了第二时钟信号对GOA电路寄生电容的充放电功耗。
需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
需要说明的是，上述各实施例中的晶体管独立选自多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化物薄膜晶体管以及有机薄膜晶体管中的一种。在本实施例中涉及到的“控制极”具体可以是指晶体管的栅极或基极，“第一极”具体可以是指晶体管的源极或发射极，相应的“第二极”具体可以是指晶体管的漏极或集电极。当然，本领域的技术人员应该知晓的是，该“第一极”与“第二极”可进行互换。
此外，上述实施例中第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6均为N型晶体管，为本实施例中便于实施的一种优选方案，其不会对本发明的技术方案产生限制。本领域技术人员应该知晓的是，简单的对各晶体管的类型(N型或P型)进行改变，以及对各电源端和控制信号线输出电压的正负极性进行改变，以实现与本实施例中对各晶体管执行相同的导通或截止操作的技术方案，其均属于本申请保护范围。具体情况，此处不再一一举例说明。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。此外，按照晶体管的特性区分可以将晶体管分为N型晶体管或P型晶体管。在本发明实施例提供的驱动电路中，所有晶体管均是以N型晶体管为例进行说明，可以想到的是在采用P型晶体管实现时是本领域技术人员可在没有作出创造性劳动前提下轻易想到的，因此也是在本发明的实施例保护范围内的。
在本发明实施例中，对于N型晶体管，第一极为源极，第二极为漏极，对于P型晶体管，第一极为漏极，第二极为源极。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种移位寄存器单元，其特征在于，包括：
输入单元，用于接收输入信号，并根据所述输入信号输出上拉信号；
第一输出单元，用于接收第一电压信号和第一时钟信号，并根据所述第一电压信号和第一时钟信号输出第一输出信号；
第二输出单元，与所述输入单元和所述第一输出单元连接，用于接收所述上拉信号和第二时钟信号，根据所述上拉信号和第二时钟信号将所述第一输出信号抬升为第二输出信号，并输出所述第二输出信号。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入单元包括第一晶体管；
所述第一晶体管的控制极和第一极接收所述输入信号，所述第一晶体管的第二极输出所述上拉信号，且所述第一晶体管的第二极连接所述第二输出单元。
3.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输出单元包括第二晶体管；
所述第二晶体管的控制极接入所述第一电压信号，所述第二晶体管的第一极接入所述第一时钟信号，所述第二晶体管的第二极输出所述第一输出信号。
4.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二输出单元包括第三晶体管、第一电容和第二电容；
所述第三晶体管的控制极和所述第一电容的第一端均连接所述输入单元并接收所述上拉信号，所述第三晶体管的第一极接收所述第二时钟信号，所述第三晶体管的第二极连接所述第二电容的第一端，所述第一电容的第二端和所述第二电容的第二端均输出所述第二输出信号。
5.根据权利要求1所述的移位寄存器单元，其特征在于，还包括：
噪声控制单元，与所述输入单元连接，用于接收所述上拉信号、第二电压信号和第三电压信号，并根据所述上拉信号、第二电压信号和第三电压信号控制噪声控制节点的电压。
6.根据权利要求5所述的移位寄存器单元，其特征在于，所述噪声控制单元包括第四晶体管、第五晶体管、第六晶体管和第七晶体管；
所述第四晶体管的控制极和第一极均接收所述第二电压信号，所述第四晶体管的第二极分别连接所述第五晶体管的控制极和第六晶体管的第一极，所述第五晶体管的第一极接收所述第二电压信号，所述第五晶体管的第二极连接所述第七晶体管的第一极，所述第六晶体管的控制极和所述第七晶体管的控制极均连接所述输入单元，所述第六晶体管的第二极和所述第七晶体管的第二极均接收所述第三电压信号；所述第五晶体管的第二极和所述第七晶体管的第一极之间形成所述噪声控制节点。
7.根据权利要求5所述的移位寄存器单元，其特征在于，还包括：
第一复位单元，分别连接所述输入单元和所述噪声控制单元，用于接收所述上拉信号、第一复位信号和第三电压信号，并根据所述上拉信号、第一复位信号和第三电压信号完成所述第二输出信号的复位。
8.根据权利要求7所述的移位寄存器单元，其特征在于，所述第一复位单元包括第八晶体管和第九晶体管；
所述第八晶体管的控制极接收所述第一复位信号，所述第八晶体管的第一极和所述第九晶体管的第一极均连接所述输入单元，所述第八晶体管的第二极和所述第九晶体管的第二极均接收所述第三电压信号，所述第九晶体管的控制极连接所述噪声控制单元的噪声控制节点。
9.根据权利要求5所述的移位寄存器单元，其特征在于，还包括：
第二复位单元，分别连接所述噪声控制单元和所述第二输出单元，用于接收第二复位信号和第三电压信号，并根据所述第二复位信号和第三电压信号完成所述第二输出信号的复位。
10.根据权利要求9所述的移位寄存器单元，其特征在于，所述第二复位单元包括第十晶体管和第十一晶体管；
所述第十晶体管的控制极接收所述第二复位信号，所述第十晶体管的第一极和所述第十一晶体管的第一极均连接所述第二输出单元，所述第十晶体管的第二极和所述第十一晶体管的第二极均接收所述第三电压信号，所述第十一晶体管的控制极连接所述噪声控制单元的噪声控制节点。
11.一种移位寄存器单元的驱动方法，其特征在于，用于驱动如权利要求1-10任一项所述的移位寄存器单元，包括：
在第一时段，所述第一电压信号和第一时钟信号为高电平，所述第一输出单元输出第一输出信号；
在第二时段，所述输入信号和第二时钟信号为高电平，所述第二输出单元将所述第一输出信号抬升为第二输出信号，并输出所述第二输出信号。
12.一种栅极驱动电路，其特征在于，包括如权利要求1-10任一项所述的移位寄存器单元；
第N级的移位寄存器单元的输入信号端和第一电压信号端均与第N-3级的移位寄存器单元的输出信号端连接，第N级的移位寄存器单元的第一时钟信号端和第二时钟信号端分别接收第一时钟信号和第二时钟信号。
13.根据权利要求12所述的栅极驱动电路，其特征在于，第N级的移位寄存器单元的第一复位信号端连接第N+3级的移位寄存器单元的输出信号端。
14.一种阵列基板，其特征在于，包括如权利要求12或13所述栅极驱动电路。
15.一种显示装置，其特征在于，包括如权利要求14所述阵列基板。
CN201710883188.2A 2017-09-26 2017-09-26 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 Expired - Fee Related CN107424554B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710883188.2A CN107424554B (zh) 2017-09-26 2017-09-26 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US16/136,508 US11011089B2 (en) 2017-09-26 2018-09-20 Shift register unit and method for driving the same, gate driving circuit, array substrate and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710883188.2A CN107424554B (zh) 2017-09-26 2017-09-26 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Publications (2)

Publication Number Publication Date
CN107424554A true CN107424554A (zh) 2017-12-01
CN107424554B CN107424554B (zh) 2020-06-02

Family

ID=60436028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710883188.2A Expired - Fee Related CN107424554B (zh) 2017-09-26 2017-09-26 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Country Status (2)

Country Link
US (1) US11011089B2 (zh)
CN (1) CN107424554B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108665846A (zh) * 2018-07-13 2018-10-16 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
WO2020119024A1 (en) * 2018-12-12 2020-06-18 Boe Technology Group Co., Ltd. Shift register unit, scan driving circuit, driving method thereof, and display apparatus
CN112185311A (zh) * 2020-09-17 2021-01-05 深圳市华星光电半导体显示技术有限公司 Goa驱动电路及显示面板
CN114974163A (zh) * 2022-06-28 2022-08-30 惠科股份有限公司 扫描驱动电路、阵列基板和显示面板
US11971639B2 (en) 2020-09-10 2024-04-30 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102525226B1 (ko) * 2018-07-25 2023-04-25 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
US10728443B1 (en) 2019-03-27 2020-07-28 On Time Staffing Inc. Automatic camera angle switching to create combined audiovisual file
US10963841B2 (en) 2019-03-27 2021-03-30 On Time Staffing Inc. Employment candidate empathy scoring system
CN112041921B (zh) * 2019-04-02 2022-06-14 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法以及栅极驱动电路、显示装置
US11127232B2 (en) 2019-11-26 2021-09-21 On Time Staffing Inc. Multi-camera, multi-sensor panel data extraction system and method
US11023735B1 (en) 2020-04-02 2021-06-01 On Time Staffing, Inc. Automatic versioning of video presentations
US11144882B1 (en) 2020-09-18 2021-10-12 On Time Staffing Inc. Systems and methods for evaluating actions over a computer network and establishing live network connections
US11727040B2 (en) 2021-08-06 2023-08-15 On Time Staffing, Inc. Monitoring third-party forum contributions to improve searching through time-to-live data assignments
US11423071B1 (en) 2021-08-31 2022-08-23 On Time Staffing, Inc. Candidate data ranking method using previously selected candidate data
US11907652B2 (en) 2022-06-02 2024-02-20 On Time Staffing, Inc. User interface and systems for document creation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052653A1 (en) * 2005-08-29 2007-03-08 Shin Dong Y Scan driving circuit and organic light emitting display device using the same
CN102857207A (zh) * 2012-07-25 2013-01-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
CN102959614A (zh) * 2010-06-25 2013-03-06 夏普株式会社 扫描信号线驱动电路和具备它的显示装置
KR20140101152A (ko) * 2013-02-08 2014-08-19 건국대학교 산학협력단 두 개의 클록으로 안정적인 출력 신호를 생성하기 위한 게이트 드라이버 회로
US20150171833A1 (en) * 2013-12-13 2015-06-18 Electronics And Telecommunications Research Institute Gate driver circuit outputting superimposed pulses
CN105161134A (zh) * 2015-10-09 2015-12-16 京东方科技集团股份有限公司 移位寄存器单元及其操作方法、移位寄存器
CN105489190A (zh) * 2016-02-15 2016-04-13 京东方科技集团股份有限公司 移位寄存单元及其驱动方法、栅极驱动电路、阵列基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101997775B1 (ko) * 2012-12-05 2019-10-01 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
CN105590612B (zh) * 2016-03-22 2018-01-16 京东方科技集团股份有限公司 一种移位寄存器及驱动方法、栅极驱动电路和显示装置
CN105869563B (zh) * 2016-05-30 2019-01-18 京东方科技集团股份有限公司 Goa单元电路及其驱动方法、goa电路
CN108962154B (zh) * 2017-05-17 2021-01-15 京东方科技集团股份有限公司 移位寄存器单元、阵列基板栅极驱动电路、显示器以及栅极驱动方法
CN107403612B (zh) * 2017-09-26 2019-07-05 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN107492338A (zh) * 2017-10-13 2017-12-19 京东方科技集团股份有限公司 一种栅极驱动电路及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052653A1 (en) * 2005-08-29 2007-03-08 Shin Dong Y Scan driving circuit and organic light emitting display device using the same
CN102959614A (zh) * 2010-06-25 2013-03-06 夏普株式会社 扫描信号线驱动电路和具备它的显示装置
CN102857207A (zh) * 2012-07-25 2013-01-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
KR20140101152A (ko) * 2013-02-08 2014-08-19 건국대학교 산학협력단 두 개의 클록으로 안정적인 출력 신호를 생성하기 위한 게이트 드라이버 회로
US20150171833A1 (en) * 2013-12-13 2015-06-18 Electronics And Telecommunications Research Institute Gate driver circuit outputting superimposed pulses
CN105161134A (zh) * 2015-10-09 2015-12-16 京东方科技集团股份有限公司 移位寄存器单元及其操作方法、移位寄存器
CN105489190A (zh) * 2016-02-15 2016-04-13 京东方科技集团股份有限公司 移位寄存单元及其驱动方法、栅极驱动电路、阵列基板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108665846A (zh) * 2018-07-13 2018-10-16 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN108665846B (zh) * 2018-07-13 2022-01-28 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
WO2020119024A1 (en) * 2018-12-12 2020-06-18 Boe Technology Group Co., Ltd. Shift register unit, scan driving circuit, driving method thereof, and display apparatus
CN111312136A (zh) * 2018-12-12 2020-06-19 京东方科技集团股份有限公司 移位寄存器单元、扫描驱动电路、驱动方法和显示装置
CN111312136B (zh) * 2018-12-12 2022-01-14 京东方科技集团股份有限公司 移位寄存器单元、扫描驱动电路、驱动方法和显示装置
US11475812B2 (en) 2018-12-12 2022-10-18 Beijing Boe Technology Development Co., Ltd. Shift register unit, scan driving circuit, driving method thereof, and display apparatus
US11971639B2 (en) 2020-09-10 2024-04-30 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel
CN112185311A (zh) * 2020-09-17 2021-01-05 深圳市华星光电半导体显示技术有限公司 Goa驱动电路及显示面板
US11756497B2 (en) 2020-09-17 2023-09-12 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit and display panel
CN114974163A (zh) * 2022-06-28 2022-08-30 惠科股份有限公司 扫描驱动电路、阵列基板和显示面板
CN114974163B (zh) * 2022-06-28 2023-05-26 惠科股份有限公司 扫描驱动电路、阵列基板和显示面板

Also Published As

Publication number Publication date
US20190096307A1 (en) 2019-03-28
CN107424554B (zh) 2020-06-02
US11011089B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
CN107424554A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105529009B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN104464600B (zh) 移位寄存器单元及其驱动方法、移位寄存器电路以及显示装置
CN104318909B (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示面板
CN103943083B (zh) 一种栅极驱动电路及其驱动方法、显示装置
CN104282287B (zh) 一种goa单元及驱动方法、goa电路和显示装置
CN105118473B (zh) 移位寄存器单元、移位寄存器及驱动方法、阵列基板
CN108257578A (zh) 移位寄存器单元及其控制方法、栅极驱动装置、显示装置
CN106448536A (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN106847221A (zh) 移位寄存器单元、栅极驱动电路以及驱动方法
CN106782282A (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN109192238A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN107657983A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN107316600A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106409207A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108573668A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106228927A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105869566A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106157874A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN102005196A (zh) 具低功率损耗的移位寄存器
CN104835475A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN106057116A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN204406959U (zh) 移位寄存器单元、移位寄存器电路以及显示装置
CN104810003A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN106504719A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200602

Termination date: 20210926

CF01 Termination of patent right due to non-payment of annual fee