CN101511149A - 布线电路基板的制造方法 - Google Patents

布线电路基板的制造方法 Download PDF

Info

Publication number
CN101511149A
CN101511149A CNA2009100040968A CN200910004096A CN101511149A CN 101511149 A CN101511149 A CN 101511149A CN A2009100040968 A CNA2009100040968 A CN A2009100040968A CN 200910004096 A CN200910004096 A CN 200910004096A CN 101511149 A CN101511149 A CN 101511149A
Authority
CN
China
Prior art keywords
photoresist
layer
metal supporting
width
supporting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009100040968A
Other languages
English (en)
Inventor
竹村敬史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN101511149A publication Critical patent/CN101511149A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)

Abstract

本发明提供一种布线电路基板的制造方法，包括：准备包含金属支持层与绝缘层的2层基材的工序；利用光致抗蚀剂覆盖绝缘层的上表面、绝缘层及金属支持层的侧端面的覆盖工序；配置光掩模，使其将在上表面形成端部及导体层的部分遮光，将覆盖上表面的光致抗蚀剂从上方通过光掩模曝光的工序；将覆盖侧端面的光致抗蚀剂从下方曝光的工序；去除光致抗蚀剂的未曝光部分，将曝光部分形成为图案，形成镀敷抗蚀膜的工序；以及形成端部导体层与导体层的工序。

Description

布线电路基板的制造方法
技术领域
本发明涉及布线电路基板的制造方法，更详细涉及COF基板等布线电路基板的制造方法。
背景技术
以往，在形成COF基板等布线电路基板的导体图案时使用加成法。例如，提出一种在不锈钢制成的金属支持层上的由聚酰亚胺制成的基底绝缘层上，使用加成法由铜形成导体图案的方案(例如参照日本专利特开2006—332549号公报)。
即，在上述的日本专利特开2006—332549号公报中，提出了在基底绝缘层的上表面形成导体薄膜，接着通过负性干膜抗蚀剂覆盖导体薄膜之后，从上方通过光掩模曝光，然后通过显影以与布线电路图案相反的图案形成镀敷抗蚀膜。接下来，在从镀敷抗蚀膜露出的导体薄膜的表面，通过电解镀铜使铜析出，形成导体图案。
发明内容
然而，在加成法中，需要利用镀敷抗蚀膜覆盖金属支持层的侧端面，使铜不析出。即，由于金属支持层的不锈钢与铜的紧贴力较低，若在金属支持层的侧端面有铜析出，则会产生铜容易从金属支持层剥落、成为异物这样的问题，因此，需要利用镀敷抗蚀膜覆盖金属支持层的侧端面。
另一方面，由于干膜抗蚀剂通常是通过热压接层叠的，因此在基底绝缘层的上表面的端部的端缘按压力较为集中，这样其厚度变薄，并且有时干膜抗蚀剂会在基底绝缘层的侧端面滑落。而且，在干膜抗蚀剂滑落时，在干膜抗蚀剂的基底绝缘层的上表面的端部的端缘会形成干膜抗蚀剂欠缺的狭窄的欠缺部分(空隙)，若使用由该干膜抗蚀剂形成的镀敷抗蚀膜来进行电解镀铜，则铜会从光致抗蚀剂的欠缺部分析出。因此，由于该铜的宽度形成得比较狭窄，与基底绝缘层的紧贴力较低，会产生从基底绝缘层剥落、成为异物这样的问题。因此，期望通过在基底绝缘层的上表面的端部有意地设置较宽的铜层，防止上述宽度狭窄的铜的析出，提高铜层与绝缘层的紧贴性。
因此，为防止上述异物的产生，需要利用镀敷抗蚀膜覆盖金属支持层的侧端面，并使基底绝缘层的上表面的端部从镀敷抗蚀膜露出，以形成较宽的铜层。这种情况下，为了在金属支持层的侧端面由负性干膜抗蚀剂形成镀敷抗蚀膜，需要设置与该部分对应的干膜抗蚀剂为曝光部分的掩模图案；另一方面，为了在基底绝缘层的上表面的端部形成较宽的铜层，需要设置与该部分对应的干膜抗蚀剂为未曝光部分的掩模图案。但是，难以正确配置光掩模，使金属支持层的侧端面为曝光部分，并使基底绝缘层的上表面的端部为未曝光部分。
本发明的目的是提供一种布线电路基板的制造方法，该方法可以简便地防止绝缘层的上表面的端部的导体异物的产生，并防止金属支持层的侧端面的导体异物的产生。
本发明的布线电路基板的制造方法的特征是，包括：准备在金属支持层上层叠了绝缘层的2层基材的工序；利用光致抗蚀剂覆盖上述绝缘层的上表面、上述绝缘层及上述金属支持层的侧端面的覆盖工序；配置光掩模使其将在上述绝缘层的上表面的形成端部及导体层的部分遮光，将覆盖上述绝缘层的上表面的上述光致抗蚀剂从上方通过上述光掩模曝光的工序；将覆盖上述绝缘层及上述金属支持层的侧端面的上述光致抗蚀剂从下方曝光的工序；去除上述光致抗蚀剂的未曝光部分，将曝光部分形成为图案，形成镀敷抗蚀膜的工序；在从上述镀敷抗蚀膜露出的上述绝缘层上，在上述绝缘层的上表面的端部形成端部导体层，同时在上述绝缘层的上表面形成上述导体层的工序；以及去除上述镀敷抗蚀膜的工序。
在本方法中，利用光致抗蚀剂覆盖绝缘层的上表面，然后，将光掩模配置为使其将在绝缘层的上表面的形成端部及导体层的部分遮光，将覆盖绝缘层的上表面的光致抗蚀剂从上方通过光掩模曝光。这样，在绝缘层的上表面的形成端部及导体层的部分形成光致抗蚀剂的未曝光部分。然后，若在去除其光致抗蚀剂的未曝光部分之后形成镀敷抗蚀膜，则可以在从镀敷抗蚀膜露出的绝缘层的上表面的端部形成端部导体层，同时在从镀敷抗蚀膜露出的绝缘层的上表面的部分形成导体层。因此，可以形成导体层，并在绝缘层的端部形成端部导体层，防止宽度狭窄的导体材料的析出，可以使端部导体层与绝缘层的紧贴性提高。其结果是，防止在绝缘层的上表面的端部的导体异物的产生，可以得到连接可靠性较高的布线电路基板。
另一方面，在本方法中，由于利用光致抗蚀剂覆盖绝缘层及金属支持层的侧端面，将该光致抗蚀剂从下方曝光，可以简便地将覆盖绝缘层及金属支持层的侧端面的光致抗蚀剂曝光。因此，可以由该曝光部分形成镀敷抗蚀膜，使其覆盖绝缘层及金属支持层的侧端面。因此，可以简便地防止导体材料在金属支持层的侧端面析出，其结果是，可以简便地防止在金属支持层的侧端面的导体异物的产生。
另外，在本发明的布线电路基板的制造方法中，较为理想的是，上述光致抗蚀剂由干膜抗蚀剂形成。
将干膜抗蚀剂层叠在绝缘层的上表面时，由于在绝缘层的上表面端部的端缘由热压接导致的按压力较为集中，因此容易产生欠缺部分。因此，在形成导体层时，会产生欠缺部分引起的宽度狭窄的导体材料意外地析出这样的问题。
但是，在本方法中，由干膜抗蚀剂形成光致抗蚀剂后，如上所述地配置光掩模，使其将绝缘层的上表面的端部遮光，将该光致抗蚀剂从上方通过光掩模曝光。因此，可以形成导体层，并在绝缘层的端部有意地形成端部导体层，防止宽度狭窄的导体材料的析出，可以使端部导体层与绝缘层的紧贴性提高。其结果是，防止在绝缘层的上表面的端部的导体异物的产生，可以得到连接可靠性较高的布线电路基板。
另外，在本发明的布线电路基板的制造方法中，较为理想的是在利用上述光致抗蚀剂覆盖上述绝缘层的上表面、上述绝缘层及上述金属支持层的侧端面的工序中，在上述金属支持层的下表面层叠树脂支持层，使其包含上述金属支持层、覆盖上述金属支持层的侧端面的上述光致抗蚀剂。
在本方法中，通过在层叠树脂支持层的同时，在该树脂支持层的上表面层叠光致抗蚀剂，可以简单且确实地覆盖金属支持层的侧端面。
另外，由于通过树脂支持层加强金属支持层及绝缘层，因此可以给层叠体带来韧性，可以高精度地形成导体图案。
另外，在本发明的布线电路基板的制造方法中，较为理想的是在上述覆盖工序后，还包括将覆盖上述绝缘层及上述金属支持层的侧端面的上述光致抗蚀剂加热的工序。
一般而言，在覆盖工序后，覆盖绝缘层及金属支持层的侧端面的光致抗蚀剂有时会产生气泡。但是，在本方法中，由于在覆盖工序后，将覆盖绝缘层及金属支持层的侧端面的光致抗蚀剂加热，因此可以减少该气泡的数量或者体积，甚至可以去除气泡。
附图说明
图1是表示沿根据本发明的布线电路基板的制造方法的一实施方式(包括金属支持层的形态)制造的布线电路基板的宽度方向的剖视图。
图2是本发明的布线电路基板的制造方法的一实施方式的工序图，
(a)表示准备2层基材的工序，
(b)表示在基底绝缘层的整个上表面形成导体薄膜的工序，
(c)表示在形成光致抗蚀剂的同时，形成树脂支持层的工序，
(d)表示将光致抗蚀剂从上方通过光掩模曝光的工序。
图3接着图2，是本发明的布线电路基板的制造方法的一实施方式的工序图，
(e)表示将覆盖基底绝缘层及金属支持层的宽度方向的两侧端面的光致抗蚀剂从下方曝光的工序，
(f)表示去除光致抗蚀剂的未曝光部分，将曝光部分形成为图案，形成镀敷抗蚀膜的工序，
(g)表示在从镀敷抗蚀膜露出的基底绝缘层上同时形成端部导体层和导体层的工序。
图4接着图3，是本发明的布线电路基板的制造方法的一实施方式的工序图，
(h)表示依次去除镀敷抗蚀膜及形成有镀敷抗蚀膜的部分的导体薄膜的工序，
(i)表示将覆盖绝缘层形成在基底绝缘层上的工序，
(j)表示去除树脂支持层的工序。
图5表示沿根据本发明的布线电路基板的制造方法的另一实施方式(不包括金属支持层的形态)制造的布线电路基板的宽度方向的剖视图。
图6是比较例1的COF基板的制造方法的工序图，
(a)表示配置光掩模，使其只将形成宽度方向中央的导体层的部分遮光，将光致抗蚀剂从上方通过该光掩模曝光的工序，
(b)表示去除光致抗蚀剂的未曝光部分，将曝光部分形成为图案，形成镀敷抗蚀膜的工序，
(c)表示在从镀敷抗蚀膜露出的基底绝缘层上形成导体层的工序。
图7是比较例2的COF基板的制造方法的工序图，
(a)表示配置光掩模，使其只将形成宽度方向中央的导体层及宽度方向两端部的端部导体层的部分遮光，将光致抗蚀剂从上方通过该光掩模曝光的工序，
(b)表示去除光致抗蚀剂的未曝光部分，将曝光部分形成为图案，形成镀敷抗蚀膜的工序，
(c)表示在从镀敷抗蚀膜露出的基底绝缘层上形成导体层及端部导体层的工序。
具体实施方式
图1是沿根据本发明的布线电路基板的制造方法的一实施方式制造的布线电路基板的宽度方向的剖视图；图2～图4是表示本发明的布线电路基板的制造方法的一实施方式的工序图。
图1中，该布线电路基板1是安装有未图示的IC芯片、装设在各种电子设备的COF基板，包括在长度方向延伸的金属支持层2；作为在金属支持层2上形成的绝缘层的基底绝缘层3。另外，布线电路基板1包括：形成在基底绝缘层3上的导体图案4；形成在基底绝缘层3上，覆盖导体图案4的覆盖绝缘层5。
金属支持层2是加强层。另外，作为形成金属支持层2的金属材料，例如可以使用不锈钢、42合金等，较为理想的是使用不锈钢。
金属支持层2由平板状的金属箔或金属薄板制成。金属支持层2的厚度例如为5～100μm，较为理想的是10～50μm。
基底绝缘层3形成在金属支持层2的表面。更具体而言，基底绝缘层3跨过宽度方向(与长度方向正交的方向)形成在金属支持层2的整个上表面。即，基底绝缘层3的宽度方向端缘在俯视下，形成在与金属支持层2的宽度方向端缘相同的位置。即，基底绝缘层3的宽度方向的两侧端面形成为在厚度方向与金属支持层2的宽度方向的两侧端面是相同的面。
作为形成基底绝缘层3的绝缘材料例如可以使用聚酰亚胺、聚醚腈、聚醚砜、聚对苯二甲酸乙二酯、聚萘二甲酸乙二醇酯、聚氯乙烯等合成树脂。其中，较为理想的是使用聚酰亚胺。
基底绝缘层3的厚度例如为1～50μm，较为理想的是20～40μm。据此，金属支持层2及基底绝缘层3的合计的厚度T1例如是6～150μm，较为理想的是设定在30～90μm。
导体图案4包括导体层6和端部导体层7。
导体层6在基底绝缘层3上设置在宽度方向中间。即，从宽度方向两端部的端缘隔开间隔配置导体层6，以确保形成端部导体层7的区域(宽度方向两端部)，更具体而言，导体层6形成在宽度方向的大致中央。另外，导体层6作为一体地包括多条布线15及未图示的端子部的布线电路图案形成，其中，多条布线15沿着长度方向延伸，在宽度方向互相隔开间隔并列配置；未图示的端子部与各布线15的长度方向两端部连续。
端部导体层7在基底绝缘层3上设置在宽度方向两端部，在导体层6的宽度方向两个外侧与两条宽度方向最外侧的布线15隔开间隔相对配置。各端部导体层7形成为与基底绝缘层3的宽度方向两端缘并行的图案，形成为截面大致矩形的扁平状。另外，各端部导体层7在俯视下，其宽度方向外侧端缘，即配置在宽度方向一侧的第一端部导体层7A的宽度方向一侧的端缘及配置在宽度方向另一侧的第二端部导体层7B的宽度方向的另一侧端缘形成在与基底绝缘层3的宽度方向两侧端缘相同的位置。即，第一端部导体层7A的宽度方向的一侧端面及第二端部导体层7B的宽度方向的另一侧端面在厚度方向，分别形成为与基底绝缘层3的宽度方向的两侧端面为相同的面。
作为形成导体图案4的导体材料，例如可以使用铜、镍、金、焊锡或者它们的合金等。较为理想的是使用铜。
各布线15的宽度例如为5～100μm，较为理想的是5～50μm；各布线15间的间隔例如为5～100μm，较为理想的是5～50μm。
另外，各端部导体层7的宽度W1例如为50μm以上，较为理想的是200μm以上，更为理想的是1000μm以上，通常是10mm以下。各端部导体层7的宽度W1在不满足上述范围时，端部导体层7与基底绝缘层3的紧贴力有时会下降，成为导体异物。
覆盖绝缘层5与导体图案4对应地形成在基底绝缘层3及导体图案4的表面。
作为形成覆盖绝缘层5的绝缘材料，可以使用与上述的基底绝缘层3的绝缘材料同样的绝缘材料。
覆盖绝缘层5的厚度例如为1～40μm，较为理想的是3～10μm。
另外，在该布线电路基板1，在导体图案4的下表面形成导体薄膜(种膜)8。
导体薄膜8形成为与导体图案4相同的图案，存在于基底绝缘层3和导体图案4之间。
作为形成导体薄膜8的导体材料，例如可以使用铜、铬等导体材料。导体薄膜8的厚度例如为20～500nm，较为理想的是50～300nm。
接下来，参照图2～图4说明本发明的布线电路基板的制造方法的一实施方式。
首先，在本方法中，如图2(a)所示，准备在金属支持层2上层叠了基底绝缘层3的2层基材。
为了准备2层基材，可以原样使用市场上出售的2层基材。另外，也可以通过在金属支持层2的表面层叠基底绝缘层3来准备2层基材。
接下来，在本方法中，如图2(b)～图3(g)所示，在基底绝缘层3上形成导体图案。导体图案4例如可以使用加成法、更具体而言为半加成法形成。
为了使用半加成法形成导体图案4，首先，如图2(b)所示，在基底绝缘层3的整个上表面形成导体薄膜8。
导体薄膜8例如可以使用溅射法、电解电镀或者非电解电镀等形成。较为理想的是使用溅射法形成。
接下来，在本方法中，如图2(c)所示，利用光致抗蚀剂13覆盖基底绝缘层3的上表面、基底绝缘层3及金属支持层2的侧端面(覆盖工序)。另外，与此同时，在金属支持层2的下表面层叠树脂支持层9，使其包含金属支持层2、覆盖金属支持层2的侧端面的光致抗蚀剂13。
为了利用光致抗蚀剂13覆盖基底绝缘层3的上表面、基底绝缘层3及金属支持层2的侧端面，虽然未图示，首先准备光致抗蚀剂层叠体，该层叠体包括：由聚对苯二甲酸乙二酯(PET)等形成的支持层；层叠在支持层上，由负性干膜抗蚀剂形成的光致抗蚀剂13；以及层叠在光致抗蚀剂上，由进行了脱模处理的PET等形成的脱模层。
光致抗蚀剂层叠体为了用光致抗蚀剂13覆盖基底绝缘层3及金属支持层2的侧端面，其大小设定为大于基底绝缘层3，例如其宽度设定为比基底绝缘层3的宽度大1mm以上，较为理想的是大3mm以上(通常为5mm以下)。另外，光致抗蚀剂13的厚度T2例如为15～50μm，较为理想的是15～25μm。
接下来，将脱模层从光致抗蚀剂13剥离，从支持层向光致抗蚀剂13热压接光致抗蚀剂层叠体，使光致抗蚀剂13与基底绝缘层3的上表面接触。具体而言，在温度例如为50～150℃，较为理想的是80～110℃下，压力例如为0.20～0.50MPa下，热压接光致抗蚀剂层叠体。
之后，将支持层从光致抗蚀剂13剥离。
为了在利用上述的光致抗蚀剂13进行覆盖的同时，将树脂支持层9层叠在金属支持层2的下表面，首先，虽然未图示，准备树脂支持层层叠体，该层叠体包括：树脂支持层9；层叠在树脂支持层9上的粘接剂层；以及层叠在粘接剂层上，由进行了脱模处理的PET等形成的脱模层。
另外，树脂支持层9只要由在后述的从下方曝光时不阻碍曝光(可以使光透过)的树脂材料形成即可，例如可以由聚乙烯、聚丙烯、聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二醇酯等透明的合成树脂等形成。
另外，树脂支持层层叠体的大小只要能包含金属支持层2与覆盖金属支持层2的侧端面的光致抗蚀剂13即可，其宽度例如设定为比金属支持层2的宽度大1mm以上，较为理想的是大4mm以上(通常为10mm以下)。另外，树脂支持层9的厚度例如为25～150μm，较为理想的是50～100μm。
接下来，将脱模层从粘接剂层剥离，层叠树脂支持层层叠体，使粘接剂层与金属支持层2的下表面接触。
然后，基底绝缘层3及金属支持层2在厚度方向被光致抗蚀剂层叠体(光致抗蚀剂13)及树脂支持层层叠体(树脂支持层9)夹住，并同时形成光致抗蚀剂13及树脂支持层9。
由于热压接光致抗蚀剂13，层叠后的光致抗蚀剂13会在基底绝缘层3的上表面的宽度方向两端部的端缘，在基底绝缘层3的宽度方向的两侧端面滑落(流动)。据此，在光致抗蚀剂13形成光致抗蚀剂13欠缺的欠缺部分(空隙)20。欠缺部分20的宽度通常是3～50μm。
另外，较光致抗蚀剂13的欠缺部分20宽度方向的内侧部分的厚度逐渐变薄，具体而言，使其厚度沿着宽度方向的两个外侧越来越薄。
另外，以上述的欠缺部分20的流动，形成在基底绝缘层3的宽度方向的两侧端面的光致抗蚀剂13的宽度沿着宽度方向上侧越来越宽，截面大致形成为梯形。
接下来，在本方法中，将覆盖基底绝缘层3及金属支持层2的侧端面的光致抗蚀剂13加热。
光致抗蚀剂13的加热是在覆盖工序之后，以例如60～150℃，较为理想的是80～120℃将被光致抗蚀剂13覆盖的制造中的布线电路基板1加热。另外，将光致抗蚀剂13例如在空气中或者氮气等惰性气氛中加热例如15～60秒，较为理想的是15～30秒。
接下来，在本方法中，如图2(d)所示，配置光掩模10，使其将在基底绝缘层3的上表面的形成的宽度方向两端部及宽度方向大致中央(即宽度方向两端部之外)的导体层6的部分；覆盖基底绝缘层3及金属支持层2的宽度方向的两侧端面的光致抗蚀剂13遮光，将覆盖基底绝缘层3的上表面的光致抗蚀剂13从上方通过光掩模10曝光。
光掩模10包括由遮光部分11及透光部分12形成的掩模图案。而且，将光掩模10在光致抗蚀剂13的上侧隔开间隔配置，在与形成导体层6及端部导体层7的部分对应的光致抗蚀剂13；覆盖基底绝缘层3及金属支持层2的宽度方向的两侧端面的光致抗蚀剂13相对配置遮光部分11，在形成基底绝缘层3的上表面的镀敷抗蚀膜14的部分(与导体层6及端部导体层7相反的图案的部分)的光致抗蚀剂13相对配置透光部分12。
另外，在配置该光掩模10时，形成端部导体层7的部分的光致抗蚀剂13；覆盖基底绝缘层3及金属支持层2的宽度方向的两侧端面的光致抗蚀剂13被连续的一个遮光部分11遮光。
在配置光掩模10后，将光致抗蚀剂13从上方光通过光掩模10曝光。
例如可以使用紫外线等光进行曝光，其照射量例如是50～500mJ/cm2。
在从光致抗蚀剂13的上方曝光时，形成镀敷抗蚀膜14的部分为曝光部分，除此之外的部分(覆盖导体层6、端部导体层7、基底绝缘层3以及金属支持层2的宽度方向的两侧端面的部分)为未曝光部分。
接下来，在本方法中，如图3(e)所示，将覆盖基底绝缘层3及金属支持层2的宽度方向的两侧端面的光致抗蚀剂13从下方曝光。
不用另外设置光掩模10，将光致抗蚀剂13通过树脂支持层9从下方曝光。另外，在该曝光时，金属支持层2兼作光掩模。
曝光时例如可以使用紫外线等光，其照射量例如是50～500mJ/cm2。
在从光致抗蚀剂13的下方曝光时，覆盖基底绝缘层3及金属支持层2的宽度方向侧端面的光致抗蚀剂13，即在从光致抗蚀剂13的上方曝光时的未曝光部成分为曝光部分。
接下来，在本方法中，如图3(f)所示，去除光致抗蚀剂13的未曝光部分，将曝光部分形成为图案，形成镀敷抗蚀膜14。
为了去除光致抗蚀剂13的未曝光部分，将曝光部分形成为图案，形成镀敷抗蚀膜14，首先，通过使用已知的显影剂的显影去除未曝光部分之后进行干燥。
接下来，在本方法中，如图3(g)所示，在从镀敷抗蚀膜14露出的基底绝缘层3上，在基底绝缘层3的上表面的宽度方向两端部形成端部导体层7；同时在基底绝缘层3的上表面的宽度方向大致中央形成导体层6。
为了形成端部导体层7及导体层6例如可以使用电解电镀等。
在电解电镀中，通过从导体薄膜8供电，在从镀敷抗蚀膜14露出的导体薄膜8的上表面，端部导体层7及导体层6同时析出，可以将两者同时形成。另外，导体薄膜8通过金属支持层2，从未图示的供电装置提供电力而供电。
接下来，在本方法中，如图4(h)所示，依次去除镀敷抗蚀膜14及形成有镀敷抗蚀膜14的部分的导体薄膜8。为了去除镀敷抗蚀膜14及导体薄膜8，例如可以使用蚀刻或剥离等。
据此，可以在基底绝缘层3上形成导体图案4。
接下来，如图4(j)所示，将覆盖绝缘层5在基底绝缘层3上形成为上述的图案。
为了形成覆盖绝缘层5，在基底绝缘层3及导体图案4的整个上表面均匀涂布上述的合成树脂的溶液(清漆)后干燥，接下来，根据需要通过加热使其固化。另外，覆盖绝缘层5的形成可以是在基底绝缘层3及导体图案4的整个上表面涂布例如感光性的清漆，干燥后，以上述的图案曝光及显影，根据需要通过加热使其固化。并且，覆盖绝缘层5的形成也可以例如预先将合成树脂形成为上述图案的薄膜，将该薄膜通过已知的粘接剂层贴附在基底绝缘层3及导体图案4的整个上表面。
之后，如图4(.j)所示，例如通过剥离或者蚀刻去除树脂支持层9，较为理想的是通过剥离去除。
据此，可以形成布线电路基板1。
然后，在本方法中，利用光致抗蚀剂13覆盖基底绝缘层3的上表面，接下来，配置光掩模10，使其将在基底绝缘层3的上表面形成宽度方向两端部及宽度方向大致中央的导体层6的部分遮光，将覆盖基底绝缘层3的上表面的光致抗蚀剂13从上方通过光掩模10曝光。这样，在基底绝缘层3的上表面的形成宽度方向两端部及宽度方向大致中央的导体层6的部分形成光致抗蚀剂13的未曝光部分。而且，若在去除该光致抗蚀剂13的未曝光部分之后形成镀敷抗蚀膜14，则可以在从镀敷抗蚀膜14露出的基底绝缘层3的上表面的宽度方向两端部形成端部导体层7，同时在从镀敷抗蚀膜14露出的基底绝缘层3的上表面的宽度方向大致中央形成导体层6。因此，可以形成导体层6，并在基底绝缘层3的宽度方向两端部形成端部导体层7，防止电解电镀时的因光致抗蚀剂13的欠缺部分20而引起的宽度狭窄的导体材料(具体而言为铜等)的析出，可以使端部导体层7与基底绝缘层3的紧贴性提高。其结果是，防止在基底绝缘层3的上表面的宽度方向两端部的导体异物(具体而言为铜的异物)的产生，可以得到连接可靠性较高的布线电路基板1。
另一方面，在本方法中，由于利用光致抗蚀剂13覆盖基底绝缘层3及金属支持层2的宽度方向的两侧端面，将该光致抗蚀剂13从下方曝光，可以简便地将覆盖基底绝缘层3及金属支持层2的宽度方向的两侧端面的光致抗蚀剂13曝光。因此，可以由该曝光部分形成镀敷抗蚀膜14，使其覆盖基底绝缘层3及金属支持层2的宽度方向的两侧端面。因此，可以简便地防止导体材料(具体而言为铜等)在金属支持层2的宽度方向的两侧端面析出，其结果是，可以简便地防止在金属支持层2的宽度方向的两侧端面的导体异物(具体而言为铜的异物)的产生。
另外，在上述的说明中，光致抗蚀剂13由干膜抗蚀剂形成，但例如也可以由感光性的清漆形成。
然而，由干膜抗蚀剂在基底绝缘层3的上表面形成光致抗蚀剂13时，由于在基底绝缘层3的上表面的宽度方向两端部的端缘因热压接导致的按压力较为集中，尤其容易产生欠缺部分20。因此，在通过电解电镀形成导体层6时，欠缺部分20引起的宽度狭窄的导体材料会意外地析出。
但是，如上所述，若配置光掩模10，使其将基底绝缘层3的上表面的宽度方向两端部遮光，将该光致抗蚀剂13从上方光通过光掩模10曝光，则可以形成导体层6，并在基底绝缘层3的宽度方向两端部有意地形成端部导体层7，即使产生干膜抗蚀剂引起的欠缺部分20，也能防止宽度狭窄的导体材料的析出，使端部导体层7与基底绝缘层3的紧贴性提高。因此，防止在基底绝缘层3的上表面的宽度方向两端部的导体异物的产生，其结果是可以得到连接可靠性较高的布线电路基板1。
另外，在上述的说明中，如图2(c)所示，在金属支持层2的下表面形成树脂支持层9的同时形成光致抗蚀剂13，但例如，虽然未图示，也可以不形成树脂支持层9、或者形成光致抗蚀剂(下表面侧光致抗蚀剂)代替树脂支持层9。
较为理想的是在形成树脂支持层9的同时层叠光致抗蚀剂13。据此，由于可以将形成在金属支持层2的宽度方向的两侧端面的光致抗蚀剂13从下侧被树脂支持层9支持，可以简单且确实覆盖金属支持层2的宽度方向的两侧端面。
另外，由于通过树脂支持层9加强金属支持层2及基底绝缘层3，因此可以给层叠体带来韧性，可以高精度地形成导体图案4。
另外，在上述的说明中，如图2(d)所示地配置光掩模10，使得在与形成导体层6及端部导体层7的部分对应的光致抗蚀剂13；覆盖基底绝缘层3及金属支持层2的宽度方向的两侧端面的光致抗蚀剂13相对配置遮光部分11。但不限于此，在配置光掩模10时，只要将光致抗蚀剂13的形成导体层6和端部导体层7的部分遮光即可，例如参照图7(a)可知，通过配置包括掩模图案的光掩模10，该掩模图案可以使遮光部分11在光致抗蚀剂13的形成导体层6和端部导体层7的部分相对配置，从上方曝光，可以将覆盖基底绝缘层3及金属支持层2的宽度方向的两侧端面的部分作为曝光部分。
另外，在这种情况下，参照图7(a)的虚线可知，即使光掩模10的位置产生偏离，在覆盖基底绝缘层3及金属支持层2的宽度方向的两侧端面的部分产生未曝光部分，如图3(e)所示，由于将光致抗蚀剂13从下方曝光，因此可以将该未曝光部分作为曝光部分。因此，可以确实防止金属支持层2的宽度方向的两侧端面的导体材料的析出。
另外，在上述的说明中，如图2(d)及图3(e)所示，将光致抗蚀剂13首先从上方曝光，然后从下方曝光，但曝光的顺序不限于此，以与上述顺序相反的顺序曝光也可以。
另外，在上述的说明中，如图2(b)～图4(h)所示，使用半加成法形成导体图案4，但只要是加成法就可以，虽然未图示，例如也可以使用全加成法形成。在全加成法中，可以不形成图2(b)所示的导体薄膜8，或者形成代替导体薄膜8的催化剂层，并且可以在形成图3(g)所示的导体层6及端部导体层7时，使用非电解电镀代替电解电镀。
另外，在上述的说明中，在覆盖工序后加热光致抗蚀剂13，但在覆盖工序后也可以不加热光致抗蚀剂13，而将光致抗蚀剂13曝光。
较为理想的是，在覆盖工序后加热光致抗蚀剂13。
一般而言，在覆盖工序后，在覆盖基底绝缘层3及金属支持层2的侧端面的光致抗蚀剂13有时会产生气泡。尤其是，金属支持层2及基底绝缘层3的合计厚度T1、即2层基材的厚度T1比光致抗蚀剂13的厚度T2厚时，特别是2层基材的厚度T1比光致抗蚀剂13的厚度T2厚3倍时，容易产生上述气泡。
但是，如上述的方法所示，通过在覆盖工序后，将覆盖基底绝缘层3及金属支持层2的侧端面的光致抗蚀剂13加热，可以使该气泡的体积显著减少。
另外，在上述的说明中，例示了包括作为加强层的金属支持层2的COF基板作为本发明的布线电路基板，但本发明的布线电路基板不限于此。例如，如图5所示，本发明的布线电路基板也可以广泛适用于不包括金属支持层2的COF基板等其他布线电路基板。
图5中，该布线电路基板1包括：基底绝缘层3；形成在基底绝缘层3上的导体图案4；在基底绝缘层3上覆盖导体图案4而形成的覆盖绝缘层5。
为了制造该布线电路基板1，使用上述的图2(a)～图4(j)所示的方法得到被金属支持层2支持的布线电路基板1后，将金属支持层2通过蚀刻去除。
实施例
下面通过实施例及比较例进一步具体说明本发明，但本发明不限于任何实施例及比较例。
实施例1
首先，准备在厚度为25μm的由不锈钢制成的金属支持层上层叠了厚度为35μm的由聚酰亚胺制成的基底绝缘层的2层基材(厚度T160μm，宽度300mm)(参照图2(a))。
接下来，在基底绝缘层的整个上表面，使用铬溅射法和铜溅射法依次形成厚度为0.02μm的铬薄膜和厚度为0.13μm的铜薄膜，作为导体薄膜(参照图2(b))。
接下来，准备依次层叠了支持层、负性光致抗蚀剂(厚度T2：15μm)及脱模层的光致抗蚀剂层叠体(宽度303mm)后，剥离光致抗蚀剂层叠体的脱模层，以温度90℃、压力0.3MPa热压接光致抗蚀剂层叠体，使光致抗蚀剂与基底绝缘层的上表面接触。
在另外准备依次层叠了树脂支持层(厚度50μm)、粘接剂层及脱模层的树脂支持层层叠体(宽度304mm)后，剥离树脂支持层层叠体的脱模层，在与上述的光致抗蚀剂层叠体热压接的同时层叠树脂支持层层叠体，使粘接剂层与金属支持层的下表面接触。
据此，在利用光致抗蚀剂覆盖基底绝缘层的上表面、基底绝缘层及金属支持层的宽度方向的两侧端面的同时，在金属支持层的下表面层叠树脂支持层，使其包含金属支持层、覆盖基底绝缘层及金属支持层的宽度方向的两侧端面的光致抗蚀剂(参照图2(c))。
在利用光致抗蚀剂覆盖之后，以90℃将光致抗蚀剂在空气中加热20秒。
接下来，配置光掩模，使其将在基底绝缘层的上表面的形成宽度方向两端部的端部导体层及宽度方向大致中央的导体层的部分；以及形成覆盖基底绝缘层及金属支持层的宽度方向的两侧端面的光致抗蚀剂的部分遮光。而且，将覆盖基底绝缘层的上表面的光致抗蚀剂；以及覆盖基底绝缘层及金属支持层的宽度方向的两侧端面的光致抗蚀剂从上方通过光掩模曝光。
光掩模包括由遮光部分及透光部分形成的掩模图案，在与形成导体层及端部导体层的部分对应的光致抗蚀剂；以及覆盖基底绝缘层及金属支持层的宽度方向的两侧端面的光致抗蚀剂相对配置遮光部分，在形成基底绝缘层的上表面的镀敷抗蚀膜的部分相对配置透光部分，然后使用紫外线以130mJ/cm2从上方通过光掩模将其曝光(参照图2(d))。
接下来，使用紫外线以260mJ/cm2从下方将覆盖基底绝缘层及金属支持层的宽度方向侧端面的光致抗蚀剂曝光(参照图3(e))。
接下来，通过显影去除光致抗蚀剂的未曝光部分，曝光部分形成为图案后干燥，形成镀敷抗蚀膜(参照图3(f))。
接下来，在从镀敷抗蚀膜露出的基底绝缘层上通过电解镀铜同时在基底绝缘层的上表面的宽度方向两端部形成端部导体层；在基底绝缘层的上表面的宽度方向中央形成导体层(参照图3(g))。导体图案(端部导体层及导体层)的厚度是约9μm，端部导体层的宽度(W1)是5000μm。
接下来，通过蚀刻依次去除镀敷抗蚀膜及形成有镀敷抗蚀膜的部分的导体薄膜(参照图4(h))。
接下来，通过在基底绝缘层及导体图案的整个上表面均匀涂布感光性聚酰胺酸树脂的清漆，干燥后将其曝光、显影，并加热使其固化，将厚度为5μm的聚酰亚胺制成的覆盖绝缘层形成为上述图案(参照图4(j))。
之后，通过剥离去除树脂支持层(参照图1及图4(j))。
据此，得到COF基板。
比较例1
如图6(a)所示，除了在从光致抗蚀剂(13)的上方曝光时，配置光掩模(10)，使其只将形成宽度方向中央的导体层(6)的部分遮光，将覆盖基底绝缘层(3)的上表面的光致抗蚀剂(13)；覆盖基底绝缘层(3)及金属支持层(2)的宽度方向的两侧端面的光致抗蚀剂(13)从上方通过光掩模(10)曝光之外，进行与实施例1一样的处理(参照图6(b)及(c))，得到COF基板(1)。
另外，如图6(a)所示，上述的光掩模(10)在形成导体层(6)的光致抗蚀剂(13)相对配置遮光部分(11)，在覆盖基底绝缘层(3)及金属支持层(2)的宽度方向的两侧端面的光致抗蚀剂(13)、与形成基底绝缘层(3)的上表面的镀敷抗蚀膜(14)的部分的光致抗蚀剂(13)相对配置透光部分(12)。
比较例2
如图7(a)所示，除了在从光致抗蚀剂(13)的上方曝光时，配置光掩模(10)，使其只将形成宽度方向中央的导体层(6)及宽度方向两端部的端部导体层(7)的部分遮光，将覆盖基底绝缘层(3)的上表面的光致抗蚀剂(13)及覆盖基底绝缘层(3)和金属支持层(2)的宽度方向的两侧端面的光致抗蚀剂(13)从上方通过光掩模(10)曝光，不进行从下方的曝光(参照图3(e))之外，进行与实施例1一样的处理(参照图7(b)及(c))，得到COF基板(1)。
另外，如图7(a)所示，上述的光掩模(10)在形成导体层(6)及端部导体层(7)的光致抗蚀剂(13)相对配置遮光部分(11)，在覆盖基底绝缘层(3)及金属支持层(2)的宽度方向的两侧端面的光致抗蚀剂(13)与形成基底绝缘层(3)的上表面的镀敷抗蚀膜(14)的部分的光致抗蚀剂(13)相对配置透光部分(12)。
但是，如图7(a)的虚线所示，由于光掩模(10)在宽度方向一侧稍稍偏离位置，在覆盖基底绝缘层(3)及金属支持层(2)的宽度方向一端面的光致抗蚀剂(13)，在与基底绝缘层(3)及金属支持层(2)接触的部分也相对配置遮光部分(11)，如图7(b)所示，将该部分通过显影去除。
因此，电解镀铜时，在金属支持层(2)的宽度方向一端面析出宽度为10～50μm的铜(22)。
(评价)
1)基底绝缘层的上表面的端部的铜的异物
在根据实施例1、比较例1及2得到的COF基板中，用金属显微镜及SEM(扫描电子显微镜)观察基底绝缘层的上表面的宽度方向两端部。
结果确认了在实施例1及比较例2中，端部导体层形成在基底绝缘层上的宽度方向两端部。
另一方面，确认了在比较例1中，在基底绝缘层(3)的上表面的宽度方向两端部的端缘，因镀敷抗蚀膜(14)的欠缺部分(20)导致铜(21)意外析出，该铜(21)剥落，成为铜的异物。
2)金属支持层的侧端面的铜的析出
在根据实施例1、比较例1及2得到的COF基板中，用金属显微镜及SEM观察金属支持层的宽度方向的两侧端面。
结果确认了在实施例1及比较例1中，铜不会析出。
另一方面，确认了在比较例2中，在金属支持层(2)的宽度方向一侧端面(图7中左侧端面)铜(22)会析出，该铜(22)剥落，成为铜的异物。
另外，上述说明作为本发明的例示的实施方式提供，但这只是单纯的例示，并非限定性的解释。对于该技术区域的从业人员明显是本发明的变形例包含在权利要求范围内。

Claims (4)

1.一种布线电路基板的制造方法，其特征在于，包括：
准备在金属支持层上层叠了绝缘层的2层基材的工序；
利用光致抗蚀剂覆盖所述绝缘层的上表面、所述绝缘层及所述金属支持层的侧端面的覆盖工序；
配置光掩模使其将在所述绝缘层的上表面的形成端部及导体层的部分遮光，将覆盖所述绝缘层的上表面的所述光致抗蚀剂从上方通过所述光掩模曝光的工序；
将覆盖所述绝缘层及所述金属支持层的侧端面的所述光致抗蚀剂从下方曝光的工序；
去除所述光致抗蚀剂的未曝光部分，将曝光部分形成为图案，形成镀敷抗蚀膜的工序；
在从所述镀敷抗蚀膜露出的所述绝缘层上，在所述绝缘层的上表面的端部形成端部导体层，同时在所述绝缘层的上表面形成所述导体层的工序；以及
去除所述镀敷抗蚀膜的工序。
2.如权利要求1所述的布线电路基板的制造方法，其特征在于，所述光致抗蚀剂是由干膜抗蚀剂形成的。
3.如权利要求1所述的布线电路基板的制造方法，其特征在于，
在利用所述光致抗蚀剂覆盖所述绝缘层的上表面、所述绝缘层及所述金属支持层的侧端面的工序中，
在所述金属支持层的下表面层叠树脂支持层，使其包含所述金属支持层、覆盖所述金属支持层的侧端面的所述光致抗蚀剂。
4.如权利要求1所述的布线电路基板的制造方法，其特征在于，在所述覆盖工序后，还包括将覆盖所述绝缘层及所述金属支持层的侧端面的所述光致抗蚀剂加热的工序。
CNA2009100040968A 2008-02-12 2009-02-11 布线电路基板的制造方法 Pending CN101511149A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008030940 2008-02-12
JP2008030940 2008-02-12

Publications (1)

Publication Number Publication Date
CN101511149A true CN101511149A (zh) 2009-08-19

Family

ID=40551059

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009100040968A Pending CN101511149A (zh) 2008-02-12 2009-02-11 布线电路基板的制造方法

Country Status (6)

Country Link
US (1) US8198017B2 (zh)
EP (1) EP2091309A3 (zh)
JP (1) JP5227753B2 (zh)
KR (1) KR101313467B1 (zh)
CN (1) CN101511149A (zh)
TW (1) TWI429361B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102109757B (zh) * 2009-12-29 2012-11-21 富葵精密组件(深圳)有限公司 底片、底片设计方法及使用该底片制作的电路基板
CN111837210A (zh) * 2018-03-09 2020-10-27 日东电工株式会社 布线基板及其制造方法
CN113574973A (zh) * 2019-03-28 2021-10-29 住友电气工业株式会社 印刷布线板和印刷布线板的制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5175779B2 (ja) * 2008-04-18 2013-04-03 日東電工株式会社 配線回路基板の製造方法
KR101585554B1 (ko) * 2014-01-22 2016-01-14 앰코 테크놀로지 코리아 주식회사 임베디드 트레이스 기판과 그의 범프 형성 방법
KR101727657B1 (ko) * 2015-08-31 2017-04-26 주식회사 심텍 박형의 인쇄회로기판 및 그 제조 방법
EP3147609B1 (en) * 2015-09-25 2023-07-26 Lg Electronics Inc. A refrigerator door including an exterior member

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294923A (ja) * 1999-02-01 2000-10-20 Jgc Corp セラミック基板への金属充填方法および金属充填セラミック基板
JP4598940B2 (ja) * 2000-10-30 2010-12-15 イビデン株式会社 プリント基板の製造方法
US6506688B2 (en) * 2001-01-24 2003-01-14 Macronix International Co., Inc. Method for removing photoresist layer on wafer edge
CN1836472B (zh) * 2003-08-12 2010-06-16 株式会社藤仓 印刷布线板及其制造方法
JP2005235318A (ja) * 2004-02-20 2005-09-02 Nitto Denko Corp 回路付サスペンション基板の製造方法
JP2005333028A (ja) * 2004-05-20 2005-12-02 Nitto Denko Corp 配線回路基板
JP2006179606A (ja) * 2004-12-21 2006-07-06 Nitto Denko Corp 配線回路基板
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP3828918B1 (ja) 2005-05-30 2006-10-04 日東電工株式会社 配線回路基板およびその製造方法
JP4652179B2 (ja) * 2005-09-05 2011-03-16 日東電工株式会社 配線回路基板
JP2007142181A (ja) * 2005-11-18 2007-06-07 Toshiba Corp 基板処理方法及びリンス装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102109757B (zh) * 2009-12-29 2012-11-21 富葵精密组件(深圳)有限公司 底片、底片设计方法及使用该底片制作的电路基板
CN111837210A (zh) * 2018-03-09 2020-10-27 日东电工株式会社 布线基板及其制造方法
CN111837210B (zh) * 2018-03-09 2022-08-12 日东电工株式会社 布线基板及其制造方法
CN113574973A (zh) * 2019-03-28 2021-10-29 住友电气工业株式会社 印刷布线板和印刷布线板的制造方法

Also Published As

Publication number Publication date
TWI429361B (zh) 2014-03-01
EP2091309A3 (en) 2009-10-14
EP2091309A2 (en) 2009-08-19
TW200938046A (en) 2009-09-01
KR101313467B1 (ko) 2013-10-01
US8198017B2 (en) 2012-06-12
KR20090087419A (ko) 2009-08-17
JP5227753B2 (ja) 2013-07-03
JP2009218561A (ja) 2009-09-24
US20090202949A1 (en) 2009-08-13

Similar Documents

Publication Publication Date Title
KR100688826B1 (ko) 리지드-플렉시블 인쇄회로기판 제조방법
CN101511149A (zh) 布线电路基板的制造方法
JP2009094361A (ja) Ｃｏｆ基板
US20070163111A1 (en) Method for manufacturing a multilayer flexible wiring board
CN101562946B (zh) 布线电路基板的制造方法
TWI258853B (en) COF film carrier tape and method for producing the same
TWI524441B (zh) 電路板及其製造方法
CN103098565B (zh) 元器件内置基板
CN100459079C (zh) 配线衬底的制造方法
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
JP2009206409A (ja) 配線基板の製造方法
US20070295606A1 (en) Manufacturing process of embedded type flexible or rigid printed circuit board
CN101252090B (zh) 线路板的表面处理工艺
CN113227460A (zh) 镀敷用图案版以及布线基板的制造方法
KR101022869B1 (ko) 이미지센서 모듈용 인쇄회로기판의 제조방법
KR100566912B1 (ko) 부분 동도금이 이루어지는 연성 인쇄기판 제조방법
US20090266587A1 (en) Flexible printed circuit board and method of forming fine pitch therein
KR100722553B1 (ko) 인쇄회로기판 및 그 제조방법
CN113316318A (zh) 一种电镀式阶梯焊盘pcb及制造技术
JPH11261244A (ja) 多層配線基板の製造方法及び転写用真空装置
JP2006049587A (ja) プリント配線板及びその製造方法
JP2007511904A (ja) 多層プリント回路基板及びその製造方法
JP2005183490A (ja) 多層配線板用基材、両面配線板およびそれらの製造方法
KR20110065711A (ko) 파손방지 플렉서블 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090819