CN101501574A - 长柔性电路及其制作方法 - Google Patents

Abstract

本发明公开了一种用于制作长柔性电路的方法。所述长电路中的一些可以利用单个光成像掩模来制成。还公开了通过该方法制成的柔性电路。

Description

长柔性电路及其制作方法

相关专利申请的交叉引用

本发明要求于2006年8月3日提交的美国临时专利申请60/821,366的优先权。

技术领域

本发明涉及长柔性电路及其制作方法。

背景技术

柔性电路通常是由在诸如聚酯(PET)、聚酸亚胺(PI)、或液晶聚合物(LCP)的柔性聚合物薄膜上的至少一个金属层构成的，例如铜(Cu)、镍(Ni)、锡(Sn)、银(Ag)或者金(Au)。对于高性能的应用，主要的金属层通常是铜，而薄膜层是聚酸亚胺。

柔性电路的制造涉及生成若干电介质和导电材料的层，这些层同与它们相邻的层紧密接触。通过选择性地将材料引入到这些层中的至少一层上或者从该层中移除材料可以使该层图案化。可通过光刻处理来生成图案。例如，将光致抗蚀剂材料层施加到将要图案化的层的表面上。使用具有所需图案形式的透明和不透明区域的光掩膜使光致抗蚀剂选择性地暴露于紫外光下。在负性光致抗蚀剂的情况下，光会使光致抗蚀剂在曝光区域的部分经历交联反应，或者在正性光致抗蚀剂的情况下，使之经历分解聚合物结构的反应。光致抗蚀剂的所需部分可以通过适合的溶剂来移除。所曝光的基础区域在减成法情况下可以被蚀刻掉，或者在加成法的情况下可以被加进去。在任一情况下都可将层图案化。

光刻法处理能够生成具有优异的特征分辨率的柔性电路，以及使得制造过程具有高产量。如果将不同的图案应用到不同的层面上，必须在光致抗蚀剂层上将光掩膜正确准直。在这种光刻法的处理过程中，当把光掩膜与光致抗蚀剂相接触时，可以通过夹紧或者真空将光掩膜固定到光致抗蚀剂上。

发明内容

一些柔性电路应用要求不只具有光成像处理的维度能力的电路。光成像装置通常具有最大的已定义的孔尺寸，例如，12英寸×12英寸或者18英寸×24英寸。即，可曝光的最大单个尺寸取决于在这些光成像工具中所用的形成图案的掩模的尺寸。一些设计可能要求超出这种能力的尺寸或者要求更好地利用光成像区域以制作电路。

本发明的一个方面提供一种方法，包括：提供具有光致抗蚀剂层的电介质基底；通过光成像掩模将光致抗蚀剂的第一部分暴露于紫外光，推进该电介质基底并通过该光成像掩模使光致抗蚀剂层的第二部分暴露于紫外光，其中该光致抗蚀剂的第二部分与光致抗蚀剂的第一部分交叠，其中该光成像掩模图案化有电路的准直片段。

本发明的另一个方面提供了一种制品，包括：具有图案的光成像掩模，该图案包括与该光成像掩模的主轴成一定角度布置的多个电路区段。

本发明的一个优点是在不必使用多重光成像掩模的情况下产生具有不同的接线端或中间部件的长柔性电路(例如，比光成像掩模的任意尺寸都长)的能力。这允许生产这种电路的成本更低以及具有利用更小、更精确控制的部件尺寸来制造电路的能力。

本发明的其他特点和优点从下面的附图、详细描述、以及实施例中将变得显而易见。

附图说明

图1示出了适于本发明使用的装置。

图2示出了本发明的一个方法实施例。

图3A和3B显示了本发明的一些光成像掩模实施例。

图4示出了利用图3A的光成像掩模的本发明的一个方法实施例。

具体实施方式

柔性电路的制造涉及生成若干紧密接触的电介质和导电材料的层。这些层中的至少一个可以通过选择性地将材料引入该层或者从该层移除来进行图案化以便在电介膜中形成诸如窗口、通孔等的电路轨迹和部件。可以通过光刻过程生成图案。经由具有所需图案的光掩膜，通过将紫外光照射到适合的与将要进行图案化的层相接触的受体材料上，例如光致抗蚀剂，来产生所需图案的图像。

光掩膜包括紫外线可穿透基材，例如玻璃、石英等，在紫外线可穿透基材的表面上带有图案化的紫外线不可穿透的材料，例如铬、氧化铬等。紫外线受体材料通常是光致抗蚀剂。例如，将一层光致抗蚀剂施加到将要进行图案化的柔性电路层的表面上。穿过光掩膜的紫外光被光致抗蚀剂吸收。在负性光致抗蚀剂的情况下，光将会使得光致抗蚀剂的曝光部分经历交联反应，或者在正性光致抗蚀剂的情况下，在曝光区域中引起分解聚合物结构的解聚反应。然后通过适合的溶剂移除光致抗蚀剂的所需部分。之后，可以通过常规方法加工柔性电路，例如，通过美国专利No.5,227,008；6,177,357；或者6,403,211中所描述的那些方法。例如，所曝光的基础区域在减成法或电介图案化的情况下可以被蚀刻掉，或者在加成法的情况下可以加入材料。

通常利用加成法或者减成法、或者两者的结合来制造柔性电路，包括各种工序，例如金属溅射、抗蚀剂层压、抗蚀剂曝光、抗蚀剂冲洗、蚀刻、以及镀覆。这种工序的序列可以根据所需的将要制作的特定电路而改变。

在适合的减成法中，首先提供电介质基底。电介质基底可以是聚合物薄膜，该聚合物薄膜由例如具有约10μm至约600μm厚度的聚酯、聚酰亚胺、液晶聚合物、聚氯乙烯、丙烯酸酯、聚碳酸酯、或者聚烯烃制成。电介质基底具有沉积在基底的一侧或两侧上的铬、镍铬或者其他导电金属的可选粘贴层，接下来进行主要导电层的沉积(例如，铜(Cu)、金(Au)、钯(Pd)、铂(Pt)、银(Ag)、锡(Sn)及其合金)可选地，通过已知的电镀或化学镀处理，可以进一步将沉积的导电金属层镀到所需的厚度。作为另外一种选择，可以利用粘合剂将金属箔粘到基底来形成适合的层合物。可以通过包括各种光刻法在内的很多熟知的方法将导电金属层图案化，例如利用光掩膜进行紫外线曝光，以及LDI(激光直接成像)或其他直接成像方法。

然后，使用标准层合或涂布技术，将负性的或者是正性的水性或溶剂可处理光致抗蚀剂层合或者涂布到这种基底的至少一侧上。然后通过掩模或光掩膜将光致抗蚀剂在至少一侧暴露于紫外光或者其他类似物。对于负性光致抗蚀剂而言，曝光的部分是交联的，然后利用适合的溶剂冲洗光致抗蚀剂的未曝光部分。

接着，利用适合的蚀刻剂将金属和粘结层的曝光部分蚀刻掉。如果需要，可以蚀刻电介质膜，以便通过涂覆、交联、以及冲洗光致抗蚀剂的图案在基底上形成部件，然后对电介质基底未被交联的抗蚀剂覆盖的部分进行蚀刻。这使原始的薄导电金属层的某些区域曝光或者产生洁净的通孔。然后，将抗蚀剂层(resist)从电路剥去。

如果需要覆盖涂层，处理过程中的下一个步骤涉及将覆盖涂层置于电路的至少一侧上。可以利用标准的涂覆和层合技术将覆盖涂层涂覆到一个或两个表面上，或者在单个步骤，或者在两个独立的步骤中。可以使用覆盖涂层产生选择性的镀覆区域，密封电路，或者通过产生开口或边界来定义曝光区域。

形成电路片段的另一个可能的方法可能利用半加成镀覆和以下典型步骤顺序：

可以利用粘结层涂覆电介质基底。沉淀薄的第一导电层。用于电介质基底和导电金属层的沉淀方法、材料和厚度如前面所描述。

如果使用光刻法将导电金属层图案化，那么利用前面所述的标准层合技术，可以在涂覆金属的电介质基底的至少一个侧面上对光致抗蚀剂进行涂覆、曝光，和冲洗，光致抗蚀剂可以是水性的或者基于溶剂的，并且可以是负性的或者正性的光致抗蚀剂。然后利用标准的电镀或化学镀方法对导电金属层的曝光部分进一步进行镀覆，直至达到所需的电路厚度。

然后将抗蚀层的交联曝光部分从层合物的两侧剥去。随后，利用适合的蚀刻剂在曝光的地方对原始的薄的第一导电和粘结层进行蚀刻。根据需要，然后按照如前面所述的对电路做进一步的处理。

形成电路片段的另一个可能的方法可能利用减成和加成镀覆，也称作减加法(subtractive-additive method)，和以下典型的步骤顺序：

可以利用可选的粘结层涂覆电介质基底。然后沉淀薄的第一导电层。用于电介质基底和导电金属层的沉淀方法、材料、和厚度可以如前面段落所描述。

如果使用光刻法将导电金属层图案化，那么利用前面所述的标准层合技术，可以在涂覆金属的电介质基底的至少一个侧面上对水性的或者溶剂可处理的光致抗蚀剂(负性或者正性)进行涂覆、曝光，并冲洗。当光致抗蚀剂形成金属层所需图案的正图案时，利用适合的蚀刻剂将金属和粘结层的曝光部分蚀刻掉。然后将抗蚀剂的曝光(交联)部分从层合物的两侧剥去。根据需要，然后按照如前面所述的对电路做进一步的处理。

在制作柔性电路的滚筒式处理中，当基底(在处理过程中的不同的点中，它将包括金属层、光致抗蚀剂层、以及其他可选层)通过执行特定功能的装置进行移动时，可以连续地执行以上所描述的一些或所有步骤。就对光可成像的光致抗蚀剂进行曝光以形成所需的电路图案的步骤而言，通过图1所示的光成像装置在一个步骤中并以重复的方式推进基底。

图1示出了可用于执行本发明方法的装置的结构。基底幅材102被置于辊子104上。辊子104滚动并展开基底幅材102以便对基底幅材102表面的不同区域进行曝光。基底幅材102至少包括电介质层、金属层以及光致抗蚀剂层。

光源106产生紫外光108。掩模112通常是具有固定尺寸的涂铬玻璃或布线膜，该玻璃或布线膜上具有待制作的电路图案的负或正图像。掩模112反射或吸收一些紫外光108并将一些紫外光108透射到基底幅材102的光致抗蚀剂层上。

对基底幅材102进行定位以便基底幅材102的一部分暴露于由掩模112导向基底幅材102的紫外光108的部分。辊子104滚动并展开基底幅材102以便将基底幅材102表面的不同部分暴露于通过掩模112导向基底幅材102的图案化的紫外光108。因此，在基底幅材102的曝光的光致抗蚀剂中产生掩模112中所包含的电路图案。在曝光发生后，推进宽幅材102以便可以将光致抗蚀剂宽幅材102的相邻区域图案化。为了制作比掩模112中的图案尺寸更长的连续电路，使在宽幅材102的相邻片段中曝光的光致抗蚀剂的一些部分交叠以形成连续图案。除了电路图案外，掩模112可包括基准标记图案。基准标记图案允许基底幅材112上的光致抗蚀剂的一部分(该部分在电路图案区域以外)暴露于紫外光108。

紫外光会导致大部分干膜光致抗蚀剂中的颜色变化或潜像特征。当曝光时，这些光致抗蚀剂中的染料改变颜色，典型地颜色变深。然后这种颜色变化可以被光识别和配准机构检测到，该机构存在于一些光成像装置中，例如可得自日本东丽工程(Toray Engineering)的商业名称TE 3800-03下可用的装置。作为另外一种选择，对于不能检测颜色变化或潜在成像的光成像装置，可利用在光成像处理之前被激光照射、穿孔、或者蚀刻的框标对基底幅材102进行标记。然而，这种方法不如光学准直方法精确，在光学准直方法中，使用来自于先前光成像曝光的潜像基准。

因此，当基底幅材102推进到它的下一个位置以允许基底幅材102上的光致抗蚀剂的相邻部分被图案化时，传感器120感测光致抗蚀剂中的基准标记并相对于紫外光108对齐基底幅材102以产生连续的电路图案。优选地，使用基准消除了不期望的偏移和错位，这可能导致导体的直边的不连续。

本发明的一个方面，如图2所示，通过相对于幅材纵向方向对长电路设计以一定角度进行取向，有可能交叠电路区段204以产生由几个相邻区段所组成的长电路。图2示出了移动通过光成像站的基底幅材202。图2的区段A是将要通过光成像掩模212暴露于紫外光的下一个区段的基底幅材202。区段B被光成像掩模212覆盖并在当前正通过掩模212暴露于紫外光。基底幅材202的区段C、D和E上的光致抗蚀剂已经光学成像。所得电路的长度依赖于电路图案的角度α(该角度的实例可在图4中识别)。角度可以从0°至90°。对于大部分应用，最适合的角度是约25°至约65°。电路图案216代表了具有不同的头部和尾部接线端的单一完整的电路图案。图2中的完整电路图案越过了四个片段204。只有一或两个不同的片段(例如头部和尾部接线端、头部接线端和中间部件，或只有尾部接线端)的电路图案可以跨越所需数目的片段204，因此可以具有所需的长度。中间部件可以包括沿电路长度的点上的接线端连接体。电路的长度和宽度也会影响曝光区段的数量以及适应电路的角度范围。尽管图例示出了平行布置的线性电路，但电路片段不需要是线性的并且片段不需要平行布置。例如，一个或多个电路片段可以包含弯曲的或成角度的片段并且电路片段可以采用任何允许形成所需电路的形式进行布置。

如果电路具有随片段而不同的部件，可以改变掩模以便在基底幅材的光致抗蚀剂的特定片段上形成适合的图案。这可能是必要的，例如，当长电路具有不同的接线端和/或中间部件的时候。

因为改变掩模减缓了生产，期待具有单一掩模，其可以用于制作带有接线端和/或中间部件的长电路。根据本发明的一个方面，使用单一掩模提供比孔尺寸更长的在一个或两个端部上具有接线端部件的电路，这是可能的。

图3A示出了适于生产多步骤曝光电路的光成像掩模112的一些部件。图3A示出了光成像掩模112，其可用于将负性光致抗蚀剂图案化，一旦图像曝光该光致抗蚀剂的颜色变深。图案掩模适于在金属化基底上将光致抗蚀剂图案化，该金属化基底将被半加成性地镀覆并随后被蚀刻以去除原始金属化表面的曝光部分。在图3A中，黑色部件代表掩模的铬覆盖部分。掩模112上黑色部件下面的光致抗蚀剂区域将不会暴露于紫外光108并且随后被冲洗，从而使金属化基底在这些已冲洗区域下面的部分曝光。

所示电路图案具有三个元件：具有头部接线端305的头部片段304，中间片段306，以及具有尾部接线端309的尾部片段308。当基底幅材在曝光基准310和准直基准312之间的距离上移动时，这些片段交叠或者连接。曝光基准310是由铬覆盖区域310＂所围绕的透明的区域(例如，无铬的)310’。准直基准312是由铬覆盖区域312＂所围绕的无铬区域312’。曝光基准310的尺寸小于准直基准320。当曝光发生时，紫外光使得曝光基准310中的光致抗蚀剂颜色变深，以形成潜像311。当推进基底幅材并且将要被光成像的下一个片段位于光源106和掩模112之下时，潜像311在掩模112的准直基准312内对齐，以便可以通过准直基准312对其进行光学识别。在掩模112中形成准直基准312的透明区域大于在掩模112中形成曝光基准312的透明区域，以便确保由先前光成像曝光产生的潜像311的视频采集。步长314是基底幅材在每个光成像步骤之间进行推进的距离。箭头A表示基底幅材推进的方向。

图3B示出了光成像掩模112的替代实施例，其可用于将曝光时颜色变深的负性光致抗蚀剂图案化。图案掩模适合于在被减成性地蚀刻的金属化基底上将光致抗蚀剂图案化。在图3B中，黑色部件代表掩模的铬覆盖部分。掩模112上黑色部件下面的光致抗蚀剂的区域不会暴露于紫外光108并且随后冲洗，从而使金属化基底在这些已冲洗区域下面的部分曝光。曝光基准310和准直基准312分别具有无铬区域310’和312’，但并不要求铬覆盖的区域，因为掩模112的相邻区域已经被铬覆盖了。

作为生成潜像311的替代，可被光学识别的其他部件可用于对齐掩模112下面的基底幅材。适合的部件包括例如通过在光成像处理之前对幅材中的部件进行激光照射、穿孔、或者蚀刻部件而预成形的部件。

应当理解，电路可以由两个或更多片段组成。另外，尽管图示只显示了每次曝光所产生的三个电路片段(头部、中部和尾部片段)，但掩模可以包含很多这样的电路片段(例如，等同数量的头部、中部和尾部片段)。不需要电路是线性的(如图所示)。

如图4所示，通过以一定角度，例如图3A所示的角度，对长电路设计进行取向，交叠电路的片段以产生由三个不同区段组成的长电路是可能的。图4示出了幅材402的三个片段，该幅材已经通过相同的光成像掩模暴露于紫外光。对三个交叠的片段404进行光成像。因为掩模被图案化以产生相邻电路的不同片段，每个电路都可以被制作成具有不同的顶部、中部和末端的部件。

在不偏离本发明范围和精神的前提下，本发明的各种修改和更改对于本领域内的技术人员将会变得显而易见，并且应当理解的是，本发明不应被严格限制于本文所描述的示例性实施例。

Claims (24)

1.一种方法，包括：

提供具有光致抗蚀剂层的电介质基底；以及

通过光成像掩模将光致抗蚀剂的第一部分暴露于紫外光，

推进所述电介质基底，并通过所述光成像掩模将所述光致抗蚀剂的第二部分暴露于紫外光，其中所述光致抗蚀剂的第二部分与所述光致抗蚀剂的第一部分相交叠，并且

其中所述光成像掩模图案化有电路的准直片段。

2.根据权利要求1所述的方法，还包括第二次推进所述电介质基底，并通过所述光成像掩模将所述光致抗蚀剂的第三部分暴露于紫外光，其中所述光致抗蚀剂的第三部分与所述光致抗蚀剂的第二部分相交叠。

3.根据权利要求1所述的方法，其中所述电路片段以0°至90°的角度准直。

4.根据权利要求1所述的方法，其中所述电路片段以约25°至约65°的角度准直。

5.根据权利要求1所述的方法，其中至少一个准直片段是接线端片段。

6.根据权利要求1所述的方法，其中至少一个准直片段是中间片段。

7.根据权利要求5所述的方法，其中所述接线端片段是头片段。

8.根据权利要求5所述的方法，其中所述接线端片段是尾片段。

9.根据权利要求1所述的方法，其中所述光成像掩模图案化有电路的头片段和尾片段，以便在第二次曝光后，在所述光致抗蚀剂中形成完整的电路图像。

10.根据权利要求9所述的方法，其中所述光成像掩模图案化有中间片段，并且在第三次曝光后，在所述光致抗蚀剂中形成完整的电路图像。

11.根据权利要求1所述的方法，其中所述光成像掩模还包括基准图案。

12.根据权利要求11所述的方法，其中通过在所述光致抗蚀剂中引起颜色变化或者潜像形成中的一者或两者来形成所述基准。

13.根据权利要求11所述的方法，其中使用光识别系统来检测潜像基准。

14.根据权利要求11所述的方法，其中形成所述基准的方法选自由激光照射、穿孔和蚀刻组成的组。

15.一种制品，包括：

具有图案的光成像掩模，所述图案包括与所述光成像掩模的主轴成一定角度布置的多个电路区段。

16.根据权利要求15所述的制品，其中所述角度在0°和90°之间。

17.根据权利要求15所述的制品，其中所述角度在25°和65°之间。

18.根据权利要求15所述的制品，其中所述电路区段包括电路的头片段和尾片段。

19.根据权利要求18所述的制品，其中所述电路区段还包括电路的一个或多个中间片段。

20.根据权利要求15所述的制品，其中所述电路区段包括选自由头片段、中间片段和尾片段组成的组的至少一个不同的片段。

21.根据权利要求15所述的制品，其中所述图案包括不同的头和尾片段，它们在结合时形成单个完整电路。

22.根据权利要求21所述的制品，其中所述电路区段还包括电路的一个或多个不同的中间片段。

23.根据权利要求15所述的制品，其中所述图案还包括基准图案。

24.根据权利要求23所述的制品，其中至少一个中间片段包括接线端点。

Images