CN101496139B - 衬底处理方法 - Google Patents

衬底处理方法 Download PDF

Info

Publication number
CN101496139B
CN101496139B CN2007800281107A CN200780028110A CN101496139B CN 101496139 B CN101496139 B CN 101496139B CN 2007800281107 A CN2007800281107 A CN 2007800281107A CN 200780028110 A CN200780028110 A CN 200780028110A CN 101496139 B CN101496139 B CN 101496139B
Authority
CN
China
Prior art keywords
exposure
unit
wafer
processed
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800281107A
Other languages
English (en)
Other versions
CN101496139A (zh
Inventor
山田善章
山口忠之
山本雄一
杂贺康仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101496139A publication Critical patent/CN101496139A/zh
Application granted granted Critical
Publication of CN101496139B publication Critical patent/CN101496139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

在本发明中，将在其上已经形成了抗蚀剂膜的衬底转移到光刻机并经受曝光处理。该衬底然后在第二处理系统中经受曝光后烘。然后再将该衬底转移到光刻机并经受曝光处理。已经完成了第二次曝光处理的衬底被转移到第一处理系统并再次经受曝光后烘。第一次和第二次的从曝光处理的结束到曝光后烘的开始之间的时间被控制为相等。根据本发明，在其中抗蚀剂膜形成处理与显影操作之间执行多次曝光处理的图形形成处理中，最终能够形成具有期望尺寸的图形。

Description

衬底处理方法
技术领域
本发明涉及衬底处理方法、程序、计算机可读的记录介质以及衬底处理系统。
背景技术
在制造例如半导体器件的处理的光刻工艺中，例如，顺序执行以下处理以在晶片(wafer)表面上的抗蚀剂膜中形成预定图形：将抗蚀剂溶剂涂到晶片表面上以形成抗蚀剂膜的抗蚀剂涂敷操作，以预定图形将光施加到晶片表面上的抗蚀剂膜以曝光该抗蚀剂膜的曝光处理，对晶片加热以加速所曝光的抗蚀剂膜中的化学反应的加热处理(曝光后烘)，对已经经受过加热处理的晶片进行显影的显影操作等等。
附带地，为了图形的小型化，用于上述曝光处理的光的波长日益变短。然而，在缩短用于曝光的波长的方法中，形成32nm或45nm级的精细图形在技术上是困难的。因此，提出了通过执行多次曝光且在曝光处理中例如相对于抗蚀剂膜移动曝光位置来形成精细的图形(参见专利文献1和2)。
[专利文献1]
日本专利申请公开No.2002-21763
[专利文献2]
日本专利申请公开No.H7-147219
发明内容
[本发明要解决的问题]
然而，在该情况下，因为曝光处理被顺序执行多次并且在完成该多次曝光处理之后接着执行紧随其后处理的曝光后烘，使得在例如由第一次曝光处理所曝光的曝光部分与由第二次曝光处理所曝光的曝光部分之间，到曝光后烘开始的时间间隔之间有较大的差别。因为从曝光的结束到曝光后烘的开始之间的时间间隔极大地影响了最终形成的图形的 尺寸，在上述情形中，对于每一个由每一次曝光处理所曝光的部分该图形的尺寸改变并且不能保证由曝光处理所曝光的部分的尺寸之间的一致性。结果，最终不能在晶片上形成期望形状的图形。
考虑到上述观点开发了本发明并且其目的是在执行曝光处理多次时最终在诸如晶片的衬底上形成期望形状的图形。
[解决该问题的方法]
为了达到上述目的，本发明为一种衬底处理方法，其中在形成抗蚀剂膜的处理和显影操作之间执行的曝光处理被执行多次，并且每一次在完成了曝光处理时都执行衬底加热处理。
根据本发明，因为在每次执行曝光处理都执行衬底加热处理，所以减少了每次从曝光处理的结束到曝光后烘的开始之间的时间间隔之间的差别。结果，由每一次曝光处理所曝光的部分的图形尺寸变得稳定并且改善了由曝光处理所曝光的部分的尺寸之间的一致性，使得最终能够形成期望形状的图形。
从曝光处理的结束到加热处理的开始之间的时间间隔可以被控制为彼此相等。
可以针对每次曝光处理来设置不同的曝光条件。在此情况下，第二次以及随后次数的曝光处理的曝光条件可以被设置为在曝光量上少于紧接着的前一次的曝光处理的曝光量。
可以针对每次曝光处理之后的每一次加热处理来设置不同的加热条件。在此情况下，第二次以及随后次数的加热处理的加热条件可以被设置为在加热时间上短于和/或加热温度上低于紧接着的前一次的加热处理的那些。
曝光处理可以要将光透过液体发送到衬底表面上来曝光该衬底，并且可以在每一次曝光处理之后加热处理之前执行清洗衬底的清洗操作。
根据另一方面，本发明是一种在控制单元的计算机上运行的程序，用于控制衬底处理系统以便使用该衬底处理系统来执行衬底处理方法，所述衬底处理系统包括用于在衬底上形成抗蚀剂膜的抗蚀剂膜形成单元、用于对经受了曝光处理的衬底进行显影操作的显影操作单元、以及用于对衬底进行加热处理的加热处理单元，其中衬底处理方法是要执行多次在形成抗蚀剂膜的处理与显影操作之间所执行的曝光处理，并且在每一次完成了曝光处理后都执行衬底加热处理。
该程序可以被存储在计算机可读的记录介质中。
根据另一方面，本发明是一种衬底处理系统，其包括用于在衬底上形成抗蚀剂膜的抗蚀剂膜形成单元；用于对抗蚀剂膜已经被形成于其上并随后经受了曝光处理的衬底进行显影操作的显影操作单元；以及用于对衬底进行加热处理的加热处理单元，其中在抗蚀剂膜的形成与显影操作之间执行多次曝光处理，并且在每一次完成了曝光处理后都在加热处理单元中执行衬底加热处理。
衬底处理系统还可以包括具有抗蚀剂膜形成单元、显影操作单元和加热处理单元的第一处理系统；以及具有加热处理单元的第二处理系统，其中该第一处理系统可以连接到光刻机的一端，而该第二处理系统可以连接到与该第一处理系统相反一侧的光刻机的另一端，并且其中该第一处理系统和第二处理系统可以被配置为能够将衬底转移到光刻机。
用于将衬底在光刻机与第二处理系统中的加热处理单元之间转移的转移单元可以被提供在第二处理系统中。
用于收纳多个衬底的收纳(housing)单元可以被提供在第二处理系统中。
用于清洗衬底的清洗单元可以被提供在第二处理系统中。
在最后一次曝光处理之后的加热处理可以在第一处理系统中的加热处理单元中被执行，而在除了最后一次曝光处理的曝光处理之后的加热处理可以在第二处理系统中的加热处理单元中被执行。
衬底处理系统还可以包括具有抗蚀剂膜形成单元和显影操作单元的处理区段(section)；以及面向处理区段的光刻机一侧的转移区段，用于将衬底在处理区段和光刻机之间转移，其中加热处理单元可以被提供在转移区段和处理区段的每一个中。
用于清洗衬底的清洗单元可以被提供在转移区段中。
在最后一次曝光处理之后的加热处理可以在处理区段中的加热处理单元中被执行，而在除了最后一次曝光处理的曝光处理之后的加热处理可以在转移区段中的加热处理单元中被执行。
[本发明的效果]
根据本发明，期望形状的图形能够被形成在抗蚀剂膜上以提高成品率。
附图说明
[图1]
示出了涂敷和显影操作系统(treatment system)的配置的平面图。
[图2]
图1中的涂敷和显影操作系统的正视图。
[图3]
图1中的涂敷和显影操作系统的后视图。
[图4]
示出了曝光后烘单元配置的轮廓的纵切面图。
[图5]
示出了曝光后烘单元配置的轮廓的横切面图。
[图6]
晶片处理的流程图。
[图7]
示出了包括清洗单元的涂敷和显影操作系统的配置的平面图。
[图8]
示出了清洗单元的配置的纵切面图。
[图9]
示出在执行清洗操作时的晶片处理的流程图。
[图10]
用于解释用在晶片上形成的液体层来执行的曝光处理的示意图。
[图11]
平面图，示出了涂敷和显影操作系统，其中用于执行第一次曝光后烘的曝光后烘单元被提供在接口站(interface station)中。
[图12]
平面图，示出了涂敷和显影操作系统，其中用于执行第二次曝光后烘的曝光后烘单元被提供在接口站中。
[代码说明]
1涂敷和显影操作系统
10第一处理系统
11第二处理系统
94-99，130-133曝光后烘单元
120晶片转移单元
220控制单元
A光刻机
W晶片
具体实施方式
[实现本发明的最佳模式]
在下文中，将描述本发明的优选实施例。图1是示出了涂敷和显影操作系统1(其作为根据本实施例的衬底处理系统)的配置轮廓的平面图，图2是该涂敷和显影操作系统1的正视图，而图3是该涂敷和显影操作系统1的后视图。
涂敷和显影操作系统1具有，例如如图1所示的，第一处理系统10和第二处理系统11，这两个被提供在两边并有光刻机A被夹在其间。第一处理系统10具有这样的配置，其中整体连接例如盒站(cassettestation)12、处理站(processing station)13和接口站14，该盒站12用于将例如每盒25个晶片W作为一个单元从外面转移到涂敷和显影操作系统1中或者从涂敷和显影操作系统1转移到外面，并将晶片W转移到盒C之中/之外；该处理站13包括多个各种处理和操作装置(其是多层排列的)，用于在光刻工艺中以单个晶片处理的方式来执行各种处理和操作；以及该接口站14作为转移单元用于将晶片W传递到光刻机A或从光刻机A传递。盒站12、处理站13和接口站14被依次朝向Y方向上的正方向一侧(图1中的右方)(光刻机A被放置在其中)排列，并且接口站14连接到光刻机A。
在盒站12中，提供了盒安装台20并且该盒安装台20能够将多个盒C安装于其上并安装在X方向(图1中从上到下的方向)上的一行中。在盒站12中，提供了晶片转移体(wafer transfer body)22，其在X方向上可以在转移通道21上移动。晶片转移体22也可以在被盒C收纳的晶片W的晶片排列方向(Z方向；垂直方向)上移动，并因此能够选择性地访问每一个盒C中的排列在垂直方向上的晶片W。晶片转移体22(其可以绕着垂直方向上的轴(θ方向)转动)能够访问处理单元，该处理单元被包括在处理站13一侧上的稍后描述的第三处理单元组G3中。
处理站13包括例如五个处理单元组G1到G5，在每一个处理单元组中多个处理和操作单元是多层排列的。在处理站13中的X方向的负方向(图1中的向下方向)一侧上，从盒站12一侧依次放置了第一处理单元组G1和第二处理单元组G2。在处理站13中的X方向的正方向(图1中的向上方向)一侧上，从盒站12一侧依次放置了第三处理单元组G3、第四处理单元组G4和第五处理单元组G5。在第三处理单元组G3和第四处理单元组G4之间提供了第一转移单元30。第一转移单元30能够选择性地访问第一处理单元组G1、第三处理单元组G3和第四处理单元组G4中的处理和操作单元，并将晶片W转移到它们。在第四处理单元组G4和第五处理单元组G5之间提供了第二转移单元31。第二转移单元31能够选择性地访问第二处理单元组G2、第四处理单元组G4和第五处理单元组G5中的处理和操作单元，并将晶片W转移到它们。
在第一处理单元组G1中，如图2所示，例如抗蚀剂涂覆单元40、41和42、以及底部涂覆单元43和44的溶液操作单元从底部开始依次排成五层，该溶液操作单元中的每一个都用于将预定液体供给晶片W以执行操作，该抗蚀剂涂覆单元40、41和42中的每一个都作为抗蚀剂膜形成单元用于将抗蚀剂溶液施加到晶片W上以形成抗蚀剂膜，该底部涂覆单元43和44中的每一个都用于形成在曝光处理期间防止光反射的抗反射膜。在第二处理单元组G2中，例如显影操作单元50-54的溶液操作单元从底部开始依次排成五层，该显影操作单元50-54中的每一个都用于将显影溶液供给晶片W以执行其显影操作。此外，分别在第一处理单元组G1和第二处理单元组G2的最底层处提供了化学腔(chemical chamber)60和61，其每一个都用于在处理单元组G1和G2中将各种操作溶液供给溶液操作单元。
如图3所示，在第三处理单元组G3中，例如温度调节单元70、用于传递晶片W的转换单元71、高精度温度调节单元72-74以及热处理单元75-78从底部开始依次排成九层，该高精度温度调节单元72-74中的每一个都用于以高精度在温度控制下调节晶片温度，该热处理单元75-78中的每一个都用于对晶片W进行热处理。
在第四处理单元组G4中，例如高精度温度调节单元80、预烘单元81-84以及后烘单元85-89从底部开始依次排成十层，该预烘单元81 -84中的每一个都用于在抗蚀剂涂覆操作之后加热处理晶片W，而该后烘单元85-89中的每一个都用于在显影操作之后加热处理晶片W。
在第五处理单元组G5中，其每一个皆用于热处理晶片W的多个热处理单元(例如高精度温度调节单元90-93以及作为加热处理单元的曝光后烘单元94-99)从底部开始依次排成十层。
如图1所示，在第一转移单元30的X方向的正方向(图1中向上的方向)一侧上，排列了多个操作单元，例如粘附单元100和101，其每一个均用于在晶片W上执行疏水操作并且如图3所示的从底部开始依次排成两层。如图1所示，在第二转移单元31的X方向的正方向一侧上，例如，放置了边缘曝光单元102，其仅仅选择性地将晶片W的边缘部分曝光。
在接口站14中，例如，如图1所示的提供了晶片转移体111和缓冲盒(buffer cassette)112，晶片转移体111在X方向上延伸的转移通道110上移动。晶片转移体111在Z方向上是可移动的并且在θ方向上也是可转动的并且因此能够访问邻近接口站14的光刻机A、缓冲盒112和第五处理单元组G5中的单元并且将晶片W转移到它们中。
在第二处理系统11中，提供了例如作为转移单元的晶片转移单元120、第六处理单元组G6和作为收纳区段的缓冲盒121。晶片转移单元120可以在转移通道123上移动，该转移通道123被提供在光刻机A一侧上并在X方向上延伸。晶片转移单元120在Z方向上是可移动的并且在θ方向上也是可转动的并且因此能够访问光刻机A、第六处理单元组G6和缓冲盒121并且将晶片W转移到它们中。晶片转移单元120包括用于对准晶片W的对准功能。
第六处理单元组G6和缓冲盒121在X方向上并排提供在转移通道123的Y方向上的正方向一侧上。在第六处理单元组G6中，作为加热处理单元的曝光后烘单元130-133被从底部开始依次排成四层，如图2所示。缓冲盒121能够临时地收容多个晶片W。
接着，将描述上述曝光后烘单元94-99和130-133的配置。如图4和图5所示，例如，曝光后烘单元130包括在外罩150中的用于加热晶片W的加热区段151和用于冷却晶片W的冷却区段152。
如图4所示，加热区段151具有盖体(lid body)160和热板容纳单元161，该盖体160位于上侧并且可以垂直移动，该热板容纳单元161 位于下侧并且与盖体160一起形成处理腔S。
盖体160在其顶部被提供有排气部分160a，使得处理腔S中的大气能够通过该排气部分160a被均匀地排出。
在热板容纳单元161的中心处，提供了热板170用于在其上安装并加热晶片W。热板170具有较大厚度的几乎圆盘形状。在热板170内部，嵌入加热器171，其通过电力供给来产生热。例如通过加热器控制器172来调节加热器171的加热数值。例如通过后面描述的控制单元220来执行加热器控制器172中的温度控制。
如图4所示，在热板170下方提供了第一上升和下降销(pin)180用于从下方支撑晶片W并使晶片W上升和下降。第一上升和下降销180通过上升和下降驱动机械装置181而可以垂直移动。接近热板170的中心部分处形成通孔182，其在热板厚度方向上穿过热板170。第一上升和下降销180能够从热板170下方升起并穿过通孔182以凸出在热板170上方。
热板容纳单元161具有环形支撑部件190和支撑环191，环形支撑部件190用于容纳热板170并支撑热板170的外部边缘部分，支撑环191几乎为围绕支撑部件190的外围的圆柱形形状。支撑环191的上表面形成有送风端口191a用于将例如惰性气体喷射到处理腔S的内部。从送风端口191a喷射惰性气体能净化处理腔S。此外，在支撑环191外部，提供了圆柱形形状的壳体(case)192，其是热板容纳单元191的外围。
在邻近加热区段152的冷却区段152中，提供了例如冷却板200，其在其上安装并冷却晶片W。如图5所示，冷却板200具有例如几乎为方形的平板形状，其在加热板170一侧的端面被弯曲为向外突出的弧形。如图4所示，在冷却板200内部，例如，诸如Peltier元件的冷却部件200a被嵌入并能够将冷却板200调节到预定设置温度。
冷却板200被附接到向加热区段151一侧延伸的轨道201。冷却板200能够在轨道201上通过驱动单元202而移动并且移动到加热区段151一侧上的热板170之上的位置。
冷却板200被形成有例如沿着X方向的两个狭缝203，例如如图5所示。狭缝203是从冷却板200的加热区段151一侧的端面到冷却板200的中心部分附近而形成的。狭缝203防止已经移到加热区段151一侧的冷却板200妨碍第一上升和下降销180凸出到热板170上方。如图4所 示，在冷却板200下方提供了第二上升和下降销204。第二上升和下降销204能够由上升和下降驱动单元205来上升和下降。第二上升和下降销204能够从冷却板200下方升起并穿过狭缝203以凸出在冷却板200上方。
如图5所示，外罩150跨过冷却板200的两个侧表面被形成有转移进入/出去端口210用于将晶片W转移进入/出去。
应当注意，其它的曝光后烘单元94-99和131-133具有与上述曝光后烘单元130相同的配置，因此它们的描述将被省略。
例如由图1所示的控制单元220来执行涂覆和显影操作系统1中的晶片处理的控制。控制单元220由通用计算机组成，该通用计算机包括例如CPU和存储器，并且连接到诸如抗蚀剂涂覆单元40-42、曝光后烘单元94-99和130-133以及显影操作单元50-54的各种处理和操作单元并且连接到诸如晶片转移体22、第一转移单元30、第二转移单元31、晶片转移体111和晶片转移单元120的各种转移单元。控制单元220能够运行被记录在例如存储器上的程序来控制处理和操作单元以及转移单元的工作，从而实现后面所述的期望的晶片处理。由控制单元220所运行的程序可以被记录在计算机可读的记录介质上并且从该记录介质安装到控制单元220上。
接下来，将描述在如上所述所配置的涂覆和显影操作系统1中晶片处理的过程。图6是示出晶片处理的主要处理步骤的流程图。
首先，用图1所示的晶片转移体22在盒安装台20上将未处理的晶片W一片接一片地从盒C中取出，并且依次转移到处理站13。晶片W被转移到包括在处理站13中的第三处理单元组G3中的温度调节单元70，在其中晶片W被温度调节到预定温度，然后将晶片W由第一转移单元30转移到例如底部涂覆单元43，在其中抗反射膜被形成于其上。然后晶片W由第一转移单元30依次转移到热处理单元75、高精度温度调节单元80，使得在每一个单元中执行预定处理。其后，晶片W由第一转移单元30转移到抗蚀剂涂覆单元40。
在抗蚀剂涂覆单元40中，将预定量的抗蚀剂溶液从喷嘴提供到例如所旋转的晶片W的正表面上使得抗蚀剂溶液被铺开到晶片W的整个表面上以在晶片W上形成抗蚀剂膜(图6中的步骤Q1)。
抗蚀剂膜已经形成于其上的晶片W由第一转移单元30转移到例如 其中它经受加热处理(预烘)的预烘单元81，然后由第二转移单元31依次转移到边缘曝光单元102和高精度温度调节单元93使得在每一个单元中执行预定处理。其后，晶片W由接口站14中的晶片转移体111转移到光刻机A。当晶片W被转移到光刻机A时，将来自曝光光源的光通过掩模施加到晶片W上的抗蚀剂膜，从而在抗蚀剂膜上曝光预定图形。因此，在晶片W上执行了第一次曝光处理(图6中的步骤Q2)。
将已经完成了第一次曝光处理的晶片W由晶片转移单元120转移到例如在光刻机A另一侧的第二处理系统11中的曝光后烘单元130。
在曝光后烘单元130中，首先通过转移进入/出去端口210将晶片转移到其中并且安装在图4所示的冷却板200上。接着，移动冷却板200以将晶片W移动到热板170上方位置。晶片W被从冷却板200传递到第一上升和下降销180并且由第一上升和下降销180安装到热板170上。因此，开始晶片W的加热处理(曝光后烘)(图6中的步骤Q3)。在逝去一预定时间后，晶片W然后通过第一上升和下降销180而与热板170分离，由此结束了晶片W的加热处理。其后，晶片W被从第一上升和下降销180传递到冷却板200并且被冷却，然后通过转移进入/出去端口210被从冷却板200转移出去到达曝光后烘单元130的外面。
将已经完成了第一次曝光后烘的晶片W由图1所示的晶片转移单元120转移到缓冲盒121并且被临时收藏于其中。晶片W在缓冲盒121中等待例如直到同一批中的其它晶片完成了上述第一次曝光处理和曝光后烘。其后，晶片W由晶片转移单元120带出缓冲盒121并转移到光刻机A。对于转移到光刻机A的晶片W，例如，不同于第一次曝光处理中的图形的图形被曝光在抗蚀剂膜上，从而执行第二次曝光处理(图6中的步骤Q4)。将已经完成了第二次曝光处理的晶片W由接口站14中的晶片转移体111转移到例如在处理站13中的曝光后烘单元94。
转移到曝光后烘单元94的晶片W首先被传递到冷却板200并且从冷却板200传递到第一上升和下降销180，以与上述曝光后烘单元130中的加热处理相类似的方式。然后晶片W由第一上升和下降销180安装到热板170上，从而开始晶片W的加热处理(曝光后烘)(图6中的步骤Q5)。在逝去一预定时间后，晶片W然后由第一上升和下降销180升高，由此结束了晶片W的加热处理。其后，晶片W被传递到冷却板200并被冷却，然后被转移出曝光后烘单元94。
将已经完成了第二次曝光后烘的晶片W由第二转移单元31转移到例如显影操作单元50，在其中对晶片W上的抗蚀剂膜进行显影(图6中的步骤Q6)。然后晶片W由第二转移单元31转移到其中晶片W经受加热处理(后烘)的后烘单元85，并然后由第一转移单元30转移到高精度温度调节单元72，在其中晶片W被调节温度。然后由晶片转移体22将晶片W返回到盒站12中的盒C中。因此结束了涂覆和显影操作系统1中的晶片处理的一系列步骤。
根据上面实施例，光刻工艺中曝光处理被执行两次以便在抗蚀剂膜上形成图形的晶片处理中，在第一次和第二次曝光处理中的每一次之后都执行曝光后烘，使得能够减少第一次和第二次之间的从曝光处理结束到曝光后烘开始的时间间隔(PED时间)的差异。结果，经受了第一次和第二次曝光处理的被曝光部分之间的图形尺寸上的变化被减少从而改善了在每次曝光处理中所曝光部分的图形尺寸的一致性，使得最终能在晶片W上形成期望形状的图形。
因为在上面实施例中具有曝光后烘单元130-133的第二处理系统11被提供在如从第一处理系统10看到的跨过光刻机A的相对一侧上，已经完成了第一次曝光处理的晶片W能够从光刻机A的相对侧转移出去到达第二处理系统11并在曝光后烘单元130-133中经受曝光后烘。在此情况中，不需要使用接口站14中的将晶片W在处理站13与光刻机A之间传递的晶片转移体111，并且专用的晶片转移单元120能够被用来将晶片W转移到曝光后烘单元130-133。因此，已经完成了第一次曝光处理的晶片W能够被平稳地转移到曝光后烘单元130-133，而不管例如晶片转移体111的工作条件。结果，能够稳定控制第一次从曝光处理结束到曝光后烘开始之间的时间间隔。此外，晶片转移单元120的使用相应减少了晶片转移体111上的负担，这也允许稳定控制第二次从曝光处理结束到曝光后烘开始之间的时间间隔。结果，能够更稳定和积极地减少在第一次与第二次之间的从曝光处理的结束到曝光后烘的开始的时间间隔的差别，使得最终能够在晶片W上形成具有期望尺寸的图形。
因为在第二处理站11中提供了缓冲盒121，所以已经完成了曝光后烘的一批中的晶片W能够被收藏于其中并且等待第二次曝光处理。
在上面实施例中，控制可以被正向引导使得第一次和第二次从曝光 处理的结束到曝光后烘的开始之间的时间间隔相等。例如，控制单元220控制晶片转移单元120和晶片转移体111的运行来管理时间使得对于第一次的从曝光处理的结束到曝光后烘的开始之间的时间间隔等于对于第二次的从曝光处理的结束到曝光后烘的开始之间的时间间隔。这能够消除在第一次与第二次之间的从曝光处理的结束到曝光后烘的开始之间的时间间隔的差别，致使在第一次和第二次所曝光部分之间没有图形尺寸上的变化，因此允许形成具有更精确尺寸的图形。
附带地，然后在第二次曝光处理中抗蚀剂膜的被曝光部分经受再一次的曝光后烘(第二次曝光后烘)，其中已经经受了第一次曝光处理的被曝光部分将经受总共两次曝光后烘(第一次曝光后烘+第二次曝光后烘)。为了修正由曝光后烘次数上的差别所导致的图形尺寸的变化，例如第一次曝光处理和第二次曝光处理的曝光条件可以变化。例如，可以使第一次曝光时间短于第二次曝光时间以减少第一次曝光处理的曝光量。在此情况中，例如，控制单元220将光刻机A中的第一次曝光处理的曝光量设置为约20mJ/cm2，并且将第二次曝光处理的曝光量设置为约25mJ/cm2。在此情形中，将第一次和第二次的曝光后烘的加热时间(约30秒)和加热温度(约120℃)设置为相等。这保证了即使在第一次曝光处理中所曝光部分经受了两次曝光后烘，也能在第一次和第二次中形成具有相同尺寸的图形，因此细微地调节最终的图形。
此外，可以改变第一次和第二次的曝光后烘的加热条件而不是在上面实例中的曝光处理的曝光条件。在此情况下，可以使第一次的加热时间比第二次的加热时间更短，或者可以使第一次的加热温度比第二次的加热温度更低，或者可以执行这两者。在此情况下，将第一次和第二次的曝光处理的曝光条件设置为相同。这也能够减少由第一次曝光处理中的曝光部分比第二次曝光处理中的曝光部分经受更多的曝光后烘而引起的影响，因此最终形成期望形状的图形。请注意，第一次和第二次曝光处理的曝光条件和曝光后烘的加热条件都可以被改变使得最终形成具有期望尺寸的图形。
虽然在上面实施例中所描述的曝光处理中来自光源的光被直接施加到晶片W上，但是使用在晶片W正表面上形成的透光的液体层，晶片W上的抗蚀剂膜可以被暴露在通过液体层的光下。请注意，在日本专利申请公开No.2006-49757中提出了穿过晶片表面上的液体层透射用 于曝光的光线的技术。
在该情况中，例如，如图7所示，可以在处理站13和第二处理系统11中提供其每一个都用于在曝光处理之后清洗晶片W的清洗单元230和240。例如，处理站13中的清洗单元230被提供在第五处理单元组G5中，晶片W能够由晶片转移体111转移到那里。例如，第二处理系统11中的清洗单元240被提供在例如第六处理单元组G6中，晶片W能够由晶片转移单元120转移到那里。
清洗单元230具有例如图8所示的外壳(casing)230a，并且在外壳230a中的中央部分处提供了旋转夹盘(spin chuck)231，用于水平地支撑和旋转晶片W。在旋转夹盘231周围，提供了杯状物233用于接收和收集从晶片W散开的清洗溶液。排水管233连接到杯状物232的底表面。在旋转夹盘231上方，提供了清洗溶液排放喷嘴234用于将清洗溶液排出到晶片W上。清洗溶液排放喷嘴234通过供给管235连接到清洗溶液供给源236。
请注意，清洗单元240具有与上述清洗单元230相同的配置，并且因此将省略对其的描述。
接下来，将描述在提供了清洗单元230和240时晶片处理的工艺。图9是示出晶片处理的主要处理步骤的流程图。首先，在盒站12中的晶片W被转移到处理站13，例如依次到温度调节单元70、底部涂敷单元43、热处理单元75和高精度温度调节单元80使得预定处理被执行，如上面实施例中的一样。其后，晶片W被转移到抗蚀剂涂敷单元40，在那里抗蚀剂膜被形成于其上(图9中的步骤Q1)。然后晶片W被依次转移到例如预烘单元81、边缘曝光单元102和高精度温度调节单元93使得预定处理被执行，然后被转移到光刻机A。
在光刻机A中，例如，如图10所示的透光的液体层B被形成在透镜250与晶片W之间，使得光被透射穿过透镜250和液体层B以执行抗蚀剂膜的第一次曝光处理(图9中的步骤Q2)。然后由晶片转移单元120将晶片W从光刻机A转移到第二处理系统11中的清洗单元240。
在清洗单元240中，晶片W首先被保持在旋转夹盘231上。由旋转夹盘231旋转晶片W，并且将清洗溶液从清洗溶液排放喷嘴234排放到旋转的晶片W上。这去除了在曝光处理中粘附于晶片W正表面上的液体从而清洗晶片W(图9中的步骤K1)。然后，停止清洗溶液的排 放，并且旋转夹盘231使晶片W高速旋转以使晶片W干燥。被干燥的晶片W由晶片转移单元120从清洗单元240中转移出去并且转移到例如曝光后烘单元130。
如上述实施例中的一样，被转移到曝光后烘单元130的晶片W被传递到热板170并且经受持续一预定时间的加热处理(曝光后烘)(图9中的步骤Q3)。然后晶片W在冷却板200上冷却，并且由晶片转移单元120带出曝光后烘单元130并且被转移到缓冲盒121。然后晶片W又由晶片转移单元120转移到光刻机A，在该光刻机A中光被发射到晶片W正表面上的液体层以执行其图形不同于第一次的第二次曝光处理(图9中的步骤Q4)。将已经完成了第二次曝光处理的晶片W转移通过接口站14到达处理站13中的清洗单元230并且在这里清洗(图9中的步骤K2)。在清洗单元230中，晶片W被旋转而同时以与上述清洗单元240中清洗操作相类似的方式供给清洗溶液，从而执行晶片W的清洗。然后晶片W被转移到曝光后烘单元94并经受加热处理(曝光后烘)(图9中的步骤Q5)。然后晶片W在显影操作单元50中被显影(图9中的步骤Q6)，并且然后被依次转移到后烘单元85和高精度温度调节单元72并且被返回到盒站12中的盒C中。
根据该实例，在第一次和第二次曝光处理之后能够立即清洗和干燥晶片W，从而防止在曝光处理中所使用的液体残留在抗蚀剂膜上而导致抗蚀剂膜中的缺陷。请注意，同样在该实例中，第一次和第二次的从曝光处理到曝光后烘的时间间隔可以由控制单元220来严格控制使得例如第一次和第二次的从曝光处理到曝光后烘的时间间隔相等。
虽然在上面实施例中执行曝光后烘的曝光后烘单元130-133和执行第一次清洗操作的清洗单元240被提供在第二处理系统11中，但是它们可以被提供在例如接口站14中，如图11所示。在此情况下，执行曝光后烘的曝光后烘单元94-99和执行第二次清洗操作的清洗单元230被提供在处理站13中。
此外，虽然在上述实施例中执行曝光后烘的曝光后烘单元94-99和执行第二次清洗操作的清洗单元230被提供在处理站13中，但是它们可以被提供在例如接口站14中，如图12所示。在此情况下，执行曝光后烘的曝光后烘单元130-133和执行第一次清洗操作的清洗单元240被提供在第二处理系统11中。
在上面已经参考附图描述了本发明的优选实施例，但是本发明不限于这些实施例。应当理解，对于本领域技术人员来说在如权利要求所述的精神的范围内的各种改变和修改将是容易明白的，并且那些改变和修改也应当被本发明的技术范围所覆盖。例如，曝光处理的次数是两次，而本发明也可以应用于三次或更多次的情形中。在该情况下，例如，在最后一次曝光处理之后的曝光后烘可以在曝光后烘单元94-99中被执行，而在除了最后一次曝光处理的曝光处理之后的曝光后烘可以在曝光后烘单元130-133中被执行。此外，能够测量尺寸(例如，线宽等等)的检测单元可以被并入衬底处理系统中，使得由检测单元得到的检测结果可以被前馈以控制曝光时间和曝光后烘或显影时间。此外，本发明也被应用到除了晶片W之外(诸如，FPD(平板显示)、用于光掩模的掩模板等等)的衬底的处理。
[工业适用性]
本发明对于在图形形成处理中形成具有期望尺寸的图形是有用的，其中在抗蚀剂膜形成处理与显影操作之间多次执行曝光处理。

Claims (6)

1.一种衬底处理方法，
其中在形成抗蚀剂膜的处理和显影操作之间执行的曝光处理被执行多次，并且每一次在完成了曝光处理时都执行衬底加热处理，
其中从所述曝光处理的结束到所述加热处理的开始之间的时间间隔被控制为彼此相等。
2.如权利要求1所述的衬底处理方法，
其中可以针对所述每次曝光处理来设置不同的曝光条件。
3.如权利要求2所述的衬底处理方法，
其中第二次以及随后次数的所述曝光处理的曝光条件被设置为在曝光量上少于紧接着的前一次的所述曝光处理的曝光量。
4.如权利要求1所述的衬底处理方法，
其中针对所述每次曝光处理之后的每一次加热处理来设置不同的加热条件。
5.如权利要求4所述的衬底处理方法，
其中第二次以及随后次数的所述加热处理的加热条件被设置为在加热时间上短于和/或加热温度上低于紧接着的前一次的所述加热处理的那些。
6.如权利要求1所述的衬底处理方法，
其中所述曝光处理要将光透过液体发送到衬底表面上来曝光该衬底，以及
其中在所述每次曝光处理之后以及所述加热处理之前执行清洗衬底的清洗操作。
CN2007800281107A 2006-07-26 2007-07-19 衬底处理方法 Active CN101496139B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP203066/2006 2006-07-26
JP2006203066A JP4965925B2 (ja) 2006-07-26 2006-07-26 基板の処理システム
PCT/JP2007/064620 WO2008013211A1 (en) 2006-07-26 2007-07-19 Substrate processing method, program, computer-readable recording medium, and substrate processing system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201010271367.9A Division CN101976646B (zh) 2006-07-26 2007-07-19 衬底处理方法、程序、计算机可读的记录介质以及衬底处理系统

Publications (2)

Publication Number Publication Date
CN101496139A CN101496139A (zh) 2009-07-29
CN101496139B true CN101496139B (zh) 2011-07-27

Family

ID=38981522

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007800281107A Active CN101496139B (zh) 2006-07-26 2007-07-19 衬底处理方法
CN201010271367.9A Active CN101976646B (zh) 2006-07-26 2007-07-19 衬底处理方法、程序、计算机可读的记录介质以及衬底处理系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201010271367.9A Active CN101976646B (zh) 2006-07-26 2007-07-19 衬底处理方法、程序、计算机可读的记录介质以及衬底处理系统

Country Status (5)

Country Link
US (1) US7901149B2 (zh)
JP (1) JP4965925B2 (zh)
KR (1) KR101207172B1 (zh)
CN (2) CN101496139B (zh)
WO (1) WO2008013211A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4519037B2 (ja) * 2005-08-31 2010-08-04 東京エレクトロン株式会社 加熱装置及び塗布、現像装置
JP5433290B2 (ja) * 2009-04-20 2014-03-05 東京エレクトロン株式会社 基板収納方法及び制御装置
CN102103333B (zh) * 2009-12-17 2013-08-14 上海微电子装备有限公司 一种烘烤光刻胶的方法及使用该方法的装置
JP2011165896A (ja) * 2010-02-09 2011-08-25 Tokyo Electron Ltd 基板処理方法
JP6792368B2 (ja) * 2016-07-25 2020-11-25 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置、基板処理装置および熱処理方法
KR102000013B1 (ko) * 2017-11-10 2019-07-17 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
KR102037900B1 (ko) * 2017-11-10 2019-10-29 세메스 주식회사 기판 처리 장치 및 기판 처리 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147219A (ja) 1993-11-24 1995-06-06 Sony Corp パターンの形成方法
JP3504822B2 (ja) * 1997-04-10 2004-03-08 大日本スクリーン製造株式会社 基板処理装置および基板処理用露光装置
JPH11199830A (ja) * 1998-01-13 1999-07-27 Sony Corp ポリイミド膜の形成方法
JP2002057100A (ja) * 2000-05-31 2002-02-22 Canon Inc 露光装置、コートデベロップ装置、デバイス製造システム、デバイス製造方法、半導体製造工場および露光装置の保守方法
JP4555437B2 (ja) 2000-07-10 2010-09-29 Ｎｔｎ株式会社 磁気浮上型ポンプ装置
JP3793004B2 (ja) 2000-08-09 2006-07-05 東京エレクトロン株式会社 基板の搬送方法
US6461986B2 (en) 2000-07-24 2002-10-08 Tokyo Electron Limited Substrate processing method apparatus and substrate carrying method
JP2002043214A (ja) * 2000-07-26 2002-02-08 Toshiba Corp 走査型露光方法
US6881524B2 (en) * 2002-11-27 2005-04-19 Promos Technologies, Inc. Photolithography method including a double exposure/double bake
US7256873B2 (en) * 2004-01-28 2007-08-14 Asml Netherlands B.V. Enhanced lithographic resolution through double exposure
JP2006049757A (ja) 2004-08-09 2006-02-16 Tokyo Electron Ltd 基板処理方法
JP4343151B2 (ja) 2004-08-11 2009-10-14 東京エレクトロン株式会社 加熱プレートの温度測定方法、基板処理装置及び加熱プレートの温度測定用のコンピュータプログラム
KR100639680B1 (ko) * 2005-01-17 2006-10-31 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
JP4704221B2 (ja) * 2006-01-26 2011-06-15 株式会社Ｓｏｋｕｄｏ 基板処理装置および基板処理方法
US7767385B2 (en) * 2006-03-09 2010-08-03 International Business Machines Corporation Method for lithography for optimizing process conditions

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平11-199830A 1999.07.27

Also Published As

Publication number Publication date
CN101496139A (zh) 2009-07-29
CN101976646B (zh) 2012-12-05
JP2008034437A (ja) 2008-02-14
CN101976646A (zh) 2011-02-16
KR101207172B1 (ko) 2012-12-03
US20090208879A1 (en) 2009-08-20
JP4965925B2 (ja) 2012-07-04
US7901149B2 (en) 2011-03-08
WO2008013211A1 (en) 2008-01-31
KR20090046800A (ko) 2009-05-11

Similar Documents

Publication Publication Date Title
CN101496139B (zh) 衬底处理方法
US8023099B2 (en) Substrate processing system and substrate processing method for double patterning with carrier block, process section, and interface block
US7661894B2 (en) Coating and developing apparatus, and coating and developing method
US7479190B2 (en) Coating treatment apparatus and coating treatment method
TWI492281B (zh) 塗佈、顯像裝置、顯像方法及記憶媒體
US20050042555A1 (en) Coating and developing apparatus and pattern forming method
US7938587B2 (en) Substrate processing method, computer storage medium and substrate processing system
US8168378B2 (en) Substrate treatment system, substrate treatment method, and computer readable storage medium
TWI324790B (zh)
KR20230029507A (ko) 기판 처리 장치 및 반도체 장치 제조 방법
JP2000049088A (ja) 露光装置およびデバイス製造方法
JPH11345765A (ja) 半導体ウェ―ハ上のレジストをベ―キングするための装置
JP5430508B2 (ja) プロキシミティ露光装置、プロキシミティ露光装置の装置内温度制御方法、及び表示用パネル基板の製造方法
US11927890B1 (en) Substrate processing apparatus and method of fabricating semiconductor device using the same
JP3793063B2 (ja) 処理方法及び処理装置
JP4034285B2 (ja) 温度調節システム及び温度調節方法
JP3916886B2 (ja) 基板処理装置
US8105738B2 (en) Developing method
KR20040067561A (ko) 반도체소자 제조용 포토리소그래피 설비의 베이크장치
WO2011099221A1 (ja) 基板処理方法
CN115458436A (zh) 处理基板的方法和装置以及温度控制方法
KR20190127317A (ko) 기판 처리 장치
JP2000077322A (ja) 処理装置
JP2001230171A (ja) 加熱処理装置及び加熱処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant