CN101490806A - 剥离晶片的再利用方法 - Google Patents

剥离晶片的再利用方法 Download PDF

Info

Publication number
CN101490806A
CN101490806A CNA2007800267913A CN200780026791A CN101490806A CN 101490806 A CN101490806 A CN 101490806A CN A2007800267913 A CNA2007800267913 A CN A2007800267913A CN 200780026791 A CN200780026791 A CN 200780026791A CN 101490806 A CN101490806 A CN 101490806A
Authority
CN
China
Prior art keywords
wafer
mentioned
soi
joint
regeneration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800267913A
Other languages
English (en)
Other versions
CN101490806B (zh
Inventor
田村明彦
大木好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101490806A publication Critical patent/CN101490806A/zh
Application granted granted Critical
Publication of CN101490806B publication Critical patent/CN101490806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Abstract

一种剥离晶片的再利用方法，是对以离子注入剥离法来制造SOI晶片时附带生成的剥离晶片17，至少施行研磨的再处理后，将剥离晶片17作为接合晶片21，再度在SOI晶片制造步骤中进行再利用的方法，其特征在于：至少作为接合晶片而使用的CZ晶片，是设为其整个面由N区域所构成的低缺陷晶片，上述再处理，是以比在SOI晶片制造步骤中形成热氧化膜12时对接合晶片所施加的温度更高的温度，来对剥离晶片17施行快速加热.快速冷却热处理。借此，可以提供一种剥离晶片的再利用方法，使用200mm以上的大直径CZ晶片来作为接合晶片，并将借由离子注入剥离法来制作SOI晶片时所附带生成的剥离晶片，即使重复作为接合晶片来进行再利用，也不会导致贴合不良或是SOI层的品质降低。

Description

剥离晶片的再利用方法
技术领域
本发明是涉及一种剥离晶片的再利用方法，该剥离晶片是在结合已注入离子的晶片后将其剥离来制造绝缘层上覆硅(SOI，Silicon On Insulator)的方法，也就是所谓的离子注入剥离法(也被称为smartcut(登录商标)法)中，附带生成的剥离晶片。
背景技术
制作SOI晶片有几种方法，其中采用贴合法的SOI晶片的制造方法，其特征在于隔着氧化膜将2片单晶硅晶片贴合在一起。但是，由于是利用2片晶片来制造1片SOI晶片，所以成本非常高。
为了改善此种情况，有利用离子注入剥离法来制造SOI晶片的方法。图2是利用离子注入剥离法来制造SOI晶片的步骤流程，以下一边参照图2一边说明离子注入剥离法。
此方法是一种先准备接合晶片1与基底晶片4的2片硅晶片(步骤(a))，接着至少在其中一方的硅晶片(此时为接合晶片1)上形成氧化膜2(步骤(b))，然后从其中一方的硅晶片的表面注入氢离子或稀有气体离子，在该晶片内部形成微小气泡层(离子注入层3)(步骤(c))，隔着氧化膜2使该已注入离子侧的面与另一方的硅晶片(此时为基底晶片4)密接(步骤(d))，然后施加热处理，将离子注入层作为劈开面6，将其中一方的晶片薄膜状地剥离(步骤(e))，进而施加热处理而牢固地结合(未图示)，而作出SOI晶片8的技术(参照日本特开平5-211128号公报)。
此方法中，其劈开面(剥离面)6是良好的镜面，也比较容易得到SOI层的膜厚均匀性高的SOI晶片。
若是以此种离子注入剥离法来制作SOI晶片8，必然会附带产生1片硅的剥离晶片7。通过再利用此附带产生的剥离晶片，实质上可以利用1片硅晶片来得到1片SOI晶片，所以能够大幅地降低成本。
此时，附带产生的剥离晶片7，由于无法直接再利用，因而必须进行剥离面6的再生处理。
因此，在日本特开平11-307413号公报中，揭示出一种再利用方法，作为接合晶片，采用外延晶片、由切克劳斯基法(Czochralski method、CZ法)制作的硅晶片(以下称为CZ晶片)、或是由浮动区熔法(Floating Zone method、FZ法)制作的硅晶片(以下称为FZ晶片)的情况，分别对附带产生的剥离晶片的剥离面施加研磨等，进行再处理，而可以再利用剥离晶片。
特别是作为剥离晶片的再处理，为了要减少由于研磨所造成的损耗量，并完全地恢复表面粗度，在除去周边阶差的研磨后，不进行损耗量大的精加工研磨，而是代替地采用以下的方法：在含有氢的还原性气氛下，通过对剥离晶片施加热处理，来改善形成在剥离晶片上的损伤层与剥离面的表面粗度。
然而，FZ晶片是属于难以制造出直径200mm以上的大直径的晶片，今后将难以适用于最先端元件。又，使用外延晶片的情况，在再处理步骤中，即使尽量地减少研磨损，由于外延层本来就很薄，再生次数通常比使用CZ晶片或FZ晶片时更少，而会有成本实质上显着地提高的问题。而且，为了要减少损耗量，在研磨后没有进行改善表面粗度的加工，而在再生后的使用中，时常会发生结合不良等的不良情况。
进而，使用CZ晶片的情况，采用对剥离晶片施加再处理后而得的晶片来作为接合晶片，以此种晶片制作而成的SOI晶片的SOI层的品质有降低的倾向，时常发生缺陷。又，随着剥离晶片的再生次数的增加，贴合不良的SOI晶片也会增加，因此也有SOI晶片的合格率恶化的问题。
发明内容
因此，本发明是鉴于如此的问题点而开发出来，其目的在于提供一种SOI晶片的再利用方法，使用200mm以上的大直径CZ晶片来作为接合晶片，并将借由离子注入剥离法来制作SOI晶片时所附带生成的剥离晶片，即使重复作为接合晶片来进行再利用，也不会导致贴合不良或是SOI层的品质降低，而可以增加剥离晶片的再生次数，以谋求降低SOI晶片的制造成本。
为了达成上述目的，若根据本发明，提供一种剥离晶片的再利用方法，是针对先在CZ晶片表面上形成热氧化膜，将通过该热氧化膜进行离子注入而形成有离子注入层的上述CZ晶片作为接合晶片，隔着上述热氧化膜贴合该接合晶片与基底晶片，然后通过施加热处理，以上述离子注入层为界而分离成SOI晶片与剥离晶片这样的制造步骤，对于附带生成的上述剥离晶片至少施行研磨的再处理后，将该剥离晶片作为接合晶片，再度在SOI晶片制造步骤中进行再利用的方法，其特征在于：
至少上述所使用的CZ晶片，是设为其整个面由N区域(neutral region，原子多余或不足的情况没有或很少的区域，也称为中性区域)所构成的低缺陷晶片，
上述再处理中，是以比在上述SOI晶片制造步骤中形成上述热氧化膜时对接合晶片所施加的温度更高的温度，来对上述剥离晶片施行快速加热.快速冷却热处理。
如此，作为在SOI晶片制造步骤中所使用的接合晶片，借由采用CZ晶片中的其整个面由N区域所构成的低缺陷晶片，能够对应近年来的200mm以上的硅晶片的大口径化，又例如不用使用10ppma以下的氧浓度非常低的CZ晶片，便能够制造出具有低缺陷且高品质的SOI层的SOI晶片。
进而，若使用其整个面由N区域所构成的低缺陷CZ晶片，能够以不用在意研磨损的方式来研磨剥离面。因此，能够比使用外延晶片时，更将剥离晶片表面高度平坦化，能够改善由于从剥离晶片再生而得的接合晶片所导致的SOI晶片的贴合不良的情况。又，由于可增加从剥离晶片再生成为接合晶片的次数，所以可以实质上谋求降低SOI晶片的制造成本。
又，剥离晶片的再处理，是通过以比在上述SOI晶片制造步骤中形成热氧化膜的温度更高的温度，对剥离晶片施行快速加热.快速冷却热处理(RTA(Rapid Thermal Annealing)处理)，能够消灭由于在SOI晶片制造步骤或再处理步骤中数次进行的热处理所形成的剥离晶片内部的氧析出核及由该核成长而成氧析出物，所以能够使接合晶片初始化成为未形成这些氧析出核或氧析出物之前的状态，因此在再生处理后的SOI晶片制造步骤中，对于从剥离晶片再生而得的接合晶片，能够抑制该接合晶片发生必须以上的氧析出物。
而且，从剥离晶片再生处理而得到接合晶片，由于通过RTA处理而被初始化，所以具有与最先准备的接合晶片同样的品质，使用此接合晶片所形成的SOI层，可以防止品质降低，同时可以改善SOI晶片的贴合不良。
因此，即使对剥离晶片施加数次再生处理，由于接合晶片都会被初始化，所以可以一直维持SOI晶片的贴合品质，能够使再生次数增加至当CZ晶片的厚度达到界限为止，能够降低SOI晶片的制造成本。
上述快速加热.快速冷却热处理，较佳是在再生研磨上述剥离晶片的表面的步骤之前进行；又，上述快速加热.快速冷却热处理，也能够在再生研磨上述剥离晶片的表面的步骤之后进行。
RTA处理，由于是用以消灭在SOI晶片制造步骤或再处理步骤中数次进行的热处理而在剥离晶片中生成的氧析出核等，而进行的处理，所以可以在剥离晶片表面的再生研磨步骤之前或是之后进行RTA处理。但是，更佳是在再生研磨步骤前，对剥离晶片施加RTA处理，当再生研磨剥离晶片的表面时，即使由于RTA处理而有污染，也可以将其除去，而当由于RTA处理而有表面粗度变化的情况，也能够调整剥离晶片的表面粗度。因此，能够改善由于再生研磨而成的接合晶片所导致的SOI晶片的贴合不良，能够防止再利用剥离晶片时发生SOI晶片的品质降低。
此情况，上述快速加热.快速冷却热处理的温度，较佳是设为1100℃～1300℃。
在接合晶片上形成热氧化膜时，其氧化膜的形成温度大约是1000℃左右，所以RTA处理温度较佳是1100℃以上，利用将RTA处理温度设为1100℃以上，能够消去在SOI晶片制造步骤中，于接合晶片(剥离晶片)内部发生的氧析出核及氧析出物。因此，在再生处理后的SOI晶片制造步骤中，在从剥离晶片再生而得的接合晶片的内部，能够抑制氧析出物的发生，能够改善由于再生研磨而成的接合晶片所导致的SOI晶片的贴合不良，能够防止再利用剥离晶片时发生SOI晶片的品质降低，且增加再生次数。
进而，上述再生研磨，能够将上述剥离晶片表面的研磨损设为2μm以上。
剥离晶片的剥离面即使由于离子注入而受到损伤，在本发明中，作为制造SOI晶片时的接合晶片，由于是使用其整个面由N区域所构成的低缺陷CZ晶片，能够对应剥离面的损伤层，再生研磨必要的厚度，特别是可以将剥离晶片表面研磨2μm以上。剥离晶片表面的研磨损为2μm以上的情况，不但能够确实地除去剥离面的损伤层，并能够充分地研磨成平坦化，所以能够改善由于再生研磨而成的接合晶片所导致的SOI晶片的贴合不良，能够防止再利用剥离晶片时发生SOI晶片的品质降低。
若根据本发明的剥离晶片的再利用方法，针对通过离子注入剥离法来进行的SOI晶片的制造，能够对应近年来的200mm以上的硅晶片的大口径化，且即使将附带生成的大直径剥离晶片，重复再利用作为接合晶片，剥离晶片由于通过RTA处理，其氧析出核等被初始化，所以可以防止发生贴合不良或是SOI晶片的品质降低，可增加接合晶片的再生次数，能够降低SOI晶片的制造成本。
附图说明
图1是表示本发明的剥离晶片的再利用方法的一例的流程图。
图2是表示通过离子注入剥离法来制造SOI晶片的步骤的流程图。
图3是表示以往的剥离晶片的再利用方法的流程图。
图4是表示除了图1的流程以外的本发明的实施步骤的流程图；流程(α)是在步骤(G)之间进行步骤(F)的RTA处理的情况、流程(β)是在步骤(G)结束后进行步骤(F)的RTA处理的情况。
其中，附图标记说明如下：
1    接合晶片          2    氧化膜
3    离子注入层        4    基底晶片
5    氧析出核          6    劈开面(剥离面)
7    剥离晶片          8    SOI晶片
9    氧析出物          11   CZ晶片
12   热氧化膜          13   离子注入层
14   基底晶片          15   氧析出核
16   剥离面            17   剥离晶片
18   SOI晶片           21   接合晶片
22   热氧化膜
具体实施方式
本发明人，发现采用对剥离晶片施加再处理后而得的晶片来作为接合晶片，以此种晶片制作而成的SOI晶片的SOI层的品质有降低的倾向，时常发生缺陷，又，随着剥离晶片的再生次数的增加，贴合不良的SOI晶片也会增加，因此对于此种问题进行调查。
结果，查明：上述的利用离子注入剥离法来制作SOI晶片时的2片单晶硅晶片之中，作为用于形成SOI层的晶片(接合晶片)是采用CZ晶片，将剥离晶片再度作为接合晶片而进行再利用的情况，因为对接合晶片施加用于形成氧化膜的高温氧化热处理与用于分离晶片的低温热处理(剥离热处理)，所以在接合晶片内，重复进行氧析出核的生成与成长，会使氧析出物增大。以下，一边参照图3一边说明其机构。
图3是表示利用以往的方法再处理剥离晶片的步骤的流程图。如图2所示地制作SOI晶片8时(步骤(e))，在剥离晶片7的内部生成氧析出核5，在步骤(f)中进行氧化膜除去与再生研磨，若再度形成热氧化膜(步骤(g))，则在SOI晶片制造步骤中所生成的氧析出核5会成长成氧析出物9。
如此，若对氧析出物9已经增大后的晶片，再度进行磨削、研磨这样的用以除去晶片表面的处理来作为再生处理，则氧析出物会存在于表面附近，此将成为贴合不良或SOI层的品质劣化问题发生的原因。而且，氧析出核5及/或氧析出物9的生成、成长，再生次数越多越显著，近而SOI层的品质劣化，结果，剥离晶片的再生次数会被限制在1、2次。又，若再生次数少，则需要大量的接合晶片，所以成本变高。
为了避免此问题而重复使用剥离晶片来作为接合晶片时，作为接合晶片，通过使用几乎不含晶格间氧的FZ晶片的方法、使用外延晶片的方法、或是使用由MCZ法制作出来的晶格间氧浓度为10ppma以下的极低氧浓度的CZ晶片的方法，被认为可抑制氧析出物的形成。
然而，如上述，FZ晶片是属于难以制造出直径200mm以上的大直径的晶片，进而，使用10ppma以下的晶格间氧浓度的CZ晶片的情况，虽然有可能多少增加剥离晶片的再生次数，但是只要无法解决起因于氧而发生的缺陷这样的潜在的问题，目前安定地量产10ppma以下的晶格间氧浓度非常低的CZ晶片，是困难的。进而，CZ晶片中特有的空洞型缺陷(也称为COP)的存在，也有使SOI层的品质降低的问题。
因此，本发明人想出，根据使用其整个面是由N区域(neutral region，原子多余或不足的情况没有或很少的区域，也称为中性区域)所构成的低缺陷CZ晶片来作为接合晶片，对应近年来的晶片的大口径化，并以可以不在意研磨损的方式来谋求剥离面的平坦化，又，在剥离晶片的再处理步骤中，通过以比在SOI晶片制造步骤中形成热氧化膜的温度更高的温度，对剥离晶片施行快速加热.快速冷却热处理(RTA(Rapid Thermal Annealing)处理)，来消灭剥离晶片内部的氧析出核及氧析出物，使接合晶片初始化，而完成本发明。
以下，一边参照图1一边具体地说明有关本发明的实施形态，但是本发明并不是被限定于这些实施形态。
图1是表示本发明的剥离晶片的再利用方法的流程图。如图1所示，准备氧浓度为通常的浓度(例如10～25ppma左右)且至少一方的表面经镜面研磨后的CZ晶片11，来作为接合晶片(步骤(A))，然后在其表面上，以900～1200℃左右的温度，形成热氧化膜12(步骤(B))。
此时，准备的晶片，是采用CZ晶片之中，其整个面是由N区域所构成的低缺陷晶片。整个面是由N区域所构成的低缺陷晶片，与通常的CZ晶片比较，因为空洞型缺陷少、结晶品质高，所以可适合用于SOI层，但是用以提拉此种单晶棒的制造条件严格，导致成本提高。
然而，如本发明般，通过重复使用作为接合晶片，则可以有效地降低具有高品质的SOI层的SOI晶片的制造成本。
又，在SOI制造步骤中，若使用其整个面是由N区域所构成的低缺陷晶片来作为接合晶片，则不用使用几乎未含有晶隔间氧但大口径化困难的FZ晶片，便能够对应近年来的200mm以上的硅晶片的大口径化。
进而，不用使用没有安定地量产化的晶隔间氧浓度为10ppma以下的CZ晶片，借由通常的CZ晶片便能够制造出具有高品质的SOI层的SOI晶片。
而且，由于能够以可以不在意研磨损的方式来研磨剥离面，比使用外延晶片时，更能谋求剥离晶片表面的高平坦化，能够改善由剥离晶片再生而成的接合晶片所导致SOI晶片的贴合不良。又，由于可以谋求增加从剥离晶片再生成为接合晶片的次数，所以能够实质地降低SOI晶片的制造成本。
接着，通过镜面研磨面上的热氧化膜12，注入剥离用的氢离子，形成离子注入层13(步骤(C))。在步骤(D)，在室温下贴合已形成离子注入层13的接合晶片与基底晶片14(在此为单晶硅晶片)后，对该贴合晶片施加400～600℃左右的低温热处理(剥离热处理)，然后以离子注入层13的剥离面为界，剥离成SOI晶片18与剥离晶片17(步骤(E))。此时，在剥离晶片17的主体部，形成氧析出核15(微小的氧析出物)。
对于剥离晶片17，例如在氩气氛下，进行RTA处理(步骤(F))。
借此，由于在SOI晶片制造步骤或是第二次的再处理步骤等之中，数次进行的热处理而形成的剥离晶片内部的氧析出核，能够使其消灭。而且，剥离晶片内部的氧析出核、氧析出物能够加以初始化，所以在再生处理后的SOI晶片制造步骤中，在由剥离晶片再生而得的接合晶片的内部，能够抑制氧析出物的发生。
进而，经RTA处理后的剥离晶片，然后被再生处理后而得的接合晶片，其内部被初始化成最先所准备的接合晶片，所以即使是使用此晶片来进行SOI晶片的制造步骤，也能防止制作出来的SOI晶片的SOI层的品质降低，并能改善贴合不良。
因此，即使对剥离晶片进行多次再生处理，由于每次接合晶片都会被初始化，所以SOI晶片的贴合品质一直都是良好的，能够使再生次数增加至当CZ晶片的厚度达到界限为止，能够降低SOI晶片的制造成本。
此情况，RTA处理的温度，是设成比步骤(B)的氧化温度更高，较佳是设为1100℃～1300℃。利用将温度设成比热氧化膜形成温度更高，特别是设成1100℃以上，能够消灭在步骤(B)、步骤(E)的热处理中或是在该降温过程中所形成的氧析出核15，于是剥离晶片17的内部被初始化。
又，硅的熔点大约是1400℃，若设成1300℃以上，当RTA处理时，在剥离晶片中，由于会发生滑移位错、形状变形，而有接合晶片失去平坦性、结晶品质恶化这样的问题，所以RTA热处理温度最好是1300℃以下。
接着，对于已消灭氧析出核15的剥离晶片17，再生研磨其表面。例如借由HF水溶液除去表面氧化膜后，通过研磨剥离面16来实施再生研磨(步骤(G))。
此时，由于在剥离晶片的内部几乎没有形成氧析出核或氧析出物，所以即使为了除去形成在剥离面的周边部的阶差，研磨损(研磨量)需要2μm以上的情况，在研磨后，氧析出物也不会露出在表面，不会发生引起贴合不良的问题点。因此，作为再生处理，在上述研磨处理之前，也可加入平面磨削、化学蚀刻等步骤。
又，即使剥离晶片由于离子注入而受到损伤，由于使用其整个面是由N区域所构成的低缺陷CZ晶片，所以能够对应损伤层而再生研磨必须的厚度，而可以研磨2μm左右或是超过2μm的损耗量。通过如此的再生研磨，不但能够除去剥离晶片的损伤层，并能够使剥离晶片的表面充分地平坦化，所以利用再生研磨后的接合晶片，能够改善SOI晶片的贴合不良，能够防止再利用剥离晶片时发生SOI晶片的品质降低的情况。另外，若以使研磨量(研磨损)减少至只够除去剥离晶片的损伤层的程度，来进行再生研磨，则能够增加剥离晶片的再生次数。
如此，对于将剥离晶片17再生处理后而得的接合晶片21，通过再度形成热氧化膜22，能够得到与步骤(B)同样的接合晶片(步骤(H))。
并且，除了上述说明的图1所示的本发明的流程以外，作为本发明的流程，可以举出图4(α)、(β)所示的流程。图1的步骤(F)的RTA处理，如流程(β)所示，也可以在再生研磨后进行，如流程(α)所示，也可以在氧化膜除去后而在再生研磨前进行。
为了消灭在SOI晶片制造步骤或再处理步骤中由于数度进行的热处理而形成在剥离晶片中的氧析出核等，因而进行RTA处理，所以如图4的流程(β)所示，也可以在剥离晶片表面的再生研磨步骤后，施行RTA处理。但是，更佳的是如图1所示，在再生研磨步骤前，对剥离晶片施加RTA处理，当再生研磨剥离晶片的表面时，即使由于RTA处理而有污染或是表面粗度的变化，也能够将其除去或是调整。
以下，举出本发明的实施例更具体地说明本发明，但是本发明并未被限定于这些实施例。
(实施例)
<SOI晶片的制造1>
(A)准备40片其整个面是由N区域所构成的直径300mm的CZ晶片(氧浓度16ppma)，(B)其中10片为了作为接合晶片使用，通过1000℃的高温(pyrogenic)氧化，在表面形成400nm的热氧化膜。
(C)通过此氧化膜，注入氢离子。此时，氢离子注入条件设为能量70KeV、注入量6×1016/cm2，在接合晶片内部形成离子注入层。
(D)将此接合晶片与剩余的10枚单晶硅晶片在室温下贴合后，(E)通过施加500℃、30分的剥离热处理，以离子注入层为界，将其剥离。
观察剥离后的10片SOI晶片是否有空洞或气泡不良，结果得知10片SOI晶片都没有这些不良情况。
<剥离晶片的再处理1>
(F)接着，对于剥离晶片，通过灯泡加热式的RTA装置，在氩100％的气氛中，进行1150℃、60秒的RTA处理后，(G)除去形成在表面上的氧化膜，将剥离面研磨4μm，制作出新的接合晶片(第2次)。
<SOI晶片的制作2>
使用该接合晶片(第2次)，通过与前次同样的处理，制作出10片SOI晶片与剥离晶片(第2次)。
<剥离晶片的再处理2>
进而，对于剥离晶片(第2次)，通过灯泡加热式的RTA装置，在氩100％的气氛中，进行1200℃、60秒的RTA处理后，除去形成在表面上的氧化膜，将剥离面研磨4μm，制作出新的接合晶片(第3次)。
<SOI晶片的制作3>
使用该接合晶片(第3次)，通过与前次同样的处理，制作出10片SOI晶片与剥离晶片(第3次)。
而且，观察第2次、第3次的通过剥离热处理制作出来的各10片SOI晶片是否有空洞或气泡不良，结果得知与第1次同样没有这些不良情况。
(比较例)
除了没有对剥离晶片施加氩气氛中的RTA处理(用以消灭在剥离晶片中发生的氧析出核或是氧析出物)以外，利用与实施例同样的制造工艺，制作SOI晶片。
而且，对于通过第1～3次的剥离热处理制作出来的各10片SOI晶片，观察是否有空洞或气泡不良时，第1次制造出来的10片剥离晶片没有观察到空洞或气泡不良，但是第2次则有2片SOI晶片观察到这些不良情况、第3次则有5片SOI晶片观察到这些不良情况。
根据实施例、比较例得知，如本发明般地使用其整个面是由N区域所构成的低缺陷CZ晶片来作为SOI晶片制造的接合晶片，在再处理步骤中，通过对剥离晶片施加RTA处理，使剥离晶片初始化，结果可抑制由本发明制作出来的SOI晶片发生空洞或气泡等的不良情况。
因此，若根据本发明的剥离晶片再生处理方法，能够比以往更增加剥离晶片的再生次数，实质地降低SOI晶片的制造成本，同时能够提高所得到的SOI晶片的品质。
另外，在本说明书中，晶格间氧浓度的单位是采用JEIDA(社团法人日本电子工业振兴会的简称，目前改称为JEITA(社团法人电子资讯技术产业协会))的基准。
又，本发明并未被限定于上述实施形态。上述实施形态仅是例示，只要是具有与被记载于本发明的专利保护范围中的技术思想实质上相同的构成，能得到同样的作用效果的，不论为哪种，均被包含在本发明的技术范围内。

Claims (5)

1.一种剥离晶片的再利用方法，是针对先在CZ晶片表面上形成热氧化膜，将通过该热氧化膜进行离子注入而形成有离子注入层的上述CZ晶片作为接合晶片，隔着上述热氧化膜贴合该接合晶片与基底晶片，然后通过施加热处理，以上述离子注入层为界而分离成SOI晶片与剥离晶片这样的制造步骤，对于附带生成的上述剥离晶片至少施行研磨的再处理后，将该剥离晶片作为接合晶片，再度在SOI晶片制造步骤中进行再利用的方法，其特征在于：
至少上述所使用的CZ晶片，是设为其整个面由N区域所构成的低缺陷晶片，
上述再处理中，是以比在上述SOI晶片制造步骤中形成上述热氧化膜时对接合晶片所施加的温度更高的温度，来对上述剥离晶片施行快速加热.快速冷却热处理。
2.如权利要求1所述的剥离晶片的再利用方法，其中上述快速加热.快速冷却热处理，是在再生研磨上述剥离晶片的表面的步骤之前进行。
3.如权利要求1所述的剥离晶片的再利用方法，其中上述快速加热.快速冷却热处理，是在再生研磨上述剥离晶片的表面的步骤之后进行。
4.如权利要求1-3任一项所述的剥离晶片的再利用方法，其中上述快速加热.快速冷却热处理的温度，是设为1100℃-1300℃。
5.如权利要求1-4任一项所述的剥离晶片的再利用方法，其中上述再生研磨，是将上述剥离晶片表面的研磨损设为2μm以上。
CN2007800267913A 2006-07-14 2007-06-08 剥离晶片的再利用方法 Active CN101490806B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP193606/2006 2006-07-14
JP2006193606A JP5314838B2 (ja) 2006-07-14 2006-07-14 剥離ウェーハを再利用する方法
PCT/JP2007/061623 WO2008007508A1 (fr) 2006-07-14 2007-06-08 Procédé de réutilisation de tranche retirée

Publications (2)

Publication Number Publication Date
CN101490806A true CN101490806A (zh) 2009-07-22
CN101490806B CN101490806B (zh) 2010-09-22

Family

ID=38923074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800267913A Active CN101490806B (zh) 2006-07-14 2007-06-08 剥离晶片的再利用方法

Country Status (6)

Country Link
US (1) US20090209085A1 (zh)
EP (1) EP2048697B1 (zh)
JP (1) JP5314838B2 (zh)
KR (1) KR101364008B1 (zh)
CN (1) CN101490806B (zh)
WO (1) WO2008007508A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104620351A (zh) * 2012-10-16 2015-05-13 信越半导体株式会社 Soi晶圆的制造方法
CN105283943A (zh) * 2013-06-26 2016-01-27 信越半导体株式会社 贴合晶圆的制造方法
CN113192823A (zh) * 2021-04-27 2021-07-30 麦斯克电子材料股份有限公司 一种soi键合工艺后衬底片的再生加工方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402520B2 (en) 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
FR2928775B1 (fr) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant
SG166060A1 (en) * 2009-04-22 2010-11-29 Semiconductor Energy Lab Method of manufacturing soi substrate
US8318588B2 (en) 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR101752901B1 (ko) 2009-08-25 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생 반도체 기판의 제작 방법, 및 ｓｏｉ 기판의 제작 방법
KR101731809B1 (ko) 2009-10-09 2017-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 ｓｏｉ 기판의 제조 방법
FR2951869A1 (fr) * 2009-10-26 2011-04-29 Commissariat Energie Atomique Procede de realisation d'une structure a couche enterree par implantation et transfert
SG173283A1 (en) 2010-01-26 2011-08-29 Semiconductor Energy Lab Method for manufacturing soi substrate
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP5799740B2 (ja) 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
JP2014107357A (ja) * 2012-11-26 2014-06-09 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
FR3000293B1 (fr) * 2012-12-21 2015-02-20 Commissariat Energie Atomique Procede de recyclage d’un support de substrat
JP6136786B2 (ja) 2013-09-05 2017-05-31 信越半導体株式会社 貼り合わせウェーハの製造方法
US20180175008A1 (en) * 2015-01-09 2018-06-21 Silicon Genesis Corporation Three dimensional integrated circuit
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131979A (en) * 1991-05-21 1992-07-21 Lawrence Technology Semiconductor EPI on recycled silicon wafers
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3456143B2 (ja) * 1998-05-01 2003-10-14 信越半導体株式会社 積層材料および光機能素子
EP1158581B1 (en) * 1999-10-14 2016-04-27 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
FR2881573B1 (fr) * 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
EP1835533B1 (en) * 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104620351A (zh) * 2012-10-16 2015-05-13 信越半导体株式会社 Soi晶圆的制造方法
CN105283943A (zh) * 2013-06-26 2016-01-27 信越半导体株式会社 贴合晶圆的制造方法
US9859149B2 (en) 2013-06-26 2018-01-02 Shin-Etsu Handotai Co., Ltd. Method of producing bonded wafer with uniform thickness distribution
CN113192823A (zh) * 2021-04-27 2021-07-30 麦斯克电子材料股份有限公司 一种soi键合工艺后衬底片的再生加工方法
CN113192823B (zh) * 2021-04-27 2022-06-21 麦斯克电子材料股份有限公司 一种soi键合工艺后衬底片的再生加工方法

Also Published As

Publication number Publication date
EP2048697A1 (en) 2009-04-15
JP5314838B2 (ja) 2013-10-16
EP2048697A4 (en) 2012-07-25
EP2048697B1 (en) 2015-10-14
CN101490806B (zh) 2010-09-22
US20090209085A1 (en) 2009-08-20
JP2008021892A (ja) 2008-01-31
KR20090034875A (ko) 2009-04-08
WO2008007508A1 (fr) 2008-01-17
KR101364008B1 (ko) 2014-02-17

Similar Documents

Publication Publication Date Title
CN101490806B (zh) 剥离晶片的再利用方法
US7763541B2 (en) Process for regenerating layer transferred wafer
JP3943782B2 (ja) 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US7285471B2 (en) Process for transfer of a thin layer formed in a substrate with vacancy clusters
US20100289115A1 (en) Soi substrate and method for manufacturing soi substrate
JP5135935B2 (ja) 貼り合わせウエーハの製造方法
US7977209B2 (en) Method for manufacturing SOI substrate
JP5245380B2 (ja) Ｓｏｉウェーハの製造方法
JP2006270039A (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
KR20140082701A (ko) 박리웨이퍼의 재생가공방법
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
JP5541136B2 (ja) 貼り合わせｓｏｉウエーハの製造方法
JP2006165061A (ja) Ｓｏｉウェーハの製造方法
JP2006165062A (ja) Ｓｏｉウェーハの製造方法
JP5125194B2 (ja) 貼り合わせウエーハの製造方法
JP2008263010A (ja) Ｓｏｉ基板の製造方法
JP2010040638A (ja) Ｓｏｉ基板の製造方法
JPH1079498A (ja) Ｓｏｉ基板の製造方法
CN104620351A (zh) Soi晶圆的制造方法
JP2006080348A (ja) Ｓｏｉ基板の製造方法及びｓｏｉ基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant