CN101479835B - 制备分割芯片的方法 - Google Patents

制备分割芯片的方法 Download PDF

Info

Publication number
CN101479835B
CN101479835B CN2007800246851A CN200780024685A CN101479835B CN 101479835 B CN101479835 B CN 101479835B CN 2007800246851 A CN2007800246851 A CN 2007800246851A CN 200780024685 A CN200780024685 A CN 200780024685A CN 101479835 B CN101479835 B CN 101479835B
Authority
CN
China
Prior art keywords
chip
adhesive
sandwich
flexible adhesives
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800246851A
Other languages
English (en)
Other versions
CN101479835A (zh
Inventor
秋山良太
齐藤一太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN101479835A publication Critical patent/CN101479835A/zh
Application granted granted Critical
Publication of CN101479835B publication Critical patent/CN101479835B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers

Abstract

本发明提供了一种制备分割芯片的方法，在芯片的后表面被磨削的同时，防止所述芯片通过所述芯片跳动或通过接触所述相邻芯片而被损坏。本发明提供了一种通过研磨待磨材料的后表面制备分割芯片的方法，所述方法包括通过沿所述芯片的边界在其厚度方向上至少部分地切割所述芯片，从而将多个芯片分割成各个芯片，其中用液体粘合剂填充所述各个芯片之间的间隙，将所述待磨材料以其后表面被暴露的方式层叠在刚性支承材料上，并且固化或凝固所述粘合剂，以形成按如下顺序布置的层叠物：具有所述多个芯片的待磨材料、所述粘合剂固体材料以及所述刚性支承材料；所述层叠物从所述待磨材料的后表面侧磨削，将所述刚性支承材料从所述层叠物移除，将第二柔性粘合剂片粘合到所述粘合剂固体材料，并且拾取并回收所述各个芯片。

Description

制备分割芯片的方法 
技术领域
本发明涉及制备分割芯片的方法。 
背景技术
最近几年，趋向于制备减缩厚度的半导体芯片，并且已期望减小厚度至50至100μm或更小。为减小半导体芯片的厚度，磨削具有多个芯片的晶片的后表面，随后通过切片以形成薄的各个芯片是通常接受的做法。 
下列技术已知为磨削后表面的方法。 
首先，通过用粘合剂层将晶片的电路表面粘到支承材料上来加工包括晶片/粘合剂层/支承材料的层叠物结构。层叠物的晶片侧被磨削以磨削后表面。在后表面磨削之后，移除支承材料与粘合剂层，随后通过切片以将晶片分割成各个芯片。 
作为构成包括晶片/粘合剂层/支承材料的层叠物的方法以及其剥落方法，已经存在已知的剥落和移除粘合剂层和支承材料的方法，其中晶片粘到粘合剂片上，该粘合剂片通过在(例如)透明树脂支承材料上提供压敏粘合剂层获得，压敏粘合剂层一用紫外线固化就失去粘合力，并且在后表面磨削之后，粘合剂片用紫外线照射从而粘合剂片失去粘合力(专利文献JP-A-2002-373871、专利文献JP-A-2003-209160和专利文献JP-A-2005-303068)。还已经存在已知的通过下面的步骤剥落和移除压敏粘合剂支承材料的另一个方法：将晶片粘到压敏粘合剂基底上，压敏粘合剂基底通过在透明玻璃支承材料上提供压敏粘合剂层获得，压敏粘合剂层一用紫外线照射后就起泡并失去粘合力，并且 在后表面已被磨削之后用紫外线照射粘合剂层(专利文献JP-A-2005-197630)。已经存在已知的通过下面的步骤剥落和移除支承材料的又一个方法：用液体粘合剂层将晶片粘到具有多个通孔的金属的、陶瓷的或玻璃的支承构件上，固化该粘合剂，磨削后表面，并从通孔给料溶解于粘合剂层的化学溶液(专利文献JP-A-2005-191535)。还已经存在已知的方法，其中晶片通过可固化的粘合剂层粘到玻璃支承材料上，该玻璃支承材料具有在其表面上的特殊剥落层，可固化的粘合剂层通过例如热或紫外线的外部刺激固化；后表面在粘合剂被固化并保持的状态下被磨削；并且之后剥落层通过使用激光被剥落以剥落和移除支承材料(专利文献JP-A-2004-64040)。 
还已经存在本发明所公开的所谓的“预切片法”，其中预定深度(也称为半切)的凹槽从晶片的在前表面侧上的表面(其上电路形成的表面)沿芯片的边界形成，并且晶片的后表面侧被磨削以减小芯片的厚度，磨削持续进行以达到凹槽的底部以将晶片分成各个芯片(专利文献JP-A-5-335411和专利文献JP-A-61-112345)。 
根据如图1所示的上述预切片法，将沿芯片4的边界半切的晶片3通过粘合剂片2固定到支承材料1，并磨削晶片3的后表面是通常接受的做法。图1(a)为当在晶片上的电路表面并非粗糙不平、半切部分较浅、并且芯片的平面尺寸(XY)大于芯片的厚度(Z)时，小纵横比的芯片在磨削前后的示意图。在这种情况下，芯片稳定地固定到晶片3上并且获得了不错的磨削结果。然而最近几年，已制备了更多在晶片电路表面上具有大粗糙度的芯片，以及更多具有大纵横比的芯片。图1(b)为当包括大纵横比的芯片时磨削前后的示意图。当晶片3的后表面要被磨削时，通过使用粘合剂片2保持减小厚度的芯片4从而平滑地磨削后表面变得困难。此外，当磨削后表面时，发生这样的问题，如芯片跳动或接触相邻芯片，引起芯片损坏。 
发明内容
在实施用于磨削后表面之前进行切片的预切片法中，本发明的目标是提供制备分割芯片的方法，在后表面被磨削的同时防止芯片通过芯片跳动或通过接触相邻芯片而被损坏，而不管在晶片电路表面上具有大粗糙度的芯片或具有大纵横比的芯片是何时形成的。 
根据本发明的一个方面，提供了(1)通过磨削待磨材料的后表面制备分割芯片的方法，待磨材料包括通过沿芯片的边界在其厚度方向上至少部分地切割芯片，从而将多个芯片分割成单一的芯片；其中 
用液体粘合剂填充通过切割形成的各个芯片之间的间隙，待磨材料以其后表面被暴露的方式层叠在刚性支承材料上，并且粘合剂被固化或凝固以形成按如下顺序布置的层叠物：具有多个芯片的待磨材料、粘合剂固体材料以及刚性支承材料层叠； 
从待磨材料的后表面侧磨削层叠物，从而在层叠物上获得薄的并且各自分开的芯片； 
从层叠物移除刚性支承材料； 
将第二柔性粘合剂片粘合到层叠物的粘合剂固体材料上，其中刚性支承材料已从所述层叠物移除；并且 
拾取并回收在所述第二柔性粘合剂片上由粘合剂固体材料保持的各个芯片。 
根据本发明的另一个方面，提供了如上述(1)描述的制备分割芯片的方法(2)，其中待磨材料在从其后表面磨削之前已被部分切割。 
根据本发明的又一个方面，提供了如上述(1)描述的制备分割芯片的方法(3)，其中待磨材料在从其后表面磨削之前已被完全切割。 
根据本发明的又一个方面，提供了如上述(3)描述的制备分割芯片的方法(4)，其中待磨材料在粘合剂支承材料上被切割，并且之后被液体粘合剂填充。 
根据本发明的又一个方面，提供了如上述(1)至(4)中描述的制备分割芯片的任一种方法(5)，包括转移步骤，其中，在磨削之后，将所述层叠物粘合到第一柔性粘合剂片上，以便与芯片的后表面接触，将刚性支承材料从层叠物移除，将第二柔性粘合剂片粘合到已移除了所述刚性支承材料的所述层叠物的粘合剂固体材料上，并且将第一柔性粘合剂片移除。 
根据本发明的又一个方面，提供了如上述(5)描述的制备分割芯片的方法(6)，其中在转移步骤中，第一柔性粘合剂片和第二柔性粘合剂片均为压敏粘合剂片，并且所述第二柔性粘合剂片的粘合力是第一柔性粘合剂片的粘合力的两倍或更多倍。 
根据本发明的又一个方面，提供了如上述(5)描述的制备分割芯片的方法(7)，其中在转移步骤中，第一柔性粘合剂片的粘合力在施加热或辐射后变得比第二柔性粘合剂片的粘合力小，以允许转移。 
根据本发明的又一个方面，提供了如上述(1)至(7)中描述的制备分割芯片的任一种方法(8)，其中液体粘合剂在填充时具有在25℃下小于10,000cps的粘度，并且粘合剂固体材料在固化或凝固之后具有在25℃下不小于100MPa的弹性储能模量以及在50℃下不小于10MPa的弹性储能模量。 
根据本发明的又一个方面，提供了如上述(1)至(8)中描述的制备分割芯片的任一种方法(9)，其中在拾取并回收在所述第二柔性粘合剂片上由所述粘合剂固体材料保持的各个芯片的步骤中，张力施加到第二柔性粘合剂片上以在水平方向膨胀粘合剂固体材料，从而便于拾取。 
在本发明中，表述“用粘合剂填充”意味着间隙不必完全用粘合剂填充，只要在背面磨削期间抑制芯片跳动和芯片损坏即可。 
根据本发明的上述方法，甚至在磨削包括大纵横比的芯片的待磨材料时，芯片不被损坏或芯片不跳动，材料可以牢靠地磨削并分成芯片。此外，本发明的上述方法使拾取分割芯片比较容易。 
附图说明
图1为在常规的粘的薄片上磨削晶片后表面的剖视图。 
图2为制备包括待磨材料的层叠物的示意性剖视图。 
图3为制备包括待磨材料的层叠物的示意性剖视图。 
图4为层叠物在后表面被磨削之后的剖视图。 
图5为移除刚性支承材料的步骤的示意性剖视图。 
图6为移除刚性支承材料的步骤的示意性剖视图。 
图7为移除刚性支承材料的步骤的示意性剖视图。 
图8为移除刚性支承材料的步骤的示意性剖视图。 
图9为转移步骤(翻转转移芯片的步骤)的示意性剖视图。 
图10为转移步骤(翻转转移芯片的步骤)的示意性剖视图。 
图11为转移步骤(翻转转移芯片的步骤)的示意性剖视图。 
图12为转移步骤(翻转转移芯片的步骤)的示意性剖视图。 
图13为转移步骤(翻转转移芯片的步骤)的示意性剖视图。 
图14为转移步骤(翻转转移芯片的步骤)的示意性剖视图。 
图15为拾取分割芯片步骤的示意性剖视图。 
图16为拾取分割芯片步骤的示意性剖视图。 
图17为拾取分割芯片步骤的示意性剖视图。 
具体实施方式
现通过优选的实施例来描述本发明。然而，本发明的范围不受本发明所公开的实施例所局限。 
本发明涉及通过磨削待磨材料的后表面来制备分割芯片的方法，该待磨材料包括通过沿芯片的边界在其厚度方向上至少部分地切割芯片，从而将多个芯片分割成单一的各个芯片。在说明书中，为方便起 见，待磨材料不被磨削的表面称为前表面，待磨表面称为后表面。 
1.形成层叠物的步骤
在本发明的方法中，首先，形成按如下顺序布置的层叠物：具有多个芯片的待磨材料、粘合剂固体材料以及刚性支承材料。作为待磨材料，可以举例说明的有半导体晶片(例如硅或砷化镓)，或易碎材料(例如石英、蓝宝石或玻璃)，其可以期望以减小的厚度形成。在粘合剂支承材料上，待磨材料在其厚度方向上被部分切割(也叫“半切”)或被完全切割(也叫“全切”)。切割可以通过使用金刚石刀片或激光划片器进行。切割沿芯片的边界进行，并且通常在待磨材料的表面上形成晶格图案。当使用半切时，切割深度等于或大于芯片的成品厚度。 
接下来，用液体粘合剂填充由切割形成的芯片之间的间隙。粘合剂可以为可固化粘合剂、溶剂粘合剂、热熔粘合剂或水分散粘合剂中的任何一种。可固化粘合剂为通过(例如)热或紫外线的能量射线固化的液体粘合剂，溶剂粘合剂为当溶剂蒸发时凝固的粘合剂，并且热熔粘合剂为通过加热熔融以及通过冷却凝固的粘合剂。水分散粘合剂为在其中粘合剂组分分散于水中并且当水蒸发时凝固的粘合剂。作为可固化粘合剂，可以举例说明的有使用环氧树脂或氨基甲酸酯作为碱的单组分热可固化粘合剂，使用环氧树脂、氨基甲酸酯或丙烯酸树脂作为碱的双组分混合的反应型粘合剂，以及使用丙烯酸树脂或环氧树脂作为碱的紫外线可固化或电子束可固化的粘合剂。作为溶剂粘合剂，可以举例说明的有通过在溶剂中溶解橡胶或弹性体获得的橡胶粘合剂。粘合剂填充半切或全切部分以及待磨材料的表面粗糙处，并构成至刚性支承材料的接合层。为使粘合剂层的厚度一致，期望在液体粘合剂在工作环境(例如，25℃中固化或凝固之前具有小于10,000cps的粘度。在25℃环境中通过使用B型的旋转粘度计测量粘度(取决于转子形状和转速，以(粘度)＝(指示值)×(乘数)计算)。更具体地讲，粘度通过使用具有2号转子形状的布鲁克菲尔德(Brookfield)粘 度计(BM)在25℃下在12rpm的转速下测量。期望在溶剂移除后的溶剂粘合剂、固化之后的可固化粘合剂或在常温下凝固后在其使用的环境(例如，25℃)中的热熔粘合剂具有的弹性储能模量不小于100MPa。还期望在50℃下(其为后表面正被磨削时达到的温度)它们具有的弹性储能模量不小于10MPa。这是因为待磨材料可以被均匀磨削而不会因磨削时施加的应力而变形。弹性储能模量是以升温模式、张力模式、1Hz的频率、0.04％的应变、5℃/分钟的升温速率并通过使用22.7mm×10mm×50μm的样品尺寸的粘合剂测量的值。弹性储能模量可以通过使用由洛美特里斯(Rheometrix)公司制造的RSA II型固体样品分析仪(SOLIDS ANALYZER RSA II(商品名))测量。此外，期望粘合剂层对待磨材料的粘合力为0.1至0.5牛顿/25毫米，并且更有利地为0.1至0.2牛顿/25毫米，以在磨削后表面的步骤中避免水的渗入和破碎情况。粘合力是按照JIS Z 0237测量的值(切割25mm宽的测试片，并通过使用2.0千克的橡胶辊在5毫米/秒的速率下使其经受一次往复压粘到测试板上。在压粘之后的20至40分钟期间内，在300±30毫米/分钟的速率下在180°的方向通过使用张力测试器剥落测试片。待粘合的材料为SUS430BA板)。只要粘合剂层足以能够吸收待磨材料的粗糙度，对粘合剂层厚度就没有具体限制。然而，通常其厚度为10至150μm，并且有利地为20至100μm。 
接下来，待磨材料在液体粘合剂固化或凝固之前通过粘合剂层层叠到刚性支承材料上。期望刚性支承材料具有足够大的刚性，以在磨削其后表面时防止待磨材料的翘曲，并在没有变形下进行磨削。大致地，支承材料必须具有的挠性弹性模量不小于2,000MPa，并且更优选地不小于20,000MPa。挠性弹性模量根据JIS H 7406(测试纤维增强金属的弯曲的方法)、JIS K 7171(测试塑料弯曲特性的方法)和JIS K 6911(测试热塑性材料一般特性的方法)测量。作为可以使用的支承材料，存在可以举例说明的树脂(例如丙烯酸树脂(3200MPa)、环氧树脂、聚碳酸酯(2400MPa)、聚对苯二甲酸乙二醇酯(9000MPa)、丙烯腈丁二烯苯乙烯聚合物(2100MPa)和聚酰亚胺(3000MPa))以及玻璃 (70,000MPa)、铝(70,000)和不锈钢(180,000MPa)的薄片材料。括号内的数值为代表性值。支承材料可以通过在磨削后表面时的摩擦热、真空蒸发、溅射、电镀以及蚀刻进行处理。具有耐热、耐化学品性以及低热膨胀系数的支承材料根据上述处理条件有利地选择。从提供这些特性、易于观察的透明性以及用于固化的辐射线的透射的观点来看，存在可以举例说明的Pyrex(注册商标)、Tempax、石英和椎体。刚性支承材料的厚度通常为200至2,000μm，并且优选地，500至1,000μm，尽管它可以随材料具有的挠性弹性模量而变。 
为实施在待磨材料的后表面已被磨削后通过拾取的最后步骤回收各个芯片的步骤，有必要移除刚性支承材料。尽管将刚性支承材料从粘合剂层和待磨材料剥落的方法没有限制，如果粘合剂固体材料和刚性支承材料通过剥落层接合在一起是方便的。人们认为，剥落层为其浸在化学溶液中或当其被施加(例如)热或激光束照射的外部刺激时分解的层。 
下面具体描述的是如何形成按如下顺序布置的层叠物：具有多个芯片的待磨材料、粘合剂固体材料和刚性支承材料。 
参见例如图2，沿芯片的边界半切以限定各个芯片的待磨材料13用液体粘合剂12旋涂。在待磨材料13上的粘合剂12被布置为相对于在刚性支承材料10上的剥落层11，并且两者通过从一侧或从两侧压粘到一起。这里，如果空气渗入到层之间，则层叠物无法具有均匀的厚度。因此，待磨材料13不能被均匀地磨削。为防止空气渗入到层之间，期望粘合在真空中进行。 
在待磨材料13和刚性支承材料10通过粘合剂12粘到一起之后，液体粘合剂12被固化或凝固。例如，当刚性支承材料10为玻璃支承材料并且粘合剂层12为通过用紫外线照射而固化的粘合剂层时，粘合剂12通过用来自其后表面侧的紫外线照射刚性支承材料10被固化。 因此，制备了图3所示的层叠物，其中待磨材料13的半切部分(街道部分)完全用粘合剂12填充。 
此外，尽管未示出，待磨材料可以被完全切割。为完全切割待磨材料，例如，待磨材料被固定到粘合剂支承材料上，并通过使用与用于半切的切片装置相同的切片装置被完全切割。在此之后，固定到支承材料上的待磨材料用液体粘合剂旋涂，从而以如上述相同的方式形成层叠物。在形成层叠物之后，剥离粘合剂支承材料，随后下一个步骤为磨削后表面。 
2.磨削后表面的步骤
如上述得到的层叠物被固定到磨削机上，并从层叠物的待磨材料13的后表面侧在其后表面上被磨削至对应半切部分的深度的厚度，从而获得如图14所示的分割芯片13′。用粘合剂12填充在相邻分割芯片13′之间的街道部分。因此，即使具有深的半切部分的大纵横比的分割芯片，也受到保护，不会被芯片之间的接触或跳动所损坏。 
3.移除刚性支承材料的步骤
在分割芯片13′已通过磨削后表面形成之后移除刚性支承材料10。人们认为，剥落层11为其浸入在化学溶液中或当其被施加例如热或激光束照射的外部刺激时溶解、熔融或分解的层。 
作为一用激光束照射就分解的剥落层，存在可以举例说明的光热转换层。光热转换层包含光吸收剂和热解树脂。以激光束形式投射到光热转换层上的辐射能被光吸收剂吸收并转换为热能。产生的热能做功以迅速提升光热转换层的温度。在光热转换层中的温度最终达到热解树脂(有机组分)的热解温度，同时树脂经历热解。由于热解产生的气体在光热转换层中形成空隙层(空隙)，因此，光热转换层被分成两部分；即，刚性支承材料和待磨材料彼此分离。
光吸收剂用于吸收所使用波长的辐射能。因此，作为辐射能，存在通常可以使用的300至2000nm波长的激光束。因此，具体地讲，存在可以使用的产生1064nm波长光的YAG激光器，532nm波长的双谐波YAG激光器，以及780至1300nm波长的半导体激光器。作为光吸收剂，存在可以使用的例如炭黑、石墨、铁、铝、铜、镍、钴、锰、铬、锌或碲的细小颗粒金属粉末；例如黑氧化钛的金属氧化物粉末；或例如芳族二氨金属配合物、脂族双胺金属配合物、芳族二硫代金属配合物、羟基苯硫酚金属配合物、思科力洛(squalirium)化合物、花青着色剂、次甲基着色剂、萘醌着色剂或蒽醌着色剂的染料或颜料，尽管其可以根据激光束的波长选择。在这些光吸收剂中，炭黑尤其是可用的。这是因为，炭黑显著减小剥落力，剥落力对于在用辐射能照射之后从支承材料中剥落基材以加速分离是必要的。 
在光热转换层中光吸收剂的浓度可以根据光吸收剂的种类、颗粒的形式(结构)以及分散程度而变化，但在一般采用的具有约5至约500nm的粒度的炭黑的情况下通常为5至70体积％。当浓度小于5体积％时，由光热转换层产生的热通常不足以用于降解热解树脂。另一方面当浓度超过70体积％时，光热转换层无法有利地形成，从而导致与其它层粘合不良。当用作接合层的粘合剂为紫外线可固化的粘合剂时，使用量过大的炭黑引起用于固化粘合剂的紫外线透射的减小。因此，当紫外线可固化的粘合剂用作接合层时，炭黑的量不宜大于60体积％。从在用辐射能照射之后移除支承材料时减小剥落力的观点和在磨削期间抑制光热转换层的损耗观点来看，期望炭黑以20至60体积％的量，并且更有利地以35至55体积％的量包含在光热转换层中。 
作为热解树脂，存在可以举例说明的明胶、纤维素、纤维素酯(例如，乙酸纤维素、硝化纤维)、多酚、聚乙烯丁缩醛、聚乙烯乙缩醛、聚碳酸酯、聚氨酯、聚酯、聚原酸酯、聚缩醛、聚乙烯醇、聚乙烯基吡咯烷酮、偏二氯乙烯和丙烯腈的共聚物、聚(甲基)丙烯酸酯、聚氯乙烯以及包含硅树脂和/或聚氨酯单元的嵌段共聚物，可以使用一种 或混合在一起的两种或多种。 
剥落层例如可以是一被加热就起作用的层。作为上述材料，存在可以使用的当加热时熔融的聚合物。然而，当磨削后表面时，待磨材料由于摩擦产生的热通常被加热至约40至约70℃。因此，存在宜使用的具有高于上述值的熔点的聚合物。具体地讲，存在可以使用的石蜡、微晶蜡、凡士林、卡洛巴蜡、地蜡、蓖麻蜡、小烛树蜡、聚烯烃蜡、聚环氧乙烷蜡、酮蜡以及脂肪酸酰胺。此外，剥落层可以由当浸入到化学溶液中时起作用的材料制成。上述材料可以为例如可溶解在例如醇或酮的有机溶剂中的有机聚合物。当剥落层为一浸入化学溶液中就起作用的材料时，刚性支承材料宜为使得化学溶液渗透通过的多孔支承材料。 
然而，当形成粘合剂层的粘合剂为热熔型的粘合剂或为在溶剂中溶解的粘合剂时，并非必须使用剥落层。 
图5至图8示出移除刚性支承材料的步骤工序。 
参见图5，装配在环框架15上的第一粘合剂片14通过使用辊16层叠在层叠物的磨削表面上。期望第一粘合剂片14相对于层叠物的磨削表面的初始粘合力为0.2至2.0牛顿/厘米，以使得层叠物(分割芯片)在传输或剥落刚性支承材料10时不会分裂。粘合力是按照JIS Z 0237测量的值(切割25mm宽的测试片，并通过使用2.0千克的橡胶辊在5毫米/秒的速率下使其经受一次往复压粘到测试板上。在压粘之后的20至40分钟期间内，在300±30毫米/分钟的速率下在180°的方向通过使用张力测试器剥落测试片。待粘合的材料为SUS430BA板)。尽管没有具体限制，第一粘合剂片14的厚度通常为10至200μm。期望第一粘合剂片14具有不小于10牛顿/厘米的拉伸强度和不小于200％的断裂点的延伸率，以经受传输、伸展和断裂。拉伸强度和在断裂点的延伸率是根据JIS Z 0237(切割15mm宽度的测试片，并且使用张力检验 器在约5毫米/秒的速率下拉伸，维持指示器之间的距离50mm，以测量负荷和断裂时的延伸率)测量的值。作为第一粘合剂片，存在可以使用的粘的薄片。此外，尤其期望第一粘合剂片14具有这样的特性，当其一接受外部刺激时其粘合力减小。第一粘合剂片在下面出现的“转移步骤”(翻转移植芯片步骤)段落中将会进行详细描述。 
接着参见图6，粘合到固定到环框架15上的第一粘合剂片14上的层叠物放置在底座17上并通过吸附固定到其上。期望底板的表面18由多孔金属例如烧结金属或陶瓷制成，并且第一粘合剂片14通过来自于位于下侧的减小压力的源19的吸力通过吸附固定到底座17上。期望在底板表面18上的吸附面积至少比芯片13′组的外部伸出部宽。 
接着参见图7，从刚性支承材料10的后表面侧给定外部刺激20以激活剥落层11。当剥落层11为光热转换层时，外部刺激20为例如激光束的辐射能，其随后被转换为热能。由于转换能，剥落层11分解，刚性支承材料10和粘合剂层12彼此分离。接着参见图8，刚性支承材料为向上剥落。因此，粘合剂12被暴露，并且获得待磨材料的磨削表面(分割芯片13′)与第一粘合剂片14接触的层叠物。 
此外，剥落层11可以通过使用化学溶解材料形成。在这种情况下，外部刺激20为化学试剂，其溶解剥落层11，使刚性支承材料10和粘合剂层12彼此分离。作为化学试剂，存在可以使用的例如醇或酮的溶剂。剥落层11可以为可以溶解在上述溶剂中的聚合物材料。当剥落层11被化学溶解时，期望刚性支承材料10使得化学试剂渗透通过以加速剥落层11的溶解，并且例如通过使用例如多孔不锈钢或多孔玻璃的多孔材料形成。 
此外，剥落层11可以通过使用热熔材料形成。在这种情况下，外部刺激20为热。剥落层11被热熔融，并且刚性支承材料和粘合剂层12彼此分离。作为热熔材料，存在可以使用的低熔融的聚合物或蜡。 然而，这里热熔融材料为在磨削后表面的步骤中可以经受热的材料。 
当企图强制剥落粘合剂层12时，尤其是在芯片具有街道部分(半切凹槽)的深度不小于100μm这样高的纵横比的情况下，粘合剂层12在粘合剂留在街道部分中的状态下经历聚集分解。为防止粘合剂层被留下，进行下面描述的“转移步骤”(翻转转移步骤)和“拾取分割芯片的步骤”。 
4.转移步骤(翻转转移芯片的步骤)
包括刚性支承材料从其移除的分割芯片13′的层叠物被粘合到由环框架15固定的第一粘合剂片14上，并且经受如图9至13所示的转移步骤(翻转移植芯片的步骤)。首先，准备具有尺寸大于层叠物尺寸的平坦表面并涵盖层叠物的磨削表面的圆柱形底座21。参见图9，将其上放置上述层叠物的环框架15装配到圆柱形底座21上。接着参见图10，垂直下推环框架15以使得至少环框架15的上表面比底座21的上表面低。因此，第一粘合剂座14膨胀并且仅层叠部分突出。 
在如图11所示的状态下，装配在环框架24上的第二粘合剂片23通过使用辊22层叠到层叠物的粘合剂层12。如上所述，在圆柱形底座21上仅层叠部分突出。因此，第一粘合剂片14的粘合表面和第二粘合剂片23的粘合表面避免彼此直接接触。 
接下来，层叠物从第一粘合剂片14转移(翻转转移)到第二粘合剂片23上。在这种情况下，第一粘合剂片14可以容易地在“转移步骤”(翻转转移步骤)中剥落。为此，在转移步骤中第一粘合剂片的粘合力必须小于在待转移侧上的粘合剂片(以下称为“第二粘合剂片”)的粘合力。例如，使用均为粘的薄片的第一粘合剂片和第二粘合剂片，第一粘合剂片的粘合力小于第二粘合剂片的粘合力。尤其期望第一粘合剂片14具有当刺激来自于外侧时其粘合力减小这样的性质。上述粘合剂片在转移时或在剥落刚性支承材料时维持足够大的粘合力，但是 其粘合力在其将要被剥落时施加外部刺激后可以容易地减小。外部刺激可以为热或光，并且存在可以使用的当通过光或热固化时其粘合力减小的粘合剂，或其粘合力可以通过被加热后起泡而减小的粘合剂。作为已知的可光致固化的粘的薄片，可以有以举例说明的由住友电木株式会社(Sumitomo Bakelite Co.)制造的Sumilite FSL-N4000系列，由古河电器工业株式公司(Furukawa Denko Co.)制造的Adwill-D系列，以及由日东电工株式会社(Nitto Denko Co.)制造的Elepholder UE系列。这里，当可光致固化的粘合剂片作为第一粘合剂片使用时，底座21的材料有利地为透射紫外线的玻璃等。 
在图11中，在第二粘合剂片23通过辊22被粘合到层叠物上后，按需要施加如图12所示的外部刺激25以减小第一粘合剂片14的粘合力。接下来，当环框架15和环框架24之间的距离增大时，由于第一粘合剂片14和第二粘合剂片23之间粘合力的差值，第一粘合剂片14剥落并且翻转转移发生，如图13所示。 
在进行翻转转移时，期望第二粘合剂片23的相对于粘合剂层12的粘合力不小于第一粘合剂片14的相对于待磨表面的粘合力的两倍，并且不小于2.0牛顿/厘米。这里，粘合力是按照JIS Z 0237(切割25mm宽的测试片，并通过使用2.0千克的橡胶辊在5毫米/秒的速率下使其经受一次往复压粘到测试板上。在压粘之后的20至40分钟期间内，在300±30毫米/分钟的速率下在180°的方向通过使用张力测试器剥离测试片。待粘合的材料为SUS430BA板)测量的值。 
5.拾取分割芯片的步骤
暴露磨削表面的层叠物(分割芯片13′)已被拾取装置放置在其上的环框架24，被放置在拾取装置的固定台面上，并且均匀的张力作用于第二粘合剂片23上以膨胀它。简单来讲，如图15所示的炸面饼圈形圆柱形环构件25超出第二粘合剂片23的后表面突出，以使得均匀的张力作用于第二粘合剂片23。这里，粘合剂层12也同时膨胀。因此， 分割芯片13′之间的距离增大，并且在分割芯片13′和粘合剂层12之间形成间隙。这使得容易拾取下述分割芯片并且容易识别芯片位置。为了使第二粘合剂片23在通过施加均匀张力膨胀时不断裂，期望第二粘合剂片23具有不小于10牛顿/厘米的拉伸强度以及不小于200％的在断裂点的延伸率。上述值按照JIS Z 0237(切割15mm宽度的测试片，并且使用张力检验器在约5毫米/秒的速率下拉伸，维持指示器之间的距离50mm，以测量负荷和断裂时的延伸率)测量。 
接着参见图16，将拾取工具带至芯片位置，并且分割芯片13′通过使用敲击销26从第二粘合剂片23的后表面侧敲击。参见图17，芯片13′通过使用具有吸附功能的夹头27拾取。为了加速在分割芯片13′和粘合剂层12之间间隙的形成，期望在敲击销26末端的曲率半径等于被分段的芯片的尺寸或小得不会损坏芯片或第二粘合剂片23。此外，为了容易地拾取芯片，期望粘合剂层12的相对于待磨材料的粘合力为0.1至0.5牛顿/25毫米，并且更优选的为0.1至0.2牛顿/25毫米。粘合力是按照JIS Z 0237(切割25mm宽的测试片，并通过使用2.0千克的橡胶辊在5毫米/秒的速率下使其经受一次往复压粘到测试板上。在压粘之后的20至40分钟期间内，在300±30毫米/分钟的速率下在180°的方向通过使用张力测试器剥离测试片。待粘合的材料为SUS430BA板)测量的值。 
当被拾取的分割芯片13′为半导体芯片时，则可将芯片装配到基底上。这里，夹头27吸附分割芯片13′的磨削表面侧以将其拾取。因此，当分割芯片13′被装配在基底上时，必须注意装配表面。也就是说，当分割芯片13′用其电路表面侧(形成半切部分的晶片表面)装配到基底上时是没问题的。然而，当分割芯片13′将用其磨削表面侧装配到基底上时，例如按需要将分割芯片13′颠倒(翻转芯片)的操作是必要的。 
实例
以下描述本发明的实例。
实例1
制备包含表1中所示的10重量％组合物的溶液(溶剂：丙二醇甲醚乙酸酯)。直径152mm×厚度1mm的玻璃基底(TEMPAX(注册商标))用上述溶液旋涂，然后干燥上述溶液，以得到具有起到剥落层作用的光热转换层的玻璃支承材料(刚性支承材料)。还制备了表2中所示的紫外线固化类型的液体粘合剂，以及具有半切深度420μm的3mm侧的晶格形状的6英寸硅晶片。通过使用具有2号转子形状的布鲁克菲尔德粘度计(BM)在12rpm的转速下测量，液体粘合剂在25℃下具有1050cps的粘度。根据SCHOTT公司(SCHOTT Co.)的数据手册，据估计玻璃支承材料具有的挠性弹性模量为约63,000MPa。 
首先，硅晶片的半切表面用放置在其上的上述液体粘合剂旋涂，玻璃支承材料与其在真空室以下列方式粘结：在玻璃支承材料上的剥落层接触液体粘合剂，然后用1000mJ/cm2剂量的紫外线照射以固化液体粘合剂，从而获得晶片/粘合剂层/剥落层/玻璃支承材料的层叠物。剥落层具有1μm的厚度以及粘合剂层具有50μm的厚度。在固化之后的粘合剂层具有在25℃下424.4MPa和50℃下98.6MPa的弹性储能模量。弹性储能模量通过使用由洛美特里斯(Rheometrix)公司制造的RSA II型固体样品分析仪(SOLIDS ANALYZER RSA II)以升温模式、张力模式、1Hz的频率、0.04％的应变、5℃/分钟的升温速率并通过使用22.7mm×10mm×50μm的样品尺寸的粘合剂测量。 
这样获得的的层叠物设置在磨削机上磨削以使得晶片(芯片)的厚度为400μm，并且半切晶片被分成各个分段的芯片。在磨削之后，观察磨削表面，但是没有发现如芯片跳动或破碎这样的问题。 
制备环框架，其内衬有粘的薄片#N4605(SUMILITE(商标)SL-N4000系列)(由住友电木株式会社制造)作为如表3和表4所示的第一粘合剂片。通过使用如图5所示的辊将粘的薄片粘到层叠物的 磨削表面上，并将该粘的薄片固定到如图6所示的真空底座上。如图7所示，剥落层通过使用激光输出为6.0W、光束直径和扫描间距为100μm，并且扫描速率为1.0m/sec的YAG激光器(1064nm波长)照射而热解。玻璃支承材料可以如图8所示容易地剥落和移除。 
接着参见图9，环框架以层叠物不突出超出底座部分的方式放置在具有152mm直径的玻璃圆柱形底座上，并被垂直下推。内衬有作为第二粘合剂片的粘的条带#6K87(表面保护条带)(由住友3M株式会社(Sumitomo3M Co.)制造)的环框架粘到层叠物上，同时由辊加压，如图11所示。参见图12，紫外线用300mJ/cm2的剂量从玻璃圆柱形底座的后表面透射以减小第一粘合剂片的粘附力，并且层叠物如图13所示翻转转移到第二粘合剂片上。 
这样获得的层叠物/第二粘合剂片设置在芯片粘合器上，并且其位置在已膨胀第二粘合剂片之后确定。之后，尝试通过使用夹头拾取芯片。分割芯片可以被拾取。 
比较例2至5
通过使用比较例2至5的粘的薄片重复相同工序，不便发生在翻转转移步骤或拾取步骤中。在比较例2和3中，用作第二粘合剂片的薄片#3305(由住友3M株式会社(Sumitomo 3M Co.)制造)没有很好膨胀，不便发生在拾取步骤中膨胀薄片和拾取芯片时。在比较例4和5中，在第一粘合剂片和第二粘合剂片之间的粘合力差值不足，并且剥落问题发生在翻转转移步骤中的转移层叠物时。
表1
  
化学名 商品名 重量％
炭黑 Sevacarb 25.0％
二氧化硅 Aerosil A200 32.5％
分散剂 Disperbyk 161 7.5％
丙烯酸类树脂 Joncryl 690 35.0％
总计 100.0％
Sevacarb(哥伦比亚碳日本有限公司(Colombian Carbon JapanCo.)) 
Aerosil A200(日本德固赛株式会社(Nihon Aerosil Co.)) 
Disperbyk 161(比格切米日本株式会社(Bigchemy Japan Co.)) 
Joncryl 690(庄臣聚合物有限公司(Johnson Polymer Co.)) 
表2
  
化学名 商品名 重量％
氨基甲酸酯丙烯酸酯 UV6100B 57.1％
丙烯酸1，6-己二醇酯 1，6-HX-A 38.1％
光反应引发剂 Irgacure 369 4.8％
总计 100.0％
UV6100B(日本合成化学株式会社(Nihon Gosei Kagaku Co.)) 
1，6-HX-A(戴赛尔UCB公司(Dycel UCB Co.)) 
Irgacure 369(汽巴精化公司(Chiba Specialty Chemicals Co.))
表3
  
产品编号 制造商 拉伸强度   (牛顿/厘米) 延伸率(％) 粘合力     (牛顿/厘米)
#6K25 住友3M株式会社(Sumitomo 3M) 25.0 400 0.58
#6K87 住友3M株式会社(Sumitomo 3M) 25.0 >300 >2.00
#3305 住友3M株式会社(Sumitomo 3M) 78.4 125 >7.00
#N4605 住友电木株式会社(Sumitomo       Bakelite) 34.0 800 紫外光照射之前1.20      紫外光照射之后0.08
表4
  
第一粘合带 第二粘合带 翻转-转移 拾取
实例1 #4605 #6K87 好 好
比较例2 #4605 #3305 好 不好
比较例3 #6K25 #3305 好 不好
比较例4 #6K25 #N4605 不好 (好)
比较例5 #6K25 #6K25 不好 (好)

Claims (9)

1.一种通过磨削待磨材料的后表面制备分割芯片的方法，所述待磨材料包括通过沿芯片的边界在其厚度方向上至少部分地切割所述芯片而分成各个芯片的多个芯片；其中
用液体粘合剂填充通过切割形成的所述各个芯片之间的间隙，所述待磨材料以其后表面被暴露的方式层叠在刚性支承材料上，并且所述粘合剂被固化或凝固以形成具有所述多个芯片的所述待磨材料的层叠物；
从所述待磨材料的后表面侧磨削所述层叠物，从而在所述层叠物上获得薄的并且各自分开的芯片；
从所述层叠物移除所述刚性支承材料；
将第二柔性粘合剂片粘合到所述层叠物的所述粘合剂固体材料上，其中所述刚性支承材料已从所述层叠物移除；并且
拾取并回收在所述第二柔性粘合剂片上由所述粘合剂固体材料保持的所述各个芯片。
2.根据权利要求1所述的制备分割芯片的方法，其中所述待磨材料在从其后表面磨削之前已被部分地切割。
3.根据权利要求1所述的制备分割芯片的方法，其中所述待磨材料在从其后表面磨削之前已被完全地切割。
4.根据权利要求3所述的制备分割芯片的方法，其中所述待磨材料在粘合剂支承材料上被切割，并且之后被液体粘合剂填充。
5.根据权利要求1所述的制备分割芯片的方法，包括转移步骤，其中，在所述磨削之后，将所述层叠物粘合到第一柔性粘合剂片，以便与所述芯片的后表面接触，将所述刚性支承材料从所述层叠物移除，将第二柔性粘合剂片粘合到已移除了所述刚性支承材料的所述层叠物的所述粘合剂固体材料上，并且将所述第一柔性粘合剂片移除。
6.根据权利要求5所述的制备分割芯片的方法，其中在所述转移步骤中，所述第一柔性粘合剂片和所述第二柔性粘合剂片均为压敏粘合剂片，并且所述第二柔性粘合剂片的粘合力是所述第一柔性粘合剂片的粘合力的两倍或更多倍。
7.根据权利要求5所述的制备分割芯片的方法，其中在所述转移步骤中，所述第一柔性粘合剂片的粘合力在施加热或辐射后变得比所述第二柔性粘合剂片的粘合力小，以允许所述转移。
8.根据权利要求1所述的制备分割芯片的方法，其中所述液体粘合剂在填充时具有在25℃下小于10,000cps的粘度，并且所述粘合剂固体材料在固化或凝固之后具有在25℃下不小于100MPa的弹性储能模量以及在50℃下不小于10MPa的弹性储能模量。
9.根据权利要求1所述的制备分割芯片的方法，其中在拾取并回收在所述第二柔性粘合剂片上由所述粘合剂固体材料保持的所述各个芯片的步骤中，张力施加到所述第二柔性粘合剂片上以在水平方向膨胀所述粘合剂固体材料，从而便于所述拾取。
CN2007800246851A 2006-06-27 2007-06-18 制备分割芯片的方法 Expired - Fee Related CN101479835B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006176356A JP5275553B2 (ja) 2006-06-27 2006-06-27 分割チップの製造方法
JP176356/2006 2006-06-27
PCT/US2007/071455 WO2008002790A1 (en) 2006-06-27 2007-06-18 Method of producing segmented chips

Publications (2)

Publication Number Publication Date
CN101479835A CN101479835A (zh) 2009-07-08
CN101479835B true CN101479835B (zh) 2010-12-01

Family

ID=38845963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800246851A Expired - Fee Related CN101479835B (zh) 2006-06-27 2007-06-18 制备分割芯片的方法

Country Status (8)

Country Link
US (1) US8021964B2 (zh)
EP (1) EP2041778A4 (zh)
JP (1) JP5275553B2 (zh)
KR (1) KR20090033187A (zh)
CN (1) CN101479835B (zh)
MY (1) MY147717A (zh)
TW (1) TW200822196A (zh)
WO (1) WO2008002790A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009048061A1 (ja) * 2007-10-09 2009-04-16 Hitachi Chemical Company, Ltd. 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
JP5366235B2 (ja) * 2008-01-28 2013-12-11 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2011040419A (ja) * 2008-05-22 2011-02-24 Fuji Electric Systems Co Ltd 半導体装置の製造方法及びそのための装置
US8058150B2 (en) * 2008-07-10 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Particle free wafer separation
JP5324942B2 (ja) * 2009-01-28 2013-10-23 パナソニック株式会社 ダイシング方法およびエキスパンド装置
JP2010183014A (ja) * 2009-02-09 2010-08-19 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2010283084A (ja) * 2009-06-03 2010-12-16 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2010287660A (ja) * 2009-06-10 2010-12-24 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011029450A (ja) * 2009-07-27 2011-02-10 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011046153A (ja) * 2009-08-28 2011-03-10 Disco Abrasive Syst Ltd 加工方法
JP5600035B2 (ja) * 2010-06-30 2014-10-01 株式会社ディスコ ウエーハの分割方法
CN102307040A (zh) * 2011-05-03 2012-01-04 铜陵市三科电子有限责任公司 一种smd石英晶片晶砣的制备方法
JP5813432B2 (ja) * 2011-09-19 2015-11-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP2013065757A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体チップのピックアップ方法及び半導体チップのピックアップ装置
CN102437169B (zh) * 2011-11-25 2013-12-25 格科微电子（上海）有限公司 图像传感器的制造方法
US8815706B2 (en) * 2012-01-20 2014-08-26 Infineon Technologies Ag Methods of forming semiconductor devices
JP2013172115A (ja) * 2012-02-23 2013-09-02 Zhihao Chen エコ加工のウェハー製造方法
US8962392B2 (en) * 2012-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill curing method using carrier
US8790996B2 (en) * 2012-07-16 2014-07-29 Invensas Corporation Method of processing a device substrate
JP6057616B2 (ja) * 2012-08-28 2017-01-11 株式会社ディスコ ウェーハの加工方法
CN103426808B (zh) * 2013-09-05 2016-04-13 华进半导体封装先导技术研发中心有限公司 用于临时键合的载片结构以及键合与拆键合方法
CN103441093B (zh) * 2013-09-05 2016-02-03 华进半导体封装先导技术研发中心有限公司 用于临时键合的载片结构及其制作方法
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
DE102014111744B4 (de) * 2014-08-18 2022-01-05 Infineon Technologies Ag Baugruppe zum handhaben eines halbleiterchips und verfahren zum handhaben eines halbleiterchips
CN104377118B (zh) * 2014-09-29 2017-08-29 京东方科技集团股份有限公司 柔性显示基板的制作方法及柔性显示基板母板
EP3196265A4 (en) * 2015-03-04 2018-04-11 LINTEC Corporation Film-like adhesive composite sheet and method for manufacturing semiconductor device
US11037904B2 (en) 2015-11-24 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Singulation and bonding methods and structures formed thereby
US10541211B2 (en) * 2017-04-13 2020-01-21 International Business Machines Corporation Control warpage in a semiconductor chip package
JP7132710B2 (ja) * 2017-11-24 2022-09-07 株式会社ディスコ ウェーハの加工方法
FR3085230B1 (fr) * 2018-08-27 2023-01-13 Ommic Separation d’une plaque en composants individuels
WO2020225852A1 (ja) 2019-05-07 2020-11-12 三菱電機株式会社 半導体装置及びその製造方法
CN110896028A (zh) * 2019-11-14 2020-03-20 江苏京创先进电子科技有限公司 大尺寸厚度半导体材料的精密切割方法及其精密切割装置
TWI712104B (zh) * 2020-01-10 2020-12-01 力成科技股份有限公司 晶片固定裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1247382A (zh) * 1998-08-18 2000-03-15 琳得科株式会社 用于晶片背磨的表面保护片及其使用方法
US6184109B1 (en) * 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
CN1592953A (zh) * 2002-04-11 2005-03-09 积水化学工业株式会社 半导体芯片的制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112345A (ja) 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPH05335411A (ja) 1992-06-02 1993-12-17 Toshiba Corp ペレットの製造方法
JPH07106285A (ja) * 1993-10-08 1995-04-21 Oki Electric Ind Co Ltd 半導体製造方法
JP2002373871A (ja) 2001-06-15 2002-12-26 Sekisui Chem Co Ltd Ｉｃチップの製造方法
JP3553551B2 (ja) 2002-01-11 2004-08-11 沖電気工業株式会社 半導体ウェハを用いた半導体装置の製造方法
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
US7534498B2 (en) 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
JP4296052B2 (ja) * 2003-07-30 2009-07-15 シャープ株式会社 半導体装置の製造方法
JP2005191535A (ja) 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 貼り付け装置および貼り付け方法
JP2005197630A (ja) 2003-12-09 2005-07-21 Sekisui Chem Co Ltd Ｉｃチップの製造方法
JP4768963B2 (ja) * 2004-03-01 2011-09-07 リンテック株式会社 ウェハの転写方法
JP4515129B2 (ja) * 2004-03-26 2010-07-28 シャープ株式会社 半導体装置の製造方法
JP4367769B2 (ja) 2004-04-13 2009-11-18 日東電工株式会社 半導体ウエハ保持保護用粘着シートおよび半導体ウエハの裏面研削方法
JP2006152072A (ja) * 2004-11-26 2006-06-15 Teijin Chem Ltd 半導体製造用帯電防止性フィルムおよびその製造方法
JP4429883B2 (ja) * 2004-11-30 2010-03-10 キヤノンマシナリー株式会社 ペレットピックアップ方法及びピックアップ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184109B1 (en) * 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
CN1247382A (zh) * 1998-08-18 2000-03-15 琳得科株式会社 用于晶片背磨的表面保护片及其使用方法
CN1592953A (zh) * 2002-04-11 2005-03-09 积水化学工业株式会社 半导体芯片的制造方法

Also Published As

Publication number Publication date
TW200822196A (en) 2008-05-16
JP5275553B2 (ja) 2013-08-28
US8021964B2 (en) 2011-09-20
JP2008010464A (ja) 2008-01-17
WO2008002790A1 (en) 2008-01-03
CN101479835A (zh) 2009-07-08
US20100233867A1 (en) 2010-09-16
EP2041778A4 (en) 2011-11-16
EP2041778A1 (en) 2009-04-01
MY147717A (en) 2013-01-15
KR20090033187A (ko) 2009-04-01

Similar Documents

Publication Publication Date Title
CN101479835B (zh) 制备分割芯片的方法
KR102070031B1 (ko) 반도체 웨이퍼의 처리 방법, 반도체 칩 및 표면 보호 테이프
CN101541905B (zh) 热剥离性双面粘合片材及工件的加工方法
TWI769242B (zh) 切晶黏晶膜
CN1703773B (zh) 层压体以及用该层压体制造超薄基片的方法和设备
US7932614B2 (en) Method of thinning a semiconductor substrate
CN102420114A (zh) 层压体以及用该层压体制造超薄基片的方法和设备
EP1883106A2 (en) Method for working object to be worked
WO2013021644A1 (ja) 半導体装置の製造方法およびその方法に用いられる半導体ウエハ表面保護用フィルム
CN100423201C (zh) 切割和/或小片接合用粘合片以及半导体装置的制造方法
TW201117279A (en) Adhesive sheet for supporting and protecting semiconductor wafer and method for grinding back of semiconductor wafer
TW200529962A (en) Laser processing protection sheet and production method for laser processed article
CN104449442A (zh) 粘合片
TW201908438A (zh) 切晶帶、切晶黏晶膜、及半導體裝置製造方法
US20150031215A1 (en) Apparatus, hybrid laminated body, method and materials for temporary substrate support
JP2019016633A (ja) ダイシングテープ、ダイシングダイボンドフィルム、及び半導体装置の製造方法
CN108727999A (zh) 切割芯片接合薄膜
JP6800213B2 (ja) マスク一体型表面保護テープ
JP2004331743A (ja) 粘着シートおよびその使用方法
JP2006286900A (ja) チップの製造方法
JP6959874B2 (ja) ダイシングダイボンドフィルム
CN101568611B (zh) 粘合片以及使用其的半导体装置的制造方法
JP7033004B2 (ja) ダイシングダイボンドフィルムおよび半導体装置製造方法
KR101034438B1 (ko) 관통구조를 갖는 박막화 회로기판의 제조방법과 보호용점착테이프
EP3626792A1 (en) Adhesive member and production method for adhesive member

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101201

Termination date: 20210618