CN101471369A - 固体成像装置及其制造方法、拍摄装置及电子设备 - Google Patents

固体成像装置及其制造方法、拍摄装置及电子设备 Download PDF

Info

Publication number
CN101471369A
CN101471369A CNA2008101873230A CN200810187323A CN101471369A CN 101471369 A CN101471369 A CN 101471369A CN A2008101873230 A CNA2008101873230 A CN A2008101873230A CN 200810187323 A CN200810187323 A CN 200810187323A CN 101471369 A CN101471369 A CN 101471369A
Authority
CN
China
Prior art keywords
peristome
imaging device
solid
state imaging
effective pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101873230A
Other languages
English (en)
Other versions
CN101471369B (zh
Inventor
丸山俊介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101471369A publication Critical patent/CN101471369A/zh
Application granted granted Critical
Publication of CN101471369B publication Critical patent/CN101471369B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明提供了通过降低有效像素区域和外围区域的边界区域的平面差异，从而可以降低灵敏度不均的固体成像装置及其制造方法。并且，提供了具备这样的固体成像装置的拍摄装置以及内置该拍摄装置的电子设备。固体成像装置包括：有效像素区域(11)，排列有具有光电转换元件的多个像素(2)；有效像素区域(11)的外围区域(13)；开口部(21)，形成在有效像素区域(11)中的光电转换元件的正上方的绝缘层(19)中；伪开口部(24)，形成在外围区域(13)的上部的绝缘层(19)中；以及填埋层(22)，用于填埋开口部(21)及伪开口部(24)。

Description

固体成像装置及其制造方法、拍摄装置及电子设备
技术领域
本发明涉及可以降低在有效像素区域及其外围区域的边界区域发生的膜厚的平面差异(层差)的固体成像装置及其制造方法、配备该固体成像装置的拍摄装置、以及内置该拍摄装置的电子设备。
背景技术
以往，为了提高CMOS图像传感器或CCD图像传感器等固体成像装置的光学特性而提出有各种各样的方案。例如，通过设置增加向由光电二极管构成的光电转换部入射的光的光量的结构，从而实现灵敏度的提高。
在专利文献1和专利文献2中记载有以下的结构：在固体成像装置中，为了增加射入光电二极管的光亮并提高灵敏度而在光电二极管上部的光射入侧形成有光波导(optical waveguide)。通过在光电二极管上部的光射入侧形成开口部，并在该开口部填埋折射率高的材料来形成光波导。
在专利文献3中记载有用于防止以下情况的结构：在CMOS型固体成像装置的多层配线层中，在设置有Cu配线和Cu扩散防止膜的情况下，由于射入光电二极管的射入光被Cu扩散防止膜反射，从而射入光电二极管的光量降低。这里，通过除去形成在光电二极管上部的Cu扩散防止膜来防止射入光电二极管的入射光的降低。并且，在专利文献3中也记载有如下的步骤：为了除去形成在光电二极管上的Cu扩散防止膜，而在形成多层配线层之后，通过对光电二极管上的多层配线层进行开口来除去Cu扩散防止膜。并且，构成为在通过对多层配线层进行开口而形成的开口部中形成有光波导。
在专利文献3所记载的除去光电二极管上部的光入射侧的Cu扩散防止膜的步骤、或在专利文献1、2所记载的在光电二极管上部的光入射侧形成光波导结构的步骤中，如上所述，都发生在光电二极管上设置开口部且填埋此开口部的步骤。
此外，固体成像装置由有效像素区域、光学黑体区域(OpticalBlack，光学黑色)、外围电路区域等构成。图12表示固体成像装置的概略结构。例如，在如图12所示的CMOS图像传感器即固体成像装置301中，形成有由有效像素区域311和光学黑体区域312构成的成像区域313，此外，还形成有垂直驱动电路304以及水平驱动电路306等外围电路部。成像区域313二维地排列由光电转换元件即光电二极管和像素晶体管(MOS晶体管)构成的多个像素。光学黑体区域312形成于有效像素区域311的外围的一部分上，且构成为借助遮光膜使光不射入像素。在光学黑体区域312中，可以得到作为黑电平(black level)的基准信号的信号。在该固体成像装置301中，在有效像素区域311射入的光被变换成信号电荷，并作为像素信号通过外围电路部加以输出。
如上所述，虽然在有效像素区域311中光入射至光电二极管，但在构成在有效像素区域311的外围的光学黑体区域312中光未射至光电二极管。因此，如专利文献1～3所述的使射入至光电二极管的光的光量增加的结构只在有效像素区域311中构成。即，为了除去处于光电二极管上部的光入射侧的光扩散防止膜，而形成对光电二极管上部进行开口的构成、或为了在光电二极管上的光入射侧形成光波导结构，而对光电二极管上部进行开口的结构是只相对于有效像素区域是必要的结构。
图13表示上述CMOS图像传感器即固体成像装置301的有效像素区域311和光学黑体区域312的边界区域的制造步骤图。图13例如是沿图12中的D-D线的剖面图，其是在有效像素区域311的像素中的光电二极管PD上部设置开口部时的步骤图。
为了便于说明，在图13中仅示出了光电二极管PD和多层配线层320。实际上，在形成有由光电二极管PD和多个像素晶体管组成的多层像素的半导体基板上构成有多层配线层320，光从多层配线层320侧射入半导体基板。如图13所示，多层配线层320隔着层间绝缘层319地形成有三层配线1M、2M、3M，且在光学黑体区域312的配线3M成为遮光膜。在光学黑体区域312中，由于配线3M构成遮光膜，因此，光就不会射入形成于光学黑体区域312的光电二极管PD。
如专利文献1～3所述，为了增加射入有效像素区域的光电二极管的光量，首先，如图13A所示，在有效像素区域311的光电二极管PD上部的层间绝缘层319上形成开口部321。接着，如图13B所示，例如把折射率高于层间绝缘层319的填埋材料涂敷在开口部321上，开口部321被填埋。在这种高折射率填埋材料填埋的区域中构成有光波导电路。
如图13B所示，在开口部321涂敷填埋材料并形成填埋层322的步骤中，在光学黑体区域312的多层配线层320上也同时地涂敷填埋材料。这样，如图13B所示，为了在光学黑体区域312上不形成开口部321，在光学黑体区域312的多层配线层320上形成的填埋层322涂敷得比有效像素区域311的开口部321及多层配线层320上部形成的填埋层322厚。并且，由于这样的填埋层322的涂敷不匀，因此，如图13B所示，在有效像素区域311和光学黑体区域312的边界部分上，导致在填埋层322表面上形成平面差异(凹凸不平)。
同样地，图14表示在有效像素区域311的多层配线层320上形成的开口部321通过CVD法或者PVD法来形成填埋层323的例子。图14中，对与图13相对应的部分标注了同样的符号，并省略对其的重复说明。
如图14A所示，开口部321通过CVD法(Chemical VaporDeposition，化学气相沉积法)或者PVD法(Physical VaporDeposition，物理气相沉积法)进行填埋的情况下，如图14B所示，成膜的填埋层323的膜厚大致恒定。因此，开口部321和形成在非开口部上的填埋层323上产生疏密差，且在非开口部和开口部321的边界区域发生平面差异。在形成有开口部321的有效像素区域311上，填埋材料被疏松地成膜，在未形成有开口部321的光学黑体区域312上，填埋材料致密地成膜。
然后，如图14C所示，为了使通过CVD法或PVD法而造成的填埋层323的平面差异(所谓的凹凸)平坦化，而采用CMP法(化学机械研磨)使填埋材料膜表面平坦化。但是，在通过CMP法使表面平坦化的情况下，在疏松地形成填埋材料的有效像素区域311和致密地形成填埋材料光学黑体区域312上，存在表面不能均匀平坦化的问题。如图14C所示，疏松地形成填埋材料的部分与致密地形成填埋材料的部分相比，其研磨速度较快。因此，其结果是，有效像素区域311上部的填埋层323形成得比光学黑体区域312上部的填埋层323薄。
此外，在如图13所示的、采用涂覆型材料作为填埋层322的例子中，在填埋层322形成之后的烘焙步骤中，通过热处理来降低填埋层322的体积。这时，形成在开口部321上的填埋层322的体积与形成在非开口部上的填埋层322的体积相比大了相当于开口部大小，由于存在这样的体积，所以烘焙时填埋层322体积的减小也变大。由此，在致密地形成开口部321的有效像素区域311和未形成有开口部321的光学黑体区域312上，由于在烘焙步骤之后的体积的减小，导致平面差异进一步变大。
这样，在固体成像装置的有效像素区域、光学黑体区域和外围电路区域的边界区域中，在填埋层表面存在平面差异或膜厚差的情况下，该平面差异或膜厚差对上层的膜也造成影响。因此，对于形成在填埋层的上层的例如，钝化膜、滤色层、单片微型透镜等，都会受到填埋层表面平面差异的影响。并且，影响上层的平面差异对影响到有效像素区域内。其结果是，导致在有效像素区域内中央部分和外围部分上的像素的光学特性改变，从而在从固体成像装置输出的图像上发生灵敏度不均。
作为使有效像素区域、和包含光学黑体区域及外围电路区域等的外围区域之间的平面差异或膜厚差降低的方法，在专利文献4中记载有如下方法：形成与外围区域的金属配线对应的凹形状绝缘层间膜，并降低有效像素区域和外围区域的平面差异。此外，在专利文献5中记载有如下方法：即使在有效像素区域和外围区域之间存在平面差异，但是在平面差异较低的部分上追加可形成图案(patterning)的材料。此外，在专利文献6中记载有对平面差异较高部分进行选择性蚀刻并削减的方法。
然而，在这些专利文献4～6中记载的方法中，存在为了使有效像素区域和外围区域的平面差异减小而使步骤数增多的问题。
专利文献1：日本特开2003-298034号
专利文献2：日本特开平7-45805号公报
专利文献3：公报日本特开2005-311015号公报
专利文献4：日本特开2001-196571号公报
专利文献5：日本特开2004-356585号公报
专利文献6：日本特开2007-165403号公报
发明内容
本发明鉴于上述问题，其目的在于提供通过降低有效像素区域和外围区域的边界区域的平面差异来减少灵敏度不均的固体成像装置及其制造方法。另外，本发明还提供了配备这样的固体成像装置的拍摄装置以及内置该拍摄装置的电子设备。
为了解决上述问题并实现本发明的目的，本发明的固体成像装置包括有效像素区域，排列有具有光电转换元件的多个像素；有效像素区域的外围区域；开口部，形成在有效像素区域中的光电转换元件的正上方的绝缘层中；伪开口部，形成在外围区域的上部的绝缘层中；以及填埋层，用于填埋开口部及伪开口部。
本发明的固体成像装置的中外围区域是例如是由外围电路部、光学黑体区域等构成的区域，其是入射光无法射入的区域。
在本发明的固体成像装置中，在有效像素区域上的绝缘层中形成有开口部，并在外围区域上的绝缘层中也设置有伪开口部，所以在有效像素区域和外围区域的边界部分填埋层的平面差异得以降低。
此外，本发明的固体成像装置的制造方法以跨越有效像素区域和有效像素区域的外围区域的方式形成绝缘层的步骤，其中，在有效像素区域中，排列有具有光电转换部的多个像素；在位于有效像素区域的光电转换部正上方的绝缘层中形成开口部，并在外围区域的绝缘层中形成伪开口部的步骤；以及为了填埋形成在绝缘层中的开口部以及伪开口部而在绝缘层上形成填埋层的步骤。
在本发明的固体成像装置的制造方法中，在有效像素区域的光电转换部的正上方形成有开口部，并在外围区域的绝缘层中也形成有伪开口部。因此，可以降低形成在有效像素区域和外围区域上的开口部的疏密差，并可平坦地形成形成在绝缘层上部的填埋层。
另外，本发明的拍摄装置包括：固体成像装置；光学系统，用于将入射光导向固体成像装置的光电转换部；以及信号处理电路，用于对固体成像装置的输出信号进行处理，其中，固体成像装置包括：有效像素区域，排列有具有光电转换元件的多个像素；有效像素区域的外围区域；开口部，形成在有效像素区域中的光电转换元件正上方的绝缘层中；伪开口部，形成在外围区域的上部的绝缘层中；以及填埋层，用于填埋开口部及伪开口部。
并且，在本发明的电子设备中内置有拍摄装置，其中，拍摄装置包括：固体成像装置；光学系统，用于将入射光导向固体成像装置的光电转换元件；以及信号处理电路，用于对固体成像装置的输出信号进行处理，固体成像装置包括：有效像素区域，排列有具有光电转换元件的多个像素；有效像素区域的外围区域；开口部，形成在有效像素区域中的光电转换元件的正上方的绝缘层中；伪开口部，形成在外围区域的上部的绝缘层中；以及填埋层，用于填埋开口部及伪开口部。
在本发明的拍摄装置或者配备该拍摄装置的电子设备中，可以使用在有效像素区域和外围区域的边界部分平面差异得以降低的固体成像装置。
根据本发明，因此在固体成像装置的有效像素区域和外围区域之间的边界部分膜厚的平面差异得以降低，因而能够减少灵敏度不均。
附图说明
图1是本发明的一实施例涉及的固体成像装置的概略结构图；
图2A、图2B、图2C是表示本发明的第一实施例涉及的固体成像装置的制造方法的步骤图；
图3A、图3B、图3C是表示本发明的第二实施例涉及的固体成像装置的制造方法的步骤图；
图4A、图4B、图4C是表示本发明的第三实施例涉及的固体成像装置的制造方法的步骤图；
图5A、图5B是表示本发明的第三实施例涉及的固体成像装置的制造方法的另一例的概略结构图；
图6A、图6B、图6C是表示本发明的第四实施例涉及的固体成像装置的制造方法的步骤图；
图7是表示本发明的第四实施例涉及的固体成像装置的制造方法的另一例的概略结构图；
图8是表示本发明的第四实施例涉及的固体成像装置的制造方法的另一例的概略结构图；
图9是表示本发明的第四实施例涉及的固体成像装置的制造方法的另一例的概略结构图；
图10是表示本发明的一实施例涉及的采用CMOS图像传感器的电子设备的概略结构图；
图11是表示本发明的一实施例涉及的采用CCD图像传感器的电子设备的概略结构图；
图12是现有例的固体成像装置的概略结构图；
图13A、图13B是表示现有例的固体成像装置制造方法的概略结构图；以及
图14A、图14B、图14C是表示现有例的固体成像装置的制造方法的概略结构图。
具体实施方式
以下，参照图1至图11来说明本发明的实施例。
首先，图1表示本发明的一实施例涉及的固体成像装置的概略构成。
本实施例的固体成像装置1以CMOS图像传感器为例，例如，其在硅基板100上包含由有效像素区域11和光学黑体区域12构成的成像区域3、以及外围电路部14，其中，在有效像素区域11中，呈矩阵状地二维排列有多个包括光电转换元件的成像像素2。在本实施例中，将光学黑体区域12和外围电路部14合起来作为外围区域13。
成像区域3包括有效像素区域11、和构成在有效像素区域11的外围部的光学黑体区域12。在成像区域3的各个成像像素2构成为包括：光电二极管，构成光电转换元件；以及多个像素晶体管(MOS晶体管)，将通过光电二极管进行光电变换后的信号电荷变换为像素信号并输出给垂直信号线9。在有效像素区域11中，射入光电二极管的入射光被变换成信号电荷，并通过像素晶体管被变换成像素信号，该像素信号通过垂直信号线9被提供给外围电路部14。光学黑体区域12虽然可以与有效像素区域11同样构成地由成像元件2构成，但由于构成有遮光膜，所以构成为不向在光学黑体区域12的光电二极管射入射入光。并且，借助这样的结构，从光学黑体区域12输出黑基准信号。此外，作为多个像素晶体管，可以通过例如转送晶体管、复位晶体管、放大晶体管以及选择晶体管这四种晶体管构成。或者可以省略选择晶体管而由三种晶体管构成。
并且，外围电路14构成为包含垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7和控制电路8。
控制电路8根据垂直同步信号、水平同步信号以及主时钟(master clock)，生成作为垂直驱动电路4、列信号处理电路5及水平驱动电路6等的动作基准的时钟信号和控制信号等，并输入给垂直驱动电路4、列信号处理电路5及水平驱动电路6等。
垂直驱动电路4例如由移位寄存器构成，其以行单位依次沿垂直方向对成像区域3的各成像像素2进行选择扫描，并通过垂直信号线9，把基于各成像像素2的光电二极管进行光电变换后的信号电荷的像素信号提供给列信号处理电路5。在光电二极管中根据受光量来生成信号电荷。
列信号处理电路5在成像像素2中例如相对于每列而配置。并且，相对于每列像素，根据来自光学黑体区域12的信号，对从一行的像素输出的信号进行信号处理。即，在列信号处理电路5中，根据从光学黑体区域12输出的黑基准信号来进行有效像素区域11的噪声去除和信号放大等信号处理。
在列信号处理电路5的输出端，在与水平信号线之间连接设置有水平选择开关(未图示)。
水平驱动电路6例如由移位寄存器构成，其通过依次输出水平扫描脉冲来依次选择各个列信号处理电路5，并从各个列信号处理电路5向水平信号线10输出像素信号。
输出电路对从各个列信号处理电路5通过水平信号线10依次供给的信号进行信号处理后输出。
以下，同时说明本实施例的各例的固体成像装置及其制造方法。
[第一实施例]
图2表示说明第一实施例涉及的固体成像装置及其制造方法的概略剖面结构。如图2所示的固体成像装置的概略剖面结构是沿图1中的A-A线或者沿B-B线的剖面构成，即，在有效像素区域11、和由光学黑体区域12及外围电路部14构成的外围区域13架设的线上的剖面构成。在图2中，为了便于说明，只图示出了固体成像装置中的成像像素2的光电转换部即光电二极管PD、及其上的多层配线层20部分。实际上，在形成有元件的Si基板100上形成有多层配线层20，其中，该元件包括构成成像像素2的像素晶体管、和构成外围电路部14的CMOS晶体管。
如图2所示的多层配线层20由三层金属配线1M、2M、3M，分别隔着层间绝缘层19构成。
首先，在本实施例中，如图2A所示，在与有效像素区域11的光电二极管PD上部相对应的多层配线层20中形成开口直至光电二极管PD的正上方的开口部21。并且，同时，外围区域13、在本实施例的光学黑体区域12的多层配线层20中也与有效像素区域11同样地形成伪开口部24。也就是说，在本实施例中，在有效像素区域11和外围区域13中以同样的间隔形成有开口部21及伪开口部24。
接着，如图2B所示，在有效像素区域11以及外围区域13的开口部21和伪开口部24处，通过例如涂敷型的填埋材料来形成填埋层22。除了涂敷型之外，也可以通过CVD法或者PVD法来形成填埋层22。这时，在非开口部15上也同时成膜有填埋层22。另外，为了有效像素区域11的光电二极管PD上部的开口部21变为光波导，例如，通过折射率高于构成多层配线层20的层间绝缘层19的有机材料来形成填埋层22。填埋层22例如可以由硅氧烷类树脂、或者聚酰亚胺、丙烯酸类树脂、聚苯乙烯类树脂等高折射率的树脂构成。在使用硅氧烷类树脂的情况下，可通过添加物来调整折射率，含有添加物的硅氧烷系树脂的折射率例如可以为1.7。此外，在上述的树脂中，例如可以通过含有氧化钛、氧化钽、氧化铌、氧化钨、氧化锆、氧化锌、氧化铟、氧化铪等金属氧化物粒子来提高折射率。作为层间绝缘层19，可以使用例如二氧化硅(SiO2)(折射率1.4)。
通过构成为在开口部21填埋高折射率的有机材料，从而可以在开口部21构成光波导，因此，通过光波导，入射光被折射，从而可以更有效地将光射入有效像素区域11的光电二极管PD。
并且，在通过填埋层22平坦地填埋形成于有效像素区域11以及外围区域13的开口部21、伪开口部24以及非开口部15之后，如图2C所示，在外围区域13的多层配线层20的上部形成有遮光膜18。通过形成有遮光膜18，从而由于光无法射入形成于光学黑体区域12的光电二极管PD，因此，可以从光学黑体区域12输出黑电平。
然后，虽然未图示，但是可以依次形成钝化膜、滤色层和单片微型透镜等，从而得到所要的固体成像装置。
根据第一实施例，即使在原来不必要开口部的外围区域13中，也可以以与在有效像素区域11中形成的开口部21同样的间隔来形成伪开口部24，从而可以降低多层配线层20的开口部的疏密。因此，在之后的填埋填埋材料的步骤中，可平坦地填埋材料。此外，在涂敷填埋材料之后的后烘焙(post-baking)时，即使在填埋层22的体积缩小的情况下，在有效像素区域11和外围区域13中，体积以同样的比例缩小。因此，在有效像素区域11及外围区域13的边界部分，可以防止在多层配线层20上的填埋层22上产生平面差异。
因此，在其后的步骤中，可以防止如下情况：平面差异影响形成于填埋层22的上部的未图示的钝化膜、滤色层和单片微型透镜等、平面差异波及影响到有效像素区域11内、发生灵敏度不均。
并且，即使在通过CVD法或者PVD法形成填埋层22的情况下，在有效像素区域11和外围区域13中，可以降低开口部21、伪开口部24上的填埋层22上形成的凹凸的疏密差。因此，在形成填埋层22之后，当例如通过CMP处理进行平坦化时，可以均匀地进行平坦化。另外，即使在外围区域13中设置有伪开口部24，由于在该伪开口部24处也填埋填埋层22，所以在进行CMP处理时，可以防止外围区域13的多层配线层20和填埋层22的界面处的膜偏移。
[第二实施例]
下面，图3示出了对本发明的第二实施例涉及的固体成像装置的制造方法进行说明的概略剖面结构。如图3所示的固体成像装置的概略剖面结构也与第一实施例同样地是沿图1中的A-A线或者沿B-B线的剖面构成，即，在有效像素区域11、和由光学黑体区域12及外围电路部14构成的外围区域13架设的线上的剖面构成。在图3中对与图2相同的部分标注了相同的标号并省略对其的重复说明。
如图3A所示，在本实施例中形成为：形成在外围区域13上的多层配线层20的、最上面的金属配线3M构成遮光膜18。并且，首先，如图3A所示，在这样的多层配线层20中，在外围区域13的多层配线层20的层间绝缘层19中设置有伪开口部24。通过开口直至金属配线3M的正上方来形成该伪开口部24，以便不到达遮光膜18。
接着，如图3B所示，在位于有效像素区域11的光电二极管PD上部的多层配线层20的层间绝缘层19处设置有开口直至光电二极管PD的正上方的开口部21。
这里，在本实施例中，形成开口部21和伪开口部24，以便使形成于外围区域13的多层配线层20的伪开口部24、和形成于有效像素区域11的多层配线层20的开口部21的开口容量大致相同。
这样，当在外围区域13的多层配线层20上构成有遮光膜18，且在外围区域13和有效像素区域11上难以构成同样结构的开口部的情况下，也可以将开口的步骤分为两步，并设置开口部21以及伪开口部24。
接下来，如图3C所示，在有效像素区域11以及外围区域13的开口部21和伪开口部24处，通过例如涂敷型的填埋材料来形成填埋层22。也可以通过CVD法或者PVD法来形成填埋层22。这时，在非开口部15上也同时成膜有填埋层22。另外，为了有效像素区域11的光电二极管PD上部的开口部21变为光波导，例如，通过折射率高于构成多层配线层20的层间绝缘层19的有机材料来形成填埋层22。填埋层22例如可以由硅氧烷类树脂、或者聚酰亚胺、丙烯酸类树脂、聚苯乙烯类树脂等高折射率的树脂构成。在使用硅氧烷类树脂的情况下，可通过添加物来调整折射率，含有添加物的硅氧烷系树脂的折射率例如可以为1.7。此外，在上述的树脂中，例如可以通过含有氧化钛、氧化钽、氧化铌、氧化钨、氧化锆、氧化锌、氧化铟、氧化铪等金属氧化物粒子来提高折射率。作为层间绝缘层19，可以使用例如二氧化硅(SiO2)(折射率1.4)。
通过构成为在开口部21填埋高折射率的有机材料，从而通过光波导，射入光被折射，从而可以更有效地将光射入有效像素区域11的光电二极管PD。
在本实施例中，在外围区域13的最上部的金属配线3M作为遮光膜18。通过形成遮光膜18，从而由于光无法射入形成于光学黑体区域12的光电二极管PD，因此，可以输出黑电平。
根据本实施例，即使在原来不必要开口部的外围区域13中，也可以形成与在有效像素区域11中形成的开口部21大致相同的开口容量的伪开口部24。由此，即使在烘焙时开口部21及伪开口部24的填埋层22的体积缩小的情况下，在有效像素区域11和外围区域13中，填埋层22的体积降低相当于大致相同的容量。因此，即使在烘焙步骤之后，也可以防止在有效像素区域11以及外围区域13的边界，在填埋层22上发生平面差异。
并且，即使在通过CVD法或者PVD法形成填埋层22的情况下，在有效像素区域11和外围区域13中，可以降低开口部21、伪开口部24的疏密差。因此，在形成填埋层22之后，即使在例如通过CMP处理进行平坦化的情况下，也可以对填埋层22均匀地进行平坦化。另外，即使在外围区域13中设置有伪开口部24，由于在该伪开口部24处也填埋填埋层22，所以外围区域13的多层配线层20和填埋层22的界面具有凹凸形状。因此，在外围区域13的多层配线层20和填埋层22的界面处提高了耐横向力的性能，所以在进行CMP处理时，可以防止膜偏移。
此外，由于在本实施例中分两次来形成开口部21、伪开口部24，所以可以改变开口部21和伪开口部24的开口深度。因此，本实施例也可以适用于如下的情况：在外围区域13上可以致密地构成下层的金属配线，且在深度方向上无法充分确保开口区域。
[第三实施例]
以下，图4示出了对本发明的第三实施例涉及的固体成像装置的制造方法进行说明的概略剖面结构。如图4所示的固体成像装置的概略剖面结构也与第一及第二实施例同样地是沿图1中的A-A线或者沿B-B线的剖面构成，即，在有效像素区域11、和由光学黑体区域12及外围电路部14构成的外围区域13架设的线上的剖面构成。在图4中对与图2、图3相对应的部分标注了相同的标号并省略对其的重复说明。
如图4所示，在本实施例中形成为：在形成在外围区域13上的多层配线层20的三层金属配线1M、2M、3M之中，中间的配线2M构成遮光膜18。并且，在这样的多层配线层20中，首先如图4A所示，在外围区域13的多层配线层20的层间绝缘层19处设置伪开口部24。该伪开口部24开口直至遮光膜18的正上方，以便不到达由金属配线2M构成遮光膜18。
然后，如图4B所示，在位于有效像素区域11的光电二极管PD上部的多层配线层20处设置有开口直至光电二极管PD的正上方的开口部21。
这里，在本实施例中，优选构成为形成于外围区域13的多层配线层20的层间绝缘层19的伪开口部24、和形成于有效像素区域11的多层配线层20的层间绝缘层19的开口部21的开口容量例如大致相同。
这样，即使在形成于外围区域13的遮光膜18未位于构成多层配线层20的金属配线的最上层的情况下，开口直至遮光膜18的正上方即可。
并且，在形成于有效像素区域11的多层配线层20的开口部21、以及形成于外围区域13的多层配线层20的伪开口部24处涂敷填埋材料。这时，为了构成光波导，而优选在有效像素区域11的光电二极管PD上部的开口部21处填埋例如折射率高于构成多层配线层20的层间绝缘层19的高折射率的有机材料。通过构成为在开口部21填埋高折射率的有机材料，从而在有效像素区域11中通过光波导，射入光被折射，从而可以更有效地将光射入有效像素区域11的光电二极管PD。
在本实施例中，将外围区域13的金属配线2M作为遮光膜18。通过形成遮光膜18，从而例如，由于光无法射入形成于光学黑体区域12的光电二极管PD，因此，可以输出黑电平。
根据第三实施例，即使在原来不必要开口部的外围区域13中也构成伪开口部24，从而可以减低多层配线层20的开口部的疏密，所以可以平坦地涂敷填埋材料，且可以降低有效像素区域11和外围区域13之间的平面差异。并且，当构成为将形成于有效像素区域11和外围区域13的多层配线层20的开口部21和伪开口部24的开口容量设定为大致相等时，即使在烘焙时填埋层22的体积缩小的情况下，也可以在有效像素区域11和外围区域13中同样地控制缩小的体积。因此，即使在填埋层22的烘焙步骤之后，也可以降低有效像素区域11和外围区域13的边界部分的填埋层22表面的平面差异。
此外，图5A表示从上面观察作为外围区域13的外围电路部14的多层配线层20中的金属配线3M的图，图5B表示其沿C-C线的剖面结构。在未通过最上层的配线3M构成遮光膜18的情况、即疏松地构成金属配线3M的情况下，如图所示，也可以沿该金属配线3M来形成在外围区域13中形成的伪开口部24。
即，通过构成为优化地形成在外围区域13中形成的伪开口部24、和在有效像素区域11中形成的开口部21的开口容量和开口疏密，从而可以在多层配线层20上平坦地形成填埋层22。
[第四实施例]
下面，图6示出了对本发明的第四实施例涉及的固体成像装置的制造方法进行说明的概略剖面结构。如图6所示的固体成像装置的概略剖面结构也与第一至第三实施例同样地是沿图1中的A-A线或者沿B-B线的剖面构成，即，在有效像素区域11、和由光学黑体区域12及外围电路部14构成的外围区域13架设的线上的剖面构成。在图6中对与图2至图4相对应的部分标注了相同的标号并省略对其的重复说明。
如图6A所示，本实施例是如下的例子：在形成在外围区域13上的多层配线层20的三层金属配线1M、2M、3M之中，最上层的配线3M构成遮光膜18。
首先，如图6A所示，在有效像素区域11的光电二极管PD的上部以及外围区域13上朝向射入光的开口侧以开口宽度变大的方式形成侧壁呈锥形状形成的第一开口部分21a和伪开口部24。可以通过组合各向同性蚀刻和各向异性蚀刻来形成该锥形状的第一开口部分21a以及伪开口部24。形成为锥形状的第一开口部分21a以及伪开口部24形成为不与多层配线层20的金属配线相接触。即，在外围区域13中形成的伪开口部24开口直至作为遮光膜18的金属配线3M的正上方，形成在有效像素区域11的第一开口部分21a也形成为相同的形状。
然后，如图6B所示，将形成在有效像素区域11中的具有锥形状的第一开口部分21a进一步朝向光电二极管PD侧进行蚀刻，且以侧壁垂直的方式形成开口直至光电二极管PD正上方的第二开口部分21b。因此，在有效像素区域11中，形成通过形成为锥形状的第一开口部分21a和第二开口部分21b形成的开口部21。
接着，如图6C所示，在有效像素区域11的多层配线层20中形成的开口部21、以及外围区域13的多层配线层20的层间绝缘层19中形成的伪开口部24处涂敷填埋材料，并形成填埋层22。这时，为了构成光波导，而优选在有效像素区域11的光电二极管PD上部的开口部21处填埋例如折射率高于构成多层配线层20的层间绝缘层19的高折射率的有机材料。通过构成为在开口部21填埋高折射率的有机材料，从而在有效像素区域11中通过光波导，射入光被折射，从而可以更有效地将光射入有效像素区域11的光电二极管PD。
在本实施例中，将外围区域13的金属配线3M作为遮光膜18。通过形成遮光膜18，从而例如，由于光无法射入形成于光学黑体区域12的光电二极管PD，因此，可以输出黑电平。
根据第四实施例，即使在原来不必要开口部的外围区域13中也构成伪开口部24，从而可以减低多层配线层20的开口部的疏密，所以可以平坦地涂敷填埋材料，且可以降低有效像素区域11和外围区域13之间的平面差异。并且，当构成为将形成于有效像素区域11和外围区域13的多层配线层20的开口部21和伪开口部24的开口容量设定为大致相等时，即使在烘焙时填埋材料的体积缩小的情况下，也可以在有效像素区域11和外围区域13中同样地控制缩小的体积。因此，即使在填埋层22的烘焙步骤之后，也可以降低有效像素区域11和外围区域13的边界部分的填埋层22表面的平面差异。
此外，在本实施例中，由于将有效像素区域11的开口作业分为两次，所以可以将有效像素区域11的开口部21作成有利于光学特性的形状。在本实施例中，通过将光波导的光入射口部分设定成锥形状，从而可以较宽地形成入射光入射的开口。因此，可以增加经过光波导入射至光电二极管的光量。在有效像素区域11中，通过将第一开口部分21a形成为锥形状，从而即使在第一开口部分21a的侧壁入射光反射，其也会向光电二极管PD侧反射，从集光效率方面来看是有利的。
在上述第四实施例中，也可以将在第一次的开口步骤中形成的锥形状第一开口部分21a以及伪开口部24作成透镜形状。当将该第一开口部分21a作成透镜形状时，由于开口间口径变宽且透镜的作用相组合使得向光电二极管PD的集光更加容易。
并且，当在有效像素区域11中通过两次加工形成开口部21时，在第一次开口时进行光瞳校正(pupil correction)。以往，形成在填埋层22的上层的光入射面上的未图示的单片微型透镜进行如下的瞳孔的校正：在有效像素区域11的中心部分，使单片微型透镜的光轴中心和光电二极管的光轴相配合，随着朝向有效像素区域11的外围部，使单片微型透镜的中心位置和主光线的方向相配合地移动。即，单片微型透镜形成为基于从有效像素区域11的中心部向外围部移动，透镜的中心从光电二极管PD的中心向有效像素区域11的中心侧移动。如本实施例所述，在通过两次开口作业设置开口部21的情况下，例如如图7所示，随着从中央向外围离开，第一次开口的第一开口部分21a的中心31形成为从光电二极管PD移开，以便成为单片微型透镜的光轴中心。中央部的第一开口部分21a的中心形成为与光电二极管PD的中心一致。当第二次开口时，第二开口部分21b的中心30与光电二极管PD的光轴一致。这样，由于通过两次加工来形成开口部21，从而第一次开口而形成的第一开口部分21a上，由单片微型透镜所集光的光难以逃逸。因此，可以有效地形成为让入射光入射至开口部21。并且，在有效像素区域11的外围部，通过被光瞳校正后的微透镜会聚的光可以有效地入射至光电二极管。
另外，如图8所示，在无法确保形成在外围区域13的多层配线层20中的伪开口部24变深的情况下，只要将外围区域13的伪开口部24形成得比形成在有效像素区域11中的开口部21宽即可。这样，可以不顾及有效像素区域11的开口部24的开口形状地最优化外围区域13的伪开口部24的开口形状，从而可以降低有效像素区域11和外围区域13的边界部分的填埋层(buried layer)22表面的平面差异。
并且，如图9所示，微细地形成外围区域13的侧壁呈锥形的伪开口部24的开口模式以具有光干涉效果，并可进一步比有效像素区域11的开口部21致密地形成伪开口部24。这样，通过将外围区域13的侧壁呈锥形的伪开口部24的开口模式以具有光干涉效果的方式形成，可以抑制斜向光线的反射，并可抑制成为杂光(flare)原因的遮光膜的反射。
这样，以两次开口作业来设置开口部21及伪开口部24，从而可以优化地变形有效像素区域11以及外围区域13的开口部21及伪开口部24的形状。也就是说，可以增加有效像素区域11的开口形状的自由度，并可以改善集光、混色特性以及阴影(shading)。
如第一实施例至第四实施例所示，在通过填埋层22平坦地覆盖开口部21及伪开口部24之后，分别层压形成钝化膜、滤色层和单片微型透镜来完成如图1所示的固体成像装置。
并且，使用如第一实施例至第四实施例所示的固体成像装置的制造方法制造的固体成像装置1由于可以降低有效像素区域11和外围区域13的边界区域填埋层22的平面差异，所以可以减少可影响至层压形成在其上部的平面差异。因此，平面差异不会影响至有效像素区域11内，并可以减少固体成像装置的灵敏度不均。
虽然上述第一实施例至第四实施例所示固体成像装置及其制造方法示出了在有效像素区域11的光电二极管上形成光波导的情况，但是本发明并不仅限于为了形成光波导而设置开口部21的步骤。
例如，在用Cu配线形成配线层的金属配线的情况下，存在相对于每个Cu配线层都形成Cu扩散防止膜的情况。当该Cu扩散防止膜位于有效像素区域的光电二极管上的光入射侧时，由于折射率的变化等，导致射入光电二极管的入射光的光量减少。
因此，以往，通过对有效像素区域的光电二极管正上方的配线层进行开口来去除处于有效像素区域的光电二极管上部的Cu扩散防止膜。即使在这样的情况下，如第一实施例至第四实施例所示，通过在外围区域也形成伪开口部，从而在其后的填埋层成膜步骤中，可以降低有效像素区域和外围区域的边界区域的填埋层表面的平面差异。在这种情况下，虽然在开口部上形成绝缘材料作为填埋层，但是如第一实施例～第四实施例所示，也可以用折射率高的有机材料作为绝缘材料。
而且，即使在上述这样的情况下，也可以与采用第一实施例至第四实施例所示固体成像装置的制造方法制造的固体成像装置一样地可以降低有效像素区域和外围区域的边界区域的平面差异。因此，也可以平坦地形成在其上部层压的钝化膜、滤色层和单片微型透镜。其结果是，固体成像装置表面出现的平面差异不会影响到有效像素区域内，并可以时限减少灵敏度不均。
作为本实施例的固体成像装置，虽然以CMOS图像传感器为例进行了说明，但是本发明也可以适用于在作为光电转换部的光电二极管正上方具有光波导的CCD图像传感器的情况。
在本发明中，有效像素区域11的外围区域13的形态，包括只有与有效像素区域11邻接的光学黑体区域12的情况、不通过光学黑体区域12只有与有效像素区域11邻接的外围电路部14的情况、或跨越光学黑体区域12和外围电路部14的情况。因此，伪开口部24在只在光学黑体区域12上形成的情况下、只在外围电路部14上形成的情况下、或在跨越光学黑体区域12和外围电路部14的一部分形成的情况下等等，可以采用各种形态。
接下来，在图10及图11中示出了本发明的拍摄装置的概略结构。
本实施例的拍摄装置采用了在上述第一实施例至第四实施例中制造的固体成像装置，图10是用CMOS图像传感器作为固体成像装置的例子，图11则是用CCD图像传感器作为固体成像装置的例子。
如图10所示，拍摄装置50构成为包括光学系统51、本发明涉及的CMOS图像传感器52和信号处理电路53。本实施例的拍摄装置包括将光学系统51、CMOS图像传感器52以及信号处理电路53组件化的拍摄装置组件的形态。光学系统51将来自被摄体的图像光(入射光)成像在CMOS图像传感器52的成像面上。由此，在CMOS图像传感器52的光电转换部的光电二极管中，根据入射光量，将入射光变换成信号电荷。并且，该信号电荷通过构成于CMOS图像传感器52的垂直驱动电路、水平驱动电路、列信号处理电路和控制这些电路的控制电路而输出。所输出的输出信号通过信号处理电路53进行各种信号处理后作为图像信号被输出。
如图11所示，拍摄装置40构成为包括光学系统41、本发明涉及的CCD图像传感器42、CCD驱动电路43和信号处理电路44。本实施例的拍摄装置包含将光学系统41、CCD图像传感器42、CCD驱动电路43和信号处理电路44组件化的拍摄装置组件的形态。光学系统41将来自被摄体的图像光(入射光)成像在CCD图像传感器42的成像面上。由此，在CCD图像传感器42的光电转换部的光电二极管中，根据入射光量，将入射光变换成信号电荷。CCD驱动电路43在将通过CCD图像传感器42受光后的信号电荷向垂直电荷转送部读出之后，在垂直电荷转送部内传送后传送给水平电荷转送部，并进一步进行用于在水平电荷转送部内传送的驱动。通过信号处理电路44，CCD图像传感器42的输出信号被进行各种信号处理并被作为图像信号加以输出。
如上所述，在图10及图11所示的拍摄装置中使用可以降低有效像素区域和外围区域的边界区域的平面差异的固体成像装置。因而成为可以降低灵敏度不均的拍摄装置。
本发明可以构成内置上述拍摄装置50、40且带有例如照相功能的便携式电话机等电子设备。即使在该电子设备中也可以提供可以降低内置的拍摄装置的灵敏度不均且可靠性高的电子设备。
符号的说明
1  固体成像装置                2  成像像素
3  成像区域                    4  垂直驱动电路
5  列信号处理电路              6  水平驱动电路
7  输出电路                    8  控制电路
9  垂直信号线                  10 水平信号线
11 有效像素区域                12 光学黑体区域
13 外围区域                    14 外围电路部
15 非开口部                    18 遮光膜
19 层间绝缘层                  20 多层配线层
21 开口部                      21a第一开口部分
21b第二开口部分                22 填埋层
24 伪开口部

Claims (17)

1.一种固体成像装置，其特征在于，包括：
有效像素区域，排列有具有光电转换元件的多个像素；
所述有效像素区域的外围区域；
开口部，形成在所述有效像素区域中的光电转换元件的正上方的绝缘层中；
伪开口部，形成在所述外围区域的上部的绝缘层中；以及
填埋层，用于填埋所述开口部及所述伪开口部。
2.根据权利要求1所述的固体成像装置，其特征在于，
所述伪开口部形成在所述外围区域的具有多个像素的光学黑体区域和/或外围电路部中，
使用绝缘材料作为所述填埋层。
3.根据权利要求1所述的固体成像装置，其特征在于，
使用折射率高于所述绝缘层的有机材料作为所述填埋层。
4.根据权利要求1所述的固体成像装置，其特征在于，
设置在所述有效像素区域的绝缘层中的开口部和设置在所述外围区域的绝缘层中的开口部的开口容量大致相等。
5.根据权利要求1所述的固体成像装置，其特征在于，
所述开口部的开口侧的侧壁是锥形状。
6.根据权利要求1所述的固体成像装置，其特征在于，
设置在所述外围区域的绝缘层中的伪开口部形成为具有光干涉效果。
7.一种固体成像装置的制造方法，其特征在于，包括：
以跨越有效像素区域和所述有效像素区域的外围区域的方式形成绝缘层的步骤，其中，在所述有效像素区域中，排列有具有光电转换部的多个像素；
在位于所述有效像素区域的光电转换部正上方的绝缘层中形成开口部，并在所述外围区域的绝缘层中形成伪开口部的步骤；以及
为了填埋形成在所述绝缘层中的所述开口部以及所述伪开口部而在所述绝缘层上形成填埋层的步骤。
8.根据权利要求7所述的固体成像装置的制造方法，其特征在于，
将所述伪开口部形成在所述外围区域的具有多个像素的光学黑体区域和/或外围电路部中，
使用绝缘材料作为所述填埋层。
9.根据权利要求7所述的固体成像装置的制造方法，其特征在于，
使用折射率高于所述绝缘层的有机材料作为所述填埋层。
10.根据权利要求7所述的固体成像装置的制造方法，其特征在于，
将所述有效像素区域的所述开口部和所述外围区域的所述伪开口部的开口容量形成得大致相等。
11.根据权利要求7所述的固体成像装置的制造方法，其特征在于，
将所述开口部形成为开口侧的侧壁具有锥形状。
12.根据权利要求7所述的固体成像装置的制造方法，其特征在于，
将所述外围区域的伪开口部形成为具有光干涉效果。
13.根据权利要求7所述的固体成像装置的制造方法，其特征在于，
通过两次开口作业对所述有效像素区域的所述开口部进行开口。
14.根据权利要求13所述的固体成像装置的制造方法，其特征在于，
通过所述第一次开口作业和所述第二次开口作业形成的开口部分是分别不同的形状。
15.根据权利要求13所述的固体成像装置的制造方法，其特征在于，
使基于所述第一次开口作业的开口中心和基于所述第二次开口作业的开口中心不同，并形成被进行光瞳校正的所述开口部。
16.一种拍摄装置，其特征在于，包括：
固体成像装置；
光学系统，用于将入射光导向所述固体成像装置的光电转换部；以及
信号处理电路，用于对所述固体成像装置的输出信号进行处理，
其中，所述固体成像装置包括：
有效像素区域，排列有具有光电转换元件的多个像素；
所述有效像素区域的外围区域；
开口部，形成在所述有效像素区域中的光电转换元件正上方的绝缘层中；
伪开口部，形成在所述外围区域的上部的绝缘层中；以及
填埋层，用于填埋所述开口部及所述伪开口部。
17.一种电子设备，其特征在于，
所述电子设备内置有拍摄装置，
其中，所述拍摄装置包括：
固体成像装置；
光学系统，用于将入射光导向所述固体成像装置的光电转换元件；以及
信号处理电路，用于对所述固体成像装置的输出信号进行处理，
所述固体成像装置包括：
有效像素区域，排列有具有光电转换元件的多个像素；
所述有效像素区域的外围区域；
开口部，形成在所述有效像素区域中的光电转换元件的正上方的绝缘层中；
伪开口部，形成在所述外围区域的上部的绝缘层中；以及
填埋层，用于填埋所述开口部及所述伪开口部。
CN2008101873230A 2007-12-28 2008-12-26 固体成像装置及其制造方法、拍摄装置及电子设备 Expired - Fee Related CN101471369B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007340331A JP4735643B2 (ja) 2007-12-28 2007-12-28 固体撮像装置、カメラ及び電子機器
JP2007-340331 2007-12-28
JP2007340331 2007-12-28

Publications (2)

Publication Number Publication Date
CN101471369A true CN101471369A (zh) 2009-07-01
CN101471369B CN101471369B (zh) 2013-02-27

Family

ID=40797109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101873230A Expired - Fee Related CN101471369B (zh) 2007-12-28 2008-12-26 固体成像装置及其制造方法、拍摄装置及电子设备

Country Status (5)

Country Link
US (1) US8508010B2 (zh)
JP (1) JP4735643B2 (zh)
KR (1) KR20090072965A (zh)
CN (1) CN101471369B (zh)
TW (1) TW200935596A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887899A (zh) * 2009-05-12 2010-11-17 索尼公司 固体摄像器件、电子装置以及该固体摄像器件的制造方法
CN102347340A (zh) * 2010-07-29 2012-02-08 索尼公司 固态成像装置及其制造方法以及成像设备
CN102907103A (zh) * 2010-06-02 2013-01-30 索尼公司 图像处理设备、图像处理方法和程序
CN103561254A (zh) * 2010-05-20 2014-02-05 夏普株式会社 显示方法
CN107564925A (zh) * 2016-07-01 2018-01-09 佳能株式会社 成像装置、成像系统和可移动物体
CN108551545A (zh) * 2018-06-07 2018-09-18 德淮半导体有限公司 成像系统及其制造方法
CN111223881A (zh) * 2012-03-30 2020-06-02 株式会社尼康 拍摄元件以及拍摄装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5489528B2 (ja) * 2009-05-12 2014-05-14 キヤノン株式会社 光電変換装置の製造方法
US8872953B2 (en) 2009-10-30 2014-10-28 Sony Corporation Solid-state imaging device, manufacturing method thereof, camera, and electronic device
JP2011216865A (ja) 2010-03-17 2011-10-27 Canon Inc 固体撮像装置
JP4779054B1 (ja) * 2010-03-31 2011-09-21 富士フイルム株式会社 固体撮像素子及び撮像装置
JP5574419B2 (ja) 2010-06-17 2014-08-20 パナソニック株式会社 固体撮像素子およびその製造方法
JP2012028585A (ja) * 2010-07-23 2012-02-09 Nikon Corp 固体撮像素子及びその製造方法
JP5241902B2 (ja) 2011-02-09 2013-07-17 キヤノン株式会社 半導体装置の製造方法
JP5783741B2 (ja) 2011-02-09 2015-09-24 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
US20140132569A1 (en) * 2011-08-30 2014-05-15 Wintek Corporation Touch-sensitive panel
JP2013149758A (ja) * 2012-01-18 2013-08-01 Canon Inc 固体撮像装置およびその製造方法ならびにカメラ
KR101989907B1 (ko) 2012-05-31 2019-06-17 삼성전자주식회사 유기 이미지 센서 및 그 제조방법
JP6061544B2 (ja) 2012-08-07 2017-01-18 キヤノン株式会社 撮像装置の製造方法
JP6039294B2 (ja) 2012-08-07 2016-12-07 キヤノン株式会社 半導体装置の製造方法
EP2757443A1 (en) * 2013-01-22 2014-07-23 Wintek (China) Technology Ltd. Touch-sensitive panel
KR20140148099A (ko) * 2013-06-21 2014-12-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6226682B2 (ja) 2013-10-09 2017-11-08 キヤノン株式会社 撮像装置およびその製造方法
JP6226683B2 (ja) * 2013-10-09 2017-11-08 キヤノン株式会社 撮像装置
KR102149772B1 (ko) 2013-11-14 2020-08-31 삼성전자주식회사 이미지 센서 및 이를 제조하는 방법
KR102367384B1 (ko) * 2015-01-13 2022-02-25 삼성전자주식회사 이미지 센서 및 그 형성 방법
JP6574808B2 (ja) * 2016-07-01 2019-09-11 キヤノン株式会社 撮像装置
JP6625107B2 (ja) * 2017-10-11 2019-12-25 キヤノン株式会社 撮像装置
JP2019192802A (ja) * 2018-04-26 2019-10-31 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
JP7008054B2 (ja) * 2018-10-17 2022-01-25 キヤノン株式会社 光電変換装置および機器
JP7328176B2 (ja) * 2020-04-15 2023-08-16 キヤノン株式会社 光電変換装置および機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745805A (ja) 1993-07-29 1995-02-14 Olympus Optical Co Ltd オンチップマイクロレンズを備えた固体撮像装置
JP2001196571A (ja) 2000-01-07 2001-07-19 Sony Corp 固体撮像素子
JP2002208676A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体装置、半導体装置の製造方法及び半導体装置の設計方法
JP2003298034A (ja) 2002-04-05 2003-10-17 Sony Corp 固体撮像素子及びその製造方法
JP4485151B2 (ja) 2003-05-30 2010-06-16 パナソニック株式会社 固体撮像装置の製造方法および固体撮像装置。
JP4548702B2 (ja) * 2003-10-02 2010-09-22 キヤノン株式会社 撮像装置および撮像システム
JP2005311015A (ja) 2004-04-21 2005-11-04 Sony Corp 固体撮像素子およびその製造方法
JP2006261247A (ja) * 2005-03-15 2006-09-28 Canon Inc 固体撮像素子およびその製造方法
JP2007141873A (ja) * 2005-11-14 2007-06-07 Sony Corp 固体撮像素子、撮像装置、及び固体撮像素子の製造方法
JP2007165403A (ja) 2005-12-09 2007-06-28 Fujifilm Corp 固体撮像素子及びその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887899A (zh) * 2009-05-12 2010-11-17 索尼公司 固体摄像器件、电子装置以及该固体摄像器件的制造方法
CN103561254B (zh) * 2010-05-20 2015-11-18 夏普株式会社 显示方法
CN103561254A (zh) * 2010-05-20 2014-02-05 夏普株式会社 显示方法
CN102907103A (zh) * 2010-06-02 2013-01-30 索尼公司 图像处理设备、图像处理方法和程序
US9728571B2 (en) 2010-07-29 2017-08-08 Sony Corporation Solid-state imaging device and method of manufacturing the same, and imaging apparatus
US11282881B2 (en) 2010-07-29 2022-03-22 Sony Corporation Solid-state imaging device and method of manufacturing the same, and imaging apparatus
US9412776B2 (en) 2010-07-29 2016-08-09 Sony Corporation Solid-state imaging device and method of manufacturing the same, and imaging apparatus
US9536919B2 (en) 2010-07-29 2017-01-03 Sony Corporation Solid-state imaging device and method of manufacturing the same, and imaging apparatus
CN102347340A (zh) * 2010-07-29 2012-02-08 索尼公司 固态成像装置及其制造方法以及成像设备
US11710753B2 (en) 2010-07-29 2023-07-25 Sony Group Corporation Solid-state imaging device and method of manufacturing the same, and imaging apparatus
US9985064B2 (en) 2010-07-29 2018-05-29 Sony Corporation Solid-state imaging device and method of manufacturing the same, and imaging apparatus
US10600836B2 (en) 2010-07-29 2020-03-24 Sony Corporation Solid-state imaging device and method of manufacturing the same, and imaging apparatus
CN102347340B (zh) * 2010-07-29 2016-04-27 索尼公司 固态成像装置及其制造方法以及成像设备
CN111223881B (zh) * 2012-03-30 2023-04-21 株式会社尼康 拍摄元件以及拍摄装置
CN111223881A (zh) * 2012-03-30 2020-06-02 株式会社尼康 拍摄元件以及拍摄装置
CN107564925B (zh) * 2016-07-01 2022-01-28 佳能株式会社 成像装置、成像系统和可移动物体
CN107564925A (zh) * 2016-07-01 2018-01-09 佳能株式会社 成像装置、成像系统和可移动物体
CN108551545A (zh) * 2018-06-07 2018-09-18 德淮半导体有限公司 成像系统及其制造方法

Also Published As

Publication number Publication date
US20090166783A1 (en) 2009-07-02
CN101471369B (zh) 2013-02-27
US8508010B2 (en) 2013-08-13
JP2009164247A (ja) 2009-07-23
TW200935596A (en) 2009-08-16
JP4735643B2 (ja) 2011-07-27
KR20090072965A (ko) 2009-07-02

Similar Documents

Publication Publication Date Title
CN101471369B (zh) 固体成像装置及其制造方法、拍摄装置及电子设备
US9812480B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
TWI654750B (zh) 固態影像擷取裝置及其製造方法與電子設備
US8742525B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP6060851B2 (ja) 固体撮像装置の製造方法
JP5857399B2 (ja) 固体撮像装置及び電子機器
EP1705706B1 (en) Solid-state imaging device
CN104488082A (zh) 固态成像装置、制造固态成像装置的方法以及电子设备
CN102751234A (zh) 半导体装置及其制造方法、固体摄像装置以及电子设备
CN101887899A (zh) 固体摄像器件、电子装置以及该固体摄像器件的制造方法
CN102420235A (zh) 固态摄像器件的制造方法、固态摄像器件及电子装置
JP2006319329A (ja) 埋め込まれたレンズを有するイメージセンサー
JP2013214616A (ja) 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2009080313A (ja) カラーフィルタ、その製造方法、これを用いた固体撮像素子、およびその製造方法
KR102571005B1 (ko) 광 굴절 패턴들을 가진 이미지 센서
JP4735762B2 (ja) 固体撮像装置の製造方法
KR102372736B1 (ko) 위상차 검출 픽셀을 구비하는 이미지 센서
US20200365646A1 (en) Image sensor and fabrication method thereof
US20230163149A1 (en) Solid-state imaging device and electronic device
JP6900969B2 (ja) 固体撮像装置
WO2022009644A1 (ja) センサ装置
KR20070044626A (ko) 이미지센서 및 그 제조방법
TW201731084A (zh) 具有多步蝕刻之光通道

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130227

Termination date: 20151226

EXPY Termination of patent right or utility model