CN101465186A - 变阻器 - Google Patents
变阻器 Download PDFInfo
- Publication number
- CN101465186A CN101465186A CNA2008101861680A CN200810186168A CN101465186A CN 101465186 A CN101465186 A CN 101465186A CN A2008101861680 A CNA2008101861680 A CN A2008101861680A CN 200810186168 A CN200810186168 A CN 200810186168A CN 101465186 A CN101465186 A CN 101465186A
- Authority
- CN
- China
- Prior art keywords
- rheostat
- oxide
- electrode
- impedance
- outer electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
- H01C7/108—Metal oxide
- H01C7/112—ZnO type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/102—Varistor boundary, e.g. surface layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
- H01C7/108—Metal oxide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
- Compositions Of Oxide Ceramics (AREA)
Abstract
本发明涉及一种变阻器。变阻器(1)具备变阻器素体(10)、位于变阻器素体(10)的一个主面上的一对外部电极(30a、30b)、位于该主面上的阻抗体(60),阻抗体(60)以连接一对外部电极(30a、30b)的方式设置。变阻器素体(10)含有作为主要成分的氧化锌,含有作为次要成分的Ca氧化物、Si氧化物、稀土类金属的氧化物,相对于100摩尔的主要成分的Ca氧化物的Ca原子换算的比例X为2~80原子%,相对于100摩尔的主要成分的Si氧化物的Si原子换算的比例Y为1~40原子%,X/Y满足下述式(1),外部电极和阻抗体含有与氧化铋和氧化铜不同的氧化物。1≤X/Y<3 (1)。
Description
技术领域
本发明涉及将阻抗体和变阻器素体一体化的变阻器。
背景技术
由于变阻器保护例如各种控制设备、通讯设备以及这些设备的部件远离例如静电等外来电涌(异常电压)或噪音,因而被用于吸收或除去外来电涌或噪音。
作为构成这样的变阻器的变阻器素体的构成成分,为了实现电压非线性等的变阻特性或放电承受量的提高,有人提出使用作为主要成分的氧化锌、作为次要成分的稀土类元素、氧化钙、氧化硅(例如参照日本专利申请公开第3493384号公报)。
然而,在将阻抗体串联连接于变阻器的情况下,由于分别将两个元件安装到印刷基板上,因而安装空间扩大,无法对应于高密度的安装。为了实现该高密度的安装,有人提出了一种将变阻器素体和阻抗体一体化的变阻器(例如参照日本专利申请公开第3097332号公报)。
发明内容
对于高密度安装的变阻器素体和阻抗体一体化的变阻器而言,不仅要求变阻器具有良好的变阻特性,而且,为了伴随着数字信号和通讯速度的高速化而降低对信号的影响,还要求具有低的静电容量。
然而,已知在制作变阻器素体和阻抗体一体化的变阻器的情况下,变阻特性将降低。在研讨了该原因之后,发现变阻特性的降低起因于变阻器素体、设在该变阻器素体上的导体、以及阻抗体各自的含有成分相互反应而生成的反应生成物。
本发明是鉴于上述的情况而提出的,其目的在于,提供一种可以高密度安装,具有优异的变阻特性且充分地降低阻抗的偏差的变阻器。
为了达到上述目的,本发明提供一种变阻器,该变阻器具备变阻器素体、位于变阻器素体的一个主面上的一对外部电极、位于所述主面上的阻抗体,阻抗体以连接一对外部电极的方式设置;变阻器素体具有主要成分和次要成分,含有作为主要成分的氧化锌,含有作为次要成分的钙氧化物、硅氧化物、稀土类金属的氧化物;相对于100摩尔的所述主要成分,将所述钙氧化物换算为钙原子后的比例X为2~80原子%,相对于100摩尔的所述主要成分,将所述硅氧化物换算为硅原子后的比例Y为1~40原子%,相对于所述Y的所述X的比例(X/Y)满足下述式(1),外部电极和阻抗体含有与氧化铋和氧化铜不同的氧化物。
1≤X/Y<3 (1)
本发明的变阻器在具有优异的变阻特性的同时,能够充分地降低阻抗的偏差。发明人如下述般推测出得到相关的效果的理由。即,本发明的变阻器所具备的变阻器素体,具备含有与氧化铋和氧化铜不同的氧化物的外部电极和阻抗体,因而在变阻器的制造时以及使用中,能够充分地抑制外部电极、变阻器素体以及阻抗体的相互之间的反应。由此,能够抑制在外部电极、变阻器素体以及阻抗体中生成反应生成物。所以,推测能够不损害并维持变阻器素体本来的优异的变阻特性,另外,能够充分地降低阻抗值的偏差。
另外,在本发明中,优选在变阻器素体的主面与一对外部电极和阻抗体的至少一者之间具备基底玻璃层。
如此地在变阻器素体与一对外部电极以及阻抗体的至少一者之间具备基底玻璃层的变阻器,能够更充分地抑制外部电极和变阻器素体的反应以及阻抗体和变阻器素体的反应的至少一者的反应。
另外,在本发明的变阻器中,优选阻抗体以覆盖与外部电极的变阻器素体侧相反的面的至少一部分的方式设置。
通过使用这样的方式的阻抗体,能够进一步提高阻抗体和导体的结合力。因此,在能够进一步抑制变阻器的阻抗值的偏差的同时,能够提高耐久性和可靠性。
另外,优选本发明的变阻器具备玻璃层以覆盖阻抗体和一对外部电极。通过具备这样的玻璃层,能够保护变阻器。所以,能够进一步提高变阻器的耐久性和可靠性。
根据本发明,能够提供一种可以高密度安装,具有优异的变阻特性且充分地降低阻抗的偏差的变阻器。
附图说明
图1是本发明的第1实施方式涉及的变阻器的模式剖面图。
图2是第1实施方式涉及的变阻器1的剖面的X射线微量分析(EPMA)的元素分布的示意图。
图3是现有的变阻器的剖面的X射线微量分析(EPMA)的元素分布的示意图。
图4是第2实施方式涉及的层叠型芯片变阻器的概略上面图。
图5是第2实施方式涉及的层叠型芯片变阻器的概略下面图。
图6是用于说明沿着图5中的VI-VI线的剖面构成的图。
图7是用于说明沿着图5中的VII-VII线的剖面构成的图。
图8是用于说明沿着图5中的VIII-VIII线的剖面构成的图。
图9是用于说明第2实施方式涉及的层叠型芯片变阻器的等效电路的图。
图10是用于说明第2实施方式涉及的层叠型芯片变阻器的制造过程的图。
具体实施方式
以下,根据情况参照附图,对本发明的优选实施方式进行说明。
(第1实施方式)
图1是本发明的第1实施方式涉及的变阻器的模式剖面图。在变阻器1中,以连接于变阻器素体10的一个主面10a的方式层叠有基底玻璃层12。而且,以连接于与该基底玻璃层12的变阻器素体10侧相反的一侧的主面的方式设有一对外部电极30a、30b。另外,以连接于该主面的方式设有阻抗体60。即,一对外部电极30a、30b和阻抗体60设在基底玻璃层12的同一主面上。该阻抗体60以连接该一对外部电极30a、30b的方式设置。而且,阻抗体60的至少一部分以被夹在该一对外部电极30a、30b之间的方式设置。另外,阻抗体60以覆盖与一对外部电极30a、30b的基底玻璃层12侧相反的一侧的面的一部分(阻抗体60侧)的方式形成。变阻器1在最外层具有保护层(釉面)14。保护层14以覆盖变阻器素体10、外部电极30a、30b、以及阻抗体60的方式设置。
优选外部电极30a、30b的各自的厚度为,如图1所示,被阻抗体60覆盖的部分的厚度大于其它部分的厚度。由此,能够提高外部电极30a、30b和阻抗体60的接合强度。
变阻器素体10在包含作为主要成分的氧化锌(ZnO)的同时,还含有作为次要成分的稀土类金属的氧化物、钙氧化物以及硅氧化物。从获得优异的变阻特性的观点出发,优选相对于变阻器素体10的全体的ZnO的含量为70~99原子%。由此,能够以高水准兼得优异的变阻特性和大的耐电涌特性。
优选在变阻器素体10中所含有的作为次要成分的稀土类金属的氧化物为从由Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu所组成的群中选出的至少1种的氧化物。优选稀土类金属的氧化物的含量相对于作为主要成分的氧化锌,换算成稀土类金属,为0.01~10原子%。如果稀土类金属元素的氧化物的含量过低,则存在着难以体现电压非线性的倾向,如果该含量过高,则存在着变阻电压急剧升高的倾向。更优选上述的稀土类的氧化物为Pr的氧化物。
变阻器素体10中的钙氧化物的含量相对于氧化锌,换算成钙原子,为2~80原子%。另外,变阻器素体10中的硅氧化物的含量相对于氧化锌,换算成硅原子,为1~40原子%。另外,相对于硅氧化物的钙氧化物的比例,按照分别换算成硅原子以及钙原子的原子比例(Ca/Si),满足上述一般式(1)。
在此,变阻器的静电容量一般由下式表示。
C=εoεr(S/d) (2)
C表示静电容量,εo表示真空介电常数,εr表示相对介电常数,S表示体现静电容量的相对电极的面积,d表示相对电极之间的厚度。对于包含作为主要成分的氧化锌的变阻器,即所谓的氧化锌类变阻器而言,必须注意厚度d的处理。氧化锌类变阻器通过结晶晶界体现其特性。即,对于晶界的阻抗和晶内的阻抗而言,在固定状态下具有较大的差,晶界的阻抗远大于晶内的阻抗。所以,在不超过击穿电压(开始电压)的固定状态下,所施加的电场几乎全落在晶界。所以,对于上述的厚度d而言,不得不考虑这一点。
厚度d由下式表示。
d=n·2W (3)
n表示与相对电极平行的晶界数,2W表示1个晶界的耗尽层宽度。
在变阻器电压V1mA和晶界数n之间,以下关系成立。
在此,将式(3)和式(4)代入式(2),进行变形,得到下式。
由于和2W在恰当的电压非线性的时候为某一定的值(,2W=30nm左右),因而在相对电极的面积S一定的情况下,式(5)为一定。反过来说,减小相对电极的面积S,可有效地在维持恰当的电压非线性的同时,降低静电容量。
作为减小相对电极的面积S的方法,可以考虑直接减小相对电极的面积。然而,如果单纯地减小相对电极的面积,结果将导致能量承受量或电涌承受量的降低,降低电压非线性或元件的可靠性等。所以,为了将能量承受量或电涌承受量的降低抑制在最小限度,并减小静电容量,可以考虑控制陶瓷的微细构造。即,相对于包含作为主要成分的氧化锌的第一相,具有由氧化锌以外的氧化物形成的第二相,通过控制该第二相的体积分率,减小了在相对电极之间体现静电容量的氧化锌的结晶晶界的面积。由此,不减小相对电极的面积,并能够减小静电容量。
在此,本发明涉及的变阻器所具备的变阻器素体,如上所述,含有钙氧化物以及硅氧化物。所以,变阻器素体的结晶构造中,相对于包含作为主要成分的氧化锌的第一相,导入由Ca和Si发生反应而合成的复合氧化物(例如CaSiO3或Ca2SiO4等)形成的第二相,从而将该第二相的体积分率控制在所期望的值。所以,氧化锌的结晶晶界的面积小。Ca和Si的复合氧化物的介电常数小于氧化锌,但并不阻碍电压非线性的体现。结果,能够减小变阻器素体的静电容量。
此外,作为变阻器素体所包含的钙氧化物,可以列举出CaO,或包含钙、硅以及氧的CaSiO3、Ca2SiO4等的复合氧化物。作为变阻器素体所包含的硅氧化物,可以列举出SiO2,包含钙、硅以及氧的CaSiO3、Ca2SiO4,或Zn2SiO4等的复合氧化物等。
优选本实施方式的变阻器素体除了含有上述的次要成分之外,还含有Co的氧化物、从IIIB族元素选出的至少1种的氧化物。作为IIIB族元素,更优选B、Al、Ga或In。
优选Co的氧化物的含量相对于作为主要成分的氧化锌,换算成Co,为0.05~10原子%。在该含量不足0.05原子%的情况下,存在着难以获得所期望的变阻器电压的倾向,如果该含量超过10原子%,则存在着在变阻器电压增大的同时电压非线性下降的倾向。
优选从IIIB族元素选出的至少1种的氧化物的含量相对于作为主要成分的氧化锌,换算成所选出的IIIB族元素,为0.0005~0.5原子%。在该含量不足0.0005原子%的情况下,存在着变阻器电压增大的倾向,如果该含量超过0.5原子%,则存在着阻抗低下且得不到变阻器电压的倾向。
另外,优选本实施方式的变阻器素体含有作为其他次要成分的从IA族元素选出的至少1种的氧化物。作为IA族元素,更优选Na、K、Rb或Cs。
优选从IA族元素选出的至少1种的氧化物的含量相对于作为主要成分的氧化锌,换算成所选出的IA族元素,为不足5原子%。在该含量为5原子%以上的情况下,作为陶瓷的熔点下降,在烧成时存在着熔融的倾向。
另外,优选本实施方式的变阻器素体含有作为其它次要成分的从
除了Ca之外的IIA族元素选出的至少1种的氧化物。作为IIA族元素,
更优选Mg、Sr或Ba。
优选从除了Ca之外的IIA族元素选出的至少1种的氧化物的含量相对于作为主要成分的氧化锌,换算成所选出的IIA族元素,为不足1原子%。在该含量为1原子%以上的情况下,存在着变阻器电压增大的倾向。
另外,优选本实施方式的变阻器素体含有作为其它次要成分的从Cr以及Mo中选出的至少1种的氧化物。该氧化物的含量相对于作为主要成分的氧化锌,换算成各Cr原子以及Mo原子,为不足10原子%。在该含量超过10原子%的情况下,存在着变阻器电压增大的倾向。
外部电极30a、30b为导体,含有与氧化铋和氧化铜(CuO)不同的氧化物。作为氧化物,可以含有例如SiO2、NiO、MnO以及Al2O3等。优选外部电极30a、30b除了含有上述的氧化物之外,还含有金属单质。作为金属单质,可以优选含有Ag、Pd、Pt等。
优选外部电极30a、30b中的氧化物的总含量相对于外部电极的全体,为0.01~20质量%。在氧化物的总含量不足0.01质量%的情况下,存在着相对于基材的粘合强度降低的倾向,在超过20质量%的情况下,存在着导电性受损的倾向。外部电极30a、30b的厚度例如可以为1~30μm。
阻抗体60可以含有RuO2、SnO2、LaB6等的具有导电性的氧化物,Al2O3、B2O3、SiO2等的氧化物和Pd、Ag、Pt等的金属单质。
阻抗体60含有与氧化铋和氧化铜(CuO)不同的氧化物。优选阻抗体60中的氧化物的含量为50~99质量%。由此,能够进一步抑制阻抗值的偏差。此外,阻抗体60的厚度例如可以为1~30μm。
基底玻璃层12可以含有HfO2、CaO、Al2O3、SiO2、ZnO、BaO以及B2O3等的玻璃中一般所包含的氧化物。优选基底玻璃层12中的氧化铋和氧化铜(CuO)的含量分别相对于基底玻璃层12的全体,为1质量%以下,更为优选为0.5质量%以下。另外,更优选基底玻璃层12含有与氧化铋和氧化铜不同的氧化物。通过降低基底玻璃层12中的氧化铋和氧化铜的含量,能够进一步抑制变阻器素体10与外部电极30a、30b以及阻抗体60之间的反应。由此,能够进一步抑制变阻器10,外部电极30a、30b,阻抗体60中的反应生成物的生成。此外,基底玻璃层12的厚度例如可以为1~30μm。
保护层60是为了保护变阻器素体10,外部电极30a、30b,以及阻抗体60而设置的。该保护层60含有作为主要成分的玻璃或陶瓷。保护层的厚度例如可以为1~30μm。
本实施方式的变阻器1的外部电极30a、30b,如上所述,含有氧化铋和氧化铜以外的氧化物。因此,能够抑制变阻器1和外部电极30a、30b,以及外部电极30a、30b和阻抗体60的反应。在外部电极含有氧化铋或氧化铜的情况下,该氧化铋或氧化铜与变阻器素体10的成分发生反应,形成反应生成物。在此,由于铋能够成为3价的阳离子,因而考虑了形成作为反应生成物的半导体的情况。由此,认为变阻特性降低。
图2是第1实施方式涉及的变阻器1的剖面的X射线微量分析(EPMA)的元素分布的示意图。图2示意从上方依照外部电极、基底玻璃层、变阻器素体的顺序进行层叠的层叠构造中的铋(Bi)的分布。
根据图2,本实施方式的变阻器1由于在外部电极中不含有氧化铋,因而在变阻器素体中未检测出铋(图2下部)。即,在该变阻器素体中,铋成分不扩散,不存在铋化合物。所以,具备这样的变阻器素体的本实施方式的变阻器1具有优异的变阻特性。另外,由于阻抗体或外部电极也不含有反应生成物,因而能够充分地降低阻抗值的偏差。
图3是现有的变阻器的剖面的X射线微量分析(EPMA)的元素分布的示意图。图3示意从上方依照外部电极、基底玻璃层、变阻器素体的顺序进行层叠的层叠构造中的铋(Bi)的分布。
在使用含有氧化铋的外部电极的图3的变阻器中,在外部电极中检测出铋(图3中段部)。该变阻器中所具备的变阻器素体是通过使用与图2的变阻器素体相同的原料而形成的,应该不含有铋成分。然而,该变阻器素体含有在变阻器的制造时因外部电极与变阻器素体的反应而产生的反应生成物(含有铋的化合物)(图3的下部)。具备这样的变阻器素体的变阻器的变阻特性不充分。另外,阻抗体或外部电极也含有反应生成物,因而阻抗值的偏差大。
(第2实施方式)
接着,参照图4~图8,对本发明的第2实施方式涉及的变阻器进行说明。本实施方式的变阻器是层叠型芯片变阻器。
图4是第2实施方式涉及的层叠型芯片变阻器的概略上面图。图5是第2实施方式涉及的层叠型芯片变阻器的概略下面图。图6是用于说明沿着图5中的VI-VI线的剖面构成的图。图7是用于说明沿着图5中的VII-VII线的剖面构成的图。图8是用于说明沿着图5中的VIII-VIII线的剖面构成的图。
如图4~图8所示,层叠型芯片变阻器21具备大致矩形板状的变阻器素体23、分别形成于该变阻器素体23的一个主面(下面)23a的多个(在本实施方式中为25个)外部电极25~29、分别形成于该变阻器素体23的另一个主面(上面)23b的多个(在本实施方式中为20个)外部电极30a~30d。关于变阻器素体23,例如,长可以设定为3mm左右,宽可以设定为3mm左右,厚度可以为0.5mm左右。外部电极25、26、28、29作为层叠型芯片变阻器21的输出输入端子电极而起作用,外部电极27作为层叠型芯片变阻器21的接地端子电极而起作用。外部电极30a~30d作为电连接于后述的阻抗体61、63的外部电极(衬垫电极)而起作用。
变阻器素体23作为多个变阻器层和多个第1~第3内部电极层31(图6)、41(图7)、51(图8)分别层叠而成的层叠体而构成。将每一层的第1~第3内部电极31、41、51作为一个内部电极组,该内部电极组在变阻器素体23内沿着变阻器层的层叠方向(以下,简称为“层叠方向”)配置多个(在本实施方式中为5个)。在各内部电极组中,第1~第3内部电极层31、41、51以至少一层变阻器层介于相互之间的方式,依照第1内部电极层31、第2内部电极层41、第3内部电极层51的顺序进行配置。各内部电极组也以至少一层变阻器层介于相互之间的方式进行配置。在实际的层叠型芯片变阻器21中,多个变阻器层一体化至互相之间的边界不能用肉眼区分的程度。各变阻器层含有与上述的第1实施方式的变阻器素体相同的成分。
如图6所示,各第1内部电极层31分别包含第1内部电极33、第2内部电极35。各第1和第2内部电极33、35呈大致矩形状。第1和第2内部电极33、35在离平行于变阻器素体23中的层叠方向的侧面具有规定的间隔的位置上以具有规定的间隔的方式分别形成,从而互相电绝缘。
各第1内部电极33经由引出导体37a而电连接于外部电极25,同时经由引出导体37b而电连接于外部电极30a。引出导体37a、37b与第1内部电极33一体地形成。各第2内部电极35经由引出导体39a而电连接于外部电极29,同时经由引出导体39b而电连接于外部电极30b。引出导体39a、39b与第2内部电极35一体地形成。
如图7所示,各第2内部电极41分别包含第3内部电极43。各第3内部电极43呈大致矩形状。第3内部电极43在离平行于变阻器素体23中的层叠方向的侧面具有规定的间隔的位置上形成,并且从层叠方向看时,与第1和第2内部电极33、35相重叠。各第3内部电极43经由引出导体47而电连接于外部电极27。引出导体47与第3内部电极43一体地形成。
如图8所示,各第3内部电极层51分别包含第4内部电极53、第5内部电极55。各第4和第5内部电极53、55呈大致矩形状。第4和第5内部电极53、55在离平行于变阻器素体23中的层叠方向的侧面具有规定的间隔的位置上以具有规定的间隔的方式分别形成,从层叠方向看时,与第3内部电极43相重叠,并且互相电绝缘。
各第4内部电极53经由引出导体57a而电连接于外部电极26,同时经由引出导体57b而电连接于外部电极30c。引出导体57a、57b与第4内部电极53一体地形成。各第5内部电极55经由引出导体59a而电连接于外部电极28,同时经由引出导体59b而电连接于外部电极30d。引出导体59a、59b与第5内部电极55一体地形成。
第1~第5内部电极33、35、43、53、55含有与上述的第1实施方式的外部电极相同的成分。内部电极含有与上述的第1实施方式的外部电极相同的成分。另外,引出导体37a、37b、39a、39b、47、57a、57b、59a、59b也含有与上述的第1实施方式的外部电极相同的成分。优选内部电极及引出导体含有与氧化铋及氧化铜不同的氧化物。
外部电极30a和外部电极30b在变阻器素体的主面23b上,沿着与变阻器层的层叠方向垂直且平行于主面23b的方向,以具有规定的间隔的方式配置(图4)。外部电极30c和外部电极30d在主面23b上,沿着与变阻器层的层叠方向垂直且平行于主面23b的方向,以具有规定的间隔的方式配置。外部电极30a和外部电极30b的上述规定的间隔、以及外部电极30c和外部电极30d的上述规定的间隔设定为相同。外部电极30a~30d呈矩形状(在本实施方式中为长方形状)。关于外部电极30a、30b,例如,长边的长度可以设定为1000μm左右,短边的长度可以设定为150μm左右,厚度可以设定为2μm左右。关于外部电极30c、30d,例如,长边的长度可以设定为500μm左右,短边的长度可以设定为150μm左右,厚度可以设定为2μm左右。
外部电极30a~30d含有与上述的第1实施方式的外部电极相同的成分。即,含有与氧化铋和氧化铜不同的氧化物。外部电极30a~30d,例如能够通过烧结含有第1实施方式的外部电极所包含的金属及金属氧化物的导电膏而形成。在该导电膏之中,可以使用向上述的金属或氧化物的粉末中混合一般市售的玻璃料、有机粘合剂以及有机溶剂而成的混合物。有机粘合剂没有特别的限定,例如从乙基纤维素、聚乙烯基丁缩醛等各种粘合剂中适当选择即可。作为有机溶剂,从萜品醇、丁基卡必醇、丙酮、甲苯等各种有机溶剂中适当选择即可。导电膏的调配比没有特别的限制,例如相对于金属及氧化物粉末的总量100质量份,可以调配1~20质量份的上述有机粘合剂,1~40质量份的上述有机溶剂。这些调配比能够为了调整导电膏的流动性而进行适当变更。
在变阻器素体的主面23b上,以架设在外部电极30a和外部电极30b之间的方式形成有阻抗体61,以架设在外部电极30c和外部电极30d之间的方式形成有阻抗体63。阻抗体61、63含有与上述的第1实施方式的阻抗体60相同的成分。即,阻抗体61、63含有与氧化铋及氧化铜不同的氧化物。阻抗体61、63能够通过烧结将Al2O3-B2O3-SiO2等的玻璃混合于第1实施方式的阻抗体中所包含的金属以及金属氧化物之中而成的阻抗膏而形成。
阻抗体61的一端通过外部电极30a以及引出导体37b而电连接于第1内部电极33。阻抗体61的另一端通过外部电极30b以及引出导体39b而电连接于第2内部电极35。阻抗体63的一端通过外部电极30c以及引出导体57b而电连接于第4内部电极53。阻抗体63的另一端通过外部电极30d以及引出导体59b而电连接于第5内部电极55。
外部电极25~29(图5)在一个主面23a上以M行N列(参数M以及N分别为2以上的整数)进行二维排列。在本实施方式中,外部电极25~29以5行5列进行二维排列。外部电极25~29呈矩形状(本实施方式中为正方形状)。关于外部电极25~29,例如将每一边的长度设定为300μm左右,将厚度设定为2μm左右。
外部电极25~29形成于变阻器素体23的外表面,具有与第1实施方式的外部电极相同的组成。与上述的外部电极30a~30d相同,外部电极25~29能够通过烧结导电膏而形成。
如上所述,第3内部电极43以从层叠方向看时与第1和第2内部电极33、35相重叠的方式形成。所以,变阻器层中的重叠于第1内部电极33和第3内部电极43的区域作为体现变阻特性的区域而起作用,变阻器层中的重叠于在变阻器中的第2内部电极35和第3内部电极43的区域作为体现变阻特性的区域而起作用。
而且,如上所述,第3内部电极43以从层叠方向看时与第4和第5内部电极53、55相重叠的方式形成。所以,变阻器层中的重叠于第4内部电极53和第3内部电极43的区域作为体现变阻特性的区域而起作用,变阻器层中的重叠于第5内部电极55和第3内部电极43的区域作为体现变阻特性的区域而起作用。
如图9所示,具有上述构成的层叠型芯片变阻器21中,阻抗R、变阻器B1、变阻器B2连接成π形。阻抗R由阻抗体61或阻抗体63构成。变阻器B1由第1内部电极33、第3内部电极43、变阻器层中的重叠于第1和第3内部电极33、43的区域构成,或者,由第4内部电极53、第3内部电极43、变阻器层中的重叠于第4和第3内部电极53、43的区域构成。变阻器B2由第2内部电极35、第3内部电极43、变阻器层中的重叠于第2和第3内部电极35、43的区域构成,或者,由第5内部电极55、第3内部电极43、变阻器层中的重叠于第5和第3内部电极55、43的区域构成。
接着,参照图10,说明上述的本发明的第2实施方式涉及的层叠型芯片变阻器21的制造过程。图10是用于说明第2实施方式涉及的层叠型芯片变阻器的制造过程的图。
首先,分别称量作为构成变阻器层的主要成分的氧化锌、稀土类金属的氧化物、钙氧化物、硅氧化物、以及其它的成分,然后混合各个成分,调制变阻器原料。变阻器层形成用的涂料可以是将该变阻器原料和有机载色剂混炼而成的有机类的涂料,也可以是水溶类的涂料。此外,有机载色剂可以是将粘合剂溶解于有机溶剂而成的溶液。用于有机载色剂的粘合剂没有特别的限定,从乙基纤维素、聚乙烯基丁缩醛等通常的各种粘合剂中适当选择即可。另外,此时所用的有机溶剂也没有特别的限定,根据印刷法或薄板法等形成变阻器层的方法,从萜品醇、丁基卡必醇、丙酮、甲苯等中适当选择即可。涂料中的有机载色剂或变阻器原料的含量没有特别的限定。例如可以以相对于涂料的全体,粘合剂为1~5质量%左右,有机溶剂为10~50质量%左右的方式调配有机载色剂。另外,在必要时,涂料中可以包含从各种分散剂、可塑剂、电介质、绝缘体等中选则出的添加物。另外,作为水溶类的涂料,可以列举出使水溶性粘合剂及分散剂等溶解于水而成的溶液。水溶类粘合剂没有特别的限定,从聚乙烯醇、纤维素、水溶性丙烯树脂、乳胶等中适当选择即可。
上述的变阻器层形成用的涂料(浆料)能够通过使用球磨机对上述的变阻器原料、粘合剂、溶剂(有机溶剂或水)、以及各种添加物等的材料进行20小时左右的混合·粉碎而获得。制作浆料时的原材料的调配比能够为了调整浆料的流动性而进行适当变更。
由刮刀法等的公知的方法,将该浆料涂布于例如由聚对苯二甲酸乙二醇酯形成的薄膜上,然后进行干燥,形成厚度30μm左右的膜。从薄膜上剥离如此得到的浆料膜,获得生片。
接着,在生片上,形成与第1和第2内部电极33、35相对应的多个(与后述的分割芯片数对应的数目)电极部分。同样,在不同的生片上,形成与第3内部电极43相对应的多个(与后述的分割芯片数对应的数目)电极部分。而且,在不同的生片上,形成与第4和第5内部电极53、55相对应的多个(与后述的分割芯片数对应的数目)电极部分。
对应于第1~第5内部电极33、35、43、53、55的电极部分,例如可以通过用丝网印刷等印刷法印刷由与氧化铋和氧化铜不同的氧化物、Ag粒子和Pd粒子等的金属粉末、玻璃料、有机粘合剂以及有机溶剂混合而成的导电膏,并进行干燥而形成。有机粘合剂没有特别的限定,例如可以从乙基纤维素、聚乙烯基丁缩醛等各种粘合剂中适当选择即可。作为有机溶剂,从萜品醇、丁基卡必醇、丙酮、甲苯等各种有机溶剂中适当选择即可。导电膏的调配比没有特别的限制,例如相对于金属及氧化物粉末的总量100质量份,可以调配1~20质量份的上述有机粘合剂,1~40质量份的上述有机溶剂。这些调配比能够为了调整导电膏的流动性而进行适当变更。
接着,依照规定的顺序重叠形成有电极部分的各生片和未形成有电极部分的生片,形成薄片层叠体。例如以芯片为单位,切断如此获得的薄片层叠体,获得分割后的多个生体LS2(参照图10)。在所获得的生体LS2中,依次层叠形成有与第1和第2内部电极33、35以及引出导体37a、37b、39a、39b相对应的电极部分EL2的生片GS11、形成有与第3内部电极43以及引出导体47相对应的电极部分EL3的生片GS12、形成有与第4和第5内部电极53、55以及引出导体57a、57b、59a、59b相对应的电极部分EL4的生片GS13、未形成有电极部分EL2~EL4的生片GS14。另外,必要时,未形成有电极部分EL2~EL4的生片GS14可以在各个场所层叠多枚。
接着,对生体LS2实施180~400℃、0.5~24小时左右的加热处理,除去粘合剂,然后,进一步进行850~1400℃、0.5~8小时左右的烧成,得到变阻器素体23。通过该烧成,生体LS2中的生片GS11~GS14成为变阻器层。电极部分EL2成为第1和第2内部电极33、35以及引出导体37a、37b、39a、39b。电极部分EL3成为第3内部电极43以及引出导体47。电极部分EL4成为第4和第5内部电极53、55以及引出导体57a、57b、59a、59b。
接着,在变阻器素体23的外表面上,形成外部电极25~29以及外部电极30a~30d。在此,在变阻器素体23的一个主面23a上,用丝网印刷法以连接于所对应的电极部分EL2~EL4的方式印刷导电膏,然后通过干燥,形成对应于外部电极25~29的电极部分。并且,在变阻器素体23的另一个主面23b上,用丝网印刷法以连接于所对应的电极部分EL2、EL4的方式印刷导电膏,然后通过干燥,形成对应于外部电极30a~30d的电极部分。接着,在500~850℃烧结上述电极部分,得到形成有外部电极25~29以及外部电极30a~30d的变阻器素体23。在外部电极25~29以及外部电极30a~30d用的导电膏中,可以使用与氧化铜和氧化铋不同的氧化物、Ag粒子和Pd粒子等的金属粉末、玻璃料、有机粘合剂以及有机溶剂的混合物。
接着,如下地形成阻抗体61、63。首先,在变阻器素体23的主面23b上,以分别架设于各一对外部电极30a和外部电极30b、以及各一对外部电极30c和外部电极30d的方式形成对应于阻抗体61、63的阻抗区域。对应于阻抗体61、63的各阻抗区域通过用丝网印刷法印刷阻抗膏,并进行干燥而形成。然后,例如在800~900℃烧结阻抗膏,得到阻抗体61、63。由此,得到层叠型芯片变阻器21。另外,可以同时形成外部电极25~29以及外部电极30a~30d和阻抗体61、63。
作为阻抗膏,使用含有与氧化铋和氧化铜不同的氧化物的膏体。具体而言,使用将一般市售的有机粘合剂和有机溶剂混合于玻璃粉末而成的混合物。作为玻璃粉末,可以使用将Al2O3-B2O3-SiO2等的玻璃混合于RuO2而成的混合物。作为Sn类的阻抗膏,可以使用将Al2O3-B2O3-SiO2等的玻璃混合于SnO2而成的混合物。作为La类的阻抗膏,可以使用将Al2O3-B2O3-SiO2等的玻璃混合于LaB6而成的混合物。用于阻抗膏的制作的有机粘合剂没有特别的限定,例如从乙基纤维素、聚乙烯基丁缩醛等各种粘合剂中适当选择即可。作为有机溶剂,从萜品醇、丁基卡必醇、丙酮、甲苯等各种有机溶剂中适当选择即可。并且,导电膏的调配比没有特别的限制,例如相对于金属及氧化物粉末的总量100质量份,可以调配1~20质量份的上述有机粘合剂,1~40质量份的上述有机溶剂。这些调配比能够为了调整导阻抗膏的流动性而进行适当变更。
并且,在烧成之后,可以使碱金属(例如Li、Na等)从变阻器素体23的表面扩散。另外,在层叠型芯片变阻器21的外表面上,除了形成有外部电极25~29的区域之外,可以形成保护层(釉面层)。保护层可以通过印刷玻璃釉(例如由SiO2、ZnO、B、Al2O3等形成的玻璃等),并在500~600℃进行烧结而形成。
如上所述,本第2实施方式的变阻器,在包含氧化锌、稀土类金属的氧化物、钙氧化物以及硅氧化物的变阻器素体23的主面23b上具备含有与氧化铋和氧化铜不同的氧化物的一对外部电极(30a和30b或30c和30d)和以连接该一对外部电极的方式形成的阻抗体61或63。而且,阻抗体61、63包含与氧化铋和氧化铜不同的氧化物。由此,可以充分地抑制外部电极、阻抗体以及变阻器素体的相互之间的反应。所以,这样的层叠型芯片变阻器在具有低静电容量的同时,其变阻特性优异,能够充分地降低阻抗值的偏差。
并且,与第1实施方式相同,可以在变阻器素体的主面23b和外部电极30a~30d之间、以及变阻器素体的主面23b和阻抗体61、63之间的至少一个设置基底玻璃层。通过用丝网印刷法在变阻器素体23的主面23b上印刷含有氧化铋和氧化铜以外的玻璃中所包含的氧化物、例如SiO2-ZnO-BaO-ZrO2-Al2O3等的膏体,然后进行干燥,在例如800~900℃进行烧结,从而形成该基底玻璃层。
通过将一般市售的有机粘合剂和有机溶剂调配于上述氧化物中,可调制用于基底玻璃层的形成的基底玻璃层用膏体。有机粘合剂没有特别的限定,例如从乙基纤维素、聚乙烯基丁缩醛等各种粘合剂中适当选择即可。作为有机溶剂,从萜品醇、丁基卡必醇、丙酮、甲苯等各种有机溶剂中适当选择即可。并且,导电膏的调配比没有特别的限制,例如相对于金属以及氧化物粉末的总量100质量份,可以调配1~20质量份的上述有机粘合剂,1~40质量份的上述有机溶剂。这些调配比能够为了调整基底玻璃层用膏体的流动性而进行适当变更。
然而,本第2实施方式的层叠型芯片变阻器21中,作为输出输入端子电极而起作用的外部电极25、26、28、29和作为接地端子电极而起作用的外部电极27一起配置在变阻器素体23的一个主面23a上。即,层叠型芯片变阻器21是BGA(Ball Grid Array)封装的层叠型芯片变阻器。通过使用焊锡球而电连接且机械连接各外部电极25~29和对应于该外部电极25~29的外部基板的焊盘,从而将该层叠型芯片变阻器21安装于外部基板上。在将层叠型芯片变阻器21安装于外部基板的状态下,各内部电极33、35、43、53、55沿着垂直于外部基板的方向延伸。
以上对本发明的优选实施方式进行了说明,但本发明并不限于这些实施方式。
[实施例]
以下,基于实施例以及比较例更加具体地说明本发明,但本发明并不限于以下的实施例。
(实施例1)
<变阻器素体用浆料的调制>
首先,准备含有氧化锌作为各主要成分,含有表1所示的成分作为次要成分的粉末原料。表1的含量是表示相对于氧化锌的比例。使用球磨机对该粉末原料、有机粘合剂、有机溶剂、添加剂进行20小时的混合·粉碎,得到变阻器素体用的浆料。
【表1】
化合物 | 比例(原子%) |
SiO2 | 7.11 |
K2O | 0.04 |
CaO | 20.31 |
Cr2O3 | 0.05 |
Co3O4 | 0.70 |
Pr6O11 | 0.09 |
表中各个化合物的比例分别是换算为金属原子或半金属原子的值。
<外部电极形成用的导电膏的制作>
制作含有表2所述的电极A所示的成分的导电膏。具体而言,以表2所示的比例混合表2的电极A的各成分,调制混合原料。
使用球磨机混合该混合原料、有机粘合剂以及有机溶剂20小时,得到外部电极形成用的导电膏。
<阻抗膏的制作>
制作含有由表2所述的阻抗体a所示的成分的阻抗膏。具体而言,以表2所示的比例混合表2的阻抗体a的各成分,调制混合原料。
使用球磨机混合所调制的混合原料、有机粘合剂以及有机溶剂20小时,得到阻抗体形成用的阻抗膏。
<层叠型芯片变阻器的制作>
使用如上述般调制的浆料及各个膏体,制作相当于上述第2实施方式的层叠型芯片变阻器。以下,参照图4~8和图10,对层叠型芯片变阻器的制造顺序进行说明。
首先,用刮刀法将如上述般调制的变阻器素体用的浆料涂布于由聚对苯二甲酸乙二醇酯形成的薄膜上,然后,进行干燥,形成厚度30μm的膜。从薄膜上剥离如此得到的膜,获得生片。
接着,在生片上形成对应于第1和第2内部电极33、35(图5)的电极部分。同样地,在不同的生片上形成对应于第3内部电极43(图5)的电极部分。而且,在不同的生片上形成对应于第4和第5内部电极53、55(图5)的电极部分。
对应于第1~第5内部电极33、35、43、53、55的电极部分,通过用丝网印刷法印刷通常的导电膏,并进行干燥而形成。
接着,以规定的顺序重叠形成有电极部分的各生片和未形成有电极部分的生片,形成薄片层叠体。以芯片为单位切断如此获得的薄片层叠体,得到所分割的多个生体LS2(参照图10)。
接着,对生体LS2实施加热处理,除去粘合剂,然后进一步进行烧成,得到变阻器素体23。
接着,在变阻器素体23的一个主面23a上用丝网印刷法印刷市售的Ag-Pt类膏体,并进行干燥,在900~1100℃进行烧结,形成对应于外部电极25~29的电极部分(Ag-Pt导体)。
接着,在变阻器素体23的主面23b上用丝网印刷法印刷如上述般调制的导电膏,并进行干燥,从而形成对应于外部电极30a~30d的电极部分。然后,在850℃烧结该电极部分,得到在主面23b上形成有外部电极30a~30d的变阻器素体。
接着,以分别架设于每一对外部电极30a和外部电极30b以及每一对外部电极30c和外部电极30d的方式,用丝网印刷法印刷如上述般调制的阻抗膏。使该阻抗膏干燥,在850℃烧结,形成阻抗体61、63。由此,由阻抗体61连接外部电极30a和外部电极30b,由阻抗体63连接外部电极30c和外部电极30d。通过以上的工序,得到图4和图5所示的层叠型芯片变阻器21。
<反应性的评价>
对所制作的层叠型芯片变阻器的剖面进行X射线微量分析(EPMA),检测变阻器素体中的反应生成物的有无。通过EPMA分析,将未发现生成对变阻特性产生影响的反应生成物的情况(未检测出原材料中没有包含的元素的情况)判定为反应性A,将发现生成反应生成物的情况(检测出原材料中未包含的元素的情况)判定为反应性B。其结果在表2显示。
<阻抗值的评价>
测量所制作的层叠型芯片变阻器的阻抗值。具体而言,在图9所示的等效电路中,测量外部端子电极25(26)和外部端子电极29(28)之间的阻抗值。在不同的外部端子电极之间的10个场所进行测量,导出平均值和标准偏差(σ)。从这些值算出3σ/平均值的值,从而评价阻抗值的偏差。其结果在表2显示。
(实施例2~5,比较例1、2)
阻抗体形成用的阻抗膏中所包含的材料之中,除了将表2所示的阻抗体a的成分分别改变为阻抗体b~g的成分之外,与实施例1相同,分别制作层叠型芯片变阻器,进行评价。评价结果在表2显示。并且,用于电极的形成的导电膏的组成与实施例1相同。
【表2】
(注1):“σ”表示所测量的阻抗值的标准偏差,“平均”表示所测量的阻抗值的平均值。
(注2):表中的空栏表示不包含。
(比较例3)
外部电极形成用的导电膏中所包含的材料之中,除了将表2所示的电极A的成分改变为表3所示的电极B的成分之外,与实施例1相同,制作层叠型芯片变阻器,进行评价。评价结果在表3显示。
(比较例4~11)
阻抗体形成用的阻抗膏中所包含的材料之中,除了将表3所示的阻抗体a的成分分别改变为阻抗体b~i的成分之外,与比较例3相同,分别制作层叠型芯片变阻器,进行评价。评价结果在表3显示。并且,用于电极的形成的导电膏的组成与实施例3相同。
【表3】
(注1):“σ”表示所测量的阻抗值的标准偏差,“平均”表示所测量的阻抗值的平均值。
(注2):表中的空栏表示不包含。
(比较例12)
外部电极形成用的导电膏中所包含的材料之中,除了将表2所示的电极A的成分改变为表4所示的电极C的成分之外,与实施例2相同,制作层叠型芯片变阻器,进行评价。评价结果在表4显示。
(比较例13~18)
阻抗体形成用的阻抗膏中所包含的材料之中,除了将表4所示的阻抗体b的成分分别改变为阻抗体c~e及g~i的成分之外,与比较例12相同,分别制作层叠型芯片变阻器,进行评价。评价结果在表4显示。并且,外部电极形成用的导电膏的组成与比较例12相同。
【表4】
(注1):“σ”表示所测量的阻抗值的标准偏差,“平均”表示所测量的阻抗值的平均值。
(注2):表中的空栏表示不包含。
(比较例19)
外部电极形成用的导电膏中所包含的材料之中,除了将表2所示的电极A的成分改变为表5所示的电极D的成分之外,与实施例2相同,制作层叠型芯片变阻器,进行评价。评价结果在表5显示。
(比较例20~25)
阻抗体形成用的阻抗膏中所包含的材料之中,除了将表5所示的阻抗体b的成分分别改变为阻抗体c~e及g~i的成分之外,与比较例19相同,分别制作层叠型芯片变阻器,进行评价。评价结果在表5显示。并且,外部电极形成用的导电膏的组成与比较例19相同。
【表5】
(注1):“σ”表示所测量的阻抗值的标准偏差,“平均”表示所测量的阻抗值的平均值。
(注2):表中的空栏表示不包含。
(比较例26)
与实施例1相同,制作含有表6所述的电极A所示的成分的导电膏。另外,制作含有表6所述的阻抗体h所示的成分的阻抗膏。
<基底玻璃用膏体的制作>
制作含有表6所述的基底玻璃1所示的成分的膏体。具体而言,以表6所示的比例混合表6所述的基底玻璃1的各成分,调制混合原料。使用球磨机将所调制的混合原料、有机粘合剂以及有机溶剂混合20小时,得到基底玻璃形成用的膏体。
<层叠型芯片变阻器的制作>
使用如上述般调制的各膏体,与实施例1相同,制作变阻器素体23。用丝网印刷法在该变阻器素体23的主面23b上印刷如上述般调制的基底玻璃形成用的膏体,然后进行干燥,在850℃烧结,形成基底玻璃层。
用丝网印刷法在所形成的基底玻璃层之上印刷如上述般调制的外部电极形成用的导电膏,并进行干燥,从而形成对应于外部电极30a~30d的电极部分。然后,在850℃烧结该电极部分,得到在基底玻璃层(图中未显示)上形成有外部电极30a~30d的变阻器素体。
接着,以分别架设于各一对外部电极30a和外部电极30b、以及各一对外部电极30c和外部电极30d的方式,用丝网印刷法印刷如上述般调制的阻抗膏。干燥该阻抗膏,在850℃烧结,形成阻抗体61、63。通过以上的工序,得到图4和图5所示的层叠型芯片变阻器21。
与实施例1相同,进行反应性的评价。结果在表6显示。
(比较例27~31)
基底玻璃形成用的膏体中所包含的材料之中,除了将表6所示的基底玻璃1的成分分别改变为基底玻璃2~6的成分之外,与比较例26相同,制作层叠型芯片变阻器,进行评价。评价结果表6显示。并且,用于电极和阻抗体的形成的膏体的组成与比较例26相同。
【表6】
(注1):表中的空栏表示不包含。
具备不包含氧化铋和氧化铜的外部电极30a~30d以及阻抗体61、63的层叠型芯片变阻器在变阻器素体中未生成反应生成物,另外,阻抗的偏差也小。
Claims (4)
1.一种变阻器,其特征在于:
具备变阻器素体、位于变阻器素体的一个主面上的一对外部电极、位于所述主面上的阻抗体,所述阻抗体以连接所述一对外部电极的方式设置,
所述变阻器素体具有主要成分和次要成分,含有作为所述主要成分的氧化锌,含有作为所述次要成分的钙氧化物、硅氧化物、稀土类金属的氧化物,
相对于100摩尔的所述主要成分,将所述钙氧化物换算为钙原子后的比例X为2~80原子%,相对于100摩尔的所述主要成分,将所述硅氧化物换算为硅原子后的比例Y为1~40原子%,相对于所述Y的所述X的比例(X/Y)满足下述式(1),
1≤X/Y<3 (1),
所述外部电极和所述阻抗体含有与氧化铋和氧化铜不同的氧化物。
2.如权利要求1所述的变阻器,其特征在于:
在所述变阻器素体的所述主面与所述一对外部电极和所述阻抗体的至少一者之间具备基底玻璃层。
3.如权利要求1所述的变阻器,其特征在于:
所述阻抗体以覆盖与所述外部电极的所述变阻器素体侧相反的面的至少一部分的方式设置。
4.如权利要求1~3中任一项所述的变阻器,其特征在于:
具备玻璃层以覆盖所述阻抗体和所述一对外部电极。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007-329092 | 2007-12-20 | ||
JP2007329092 | 2007-12-20 | ||
JP2007329092A JP5163097B2 (ja) | 2007-12-20 | 2007-12-20 | バリスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101465186A true CN101465186A (zh) | 2009-06-24 |
CN101465186B CN101465186B (zh) | 2011-07-06 |
Family
ID=40513387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101861680A Active CN101465186B (zh) | 2007-12-20 | 2008-12-19 | 变阻器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8044761B2 (zh) |
EP (1) | EP2073222A3 (zh) |
JP (1) | JP5163097B2 (zh) |
KR (1) | KR101013017B1 (zh) |
CN (1) | CN101465186B (zh) |
TW (1) | TW200941512A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101630553B (zh) * | 2009-07-17 | 2011-10-12 | 立昌先进科技股份有限公司 | 一种氧化锌变阻器的制备方法 |
CN105706188A (zh) * | 2013-12-06 | 2016-06-22 | 日立金属株式会社 | 变阻器用烧结体和使用其的多层基板、以及它们的制造方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7438829B2 (en) * | 2003-11-13 | 2008-10-21 | E.I. Du Pont De Nemours And Company | Thick film getter paste compositions for use in moisture control |
US20070013305A1 (en) * | 2005-07-18 | 2007-01-18 | Wang Carl B | Thick film getter paste compositions with pre-hydrated desiccant for use in atmosphere control |
US8865028B2 (en) | 2009-08-27 | 2014-10-21 | Amotech Co. Ltd. | ZnO-based varistor composition |
WO2015046125A1 (ja) * | 2013-09-26 | 2015-04-02 | 音羽電機工業株式会社 | 非オーム性を有する樹脂材料及びその製造方法、並びに該樹脂材料を用いた非オーム性抵抗体 |
SG10201501241PA (en) * | 2015-02-17 | 2016-09-29 | Hitachi Critical Facilities Prot Pte Ltd | A Varistor and Production Method Thereof |
DE102016104990A1 (de) * | 2016-03-17 | 2017-09-21 | Epcos Ag | Keramikmaterial, Varistor und Verfahren zum Herstellen des Keramikmaterials und des Varistors |
US20170367152A1 (en) * | 2016-06-20 | 2017-12-21 | Toshiba Tec Kabushiki Kaisha | Heater and heating device |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5385400A (en) * | 1977-01-06 | 1978-07-27 | Tdk Corp | Porcelain composite for voltage non-linear resistor |
US4160746A (en) * | 1978-05-23 | 1979-07-10 | Malcon Research & Development Corporation | Catalyst for hydrogenation of acetophenone |
US4477793A (en) * | 1982-06-30 | 1984-10-16 | Fuji Electric Co., Ltd. | Zinc oxide non-linear resistor |
US4473812A (en) * | 1982-11-04 | 1984-09-25 | Fuji Electric Co., Ltd. | Voltage-dependent nonlinear resistor |
JPH0347284Y2 (zh) * | 1985-06-29 | 1991-10-08 | ||
JPH0397332A (ja) | 1989-09-11 | 1991-04-23 | Hitachi Ltd | プロセッサ間通信方法 |
JP3097332B2 (ja) * | 1992-07-21 | 2000-10-10 | 株式会社村田製作所 | 積層型チップバリスタ |
US5640136A (en) * | 1992-10-09 | 1997-06-17 | Tdk Corporation | Voltage-dependent nonlinear resistor |
JP3196003B2 (ja) * | 1995-03-27 | 2001-08-06 | 株式会社日立製作所 | セラミック抵抗体及びその製造法 |
JP3254399B2 (ja) * | 1997-02-03 | 2002-02-04 | ティーディーケイ株式会社 | 積層チップバリスタ及びその製造方法 |
JP2001155903A (ja) * | 1999-11-30 | 2001-06-08 | Kyocera Corp | 電子部品 |
JP3822798B2 (ja) * | 2001-02-16 | 2006-09-20 | 太陽誘電株式会社 | 電圧非直線抵抗体及び磁器組成物 |
JP3710062B2 (ja) * | 2002-10-25 | 2005-10-26 | Tdk株式会社 | 電圧非直線性抵抗体磁器組成物、電子部品および積層チップバリスタ |
WO2004105054A1 (ja) * | 2003-05-20 | 2004-12-02 | Idemitsu Kosan Co. Ltd. | 非晶質透明導電膜、及びその原料スパッタリングターゲット、及び非晶質透明電極基板、及びその製造方法、及び液晶ディスプレイ用カラーフィルタ |
JP2005197608A (ja) * | 2004-01-09 | 2005-07-21 | Mitsubishi Heavy Ind Ltd | 光電変換装置 |
JP4470864B2 (ja) * | 2005-11-14 | 2010-06-02 | Tdk株式会社 | 電子部品及びその製造方法 |
JP2007165639A (ja) * | 2005-12-14 | 2007-06-28 | Tdk Corp | バリスタ及びバリスタの製造方法 |
-
2007
- 2007-12-20 JP JP2007329092A patent/JP5163097B2/ja active Active
-
2008
- 2008-12-09 TW TW097147854A patent/TW200941512A/zh unknown
- 2008-12-10 EP EP08021476A patent/EP2073222A3/en not_active Withdrawn
- 2008-12-17 US US12/337,081 patent/US8044761B2/en not_active Expired - Fee Related
- 2008-12-18 KR KR1020080129120A patent/KR101013017B1/ko active IP Right Grant
- 2008-12-19 CN CN2008101861680A patent/CN101465186B/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101630553B (zh) * | 2009-07-17 | 2011-10-12 | 立昌先进科技股份有限公司 | 一种氧化锌变阻器的制备方法 |
CN105706188A (zh) * | 2013-12-06 | 2016-06-22 | 日立金属株式会社 | 变阻器用烧结体和使用其的多层基板、以及它们的制造方法 |
CN105706188B (zh) * | 2013-12-06 | 2018-11-09 | 日立金属株式会社 | 变阻器用烧结体和使用其的多层基板、以及它们的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2009152399A (ja) | 2009-07-09 |
EP2073222A3 (en) | 2010-04-28 |
KR101013017B1 (ko) | 2011-02-10 |
TWI351041B (zh) | 2011-10-21 |
TW200941512A (en) | 2009-10-01 |
EP2073222A2 (en) | 2009-06-24 |
JP5163097B2 (ja) | 2013-03-13 |
KR20090067063A (ko) | 2009-06-24 |
CN101465186B (zh) | 2011-07-06 |
US8044761B2 (en) | 2011-10-25 |
US20090160600A1 (en) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101465186B (zh) | 变阻器 | |
US5877934A (en) | Ceramic composition and multilayer ceramic capacitor made therefrom | |
CN100557734C (zh) | 叠层型陶瓷电容器 | |
CN101848879B (zh) | 无铅无镉的、低温烧成的x7r介电陶瓷组合物及制备方法 | |
CN101350241B (zh) | 可变电阻 | |
JP5273490B2 (ja) | セラミック組成物、セラミックグリーンシート、及びセラミック電子部品 | |
CN1983478B (zh) | 电子部件、电介质陶瓷组合物及其制造方法 | |
CN101345105B (zh) | 电压非线性电阻体陶瓷组合物、电子部件和叠层芯片压敏电阻 | |
CN101093749A (zh) | 电介质陶瓷组合物、电子部件及其制造方法 | |
US5879812A (en) | Monolithic ceramic capacitor and method of producing the same | |
KR100437883B1 (ko) | 바륨보론 리튬 실리케이트 플락스를 가진 마그네슘징크 티타네이트 분말 및 그 분말로 제조한 다층 세라믹 캐패시터 | |
JP3710062B2 (ja) | 電圧非直線性抵抗体磁器組成物、電子部品および積層チップバリスタ | |
EP0429653A1 (en) | Laminated and grain boundary insulated type semiconductive ceramic capacitor and method of producing the same | |
US6147588A (en) | Material and paste for producing internal electrode of varistor, laminated varistor, and method for producing the varistor | |
US6362720B1 (en) | Chip type varistor and method of manufacturing the same | |
JP6387969B2 (ja) | バリスタ用焼結体およびこれを用いた多層基板、ならびにそれらの製造方法 | |
JP5163096B2 (ja) | バリスタ | |
CN103896575B (zh) | 电压非线性电阻陶瓷组合物以及电子元件 | |
JP2879867B2 (ja) | 磁器コンデンサ及びその製造方法 | |
WO2004038738A1 (ja) | 電圧非直線性抵抗体磁器組成物、電子部品および積層チップバリスタ | |
JP2938672B2 (ja) | 磁器コンデンサ及びその製造方法 | |
CA2262198C (en) | Dielectric ceramic composition, laminated ceramic capacitor, and method for producing the laminate ceramic capacitor | |
JP2879868B2 (ja) | 磁器コンデンサ及びその製造方法 | |
JPH0955332A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
WO2005059928A1 (ja) | 半導体セラミック電子部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |