CN101459139B - 电荷囚禁器件的制作工艺方法 - Google Patents

电荷囚禁器件的制作工艺方法 Download PDF

Info

Publication number
CN101459139B
CN101459139B CN2007100944164A CN200710094416A CN101459139B CN 101459139 B CN101459139 B CN 101459139B CN 2007100944164 A CN2007100944164 A CN 2007100944164A CN 200710094416 A CN200710094416 A CN 200710094416A CN 101459139 B CN101459139 B CN 101459139B
Authority
CN
China
Prior art keywords
layer
film
oxide
silicon substrate
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100944164A
Other languages
English (en)
Other versions
CN101459139A (zh
Inventor
孙亚亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2007100944164A priority Critical patent/CN101459139B/zh
Publication of CN101459139A publication Critical patent/CN101459139A/zh
Application granted granted Critical
Publication of CN101459139B publication Critical patent/CN101459139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种电荷囚禁器件的制作工艺方法，在硅衬底的上端面淀积一层牺牲氮化硅层；成长一层用于形成侧墙的氧化膜；在所述牺牲氮化硅层的两侧形成侧墙；去除所述的牺牲氮化硅层，保留其两侧的侧墙，作为制作选择管和存储管的介质隔离层；在所述硅衬底和介质隔离层的表面，成长ONO膜；将用于形成选择管栅氧化层位置的硅衬底端面上的ONO膜刻蚀掉；淀积选择管的栅氧化层；生长一层多晶硅，并对所述多晶硅进行刻蚀，形成选择管和存储管。本发明可以有效减少选择管和存储管之间的距离，而且容易控制多晶硅栅极的尺寸，有利于提高闪存器件的集成度。

Description

电荷囚禁器件的制作工艺方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种用于EEPROM(电擦除可编程只读存储器)的电荷囚禁器件的制作工艺方法。
背景技术
随着半导体集成电路技术的发展，如何减少器件所用的面积，提高电路的集成度是业界不断探索和追求的目标。电荷囚禁(charge trapping)器件对于缩小闪存和EEPROM存储单元的尺寸效果非常明显，也是非挥发性存储器电路设计工程师经常采用的技术手段。电荷囚禁器件就是通常所说的SONOS(polysilicon-oxide-nitride-oxide-silicon多晶硅-二氧化硅-氮化硅-二氧化硅-硅)结构，该器件具有非常简单的制作工艺。
在现有的制作工艺中经常采用的方法是，在多晶硅成长之后，用一步刻蚀的方法形成选择管和存储管，而这样的做法很难形成很小的选择管和存储管之间的间距，所以在通常的工艺下择管和存储管之间的间距都比较大，这样就造成了整个存储单元尺寸不容易缩小(参见图10)。
发明内容
本发明要解决的技术问题是提供一种电荷囚禁器件的制作工艺方法，它可以有效减少选择管和存储管之间的距离，而且容易控制多晶硅栅极的尺寸，有利于提高闪存器件的集成度。
为解决上述技术问题，本发明的电荷囚禁器件的制作工艺方法包括如下步骤：
在硅衬底的上端面淀积一层牺牲氮化硅层；
在所述硅衬底和牺牲氮化硅层的表面成长一层用于形成侧墙的氧化膜；
去除所述牺牲氮化硅层顶部和硅衬底两侧多余的氧化膜，在所述牺牲氮化硅层的两侧形成侧墙；
去除所述的牺牲氮化硅层，保留其两侧的侧墙，作为制作选择管和存储管的介质隔离层；
在所述硅衬底和介质隔离层的表面，成长由位于下层的隧道氧化层、位于中间位置的氮化膜和位于上层的氧化膜组成的ONO膜，所述三层膜相互接触；
将用于形成选择管栅氧化层位置的硅衬底端面上的ONO膜刻蚀掉；
在形成选择管位置的硅衬底上端面淀积一层氧化层，作为选择管的栅氧化层；
在所述栅氧化层和ONO膜上生长一层多晶硅，该多晶硅层应包覆所述两个介质隔离层；
对所述多晶硅进行刻蚀，形成选择管和存储管。
由于采用本发明的工艺方法，首先制作电荷囚禁器件中的选择管和存储管之间的介质隔离层，然后再做选择管和存储管。选择管和存储管之间的距离是由介质隔离层的厚度决定的，而介质隔离层的厚度是由侧墙氧化膜的厚度决定的，因为成长较薄的氧化膜对于现在的工艺水平来说很容易，所以不仅可以大大减小选择管和存储管之间的距离，而且可以比较好
在本发明的方法中，存储管、选择管和中间的介质层是作为一个整体被刻蚀的，刻蚀对象的尺寸比通常的工艺要大很多，所以比较容易控制。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明的方法中形成牺牲氮化硅层的示意图；
图2是本发明的方法中成长侧墙氧化膜的示意图；
图3是本发明的方法中刻蚀侧墙氧化膜的示意图；
图4是本发明的方法中去除牺牲氮化硅层的示意图；
图5是本发明的方法中成长ONO膜的示意图；
图6是本发明的方法中刻蚀掉形成栅氧化层位置的ONO膜的示意图；
图7是本发明的方法中形成栅氧化层的示意图；
图8是本发明的方法中成长多晶硅的示意图；
图9是本发明的方法中形成选择管和存储管示意图；
图10是现有的方法形成选择管和存储管示意图；
图11是本发明的方法工艺流程图。
具体实施方式
如图11所示，在本发明的电荷囚禁器件的制作工艺方法中，首先制作完成选择管和存储管之间的介质隔离层，具体实现的工艺流程步骤如下：
步骤301，参见图1，首先，准备一硅衬底，在该衬底的中间位置的上端面淀积一层在后续的步骤中要去除掉的牺牲氮化硅层。该牺牲氮化硅层成长的方法可以采用现有技术中已知的各种方法实现，例如化学气相淀积等等。在本发明的后续步骤中，各种氧化膜、氮化膜的形成，如无特殊说明均可采用现有技术中已知的各种方法实现。
步骤302，在图1所示的硅衬底和牺牲氮化硅层的表面成长一层用于形成侧墙的氧化膜(结合图2所示)。
步骤303，采用干法刻蚀，去除掉所述牺牲氮化硅层顶部和硅衬底两侧多余的氧化膜，在所述牺牲氮化硅层的两侧形成侧墙(结合图3所示)。
步骤304，采用湿法刻蚀，去除所述的牺牲氮化硅层，保留其两侧的侧墙(参见图4)，作为后续步骤中制作选择管和存储管的介质隔离层。在电荷囚禁器件的制作工艺中首先制作完成隔离选择管和存储管的介质隔离层，这是本发明与现有工艺方法的显著区别特征。该介质隔离层的厚度为200～800
Figure DEST_PATH_RE-GSB00000085447200022
步骤305，在所述硅衬底和介质隔离层的表面，成长由位于下层的隧道氧化层、位于中间位置的氮化膜和位于上层的氧化膜组成的ONO膜(参见图5所示)，所述三层膜相互接触。
该ONO膜的厚度分别是，隧道氧化层为15～25
Figure DEST_PATH_RE-GSB00000085447200023
，氮化膜为60～120
Figure DEST_PATH_RE-GSB00000085447200024
最上面的氧化膜为40～80
Figure DEST_PATH_RE-GSB00000085447200025
步骤306，采用湿法刻蚀，将用于形成选择管栅氧化层位置的硅衬底端面上的ONO膜刻蚀掉。在图6所示的步骤306中，分别刻蚀掉位于硅衬底左右两侧的ONO膜，而保留的ONO膜包络位于硅衬底上两侧的介质隔离层，并覆盖两介质隔离层之间的硅衬底上端面。
步骤307，在形成选择管位置的硅衬底上端面淀积一层氧化层，作为选择管的栅氧化层。在图7所示的步骤307中，该栅氧化层分别位于两个介质隔离层的左侧和右侧。
步骤308，在所述栅氧化层和ONO膜上生长一层多晶硅，该多晶硅层，应包覆所述两个介质隔离层(参见图8所示)。
步骤309，对所述多晶硅进行刻蚀，形成选择管和存储管。参见图9，对于硅衬底左侧的介质隔离层来说，选择管位于其左侧，存储管位于其右侧；对于硅衬底右侧的介质隔离层来说，选择管位于其右侧，存储管位于其左侧。形成选择管和存储管的刻蚀方法，可以采用自对准的刻蚀方法形成，或者采用类似侧墙刻蚀的方法来形成(所谓“类似”是指：刻蚀的过程完全可以采用侧墙刻蚀的方法，但是通常侧墙刻蚀的对象是氮化膜或者氧化膜，而本发明刻蚀的对象是多晶硅)，并最终形成电荷囚禁器件结构。
以上结合附图比较直观的描述了本发明的方法整个工艺流程的操作过程。在各工艺步骤的描述过程中，虽然说明了实施该步骤的具体方法，但不应理解为实施该步骤必须采用该方法，这些具体方法只是为了便于理解本发明，而并非构成对本发明的限制。在不脱离本发明原理的情况下，本发明的保护范围应包括那些对于本领域的技术人员来说显而易见的变换或替代以及改形。

Claims (4)

1.一种电荷囚禁器件的制作工艺方法，其特征在于，包括如下步骤：
步骤301，在硅衬底的上端面淀积一层牺牲氮化硅层；
步骤302，在所述硅衬底和牺牲氮化硅层的表面成长一层用于形成侧墙的氧化膜；
步骤303，去除所述牺牲氮化硅层顶部和硅衬底两侧多余的氧化膜，在所述牺牲氮化硅层的两侧形成侧墙；
步骤304，去除所述的牺牲氮化硅层，保留其两侧的侧墙，作为制作选择管和存储管的介质隔离层；
步骤305，在所述硅衬底和介质隔离层的表面，成长由位于下层的隧道氧化层、位于中间位置的氮化膜和位于上层的氧化膜组成的ONO膜，所述三层膜相互接触；
步骤306，将用于形成选择管栅氧化层位置的硅衬底端面上的ONO膜刻蚀掉；
步骤307，在形成选择管位置的硅衬底上端面淀积一层氧化层，作为选择管的栅氧化层；
步骤308，在所述栅氧化层和ONO膜上生长一层多晶硅，该多晶硅层应包覆所述两个介质隔离层；
步骤309，对所述多晶硅进行刻蚀，形成选择管和存储管。
2.如权利要求1所述的电荷囚禁器件的制作工艺方法，其特征在于：所述介质隔离层的厚度为200
Figure RE-RE-RE-FSB00000085447100011
～800
Figure RE-RE-RE-FSB00000085447100012
3.如权利要求1所述的电荷囚禁器件的制作工艺方法，其特征在于：所述ONO膜的厚度分别是，隧道氧化层为15～25
Figure 2007100944164_2
，氮化膜为60～120
Figure 2007100944164_3
，最上面的氧化膜为40～80
Figure 2007100944164_4
。
4.如权利要求1所述的电荷囚禁器件的制作工艺方法，其特征在于：形成选择管和存储管的刻蚀方法，采用自对准的刻蚀方法形成，或者采用类似侧墙刻蚀的方法来形成。
CN2007100944164A 2007-12-10 2007-12-10 电荷囚禁器件的制作工艺方法 Active CN101459139B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100944164A CN101459139B (zh) 2007-12-10 2007-12-10 电荷囚禁器件的制作工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100944164A CN101459139B (zh) 2007-12-10 2007-12-10 电荷囚禁器件的制作工艺方法

Publications (2)

Publication Number Publication Date
CN101459139A CN101459139A (zh) 2009-06-17
CN101459139B true CN101459139B (zh) 2010-11-03

Family

ID=40769898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100944164A Active CN101459139B (zh) 2007-12-10 2007-12-10 电荷囚禁器件的制作工艺方法

Country Status (1)

Country Link
CN (1) CN101459139B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883537B (zh) * 2020-08-31 2023-10-24 上海华虹宏力半导体制造有限公司 嵌入式镜像位sonos存储器的工艺方法
CN111883536B (zh) * 2020-08-31 2023-10-24 上海华虹宏力半导体制造有限公司 嵌入式镜像位sonos存储器的工艺方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551880B1 (en) * 2002-05-17 2003-04-22 Macronix International Co., Ltd. Method of utilizing fabrication process of floating gate spacer to build twin-bit monos/sonos memory
CN1747150A (zh) * 2004-09-10 2006-03-15 联华电子股份有限公司 制作分离编程虚拟接地sonos型存储器的方法
CN1945851A (zh) * 2005-10-04 2007-04-11 台湾积体电路制造股份有限公司 Sonos栅极结构及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551880B1 (en) * 2002-05-17 2003-04-22 Macronix International Co., Ltd. Method of utilizing fabrication process of floating gate spacer to build twin-bit monos/sonos memory
CN1747150A (zh) * 2004-09-10 2006-03-15 联华电子股份有限公司 制作分离编程虚拟接地sonos型存储器的方法
CN1945851A (zh) * 2005-10-04 2007-04-11 台湾积体电路制造股份有限公司 Sonos栅极结构及其形成方法

Also Published As

Publication number Publication date
CN101459139A (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
US9953842B2 (en) Methods of forming a portion of a memory array having a conductor having a variable concentration of germanium
US10504917B2 (en) Arrays of elevationally-extending strings of memory cells and methods of forming memory arrays
JP2022502859A (ja) 三次元メモリデバイス内の保護誘電体層によって保護される半導体プラグ及びそれを形成するための方法
US20130313629A1 (en) Three-dimensional semiconductor memory device and a method of fabricating the same
CN103594423B (zh) 制造非易失性存储器件的方法
CN106206598B (zh) 分栅式闪存器件制造方法
CN104538363B (zh) Sonos闪存存储器的结构及制造方法
US11769688B2 (en) Method for manufacturing semiconductor memory having reduced interference between bit lines and word lines
CN109712981A (zh) 存储器及其形成方法
CN103855161A (zh) 一种sonos闪存存储器及其制造方法
CN104347517A (zh) 半导体结构的形成方法
CN112447743A (zh) 具有环绕式栅极薄膜晶体管的非易失性存储器及制造方法
CN109326600B (zh) 一种三维存储器件及其制备方法
CN110676260A (zh) 一种三维存储器的形成方法及三维存储器
CN101459139B (zh) 电荷囚禁器件的制作工艺方法
US20080081417A1 (en) Method of Manufacturing Flash Memory Device
US20160043096A1 (en) Method for manufacturing a floating gate memory element
CN109273359A (zh) 一种刻蚀方法
CN105655341B (zh) 半导体器件的形成方法
CN103943625B (zh) 一种nand闪存器件及其制造方法
CN111863826B (zh) 图形化掩膜的制作方法及三维nand存储器的制作方法
CN107768375A (zh) 一种分裂栅的栅极形成方法
CN104465663A (zh) Sonos闪存存储器的结构和制造方法
CN107437547B (zh) 一种半导体器件的制作方法
CN105789277A (zh) 一种闪存存储器的浮栅结构及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.