CN101452853A - Mos晶体管的形成方法 - Google Patents

Abstract

一种具有超浅结的MOS晶体管的形成方法，包括：以栅极结构为掩膜，向半导体衬底中进行第一离子注入；以栅极结构为掩膜，向半导体衬底中进行第二离子注入，形成源极区、漏极区，所述第二离子注入的离子的原子序数比第一离子注入的离子的原子序数大；对源极区、漏极区进行退火。本发明通过改变形成MOS晶体管的源/漏极的离子注入次序，在形成MOS晶体管的源/漏极工艺中，先注入原子序数较小离子，后注入原子序数较大离子，加大了源/漏极与半导体衬底中的p型掺杂阱之间形成的PN结耗尽宽度，降低了源/漏极结电容和漏电流。

Description

MOS晶体管的形成方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种具有超浅结的MOS晶体管的形成方法。

背景技术

随着半导体工业朝更小、速度更快的器件发展，半导体器件的特征横向尺寸和深度逐渐减小，要求源/漏极以及源/漏极延伸区(Source/DrainExtension)相应地变浅，当前工艺水平要求半导体器件的源/漏极结的深度小于1000埃，而且最终可能要求结的深度在200埃或者更小的数量级。当前源/漏极结几乎都是以离子注入法来进行掺杂形成。随着电子元件的尺寸缩小，如何以毫微米的工艺技术制造金属-氧化物-半导体(MOS)晶体管的源极和漏极是目前和未来离子注入技术的发展方向。

现有技术中，为了形成P⁺/N型和N⁺/P型超浅结，通过在具有栅极结构的半导体衬底上沉积一层氮化硅层作为一个缓冲层，然后再向半导体衬底中的掺杂阱内进行离子注入，以克服现有技术的低能注入的困难。

在专利号为6624014的美国专利中还可以发现更多与上述技术方案相关的信息。

现有技术还公开了另一种形成超浅结的方法，在形成MOS晶体管的源/漏极工艺中进行两步注入，一般首先在较低能量下注入具有较大原子序数的离子，然后再注入具有较小原子序数的离子形成MOS晶体管的源/漏极，比如在沟道导电类型为n型MOS晶体管的情况下，先注入As离子，再注入P离子。

但是，由于As离子体积较大，高剂量的As离子注入在硅表面形成一个非晶态层，会引入大量空位缺陷，导致绝大部分P离子被限制在硅表面的非晶态层的空位缺陷中。在进行退火之后，As离子形成成对基团，阻止P离子进行扩散，因此，源/漏极与半导体衬底中的掺杂阱之间会形成突变的PN结，使得噪声产生的扰动电荷的隧穿更为容易，在源/漏极结电容处更容易积累电荷，结电容增大，结漏电流增大，同时由于结电容增大也会降低半导体器件的响应速度。降低源/漏极结电容的传统的解决方案是降低半导体衬底中各种掺杂阱或者袋形掺杂区(pocket)的位于源/漏极结附近的杂质浓度，然而，这样不但会导致降低器件性能比如引起短沟道效应(SCE)，而且会对于MOS晶体管的两步骤的超浅结的形成也有影响。

发明内容

本发明解决的问题是提供一种具有超浅结的MOS晶体管，所述MOS晶体管的源/漏极结电容较小，可以降低源/漏极结的漏电流。

为解决上述问题，本发明提供一种具有超浅结的MOS晶体管的形成方法，包括如下步骤：提供带有栅极结构的半导体衬底；以栅极结构为掩膜，向半导体衬底中进行第一离子注入；以栅极结构为掩膜，向半导体衬底中进行第二离子注入，形成源极区、漏极区，所述第二离子注入的离子的原子序数比第一离子注入的离子的原子序数大；对源极区、漏极区进行退火。

可选地，所述MOS晶体管的沟道导电类型为n型，所述第一离子注入的离子为P离子，注入能量范围为2至40KeV，剂量范围为1E13至1.5E15cm^-2。

可选地，所述MOS晶体管的沟道导电类型为n型，所述第二离子注入的离子为As离子，能量范围为5至40KeV，剂量范围为1E15至3E15cm^-2。

可选地，所述MOS晶体管的沟道导电类型为p型，所述第一离子注入的离子为B离子，注入能量范围为0.5至12KeV，剂量范围为1E13至1E14cm^-2。

可选地，所述MOS晶体管的沟道导电类型为p型，所述第二离子注入的离子为In离子，能量范围为10至130KeV，剂量范围为1E15至3E15cm^-2。

可选地，所述第一离子注入为由至少一道离子注入步骤构成。

可选地，退火的温度范围为1000至1100℃，时间为5至60秒。

可选地，所述半导体衬底中还形成有袋形注入区和源极延伸区和漏极延伸区，所述袋状区的导电类型与源极延伸区或漏极延伸区的导电类型相反，且位于源极延伸区和漏极延伸区的下方。

可选地，所述栅极结构包括依次位于半导体衬底上的栅介质层、多晶硅层、以及位于半导体衬底上的栅介质层和多晶硅层两侧的侧墙。

与现有技术相比，本技术方案具有以下优点：通过改变形成MOS晶体管的源/漏极的离子注入次序，先注入原子序数较小离子，后注入原子序数较大离子，加大了源/漏极与半导体衬底中的掺杂阱之间形成的PN结耗尽宽度，降低了源/漏极结电容和漏电流。

附图说明

图1是本发明的一个实施例的形成MOS晶体管的流程示意图；

图2至图4是本发明根据图1的形成MOS晶体管的结构示意图；

图5是现有技术和本发明的进行两步注入退火前和退火后的P离子的浓度分布图；

图6是现有技术和本发明的进行两步注入后退火后的As离子的浓度分布图；

图7是本发明的进行两步注入后退火前的As离子的浓度分布图；

图8是现有技术的进行两步注入后退火前的As离子的浓度分布图；

图9是本发明和现有技术的源/漏极附近的净掺杂浓度分布图。

具体实施方式

本发明提供一种具有超浅结的MOS晶体管的形成方法，通过改变形成MOS晶体管的源/漏极的离子注入次序，在形成MOS晶体管的源/漏极工艺中，先注入原子序数较小离子，后注入原子序数较大离子，加大源/漏极与半导体衬底中的掺杂阱之间形成的PN结耗尽区宽度，降低源/漏极结电容和漏电流。

参照图1，本发明提供一种具有超浅结的MOS晶体管的形成方法，包括如下步骤：执行步骤S101，提供带有栅极结构的半导体衬底；执行步骤S102，以栅极结构为掩膜，向半导体衬底中进行第一离子注入；执行步骤S103，以栅极结构为掩膜，向半导体衬底中进行第二离子注入，形成源极区、漏极区，所述第二离子注入的离子的原子序数比第一离子注入的离子的原子序数大；执行步骤S104，对源极区、漏极区进行退火。

以下通过依据附图详细地描述形成具有超浅结的沟道导电类型为n型的MOS的具体实施例，上述的目的和本发明的优点将更加清楚：

首先参照图2，为带有栅极结构的半导体衬底示意图。提供带有栅极结构的半导体衬底200。所述栅极结构包括依次位于半导体衬底200上的栅介质层201、多晶硅层202、以及位于半导体衬底上栅介质201层和多晶硅层202两侧的侧墙206。所述半导体衬底中还形成有源/漏极延伸区203。

所述半导体衬底中还形成有袋形注入区，所述袋形注入区位于源极延伸区和漏极延伸区的下方。所述袋状区的导电类型与源极延伸区或漏极延伸区的导电类型相反，为了清楚解释本发明的内容，该区域未示出。

所述半导体衬底200中还形成有p型掺杂阱204，所述p型掺杂阱204区域为待形成沟道导电类型为n型的MOS晶体管区域范围。

参照图3，为在半导体衬底200中进行第一离子注入的结构示意图。具体步骤包括：以栅极结构，向半导体衬底200中进行第一离子注入210，形成第一源/漏极区207。所述第一离子注入210可以为由至少一道离子注入步骤构成，比如通过2次或者3次离子注入，主要目的为在源漏区和多晶硅栅中形成更加合理的杂质分布，同时达到有效控制源漏区及多晶硅栅的电阻值和其它一些电学参数的目的。

作为本实施例的一个实施方式，所述第一离子注入210的离子为P离子，能量范围为2至40KeV，剂量范围为1E13至1.5E15cm^-2。作为一个优化实施方式，注入的P离子能量为15KeV，剂量为6E13cm^-2；作为另一个优化实施方式，注入的P离子能量为25KeV，剂量为4E13cm^-2。

参照图4，为在半导体衬底200中进行第二离子注入的结构示意图。具体步骤包括：以栅极结构为掩膜，向半导体衬底200中进行第二离子注入211，在第一源/漏极区207基础上形成源/漏极区208。所述第二离子注入211的注入离子的原子序数比第一离子注入210的离子的原子序数大。

作为本实施例的一个实施方式，所述第二离子注入211的离子为As离子，能量范围为5至40KeV，剂量范围为1E15至3E15cm^-2。作为一个优化实施方式，注入的As离子能量为20KeV，剂量为2.5E15cm^-2；作为另一个优化实施方式，注入的As离子能量为30KeV，剂量为2E15cm^-2。

然后，对源/漏极区208进行退火，形成MOS晶体管的源/漏极。所述退火的温度范围为1000至1100℃，时间为5至60秒，以使第一离子注入210和第二离子注入211注入的离子扩散更为均匀。

形成MOS晶体管的源/漏极工艺中，退火工艺非常关键，因为退火的温度和时间影响注入的离子的分布。本发明中，虽然改变了离子注入的次序，但是研究发现，经退火后，形成的源/漏极横向扩散不大，不会引起穿透(punchthrough)现象或者源/漏极的短接。

上述给出形成沟道导电类型为n的MOS晶体管的具体实施例，对于沟道导电类型为p型的MOS晶体管，方法基本相同，区别在于半导体衬底中形成的掺杂阱为n型、以及在半导体衬底中形成的源极延伸区和漏极延伸区的导电类型不同，为p型。下面以图3和图4为参考，对形成沟道导电类型为p型的MOS晶体管的形成过程加以说明。

继续参照图3，为在半导体衬底200中进行第一离子注入210的结构示意图。同样，第一离子注入210可以为由至少一道离子注入步骤构成。经第一离子注入210之后形成第一离子注入区207。

作为本实施例的一个实施方式，所述第一离子注入的离子为B离子，注入能量范围为0.5至12KeV，剂量范围为1E13至1E14cm^-2。作为一个优化实施方式，所述第一离子注入210的离子为B离子，能量为4KeV，剂量为6E13cm^-2；作为另一个优化实施方式，注入的B离子能量为8KeV，剂量为3E13cm^-2。

继续参照图4，为在半导体衬底200中进行第二离子注入的结构示意图。所述第二离子注入211的注入离子的原子序数比第一离子注入210的离子的原子序数大。

所述第一离子注入的离子为In离子，注入能量范围为10至130KeV，剂量范围为1E15至3E15cm^-2。作为一个优化实施方式，所述第二离子注入211的离子为In离子，能量为50KeV，剂量为1.5E15cm^-2；作为另一个优化实施方式，注入的In离子能量为100KeV，剂量为1E15cm^-2。基于第一离子注入210和第二离子注入211之后，形成本实施例的源/漏极区208。

然后，对源/漏极区208进行退火，工艺与上述形成沟道导电类型为n型的MOS工艺基本相同，在此不作赘述。

本发明中，通过改变形成MOS晶体管的源/漏极的离子注入次序，在形成MOS晶体管的源/漏极工艺中，当先注入原子序数较小的离子后，半导体衬底200中的掺杂阱内产生大量的间隙点缺陷，由于瞬态加强效应(TED)，第一离子注入210注入的原子序数较小的离子在半导体衬底200中掺杂阱内沿半导体衬底200的纵向方向扩散的深度较大，形成较为缓变的浓度分布。然后再进行较大序数原子的第二离子注入211，从而加大了源/漏极与半导体衬底200中掺杂阱之间的PN结的耗尽区的宽度，降低了源/漏极结电容。

为了验证上述形成的源/漏极注入的离子的扩散情况，采用美国斯诺费斯(Synopsys)公司的TCAD软件分别对现有技术中以及本发明的两步注入离子的分布情况进行了模拟。所述模拟环境为65nm工艺。半导体衬底采用硅，形成的MOS晶体管沟道导电类型为n型。本发明的源/漏极的第一离子注入和第二离子注入离子分别为P和As离子，与之对比的现有技术中源/漏极的第一离子注入和第二离子注入离子分别为As和P离子。

图5给出了现有技术和本发明的进行两步注入后退火前后的P离子的浓度分布图。纵坐标为P离子的浓度，横坐标Y为沿半导体衬底的纵向距离。图5中黑色较粗曲线I为本发明的先注入P离子，后注入As离子，进行退火后的P离子的分布，灰色曲线II为现有技术的先注入As离子，后注入P离子，进行退火后的的P离子的分布。黑色点划线III是本发明的先注入P离子，后注入As离子，退火前的P离子的分布，黑色较细曲线IV是现有技术的先注入As离子，后注入P离子，退火前的P离子的分布。与退火前相比，经退火后，P离子的扩散都有所加深。现有技术的P离子沿半导体衬底的纵向扩散范围很小，在约0.18微米深度后掺杂浓度下降到10¹⁵cm^-3数量级，约为硅的本征掺杂浓度，表明P离子在此位置分布几乎为零。而本发明的P离子在0.2微米深度处掺杂浓度为10¹⁶cm^-3数量级，与现有技术相比，沿半导体衬底的纵向扩散范围加深的很多。因此与半导体衬底中p型掺杂阱之间形成的PN结的耗尽宽度也会加大。

同时，在相同条件和环境下测试了现有技术和本发明的源/漏极附近As离子的掺杂浓度分布。图6给出了现有技术和本发明的进行两步注入后且退火后的As离子的浓度分布图。纵坐标为P离子的浓度，横坐标为沿半导体衬底的纵向距离。图6中黑色曲线I为本发明的先注入P离子，后注入As离子，进行退火后的As离子的分布，灰色曲线II为现有技术的先注入As离子，后注入P离子，进行退火后的的As离子的分布。图7给出了本发明的先注入P离子，后注入As离子，未经退火的As离子的浓度分布图，图8给出了现有技术的先注入As离子，后注入P离子，未经退火的As离子的浓度分布图。可以看出As离子在退火前后以及改变注入次序前后分布起伏较大，总体上说，退火工艺对As离子的扩散影响不大，但是分布稍微均匀些，且先注入As离子使其沿半导体衬底纵向扩散相对本发明相比较为深入(约0.2微米深度处)，而改变离子注入次序后，As离子被限制在表面薄薄的一层内(约0.11微米深度处)。

图9是现有技术和本发明的源/漏极附近的净掺杂浓度分布图。图9中横坐标Y为沿半导体衬底纵向深度，纵坐标为净掺杂浓度D。图8中黑色曲线I为本发明的注入的净掺杂浓度分布，灰色曲线II为现有技术注入的净掺杂浓度分布，可以看出，本发明和现有技术中，源/漏极与半导体衬底中p型掺杂阱形成的PN结位置分别为0.062微米和0.058处，与图5和图6中相对应，改变注入次序后，源/漏极与半导体衬底中p型掺杂掺杂阱形成的PN结位置沿纵向加深，说明加大了源/漏极与半导体衬底200中p型掺杂掺杂阱204之间的PN结的耗尽区的宽度，从而降低了结电容。

同时采用美国安捷伦(agilent)公司的型号为4284电感电容电阻(LCR)测试设备测试了形成的MOS晶体管的源/漏极与半导体衬底的p型掺杂阱之间的结电容大小，现有技术中形成的结电容为2.24fF/μm²，本发明形成的结电容为1.87fF/μm²，结电容降低了约17％。

虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种具有超浅结的MOS晶体管的形成方法，其特征在于，包括如下步骤：

提供带有栅极结构的半导体衬底；

以栅极结构为掩膜，向半导体衬底中进行第一离子注入；

以栅极结构为掩膜，向半导体衬底中进行第二离子注入，形成源极区、漏极区，所述第二离子注入的离子的原子序数比第一离子注入的离子的原子序数大；

对源极区、漏极区进行退火。

2.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述MOS晶体管的沟道导电类型为n型，所述第一离子注入的离子为P离子，注入能量范围为2至40KeV，剂量范围为1E13至1.5E15cm^-2。

3.根据权利要求1或2所述的MOS晶体管的形成方法，其特征在于，所述MOS晶体管的沟道导电类型为n型，所述第二离子注入的离子为As离子，能量范围为5至40KeV，剂量范围为1E15至3E15cm^-2。

4.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述MOS晶体管的沟道导电类型为p型，所述第一离子注入的离子为B离子，注入能量范围为0.5至12KeV，剂量范围为1E13至1E14cm^-2。

5.根据权利要求1或4所述的MOS晶体管的形成方法，其特征在于，所述MOS晶体管的沟道导电类型为p型，所述第二离子注入的离子为In离子，能量范围为10至130KeV，剂量范围为1E15至3E15cm^-2。

6.根据权利要求2或者4所述的MOS晶体管的形成方法，其特征在于，所述第一离子注入为由至少一道离子注入步骤构成。

7.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，退火的温度范围为1000至1100℃，时间为5至60秒。

8.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述半导体衬底中还形成有袋形注入区和源极延伸区和漏极延伸区，所述袋状区的导电类型与源极延伸区或漏极延伸区的导电类型相反，且位于源极延伸区和漏极延伸区的下方。

9.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述栅极结构包括依次位于半导体衬底上的栅介质层、多晶硅层、以及位于半导体衬底上的栅介质层和多晶硅层两侧的侧墙。

Images