CN101651121A - 静态随机存储器上拉晶体管阈值电压调整方法 - Google Patents

Abstract

本发明揭露了一种静态随机存储器(SRAM)上拉晶体管阈值电压调整方法，利用与上拉晶体管共用栅极的下拉晶体管的离子注入来调整上拉晶体管的阈值电压，从而省略了专门针对SRAM上拉晶体管的阈值调整注入步骤，简化了工艺，降低了成本。该方法于下拉晶体管的栅极刻蚀前注入或栅极刻蚀后所进行的后续离子注入前，设定相应离子注入区的边缘与所述上拉晶体管有源区的距离，其中该边缘位于所述上拉晶体管有源区与下拉晶体管有源区之间；利用光掩膜为所述下拉晶体管定义具有上述边缘的离子注入区。

Description

静态随机存储器上拉晶体管阈值电压调整方法

技术领域

本发明涉及集成电路制造领域，特别是涉及一种静态随机存储器(SRAM)的上拉晶体管阈值电压调整方法。

背景技术

离子注入是现代集成电路制造过程中非常重要的技术。随着集成电路集成度的增加，其集成的晶体管等元件日趋缩小，导致了短沟道效应等问题的出现，而影响了元件性能，为了改善其性能，离子注入的工艺流程与控制方法变得日趋精细，而导致制造成本相对提高。为此，如何简化复杂的工艺流程，并保持或提高元件的性能是半导体领域的重要课题。

例如，为了改进元件性能，而于晶体管制造过程中增加阈值电压调整注入步骤，而离子注入需在光掩膜的辅助下完成，相应的增加了光掩膜的形成与去除步骤，从而导致了制造成本的增加等问题的出现。

而半导体器件中往往集成有多个晶体管，例如，静态随机存储器(SRAM)。其具有多个存储单元，每个存储单元由不同类型的晶体管构成，如：N沟道金属氧化物半导体(NMOS)晶体管与P沟道金属氧化物半导体(PMOS)晶体管。由于其沟道类型不同，在各自的阈值电压调整注入时，需要各自的光掩膜进行辅助。如此，相应的光掩膜形成与去除步骤便为SRAM的制造带来了更多的成本。

可见，在集成电路制造过程中如何减少离子注入步骤，从而减少光掩膜的形成与去除步骤实为其领域技术人员的重要课题。

发明内容

本发明所要解决的技术问题是减少静态随机存储器(SRAM)制造过程中阈值电压调整注入的步骤，从而减少光掩膜的形成与去除步骤，以实现SRAM制造工艺的简化与成本的节约。

为解决以上技术问题，本发明提供一种静态随机存储器上拉晶体管阈值电压调整方法，包括：(1)提供半导体衬底；(2)于半导体衬底中形成共用栅极的上拉晶体管与下拉晶体管的有源区；(3)于半导体衬底上形成栅极层；(4)对所述下拉晶体管进行栅极刻蚀前注入；(5)刻蚀上述栅极层，以形成所述上拉晶体管与下拉晶体管的共用栅极；(6)对所述下拉晶体管进行后续离子注入，以形成下拉晶体管的源漏区，其中，在进行步骤(4)或(6)中的离子注入前，包括：设定相应离子注入区的边缘与所述上拉晶体管有源区的距离，其中该边缘位于所述上拉晶体管有源区与下拉晶体管有源区之间；利用光掩膜为所述下拉晶体管定义具有上述边缘的离子注入区。

可选的，上述步骤(4)与(6)中的注入离子为N型离子。

可选的，上述后续离子注入包括阈值电压调整注入、晕注入、轻掺杂漏注入或源漏注入。

可选的，通过改变上述离子注入区的边缘与所述上拉晶体管有源区的距离来实现不同程度的上拉晶体管阈值电压调整。

可选的，通过减少上述离子注入区的边缘与所述上拉晶体管有源区的距离来提高所述上拉晶体管的阈值电压。

可选的，通过增加上述离子注入区的边缘与所述上拉晶体管有源区的距离来降低所述上拉晶体管的阈值电压。

综上所述，利用与上拉晶体管共用栅极的下拉晶体管的离子注入来调整上拉晶体管的阈值电压，从而无需专门针对SRAM上拉晶体管进行阈值调整注入，进而减少了光掩膜的形成与去除过程，简化了工艺，降低了成本。

附图说明

图1为本发明一实施例所给出的典型的六晶体管静态随机存储器(6T-SRAM)单元的结构俯视图；

图2与图3为本发明一实施例所提出的SRAM上拉晶体管阈值电压调整方法流程图；

图4至图8为本发明一实施例所给出的于SRAM制造过程中实现上拉晶体管阈值电压调整的过程示意图。

具体实施方式

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。

在背景技术中已经提及，静态随机存储器(SRAM)往往具有多个存储单元，且每个存储单元由不同类型的晶体管构成。在此给出典型的六晶体管静态随机存储器(6T-SRAM)单元的构成情况(如图1所示)，以便于理解本发明。

请参考图1，该6T-SRAM单元包括四个有源区11、21、31和41以及四个栅极12、22、32和42，其形成六个金属氧化物半导体(MOS)晶体管10、20、30、40、50和60，且每个晶体管上均设有金属触点CA以连接其它元件。其中，MOS晶体管10与20为传送门晶体管(PG)；MOS晶体管30与40为下拉晶体管(PD)；MOS晶体管50与60为上拉晶体管(PU)。下拉晶体管40和上拉晶体管50共用栅极22，且下拉晶体管30和上拉晶体管60共用栅极32。通常，传送门晶体管10和20、下拉晶体管30和40为N沟道金属氧化物半导体(NMOS)晶体管；而上拉晶体管50与60为P沟道金属氧化物半导体(PMOS)晶体管。

在现有技术中，为了获得更好的器件性能，往往需对下拉晶体管和上拉晶体管进行阈值电压调整(Vt)注入，而在对下拉晶体管进行Vt注入时，需利用光掩膜遮住上拉晶体管所在区域，完成注入后，去除光掩膜；而后形成新的光掩膜来遮住下拉晶体管所在的区域，完成对上拉晶体管的Vt注入后，去除光掩膜。如此，便需要两次光掩膜的形成与去除过程。本实施例充分考虑到下拉晶体管和上拉晶体管的结构特征，即其具有共用的栅极，从而在对下拉晶体管或上拉晶体管进行栅极刻蚀前注入(pre-gate doping)或后续的阈值电压调整(Vt)注入、晕(halo)注入、轻掺杂漏(LDD)注入、源漏(S/D)注入等时，将会产生注入离子的后续扩散的情况。由于下拉晶体管和上拉晶体管的沟道类型完全相反，注入离子的后续扩散将在彼此的栅极中产生耗尽情况，如此便可影响下拉晶体管或上拉晶体管的阈值电压。故，充分利用离子的后续扩散将可以实现阈值电压的调整。

另外，在对下拉晶体管或上拉晶体管进行栅极刻蚀前注入或后续的Vt注入、晕注入、LDD注入、S/D注入时，下拉晶体管(NMOS)所需的注入离子为N型离子，上拉晶体管(PMOS)所需的注入离子为P型离子；且下拉晶体管的注入离子剂量与能量往往大于上拉晶体管。于是，在这种现有工艺注入条件下作进一步的研究发现，P型注入离子的后续扩散对于下拉晶体管的阈值电压的影响可以忽略不计，而N型注入离子对上拉晶体管阈值电压的影响程度与注入区域至上拉晶体管有源区的距离有关，即改变注入区域与上拉晶体管有源区的距离，将可以调整上拉晶体管的阈值电压。故本实施例利用下拉晶体管的N型离子注入来调整上拉晶体管的阈值电压，从而无需专门针对上拉晶体管进行阈值调整注入，减少了光掩膜的形成与去除过程。

以下将以下拉晶体管40和上拉晶体管50为例，详述如何利用下拉晶体管的N型离子注入来调整上拉晶体管的阈值电压。通常，在进行离子注入前，要利用光掩膜定义离子注入区，同时要设定好离子注入的能量与剂量。而在此能量与剂量确定后，离子的扩散能力也就得以确定，故此时影响扩散入上拉晶体管50栅极的离子数量的主要因素便是离子注入区距离上拉晶体管50的距离。从而，根据上拉晶体管50的阈值电压大小合理设定下拉晶体管40的N型离子注入区距离上拉晶体管50的距离，便可以有效调整上拉晶体管50的阈值电压。

基于以上分析，本实施例给出了一种SRAM上拉晶体管阈值电压调整方法，即利用与上拉晶体管共用栅极的下拉晶体管的N型离子注入来调整上拉晶体管的阈值电压，而下拉晶体管的N型离子注入往往包括栅极刻蚀前注入、Vt注入、晕注入、LDD注入或S/D注入等。其详细描述如下：

请合并参考图1与图2，该方法包括如下步骤：

S1：提供半导体衬底；

S2：于半导体衬底中形成共用栅极的上拉晶体管50与下拉晶体管40的有源区31、41；

S3：于半导体衬底上形成栅极层；

S4：对下拉晶体管40进行栅极刻蚀前注入；

S5：刻蚀上述栅极层，以形成上拉晶体管50与下拉晶体管40的共用栅极22；

S6：对下拉晶体管40进行后续离子注入，以形成下拉晶体管的源漏区。

进一步参考图3，在进行步骤S4或S6中的离子注入前，包括以下步骤：

S10：设定相应离子注入区的边缘L与上拉晶体管有源区31的距离，其中该边缘L位于上拉晶体管有源区31与下拉晶体管有源区41之间；

S20：利用光掩膜为下拉晶体管40定义具有边缘L的离子注入区。

其中上述步骤S4与S6中的注入离子为N型离子。另外，后续离子注入包括阈值电压调整注入、晕注入、轻掺杂漏注入或源漏注入。且通过改变离子注入区的边缘L与上拉晶体管有源区31的距离S可实现不同程度的上拉晶体管阈值电压调整。例如，减少距离S，扩散到上拉晶体管有源区31的N型离子就变多，于是可提高上拉晶体管的阈值电压；相反的，增加距离S可降低上拉晶体管的阈值电压；当距离S增加到一定程度时，扩散到上拉晶体管有源区31的N型离子可忽略，其对上拉晶体管的阈值电压的影响变可以忽略。故在以上方法中可以利用栅极刻蚀前注入、Vt注入、晕注入、LDD注入与S/D注入中的一种注入来实现上拉晶体管阈值电压调整，也可以利用其中几种的组合来实现。

为了更好的理解以上过程，图4至图8通过图1中下拉晶体管40和上拉晶体管50所在区域的I-I方向的截面示意图给出了以上方法于SRAM制造过程中的一种实现过程。

如图4，首先，提供半导体衬底100；而后在其中形成多个隔离结构101，从而于两相邻的隔离结构之间定义出有源区；对于上拉晶体管50所在的区域利用N型离子进行阱注入，形成上拉晶体管有源区31；对于下拉晶体管40利用P型离子进行阱注入，形成下拉晶体管有源区41。

接着，如图5所示，在半导体衬底100上形成栅极层200，而该栅极层200往往包括栅氧层和栅层，其为本领域技术人员所熟知，故在此不再详述。

而后，如图6，对所述下拉晶体管40进行栅极刻蚀前注入；以实现下拉晶体管40的栅极电阻的调整，而其注入离子为N型离子，在此步骤中，若合理调整栅极刻蚀前注入区D1的边缘L1与上拉晶体管50有源区31的距离S1，便可以利用其注入离子的后续扩散来调整上拉晶体管50的阈值电压。具体包括：设定栅极刻蚀前注入区D1边缘L1与上拉晶体管有源区31的距离S1，其中该边缘L1位于上拉晶体管有源区31与下拉晶体管有源区41之间；利用光掩膜300为下拉晶体管定义具有该边缘L1的栅极刻蚀前注入区D1；对所述下拉晶体管进行栅极刻蚀前注入。当然也可以将此距离S1设置的足够大，使得此过程中注入的N型离子扩散入有源区31的数量可以忽略，从而只利用后续的N型离子注入来实现调整。

如图7，进行栅极层200的刻蚀，以形成所述上拉晶体管50与下拉晶体管40的共用栅极22。

如图8，对下拉晶体管40进行后续离子注入，其包括Vt注入、晕注入、LDD注入或S/D注入等，以形成下拉晶体管的源漏区500。其注入过程同栅极刻蚀前注入一样，可以通过设置后续离子注入区D2边缘L2与上拉晶体管有源区31的距离S2来决定是否利用其进行上拉晶体管阈值电压调整。如果利用，则包括：设定后续离子注入区D2边缘L2与上拉晶体管有源区31的距离S2，其中该边缘L2位于上拉晶体管有源区31与下拉晶体管有源区41之间；利用光掩膜400为下拉晶体管定义具有边缘L2的后续离子注入区D2；对下拉晶体管进行后续离子注入。以上设定方法适用于Vt注入、晕注入、LDD注入及S/D注入。如果仅利用栅极刻蚀前注入完成上拉晶体管阈值电压调整，则可将距离S2设置的足够大，使得此过程中注入的N型离子扩散入有源区31的数量可以忽略。另外，在此过程中，需于栅极22上形成阻挡层以保护栅极，其为本领域技术人员所熟知，在此不再赘述，故图中也未示出。

最后，栅极刻蚀前注入或后续离子注入中注入的离子将进行后续扩散，而实现上拉晶体管的阈值电压调整。

可见，采用以上方法不仅可以避免专门针对上拉晶体管50的Vt调整注入，而减少光掩膜的形成与去除步骤，还可以灵活选择下拉晶体管40的N型离子注入过程来实现上拉晶体管50的阈值电压调整，提高了阈值电压调整的灵活性。

以上是以上拉晶体管50与下拉晶体管40为例进行描述的，而利用下拉晶体管30的N型离子注入调整上拉晶体管60的阈值电压的情况与之类似，在此不再赘述。

Claims (6)

1.一种静态随机存储器上拉晶体管阈值电压调整方法，包括：

(1)提供半导体衬底；

(2)于半导体衬底中形成共用栅极的上拉晶体管与下拉晶体管的有源区；

(3)于半导体衬底上形成栅极层；

(4)对所述下拉晶体管进行栅极刻蚀前注入；

(5)刻蚀上述栅极层，以形成所述上拉晶体管与下拉晶体管的共用栅极；

(6)对所述下拉晶体管进行后续离子注入，其特征是，在进行步骤(4)或(6)中的离子注入前，包括：

设定相应离子注入区的边缘与所述上拉晶体管有源区的距离，其中该边缘位于所述上拉晶体管有源区与下拉晶体管有源区之间；

利用光掩膜为所述下拉晶体管定义具有上述边缘的离子注入区。

2.根据权利要求1所述的上拉晶体管阈值电压调整方法，其特征是，其中上述步骤(4)与(6)中的注入离子为N型离子。

3.根据权利要求1所述的上拉晶体管阈值电压调整方法，其特征是，其中上述后续离子注入包括阈值电压调整注入、晕注入、轻掺杂漏注入或源漏注入。

4.根据权利要求1所述的静态随机存储器上拉晶体管阈值电压调整方法，其特征是，其中通过改变上述离子注入区的边缘与所述上拉晶体管有源区的距离来实现不同程度的上拉晶体管阈值电压调整。

5.根据权利要求4所述的静态随机存储器上拉晶体管阈值电压调整方法，其特征是，其中通过减少上述离子注入区的边缘与所述上拉晶体管有源区的距离来提高所述上拉晶体管的阈值电压。

6.根据权利要求4所述的静态随机存储器上拉晶体管阈值电压调整方法，其特征是，其中通过增加上述离子注入区的边缘与所述上拉晶体管有源区的距离来降低所述上拉晶体管的阈值电压。

Images