CN101447789A - A/d转换器和a/d转换方法 - Google Patents

A/d转换器和a/d转换方法 Download PDF

Info

Publication number
CN101447789A
CN101447789A CNA2008101902074A CN200810190207A CN101447789A CN 101447789 A CN101447789 A CN 101447789A CN A2008101902074 A CNA2008101902074 A CN A2008101902074A CN 200810190207 A CN200810190207 A CN 200810190207A CN 101447789 A CN101447789 A CN 101447789A
Authority
CN
China
Prior art keywords
converter
voltage
input
signal
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101902074A
Other languages
English (en)
Other versions
CN101447789B (zh
Inventor
中顺一
稻垣善嗣
樱裕司
生驹平治
冈浩二
冈本阳一
野间崎大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101447789A publication Critical patent/CN101447789A/zh
Application granted granted Critical
Publication of CN101447789B publication Critical patent/CN101447789B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/004Reconfigurable analogue/digital or digital/analogue converters
    • H03M1/007Reconfigurable analogue/digital or digital/analogue converters among different resolutions
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种A/D转换器和A/D转换方法,其中A/D转换器包括:决定分解度的控制部件;根据所述控制部件的信号来变更电流的放大器;由在一端输入所述放大器的输出而在另一端输入相互不同的电压的多个比较器所构成的电压比较器列;通过把所述电压比较器列的比较结果输入到所述控制部件中来修正分解度。

Description

A/D转换器和A/D转换方法
本申请是申请号为“02159360.4”,申请日为2002年12月26日,发明名称为“A/D转换器、A/D转换方法和信号处理装置”之申请的分案申请。
技术领域
本发明涉及A/D转换器、A/D转换方法和信号处理装置。
背景技术
伴随着信息通讯领域中的信号处理的数字化、高速化、宽频带化、信息通讯仪器的小型化、轻量化,在成为数字信号处理的重要装置的A/D转换器中,要求高速化、宽频带化、低电力消耗化。在A/D转换器的各部分中使用了运算放大器,各运算放大器承担着非常重要的功能。作为构成A/D转换器的运算放大器的一个例子,可以举出的有:比较基准电压和所提供的模拟输入电压的比较器、为了实现高速化和宽频带化而对输入信号进行采样/保持动作的采样/保持电路、以及流水线A/D转换器的信号放大等中使用的差动信号放大电路等。
图13是A/D转换器中使用的差动输入-差动输出运算放大器的一个例子。本电路通过定电流源而偏置。输入晶体管即Nch型晶体管M1、M2的栅极端子分别连接在模拟差动输入信号正极Vin+和模拟差动输入信号负极Vin-上。所述Nch型晶体管M1、M2的源极端子连接了基准电压VSS。Pch型晶体管M3、M4的栅极端子连接了偏压Vb。所述Pch型晶体管M3、M4的源极端子连接了电源电压VDD。所述Nch型晶体管M1和所述Pch型晶体管M3的漏极端子连接了模拟差动输出信号负极Vout-。所述Nch型晶体管M2和所述Pch型晶体管M4的漏极端子连接了模拟差动输出信号正极Vout+
模拟差动输入信号ΔVin=(Vin+-Vin-)通过所述Nch型晶体管M1、M2的电压-电流变换作用,变换为流向所述Nch型晶体管M1的漏源极电流Ids1和流向所述Nch型晶体管M2的漏源极电流Ids2的差电流Δids=(Ids1-Ids2)。所述漏源极电流Ids1和所述漏源极电流Ids2的各变化量Δids1和Δids2由Δids1=gm1(ΔVin/2)、Δids2=gm2(ΔVin/2)表示。在此,gm1是Nch型晶体管M1的跨导,gm2是Nch型晶体管M2的跨导。如果所述Nch型晶体管M1、M2具有相同的特性,则gm=gm1=gm2。如果输出端的动态电阻值为ro,则模拟差动输出信号ΔVout=(ΔVout+-ΔVout-)由ΔVout=gm·ΔVin·ro表示。因此,本电路的电压增益G为:G=ΔVout/ΔVin=gm·ro。
即所述运算放大器的所述电压增益G与输入晶体管即所述Nch型晶体管M1、M2的所述跨导gm成比例。另外,所述跨导gm与流向所述晶体管的漏源极电流Ids几乎成比例。因此,为了增大所述电压增益G,就有必要增大漏源极电流。
为了实现高分解度、高速动作的A/D转换器,就需要所述运算放大器高精度化、高增益化、高速化。
一般来说,运算放大器是在恒定电流偏置的状态下工作。因此,运算放大器的电力消耗几乎总是一定的。
如以上所述,在以往的A/D转换器中,即使系统要求的A/D转换器的性能发生变化,流向构成A/D转换器的运算放大器的电流也不发生变化,其结果是,A/D转换器自身的性能不发生变化。一般来说,A/D转换器的性能和电力消耗大致有相关关系。因此,在以往的A/D转换器中,相对于系统要求的A/D转换器的性能,当A/D转换器的性能过高(性能超高)时,存在着电力浪费的问题。
发明内容
鉴于以上所述问题的存在,本发明的目的在于:当系统要求的A/D转换器性能变化时,降低作为系统整体的电力消耗。
为了解决以上所述问题,本发明的A/D转换器,具有:决定分解度的控制部件;根据所述控制部件的信号,变更电流的放大器;由在一端输入所述放大器的输出而在另一端输入相互不同的电压的多个比较器所构成的电压比较器列;通过把所述电压比较器列的比较结果输入所述控制部件中来修正分解度。
另一方面,本发明的A/D转换方法具有:向放大器输入检查电压的电压输入步骤;比较从所述放大器输出的电压和所述检查电压的比较步骤;从所述比较步骤的结果调整所述放大器的电流值的分解度决定步骤。所述分解度决定步骤最好当所述比较步骤的结果为给定阈值以上时,使所述放大器的电流值增大,而当所述比较步骤的结果为给定阈值以下时,使所述放大器的电流值减小。
如以上所述,当系统要求的性能变化时,能够按照该系统状态而改变A/D转换器的性能,能防止A/D转换器出现性能过高的情况。据此,能降低A/D转换器的电力消耗,另外还能降低作为系统整体的电力消耗。
附图说明
图1是本发明实施例1的A/D转换器的结构图。
图2是本发明实施例2的信号处理装置的结构图。
图3是本发明实施例3的信号处理装置的结构图。
图4本发明实施例4信号处理装置的结构图。
图5本发明实施例5的信号处理装置的结构图。
图6是构成本发明实施例6的A/D转换器的运算放大器的结构图。
图7是图6的变形例。
图8是构成实施例6的A/D转换器的可变电流源的电流镜电路的结构图。
图9是构成本发明实施例7的A/D转换器的运算放大器的结构图。
图10是本发明实施例8的A/D转换器的结构图。
图11是实施例8的A/D转换器的定时图表。
图12是表示实施例8的A/D转换器的电压比较器列的图。
图13是构成以往的A/D转换器的运算放大器的结构图。
下面简要说明附图符号。
1a、1b、1c、1d、1e—A/D转换器;9—数字解调电路(信号处理部件);11—位误差率监视器(监视部件);12c—运算放大器;14—电压比较器列;16—控制电路(控制部件);
具体实施方式
下面,就本发明实施例加以说明。
(实施例1)
图1是表示本发明实施例1的A/D转换器的结构的图。
向A/D转换器1a提供了模拟输入信号2作为输入。A/D转换器按照所述模拟输入信号2输出数字输出信号3。另外,从外部,向A/D转换器1a提供了控制信号4作为输入。以上是本发明实施例1的A/D转换器1a的结构。
下面,说明本实施例的A/D转换器1a的动作。
首先,提供了模拟输入信号2作为A/D转换器1a的输入。A/D转换器1a按照模拟输入信号2输出数字输出信号3。此时根据控制信号4控制了A/D转换器1a的电力消耗。因为A/D转换器1a的电力消耗和性能大致具有相关关系,所以通过控制A/D转换器1a的电力消耗,能使A/D转换器1a的性能变化。
以上,根据本实施例,根据来自外部的控制信号4变更A/D转换器1a的电力消耗,其结果是,能使A/D转换器1a的性能变化。因此,能降低作为包含A/D转换器1a的系统整体的电力消耗。
须指出的是,控制信号4可以是模拟信号或数字信号、或模拟信号和数字信号的任意一种。另外,作为使用的A/D转换器的转换方式,可以是闪型、2阶闪型、副测距型(Sub-Ranging)、逐次比较型、积分型、流水线型的任意一种。
(实施例2)
图2是表示本发明实施例2的信号处理装置的结构的图。
在图2中,1b是A/D转换器,5b是对于A/D转换器1b独立工作的内部系统,6b是在内部包含A/D转换器1b和内部系统5b的外部系统。从内部系统5b向所述A/D转换器1b提供了模拟输入信号2作为输入。A/D转换器1b按照所述模拟输入信号2,输出数字输出信号3。另外,从内部系统5b向所述A/D转换器1b提供了控制信号4作为输入。以上是本发明实施例2的信号处理装置的结构。
下面,说明本实施例的信号处理装置的动作。
首先,从内部系统5b向所述A/D转换器1b提供了模拟输入信号2作为A/D转换器1b的输入。A/D转换器1b按照所述模拟输入信号2,输出数字输出信号3。同时,从内部系统5b提供了包含关于对A/D转换器1b的要求的性能的信息的所述控制信号4作为A/D转换器1b的输入。此时,通过所述控制信号4,控制了A/D转换器1b的电力消耗。因为A/D转换器1b的电力消耗和性能大致具有相关关系,所以通过控制A/D转换器1b的电力消耗,能使A/D转换器1b的性能变化。
根据本实施例,能按照系统要求的性能,使A/D转换器1b的电力消耗和性能变化。据此,能降低作为系统整体的电力消耗。
(实施例3)
图3是表示本发明实施例3的信号处理装置的结构的图。
在图3中,1c是A/D转换器,5c是对于A/D转换器1c独立工作的内部系统,6c是在内部包含A/D转换器1c和内部系统5c的外部系统。从内部系统5c向所述A/D转换器1c提供了模拟输入信号2作为输入。A/D转换器1c按照所述模拟输入信号2,输出数字输出信号3。得到的数字输出信号3被反馈给内部系统5c。从内部系统5b向所述A/D转换器1c提供了控制信号4作为输入。以上是本发明实施例3的信号处理装置的结构。
下面,说明本实施例的信号处理装置的动作。
首先,从内部系统5c向所述A/D转换器1c提供了模拟输入信号2作为A/D转换器1c的输入。A/D转换器1c按照所述模拟输入信号2,输出数字输出信号3。同时,从内部系统5c提供了包含关于对A/D转换器1c的要求的性能的信息的所述控制信号4作为A/D转换器1c的输入。而数字输出信号3被反馈给内部系统5c。内部系统5c按照所述数字输出信号3再次输出控制信号4。控制信号4被作为A/D转换器1c的输入提供。此时,根据所述控制信号4,控制了A/D转换器1c的电力消耗。因为A/D转换器1c的电力消耗和性能大致具有相关关系,所以通过控制A/D转换器1c的电力消耗,能使A/D转换器1c的性能变化。
根据本实施例,能把A/D转换器1c的性能抑制到系统全体所必要的最低限度的水平。据此,能使A/D转换器1c的电力消耗和性能最优化,能降低作为系统整体的电力消耗。
(实施例4)
图4是表示本发明实施例4的信号处理装置的结构的图。
在图4中,1d是A/D转换器,5d是对于A/D转换器1d独立工作的内部系统,6d是在内部包含A/D转换器1d和内部系统5d的外部系统,8是系统特性监视器。从内部系统5d向所述A/D转换器1d提供了模拟输入信号2作为输入。A/D转换器1d按照所述模拟输入信号2,输出数字输出信号3。得到的数字输出信号3被反馈给内部系统5d。而从内部系统5d向系统特性监视器8提供了内部系统特性7。系统特性监视器8按照内部系统特性7输出控制信号4。从系统特性监视器8向A/D转换器1d提供了控制信号4作为输入。以上是本发明实施例4的信号处理装置的结构。
下面,说明本实施例的信号处理装置的动作。
首先,从内部系统5d提供了模拟输入信号2作为所述A/D转换器1d的输入。A/D转换器1d按照所述模拟输入信号2,输出数字输出信号3。同时,从内部系统5d提供了内部系统特性7作为系统特性监视器8的输入。系统特性监视器8接收内部系统特性7,向A/D转换器1d输出控制信号4。而所述数字输出信号3被反馈给内部系统5d。内部系统5d按照所述数字输出信号3再输出内部系统特性7,提供它作为系统特性监视器8的输入。此时,根据来自系统特性监视器8的所述控制信号4,控制了A/D转换器1d的电力消耗,因为A/D转换器1d的电力消耗和性能大致具有相关关系,所以通过控制A/D转换器1d的电力消耗,能使A/D转换器1d的性能变化。
根据本实施例,通过监视根据A/D转换器1d的特性而变化系统的特性,能把全体所必要的A/D转换器1d的性能抑制到系统的最低限度的水平。据此,能使A/D转换器1d的电力消耗和性能最优化,能降低作为系统整体的电力消耗。
(实施例5)
图5是表示本发明实施例5的信号处理装置的结构的图。本信号处理装置能在象数字TV等那样,接收包含图像、声音数据的电波信号,对于接收的电波信号进行A/D变换,进行数字解调时使用。
图5中,1e是A/D转换器,9是作为根据所述A/D转换器1e的分解度而决定性能的一部分的信号处理部件的数字解调电路,6e是在内部包含A/D转换器1e和数字解调电路9的外部系统,11是作为监视所述A/D转换器1e的分解度所导致的数字解调电路9的性能,如果检测到性能下降,就指示所述A/D转换器1e提高分解度,如果检测到过度性能,就指示所述A/D转换器1e降低分解度的监测部件的位误差率监视器。
向所述A/D转换器1e提供了提供给外部系统6e的模拟输入信号2e作为输入。A/D转换器1e按照所述模拟输入信号2,输出数字输出信号3。得到的数字输出信号3提供给数字解调电路9。而从数字解调电路9,位误差率10被提供给位误差率监视器11。位误差率监视器11输出控制信号4。控制信号4提供给A/D转换器1e。以上是本发明实施例5的信号处理装置的结构。
下面,说明本实施例的信号处理装置的动作。
提供了提供给外部系统6e的模拟输入信号2e作为所述A/D转换器1e的输入。A/D转换器1e按照所述模拟输入信号2,输出数字输出信号3。数字输出信号3提供给数字解调电路9。数字解调电路9根据提供的数字输出信号3,进行数字解调、误差校正。通过进行误差校正,从数字解调电路9取得了位误差率10。所述位误差率10根据电波接收状况和A/D转换器1e的特性而变化。即当电波接收状况恶劣或A/D转换器1e的特性差时,位误差率10劣化。当位误差率10劣化时,位误差率监视器11输出控制信号4,使A/D转换器1e的电力消耗增加,直到位误差率10达到规定值。而当位误差率10良化时,位误差率监视器11输出控制信号4,使A/D转换器1e的电力消耗减少,直到位误差率10达到规定值。接着,得到的控制信号4被提供给A/D转换器1e。此时,根据控制信号4,控制了A/D转换器1e的电力消耗。因为A/D转换器1d的电力消耗和性能大致具有相关关系,所以通过控制A/D转换器1d的电力消耗,能使A/D转换器1d的性能变化。
根据本实施例,通过监视数字解调电路9输出的位误差率10,能把A/D转换器1d的抑制到数字解调电路9所必要的最低限度的水平。据此,能使A/D转换器1e的电力消耗和性能最优化,能降低作为系统整体的电力消耗。
(实施例6)
图6表示了作为构成本发明实施例6的A/D转换器的运算放大器的一个例子,即差动输入-差动输出的运算放大器12a。
在图6中,Iss是可变电流源,M1、M2是Nch型晶体管,M3、M4是Pch型晶体管。
须指出的是,在A/D转换器中,运算放大器主要作为采样/保持电路、电压比较器、流水线A/D转换器和副测距A/D转换器的阶段间的输入范围调整电路使用。
可变电流源Iss的一端连接了基准电压即VSS,另一端分别连接了Nch型晶体管M1、M2的源极端子。输入晶体管即Nch型晶体管M1、M2的栅极端子分别连接了模拟差动输入信号正极Vin+和模拟差动输入信号负极Vin-。Pch型晶体管M3、M4的栅极端子连接了偏压Vb。Pch型晶体管M3、M4的源极端子连接了电源电压VDD。Nch型晶体管M1和所述Pch型晶体管M3的漏极端子连接了模拟差动输出信号负极Vout-,Nch型晶体管M2和所述Pch型晶体管M4的漏极端子连接了模拟差动输出信号正极Vout+。以上是构成本发明实施例6的A/D转换器的运算放大器12a的结构。
下面,说明构成本发明的A/D转换器的运算放大器12a的动作。
如果模拟差动输入信号为ΔVin=(Vin+-Vin-),模拟差动输出信号为ΔVout=(Vout+-Vout-),则如以上所述,本电路的电压增益G为G=ΔVout/ΔVin=gm·ro。即所述运算放大器12a的所述电压增益G与入晶体管即所述Nch型晶体管M1、M2的所述跨导gm成比例。而所述跨导gm与流向所述Nch型晶体管M1以及所述Nch型晶体管M2的漏源极电流Ids几乎成比例。须指出的是,gm=gm1=gm2,gm1是所述Nch型晶体管M1的跨导,gm2是所述Nch型晶体管M2的跨导。另外,ro是输出端的动态电阻。
如果使可变电流源Iss增加,则漏源极电流Ids1、Ids2减少。因此,如果使电流源Iss增加,则所述电压增益G增大,如果使电流源Iss减少,则所述电压增益G减小。
通过所述电压增益G增加或减少,运算放大器12a的频带特性、偏移误差特性分别增加或减少。即通过使可变电流源Iss变化,运算放大器12a的特性变化,其结果是,A/D转换器的特性也变化。
如以上所述,通过使流向A/D转换器中使用的运算放大器12a的电流可变,能控制A/D转换器的电力消耗和性能。
须指出的是,在本实施例中,说明了Nch型晶体管的栅极端子是输入端子的运算放大器,但是关于Pch型晶体管的栅极端子是输入端子的运算放大器,当然也能取得同样的效果。
另外,说明了简单的差动输入-差动输出的运算放大器,但是,关于差动输入-单输出的运算放大器、更复杂的运算放大器,关于电流偏置型的运算放大器,当然也能取得同样的效果。
也可以是图7所示的结构。即通过Nch型晶体管M0a和Nch型晶体管M0b,形成电流镜电路,偏压电路内的电流Issa为可变得。在图7的结构中,流向Nch型晶体管M0b的电流Issb是把可变电流源输出Issa用电流反射比倍增后得到的。而且,通过使电流Issb成为运算放大器12b的偏流,就取得了与所述同样的效果。
另外,在图7中表示了使用Nch型晶体管,形成电流镜电路时的情形,但是也能由Pch型晶体管,形成电流镜电路。另外,在图7中,表示了形成单级型电流镜电路时的情形,但是,当形成了级联型电流镜电路时,也能取得与所述同样的效果。
须指出的是,图6和图7的可变电流源Iss也能用图8所示的电流实现。在图8中,定电流源Issa的一端连接了基准电压VDD,另一端连接了Nch型晶体管M0a的漏极端子和栅极端子。Nch型晶体管M0a的源极端子连接了基准电压VSS。Nch型晶体管M0b1~M0bn各自的源极端子连接了基准电压VSS,漏极端子彼此相连。Nch型晶体管M0b1~M0bn的栅极端子分别连接了开关SW1~SWn的输出端子C。开关SW1~SWn的一个输入端子A连接了Nch型晶体管M0a的栅极端子和漏极端子。开关SW1~SWn的一个输入端子B连接了基准电压VSS。而且,通过开关Swi的一个输入端子A和输出端子C变为导通状态,由Nch型晶体管M0a和Nch型晶体管M0bi形成了电流镜电路。而且,把电流Issa用电流反射比倍增后得到的电流Issbi流向Nch型晶体管M0bi的漏源极之间。而通过开关Swi的一个输入端子B和输出端子C变为导通状态,Nch型晶体管M0bi变为OFF状态,漏源极之间没有电流。通过根据控制信号4,对于SW1~SWn,选择输入端子A或输入端子B,能使可变电流源Iss为Issb1~Issbn的任意一个或它们的组合,或为0。通过这样的结构,能实现可变电流源Iss。
须指出的是,在图8中,说明了由Nch型晶体管构成的电流镜电路,但是,根据电路结构,即使由Pch型晶体管构成的电流镜电路,也能取得与所述同样的效果。
(实施例7)
图9是表示构成本发明实施例7的A/D转换器的运算放大器的一个例子的图。12b是差动输入-差动输出的运算放大器,M0a、M0b、M1、M2是Nch型晶体管,M3、M4是Pch型晶体管,4是控制信号,13是电流输出型的D/A转换器。
控制信号4输入到D/A转换器13中。Nch型晶体管M0a、M0b形成电流镜电路。Nch型晶体管M0b的源极端子连接了基准电压VSS。漏极端子分别连接了Nch型晶体管M1、M2的源极端子。输入晶体管级Nch型晶体管M1、M2的栅极端子分别连接了模拟差动输入信号正极Vin+和模拟差动输入信号负极Vin-。Pch型晶体管M3、M4的栅极端子连接了偏压Vb。Pch型晶体管M3、M4的源极端子连接了电源电压VDD。Nch型晶体管M1和Pch型晶体管M3的漏极端子连接了模拟差动输出信号负极Vout-。Nch型晶体管M2和所述Pch型晶体管M4的漏极端子连接了模拟差动输出信号正极Vout+。以上是构成实施例7的A/D转换器的运算放大器12b的结构。
下面,说明构成本发明的A/D转换器的运算放大器12b的动作。
首先,把控制信号4提供给D/A转换器13。D/A转换器13输出对于控制信号4而唯一决定的电流Iout。输出的电流Iout从Nch型晶体管M0a的漏极端子流入基准电压VSS。因为Nch型晶体管M0a、M0b形成了电流镜电路,所以把电流Issa用电流反射比倍增后得到的电流Issb从Nch型晶体管M0b的漏极端子流向基准电压VSS。电流Issb成为运算放大器12b的偏流。
根据本实施例,根据提供给D/A转换器13的控制信号4,关于流向构成A/D转换器的运算放大器12b的电流,能控制D/A转换器13具有的等级,其结果是,能控制A/D转换器的电力消耗和性能。
须指出的是,表示了电流输出D/A转换器,但是也可以使用电压输出D/A转换器,使用电阻负载,通过进行电压-电流变换,也能取得与所述同样的效果。
(实施例8)
图10是表示本发明实施例8的A/D转换器的图。
在图10中,16是作为决定分解度的控制部件的控制电路,12c是根据所述控制电路而变更电流的运算放大器,14是输入所述运算放大器12c的输出的电压比较器列。该A/D转换器的结构为:通过把所述电压比较器列14的比较结果输入到所述控制电路16,修正分解度。向该A/D转换器中的运算放大器12c提供了输入电压信号Vinp和输入电压信号Vinn作为检查电压。电压比较器列14把运算放大器12c的输出电压信号Vout作为输入,把电压比较器列输出15作为输出。控制电路16把电压比较器列输出15和控制信号4a作为输入。控制电路16的输出即控制信号4b提供给运算放大器12c。以上是实施例8的A/D转换器的结构。本实施例的A/D转换器在初始动作时,决定流向运算放大器12c的内部的电流量。
下面,参照图11的定时图表和图12的电压比较器列14的详细图,说明本实施例的A/D转换器的动作。
首先,当图11所示的Initialize为High时,相当于系统所必要的A/D转换器的初始动作时。然后,在初始动作中,与Clock同步,使输入信号(Vinp-Vinn)从V1向V2变化。须指出的是,当输入电压为V1时,对于运算放大器12c提供充分的设定时间(Setting Time)(图11所示的A-B的期间)。
接着,使输入电压向V2变化。可是,因为存在于运算放大器12c的输出端的负载电容CL很小,有点流IL泄漏,所以运算放大器12c的输出电压信号Vout不是从电压水平V1立即向电压水平V2变化,如图11所示,是平缓地变化。然后,在进行A/D转换时的动作定时(图11所示的C)进行采样。如果此时的电压信号Vout的电压水平为V2’,则设定误差为V2-V2’。在此,设定误差是指电压水平V2和实现输出的电压水平V2’的误差。在该状态下,使用比较器Co1~Co4,分别把电压水平V2’和电压水平Va~Vd做比较。须指出的是,电压水平Va~Vd是相当于当电压水平V2为理想值时的各误差1LSB/2、2LSB/2、4LSB/2、8LSB/2的水平。
根据电压比较器列输出15检测了设定误差。对此,控制信号具有关于为了构成某精度的A/D转换器所必要的运算放大器的精度的信息,把它提供给控制电路16。一般来说,设定误差与流向运算放大器12c的电流的倒数具有相关关系。即流向运算放大器12c的电流越大,设定误差越小,相反,流向运算放大器12c的电流越小,设定误差越大。在此,根据电压比较器列输出15,检测现在的设定误差是否收敛于1LSB/2、2LSB/2、4LSB/2或8LSB/2。即例如当b1、b2为High,b3、b4为low时,设定误差在4LSB/2和2LSB/2之间。
在此,对于控制信号4a表示的运算放大器12c的必要精度,设定误差大,当不满足必要的精度时,从控制电路16向运算放大器12c提供控制信号4b,使流向运算放大器12c的电流增加。据此,再次重复图11所示的时间A到C的动作。而当对于控制信号4a表示的运算放大器12c的必要精度,设定误差足够小,充分满足了必要的精度时,从控制电路16向运算放大器12c提供控制信号4b,使流向运算放大器12c的电流减少。据此,再次重复图11所示的时间A到C的动作。另外,当设定误差收敛于控制信号4a表示的运算放大器12c的必要精度内时,接收初始动作。
根据本实施例,从运算放大器12c的设定误差检测运算放大器12c的精度,根据控制信号4a控制运算放大器12c的电流,以便取得为了满足系统要求的A/D转换器的精度所必要的运算放大器12c的精度。据此,就能控制A/D转换器的电力消耗和性能。
如以上所述,根据本发明,通过根据控制信号控制构成A/D转换器的运算放大器的电流,当系统要求的A/D转换器的性能变化时,能按照所要求的性能,使电力消耗和A/D转换器的性能变化。据此,就能使A/D转换器的电力消耗和性能按照系统的工作状况在最佳的工作状态下工作,从而能削减作为系统整体的电力消耗。

Claims (2)

1.一种A/D转换器,其特征在于:包括:
决定分解度的控制部件;
根据所述控制部件的信号来变更电流的放大器;
由在一端输入所述放大器的输出而在另一端输入相互不同的电压的多个比较器所构成的电压比较器列;
通过把所述电压比较器列的比较结果输入到所述控制部件中来修正分解度。
2.一种A/D转换方法,其特征在于:包括:
向放大器输入检查电压的电压输入步骤;
比较从所述放大器输出的电压和所述检查电压的比较步骤;
从所述比较步骤的结果调整所述放大器的电流值的分解度决定步骤;
所述分解度决定步骤当所述比较步骤的结果为给定阈值以上时,使所述放大器的电流值增大,而当所述比较步骤的结果为给定阈值以下时,使所述放大器的电流值减小。
CN2008101902074A 2001-12-26 2002-12-26 A/d转换方法 Expired - Fee Related CN101447789B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001393582 2001-12-26
JP2001-393582 2001-12-26
JP2001393582A JP3647806B2 (ja) 2001-12-26 2001-12-26 A/d変換器、a/d変換方法および信号処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB021593604A Division CN100471070C (zh) 2001-12-26 2002-12-26 信号处理装置

Publications (2)

Publication Number Publication Date
CN101447789A true CN101447789A (zh) 2009-06-03
CN101447789B CN101447789B (zh) 2011-11-23

Family

ID=19188784

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008101902074A Expired - Fee Related CN101447789B (zh) 2001-12-26 2002-12-26 A/d转换方法
CNB021593604A Expired - Fee Related CN100471070C (zh) 2001-12-26 2002-12-26 信号处理装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB021593604A Expired - Fee Related CN100471070C (zh) 2001-12-26 2002-12-26 信号处理装置

Country Status (3)

Country Link
US (1) US6734817B2 (zh)
JP (1) JP3647806B2 (zh)
CN (2) CN101447789B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646583B1 (en) 2000-10-25 2003-11-11 Micron Technology, Inc. High speed digital to analog converter using multiple staggered successive approximation cells
US6891490B2 (en) * 2002-06-05 2005-05-10 Slicex, Inc. Analog-to-digital converter with digital signal processing functionality to emulate many different sample frequencies, resolutions, and architectures
US7652723B1 (en) 2004-04-19 2010-01-26 Video Accessory Corporation Composite video signal correction unit for video imaging and video recording systems
JP3887000B2 (ja) * 2004-06-11 2007-02-28 シャープ株式会社 電子回路装置
JP2005354627A (ja) 2004-06-14 2005-12-22 Matsushita Electric Ind Co Ltd パイプラインa/d変換器
JP4071254B2 (ja) * 2004-10-07 2008-04-02 シャープ株式会社 電子回路装置
CN101044686B (zh) * 2004-10-18 2012-09-05 线性技术公司 平均输入电流得到减小的对模拟信号进行采样的系统和方法
US20060092067A1 (en) * 2004-10-29 2006-05-04 Don Liu Front end circuit of voltage regulator
US7286072B2 (en) 2005-02-15 2007-10-23 Sanyo Electric Co., Ltd. Analog-to digital converter and analog-to digital conversion apparatus
US7274321B2 (en) * 2005-03-21 2007-09-25 Analog Devices, Inc. Analog to digital converter
US7250880B2 (en) * 2005-03-21 2007-07-31 Analog Devices, Inc. Analog to digital converter
JP4284360B2 (ja) 2005-06-10 2009-06-24 パナソニック株式会社 A/d変換器
US7218259B2 (en) * 2005-08-12 2007-05-15 Analog Devices, Inc. Analog-to-digital converter with signal-to-noise ratio enhancement
CN1953181B (zh) * 2005-10-21 2010-10-13 松下电器产业株式会社 模拟数字转换器
GB2440988A (en) * 2006-08-18 2008-02-20 Iti Scotland Ltd Wireless receiver with low resolution ADC power saving mode
TWI381342B (zh) * 2006-11-20 2013-01-01 Princeton Technology Corp 驅動電壓產生電路
US7688237B2 (en) * 2006-12-21 2010-03-30 Broadcom Corporation Apparatus and method for analog-to-digital converter calibration
CN101563846B (zh) * 2007-02-22 2012-02-01 富士通株式会社 模拟信号处理装置
GB2452751A (en) * 2007-09-13 2009-03-18 Iti Scotland Ltd Analog-to-Digital Converter comprising selective comparators
TWI462496B (zh) * 2007-10-03 2014-11-21 Airoha Tech Corp The biasing circuit of the wireless transceiver
US7965215B2 (en) * 2007-12-12 2011-06-21 Broadcom Corporation Method and system for variable resolution data conversion in a receiver
US20090154612A1 (en) * 2007-12-12 2009-06-18 Ahmadreza Rofougaran Method and system for dynamic filtering and data conversion resolution adjustments in a receiver
GB2456647B (en) * 2008-01-28 2012-09-12 Cambridge Silicon Radio Ltd Power-savings receiver
JP4564558B2 (ja) * 2008-09-19 2010-10-20 株式会社半導体理工学研究センター 差動演算増幅回路とそれを用いたパイプライン型a/d変換装置
US7956787B2 (en) * 2008-12-19 2011-06-07 Silicon Laboratories Inc. SAR analog-to-digital converter having differing bit modes of operation
JP5468442B2 (ja) * 2010-03-31 2014-04-09 本田技研工業株式会社 Ad変換回路、及び、誤差補正方法
US8378872B2 (en) 2011-03-31 2013-02-19 Rosemount Inc. Dynamically adjusted A/D resolution
KR101969878B1 (ko) * 2013-04-01 2019-04-17 에스케이하이닉스 주식회사 아날로그 디지털 변환회로, 아날로그 디지털 변환방법 및 이미지 센서
US9698760B1 (en) * 2014-01-31 2017-07-04 Marvell International Ltd. Continuous-time analog delay device
JP2019057759A (ja) * 2017-09-19 2019-04-11 株式会社東芝 増幅回路、ad変換器、無線通信装置、及びセンサシステム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0731521B1 (en) * 1992-04-30 2002-08-28 Matsushita Electric Industrial Co., Ltd. Strip dual mode ring resonator and band-pass filter composed of the resonators
US5408233A (en) * 1993-07-29 1995-04-18 Motorola, Inc. Noise source for an analog-to-digital converter
EP0993065B1 (en) * 1993-10-04 2002-12-11 Matsushita Electric Industrial Co., Ltd. Dual mode resonator in which two microwaves are independently resonated
JPH0856107A (ja) * 1994-08-11 1996-02-27 Matsushita Electric Ind Co Ltd デュアルモード共振器
US5691720A (en) * 1996-03-08 1997-11-25 Burr- Brown Corporation Delta sigma analog-to-digital converter having programmable resolution/bias current circuitry and method
US5818374A (en) * 1996-05-08 1998-10-06 Telefonaktiebolaget Lm Ericsson Switched current delta-sigma modulator
US5892472A (en) * 1997-06-30 1999-04-06 Harris Corporation Processor controlled analog-to-digital converter circuit
US5844512A (en) * 1997-07-28 1998-12-01 Hewlett-Packard Company Autoranging apparatus and method for improved dynamic ranging in analog to digital converters
US5982315A (en) * 1997-09-12 1999-11-09 Qualcomm Incorporated Multi-loop Σ Δ analog to digital converter
DE19831161A1 (de) * 1998-07-11 2000-01-27 Bosch Gmbh Robert Dual-Mode Ringresonator
US6292120B1 (en) * 2000-03-02 2001-09-18 Adc Telecommunications, Inc. Automatic gain control for input to analog to digital converter
GB2364455A (en) * 2000-06-30 2002-01-23 Nokia Oy Ab An efficient low-intermodulation digital video receiver
US6617991B2 (en) * 2001-04-11 2003-09-09 International Business Machines Corporation Structure for adjusting gain in a flash analog to digital converter

Also Published As

Publication number Publication date
CN100471070C (zh) 2009-03-18
CN101447789B (zh) 2011-11-23
JP2003198368A (ja) 2003-07-11
US20030128145A1 (en) 2003-07-10
CN1445931A (zh) 2003-10-01
US6734817B2 (en) 2004-05-11
JP3647806B2 (ja) 2005-05-18

Similar Documents

Publication Publication Date Title
CN101447789B (zh) A/d转换方法
US7525381B2 (en) Amplifier structures that enhance transient currents and signal swing
US7268720B1 (en) Converter networks for generation of MDAC reference signals
US7656231B2 (en) High bandwidth apparatus and method for generating differential signals
KR20080108005A (ko) 차동 증폭 회로 및 a/d 변환기
US7289055B2 (en) Analog-digital converter with gain adjustment for high-speed operation
US8410820B2 (en) High speed latch comparators
US6018268A (en) High speed and high gain operational amplifier
US6876318B2 (en) Method for increasing rate at which a comparator in a metastable condition transitions to a steady state
US7312741B2 (en) Analog-to-digital converter circuit and reference circuit
US7382305B1 (en) Reference generators for enhanced signal converter accuracy
US20080291068A1 (en) Current output circuit with bias control and method thereof
EP1398880A2 (en) Analog-digital conversion circuit
US20050248479A1 (en) Differential amplifier device, 2-stage amplifier device, and analog/digital converter device
WO2007015714A2 (en) Analog-to-digital converter
US7116261B1 (en) Method and apparatus for accurate inverse-linear voltage/current generator
WO2006132036A1 (ja) A/d変換器
US7978112B2 (en) Flash converter differential reference ladder adjustment with stable common mode voltage
CN114759921A (zh) 用于多通道交替式模数转换器(adc)的使用源极跟随器的共源共栅a类差分参考缓冲器
JPH09186595A (ja) 電圧増幅器およびそれを用いたa/d変換器
EP0349205A2 (en) Differential analog comparator
US20120044103A1 (en) Parallel interpolation a/d converter and digital equalizer
US20170063368A1 (en) Calibrating for on-resistance mismatch of digital-to-analog converter (dac) switches
Bommireddipalli Design of a Precision Low Voltage Resistor Multiplying Digital-to-Analog Converter
US20040174198A1 (en) Receiver of digital signals having a variable hysteresis, in particular for audio digital application

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111123

Termination date: 20121226