CN101442004B - 淀积含碳的薄膜用于形成掺杂区域间隔层的方法 - Google Patents
淀积含碳的薄膜用于形成掺杂区域间隔层的方法 Download PDFInfo
- Publication number
- CN101442004B CN101442004B CN2007101709119A CN200710170911A CN101442004B CN 101442004 B CN101442004 B CN 101442004B CN 2007101709119 A CN2007101709119 A CN 2007101709119A CN 200710170911 A CN200710170911 A CN 200710170911A CN 101442004 B CN101442004 B CN 101442004B
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- carbon containing
- wall
- silicon dioxide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明公开一种淀积含碳的薄膜用于形成掺杂区域间隔层的处理方法。应用根据本发明方法形成的含碳薄膜,可以有效地阻止或减少栅极结构中掺杂剂元素例如硼向外扩散,从而防止了传统工艺中由于掺杂剂向外扩散引起的电压移位,器件电阻升高等缺点。另外采用本发明方法的热预算较低,也可以进一步提升半导体器件的性能。
Description
技术领域
半导体器件的制造方法,特别涉及形成栅极结构侧壁隔离层的处理方法。
背景技术
在半导体工艺中,掺杂剂是用于改变半导体晶体电特性的材料,使之变为N型或P型,以根据需要获得相应的元器件结构。在半导体工艺的硅制程中,会包括数个热周期,例如快热制程(Rapid ThermalProcessing)、炉管、淀积、蚀刻等。这些热周期会引起器件(栅、源极/漏极)中,即掺杂区域中所含的掺杂剂向外扩散,最终使器件的各种性能参数产生偏离,并使器件的电阻值升高。
一般地,在半导体器件的制造工艺中,当形成例如晶体管中的栅极结构时,退火工艺用来驱使掺杂剂利用栅极结构形成源极、漏极,而栅极结构的硅层中的掺杂剂在高温下进行退火处理时可以向外扩散。本领域的技术人员应该能够明白这一点。
出于对半导体器件性能的考虑,有必要控制上述掺杂区域中的掺杂剂向外扩散,目前采用的方法是在淀积制程中先形成一层间隔层(spacer),阻止其扩散。
通常用于形成栅极结构侧壁间隔层的材料为氮化硅(SiN),或者二氧化硅(SiO2)/氮化硅(SiN)/二氧化硅(SiO2)型的多层复合材料。图1为一种现有技术中常见的栅极结构的示意图,其中,数字101表示栅极氧化物层,数字102表示多晶硅层,数字103表示硅化物层,数字104表示间隔层,该间隔层104用于防止硅层中掺杂的元素(例如硅衬底中掺杂的硼、磷、砷等元素,其用于改变该硅衬底材料的电特性,使之变为N型或P型)向外扩散。
目前常见的手段是用氮化硅(SiN),或者二氧化硅(SiO2)/氮化硅(SiN)/二氧化硅(SiO2)型的复合层材料作为间隔层,但是采用这些材料的隔离效果不够理想,不能很好地改善掺杂剂向外扩散,容易产生栅极结构的阈值电压Vt数值偏移,电阻值例如薄膜电阻RS升高等一系列问题。并且,采用这样的间隔层结构显然还会导致较高的热预算。
发明内容
为了克服在晶体管制造工艺中由于采用传统材料的隔离层而引起的掺杂剂向外扩散,并且阈值电压Vt偏移,薄膜电阻RS升高等缺点,提出本发明的淀积含碳薄膜用于形成掺杂区域间隔层的方法,其适用于MOS器件的制作过程,尤其适用于PMOS器件的制造过程。
本发明目的在于提供一种效果良好的减少或阻止集成电路器件中掺杂区域的掺杂剂向外扩散,并且可以减少整个制程中热预算的方法,这种方法采用的主要方案是在进行薄膜淀积工艺时淀积一含碳的薄膜作为间隔层(Spacer)。
发明人发现,具有高碳含量的薄膜减少硼(PMOS器件中的掺杂剂)向外扩散的性能非常好,淀积的作为间隔层的薄膜中含碳量越高,硼向外扩散得也越少。另外,由于硼向外扩散能引起基材的薄膜电阻值升高,因此当采用含碳薄膜作为间隔层时,硼向外扩散减少,器件的薄膜电阻值(RS)不会升得过高,当间隔层的碳含量较低时,由于硼向外扩散较多,电阻值呈明显的线性上升趋势。
由此,本发明相应地提出一种淀积含碳薄膜以形成掺杂区域间隔层的方法,所述间隔层用于在集成电路结构中阻止该集成电路结构的掺杂区域中的掺杂剂向外扩散,其主要的技术方案是以三甲基硅烷、四甲基硅烷、四甲基环四硅氧烷、八甲基环四硅氧烷、二甲基二甲氧基硅烷、和二乙氧基甲基硅烷中的一种或多种为原料,淀积形成含碳的氮化硅和/或二氧化硅薄膜,作为所述间隔层。
采用本发明的方法时,通常并不需要对现有技术中采用的栅极结构作任何改动,不同之处在于,通过该方法形成的间隔层是含碳的间隔层。因此,和现有技术常见的间隔层结构相应,根据本发明方法形成的含碳间隔层可以是含碳的氮化硅层,或者含碳的二氧化硅/氮化硅/二氧化硅复合结构层,具体地,所述含碳的二氧化硅/氮化硅/二氧化硅复合结构层可以是各层均包含碳,或者其中的一层或多层包含碳,均可达到减少掺杂剂向外扩散的效果。
本发明的优点在于,通过在薄膜淀积制程中使用含碳的前体物质,将碳引入隔离层薄膜,利用含碳的隔离层薄膜能有效减少硼从多晶硅栅向外扩散的特性,明显地使硼向外扩散减少,从而避免或改善了上文所述的掺杂剂由于半导体工艺中的热周期向外扩散带来的一系列问题,例如硼扩散使多晶硅栅的薄膜电阻值(sheet resistance)升高。而且这种含碳薄膜可以用多种淀积方法来完成,如PECVD(PlasmaEnhanced Chemical Vapour Deposition,等离子体增强化学气相淀积),LPCVD(低压化学气相淀积),炉管,ALD(原子层淀积)等方法均可形成本发明所述的含碳薄膜,其中以PECVD最为理想,其操作温度仅为400℃左右,和常规的炉管淀积隔离层的方法相比,可以缩减热预算,使源/漏极植入轮廓受到的影响最小化。
附图说明
本申请书中包括的多个附图显示出本发明的多个实施例,本申请中包括的附图是说明书的一个构成部分,附图与说明书和权利要求书一起用于说明本发明的实质内容,用于更好地理解本发明。
附图中相同或相似的构成部分用相同的参考数字指示。
图1为一种现有技术中常见的栅极结构的示意图;
图2为根据本发明方法而形成的以二氧化硅/含碳氮化硅/二氧化硅的复合结构间隔层的示意图;
图3为一坐标曲线图,显示不同的氮化硅层含碳量下硼元素在基材中掺杂的浓度和植入深度之间的关系;
图4为根据本发明方法而形成的以二氧化硅/含碳氮化硅/二氧化硅的复合结构间隔层示意图;
图5为一坐标曲线图,显示集成电路器件的薄膜电阻值和该器件中作为间隔层的氮化硅材料含碳量之间的关系;和
图6为一坐标曲线图,显示不同的氮化硅层含碳量下阈值电压偏移值ΔVth和测试时间之间的关系。
具体实施方式
本发明的较佳实施例详述于下,以叙述本发明概念且显示本发明的较重要的发明特征。
本发明的淀积含碳薄膜用于间隔层的方法主要应用于MOS器件的制作过程,尤其适用于PMOS器件的制造过程。所述的半导体器件的制作过程中,其栅极结构通常需要形成间隔层,以保证特定的材料层中掺杂的元素不向外扩散,例如,用氮化硅间隔层阻止多晶硅层中掺杂的硼元素向外扩散,本发明所提出的淀积含碳薄膜用于间隔层的方法可以效果更好地阻止掺杂剂向外扩散,并且还可以减少整个制程中热预算。可见,本发明提供的方法实质上是改进间隔层性能的方法,本领域技术人员应当理解,本发明的方法还可以应用于其它各种需要阻止掺杂剂向外扩散的半导体器件结构中。此外,由于场效应晶体管的栅极结构以及其形成过程属于本领域技术人员熟知内容,在应用本发明方法时并没有任何变化(包括本发明所述的氮化硅间隔层以及二氧化硅/氮化硅/二氧化硅复合层结构的间隔层),因此,本发明将不详细叙述这些栅极结构在基材上依次形成的具体步骤,例如用于形成图1所示栅极结构的用于形成各层的光刻、蚀刻、清洗等具体步骤,这些内容并不限制本发明技术方案的实施。
本发明主要采用的技术方案是在进行形成所述栅极结构的间隔层(Spacer)时,控制淀积工艺的条件,以形成一含碳的薄膜作为所述栅极结构的间隔层。
本实施例中,淀积含碳薄膜作为隔离层材料采用PECVD(等离子体增强化学气相淀积法)形成,需要说明的是,虽然PECVD比较适合应用于本发明中形成含碳薄膜,但是其它淀积方法一样可以应用,例如上述的含碳薄膜也可以通过LPCVD(低压化学气相淀积),ALD(原子层淀积),炉管等方法形成。
以常见的用于形成间隔层的氮化硅(SiN)材料举例,形成含碳的SiN层用于形成间隔层薄膜的具体操作包括:
在形成栅极结构的淀积制程中,在形成SiN层时采用PECVD(等离子体增强化学气相淀积),而不改变所述淀积制程中的其它步骤,等离子体增强化学气相淀积工艺条件如下。
气流:
主反应物气体=100~1000sccm;
NH3=100~1000sccm;
N2或He=500~10000sccm。
主反应物气体可以是选自下列物质中的一种或多种:3MS(三甲基硅烷),4MS(四甲基硅烷),TOMCAT(四甲基环四硅氧烷),OMCAT(八甲基环四硅氧烷),DMDMOS(二甲基二甲氧基硅烷),DEMS(二乙氧基甲基硅烷);
压力:1~10托耳;
射频功率:50~500瓦瓦;
温度:350~450℃;
随后仍然按照常规的形成栅极结构的制程步骤进行退火,金属层淀积,图案化等制程。
作为上述实施例的优选方案,用于形成含碳的氮化硅间隔层的等离子体增强化学气相淀积工艺条件控制为:
在淀积制程中,形成氮化硅层时同样采用等离子体增强化学气相淀积,其工艺条件如下。
气流:
主反应物气体为3MS(三甲基硅烷)和4MS(四甲基硅烷)的混合气体,其流量为250sccm;
NH3=120sccm;
N2或He=5000sccm。
压力:4.5托耳;
射频功率:450瓦;
温度:400℃;
随后仍然按照常规的形成栅极结构的制程步骤进行退火,金属层淀积,图案化等制程。
本实施例与前一实施例基本相同,只是主反应物气体采用三甲基硅烷或四甲基硅烷,并采用了优化的处理条件。在该条件下,可以保证所形成含碳的氮化硅间隔层有较好的阻止掺杂剂扩散的效果。
上述方法可以应用于采用氮化硅材料作为间隔层的栅极结构,也可以应用于二氧化硅/氮化硅/二氧化硅复合层结构的间隔层的栅极结构,这些栅极结构中用作间隔层的氮化硅层均可采用上述方法形成。
在栅极结构采用二氧化硅/氮化硅/二氧化硅的复合层结构作为间隔层时,为了达到更好的防止掺杂剂向外扩散的效果,还可以对所述二氧化硅/氮化硅/二氧化硅复合层结构中的二氧化硅层进行处理,使其成为含碳薄膜,即全部的二氧化硅/氮化硅/二氧化硅复合层结构均为含碳薄膜构成。其具体形成条件可以参考之前所述的氮化硅层形成的制程条件,只需要将其中的氨气(NH3)去掉即可,或者也可以添加氧气(O2)。
具体地,在形成以二氧化硅/氮化硅/二氧化硅的复合层结构作为间隔层的栅极结构的淀积制程中,在形成二氧化硅层(包括第一层和第二层二氧化硅层)时采用等离子体增强化学气相淀积,而不改变所述淀积制程中的其它步骤,等离子体增强化学气相淀积工艺条件如下。
气流:
主反应物气体=100~1000sccm;
N2或He=500~10000sccm。
主反应物气体可以是选自下列物质中的一种或多种:3MS(三甲基硅烷),4MS(四甲基硅烷),TOMCAT(四甲基环四硅氧烷),OMCAT(八甲基环四硅氧烷),DMDMOS(二甲基二甲氧基硅烷),DEMS(二乙氧基甲基硅烷);
压力:1~10托耳;
射频功率:50~500瓦瓦;
温度:350~450℃;
随后按照前述的用等离子体增强化学气相淀积形成含碳的氮化硅层的制程条件形成二氧化硅/氮化硅/二氧化硅的复合层结构中的氮化硅层,最后按常规的形成栅极结构的制程步骤进行退火,金属层淀积,图案化等制程。
相应地,该用于形成含碳的二氧化硅/氮化硅/二氧化硅的复合层结构的优选实施方案是,
在淀积制程中,形成二氧化硅层时同样采用等离子体增强化学气相淀积,其工艺条件如下。
气流:
主反应物气体为3MS(三甲基硅烷)和4MS(四甲基硅烷)的混合气体,其流量为250sccm;
N2或He=5000sccm。
压力:4.5托耳;
射频功率:450瓦;
温度:400℃;
按照前述的用等离子体增强化学气相淀积形成含碳的氮化硅层的优选制程条件形成二氧化硅/氮化硅/二氧化硅的复合层结构中的氮化硅层。最后,仍然按照常规的形成栅极结构的制程步骤进行退火,金属层淀积,图案化等制程。
本实施例与前一实施例基本相同,只是主反应物气体采用三甲基硅烷或四甲基硅烷,并采用了优化的处理条件。在该条件下,可以保证所形成含碳的二氧化硅/氮化硅/二氧化硅的复合层结构间隔层有较好的阻止掺杂剂扩散的效果。
为了验证按照本发明方法所形成的间隔层用于防止掺杂剂向外扩散的效果,对根据本发明的方法所形成的氮化硅或者二氧化硅/氮化硅/二氧化硅的含碳薄膜进行了防止硼扩散的性能测试,其具体步骤介绍如下:
1、在等离子体植入设备中,向作为基材的硅晶片中植入硼(B);
2、在此硅晶片基材上依次淀积约100埃厚度的二氧化硅,约300埃厚度按前述任一实施例所描述氮化硅淀积制程所形成的含碳氮化硅层,约300埃厚度的二氧化硅,最后形成的结构见图2。
图2为根据本发明方法而形成的以二氧化硅/含碳氮化硅/二氧化硅的复合结构间隔层的示意图,其中数字201表示硅基材;数字202表示二氧化硅;数字203表示氮化硅;
3、将形成图2所示多层结构的硅晶片在例如400~450℃下进行退火处理(所述的退火温度并不是主要的,在此仅仅用于示范性地说明利用退火制程使掺杂剂向外扩散的温度);
4、去除所有淀积的薄膜;
5、对基材进行二次离子质谱法(SIMS,Secondary Ion MassSpectroscopy)分析。
测试结果见图3所示的坐标曲线图,其中,横坐标为深度,表示从图2所示的硅基材201表面开始,硼元素向硅基材内部扩散的深度;纵坐标为硼元素浓度。图中显示了I至III三条曲线,其中曲线I是在图2所示的多层结构中氮化硅层含碳量为7.1%的条件下所测得的;曲线II是在图2所示的多层结构中氮化硅层含碳量为3.8%的条件下所测得的;曲线III是在图2所示的多层结构中氮化硅层含碳量为0%的条件下所测得的。
从图3中可以看出,I至III三条曲线所示的硅基材中的硼掺杂浓度都随着植入深度的增加而减小。在相同的植入深度下,曲线I所示的硼浓度依次高于曲线II、III所示的硼浓度,这意味着如果图2所示的多层结构中氮化硅层含碳量越高,其阻止硅基材中的硼向外扩散的效果将越明显(硼向外扩散导致硼掺杂浓度降低)。显然采用含碳的的氮化硅薄膜作为硼扩散的阻挡层(即间隔层)是有效的,并且,在淀积的氮化硅薄膜中含碳量越高,硅基材中掺杂的硼向外扩散得也越少。
类似地,为了验证按照本发明方法所形成的间隔层用于防止掺杂剂向外扩散的效果,对根据本发明的方法所形成的氮化硅或者二氧化硅/氮化硅/二氧化硅的含碳薄膜进行了应用含碳薄膜于隔离层后的薄膜电阻测试,其具体步骤介绍如下:
1、在等离子体植入设备中,向作为基材的硅晶片中植入硼(B);
2、在此硅晶片基材上依次淀积约100埃厚度的二氧化硅,约300埃厚度按前述任一实施例所描述氮化硅淀积制程所形成的含碳氮化硅层,约300埃厚度的二氧化硅,最后形成的结构见图4。
图4为根据本发明方法而形成的以二氧化硅/含碳氮化硅/二氧化硅的复合结构间隔层示意图,其中数字401表示硅基材;数字402表示二氧化硅;数字403表示氮化硅;
3、将形成图2所示多层结构的硅晶片在例如400~450℃下进行退火处理(所述的退火温度并不是主要的,在此仅仅用于示范性地说明利用退火制程使掺杂剂向外扩散的温度);
4、在图4所示的多层结构的顶层二氧化硅402上淀积金属层404,并对该金属层进行图案化(即利用光刻,蚀刻等方式使金属层形成所需电路图案的过程,其属于现有技术,本发明将不再详细叙述其具体操作过程);
5、采用例如四探针法测量成品的薄膜电阻值(RS),。
测试结果见图5所示的坐标曲线图,其中,左边的纵坐标为薄膜电阻值(RS),右边的纵坐标表示图4所示的多层结构中氮化硅层的含碳量百分比,横坐标表示形成所述氮化硅薄膜时的含碳气体流量,其沿着箭头方向减小(实质上的效果是使含碳的氮化硅层的含碳量随着所述含碳气体流量减少而减少)。图中显示了IV和V两条曲线,其中曲线IV表示薄膜电阻值,曲线V表示图4所示的多层结构中氮化硅层的含碳量百分比。
从图5可以看出,当形成氮化硅层时反应气体中的含碳气体流量减少,使间隔层的碳含量较低时,由于硅基材中的硼向外扩散较多,薄膜电阻值(RS)呈明显的线性上升趋势。
此外,参照上述测试方法,还对间隔层采用不同含碳量的氮化硅时,最后获得的成品的负偏压温度不稳定性(NBTI,negative biastemperature instability)进行了测试,请参见图6所示的坐标曲线图,其中,纵坐标表示测得的成品器件中按照本发明方法所形成的栅极结构的阈值电压偏移值ΔVth(或者变化值),横坐标表示时间。
从图6中可以看出,三种不同符号所代表的曲线所示的阈值电压变化值ΔVth均随着时间的增加而增加。在相同的时间点时,间隔层采用7%碳含量氮化硅材料的成品器件的阈值电压偏移值ΔVth依次低于间隔层采用3%碳含量,以及0%碳含量氮化硅材料的成品器件,这意味着如果栅极结构中作为间隔层的氮化硅层含碳量越高,其阻止硅基材中的硼向外扩散的效果将越明显(硼向外扩散导致阈值电压Vt不稳定,即阈值电压偏移值ΔVth较高)。显然采用含碳的的氮化硅薄膜作为硼扩散的阻挡层(即间隔层)是有效的,并且,在淀积的氮化硅薄膜中含碳量越高,硅基材中掺杂的硼向外扩散得也越少
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明的范围内。本发明要求保护的范围由所附的权利要求书及其等效物界定。
Claims (5)
1.一种淀积含碳薄膜用于形成掺杂区域间隔层的方法,所述间隔层用于在集成电路结构中阻止该集成电路结构的掺杂区域中的掺杂剂向外扩散,其特征在于,包括以下步骤:
淀积形成含碳的二氧化硅薄膜,其中,原料包括以下列气体中的一种或任多种:三甲基硅烷、四甲基硅烷、四甲基环四硅氧烷、八甲基环四硅氧烷、二甲基二甲氧基硅烷、二乙氧基甲基硅烷;和/或
淀积形成含碳的氮化硅薄膜,其中,原料包括NH3和下列气体中的一种或任多种:三甲基硅烷、四甲基硅烷、四甲基环四硅氧烷、八甲基环四硅氧烷、二甲基二甲氧基硅烷、二乙氧基甲基硅烷;
作为所述间隔层。
2.根据权利要求1所述的方法,其特征在于,该方法形成的间隔层包括含碳的氮化硅层或者含碳的二氧化硅/氮化硅/二氧化硅复合结构层。
3.根据权利要求1或2所述的方法,其特征在于,所述淀积形成含碳的氮化硅和/或二氧化硅薄膜的方法包括:等离子体增强化学气相淀积法、低压化学气相淀积法、原子层淀积法、或者炉管淀积法。
4.根据权利要求3所述的方法,其特征在于,所述淀积形成含碳的氮化硅和/或二氧化硅薄膜的步骤包括用等离子体增强化学气相淀积法形成含碳的氮化硅层,其控制条件是:
主反应物气体的气体流量为100~1000sccm,所述主反应物气体包括下列物质中的一种或任多种:三甲基硅烷,四甲基硅烷,四甲基环四硅氧烷,八甲基环四硅氧烷,二甲基二甲氧基硅烷,二乙氧基甲基硅烷;
NH3的气体流量为100~1000sccm;
N2或He的气体流量为500~10000sccm;
反应室压力为1~10托耳;
射频功率为50~500瓦;
温度为350~450℃。
5.根据权利要求3所述的方法,其特征在于,所述淀积形成含碳的氮化硅和/或二氧化硅薄膜的步骤包括用等离子体增强化学气相淀积法形成含碳的二氧化硅层,其控制条件是:
主反应物气体的气体流量为100~1000sccm,所述主反应物气体包括下列物质中的一种或多种:三甲基硅烷,四甲基硅烷,四甲基环四硅氧烷,八甲基环四硅氧烷,二甲基二甲氧基硅烷,二乙氧基甲基硅烷;
N2或He的气体流量为500~10000sccm;
反应室压力为1~10托耳;
射频功率为50~500瓦;
温度为350~450℃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101709119A CN101442004B (zh) | 2007-11-23 | 2007-11-23 | 淀积含碳的薄膜用于形成掺杂区域间隔层的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101709119A CN101442004B (zh) | 2007-11-23 | 2007-11-23 | 淀积含碳的薄膜用于形成掺杂区域间隔层的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101442004A CN101442004A (zh) | 2009-05-27 |
CN101442004B true CN101442004B (zh) | 2011-01-12 |
Family
ID=40726364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101709119A Active CN101442004B (zh) | 2007-11-23 | 2007-11-23 | 淀积含碳的薄膜用于形成掺杂区域间隔层的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101442004B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9997357B2 (en) * | 2010-04-15 | 2018-06-12 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
CN103295950B (zh) * | 2012-02-27 | 2015-05-20 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制作方法 |
CN109888157B (zh) * | 2019-03-19 | 2021-07-09 | 合肥国轩高科动力能源有限公司 | 一种隔膜及其制备方法和包含该隔膜的锂离子电池 |
JP2020155610A (ja) * | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | 半導体記憶装置 |
JP2021150605A (ja) * | 2020-03-23 | 2021-09-27 | キオクシア株式会社 | 半導体記憶装置及びその製造方法 |
CN118055613A (zh) * | 2022-11-08 | 2024-05-17 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1624883A (zh) * | 2003-12-04 | 2005-06-08 | 台湾积体电路制造股份有限公司 | 掺杂碳的二氧化硅膜的沉积方法与金属内连线的制造方法 |
-
2007
- 2007-11-23 CN CN2007101709119A patent/CN101442004B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1624883A (zh) * | 2003-12-04 | 2005-06-08 | 台湾积体电路制造股份有限公司 | 掺杂碳的二氧化硅膜的沉积方法与金属内连线的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101442004A (zh) | 2009-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101442004B (zh) | 淀积含碳的薄膜用于形成掺杂区域间隔层的方法 | |
CN100466291C (zh) | 可降低启始电压偏移的薄膜晶体管结构及其制造方法 | |
US7473655B2 (en) | Method for silicon based dielectric chemical vapor deposition | |
KR102052936B1 (ko) | 반도체 소자 제조 방법 | |
US8716149B2 (en) | Methods for fabricating integrated circuits having improved spacers | |
CN101281898B (zh) | 栅介质层完整性的测试结构的测试方法 | |
CN108630762A (zh) | 半导体装置及其制造方法 | |
JP2009513000A (ja) | 引張応力を有するシリコン酸窒化膜を形成する方法 | |
CN101652843A (zh) | 氮化硅膜的形成方法、非易失性半导体存储装置的制造方法、非易失性半导体存储装置和等离子体处理装置 | |
US20070063266A1 (en) | Semiconductor device and method for manufacturing the same | |
KR100562541B1 (ko) | Cvd 실리콘 옥시나이트라이드층에 의해 후처리되는sion/teos 층간 유전체 형성 방법 | |
CN103262223A (zh) | 集成电路的氢钝化 | |
TW200414360A (en) | Manufacturing method for semiconductor integrated circuit device | |
US6962728B2 (en) | Method for forming ONO top oxide in NROM structure | |
CN104009037B (zh) | 半导体器件及其制造方法 | |
KR100889550B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
CN1674237A (zh) | 半导体装置及半导体制造装置 | |
CN104183625A (zh) | 补偿器件 | |
TWI831926B (zh) | 多晶矽襯墊 | |
KR20090066936A (ko) | 반도체 소자의 절연막 형성방법 | |
JP5608315B2 (ja) | キャパシタ用電極及びその製造方法、キャパシタ | |
CN102915923B (zh) | 双应力薄膜的制造方法以及半导体器件 | |
JPH10335500A (ja) | 半導体装置の製造方法 | |
CN102543704B (zh) | 栅极氧化层的形成方法 | |
CN103884727B (zh) | 一种检测掺磷二氧化硅中磷浓度的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |