CN101421703A - 计算机处理器阵列 - Google Patents

计算机处理器阵列 Download PDF

Info

Publication number
CN101421703A
CN101421703A CNA2005800085757A CN200580008575A CN101421703A CN 101421703 A CN101421703 A CN 101421703A CN A2005800085757 A CNA2005800085757 A CN A2005800085757A CN 200580008575 A CN200580008575 A CN 200580008575A CN 101421703 A CN101421703 A CN 101421703A
Authority
CN
China
Prior art keywords
array
computers
computing machine
computing
computing machines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800085757A
Other languages
English (en)
Inventor
查尔斯·H·穆尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technology Properties Ltd
Original Assignee
Technology Properties Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technology Properties Ltd filed Critical Technology Properties Ltd
Publication of CN101421703A publication Critical patent/CN101421703A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5066—Algorithms for mapping a plurality of inter-dependent sub-tasks onto a plurality of physical CPUs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5044—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering hardware capabilities

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Multi Processors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种计算机阵列(10)，具有：多个计算机(12)，用于完成可以被分成多个更小的任务的大任务，其中每个小任务被分配到一个或多个计算机(12)。每个计算机(12)可以针对特定功能而被配置，且与外部的计算机(12)关联的各个输入/输出电路(26)特别适合于特定的输入/输出功能。一个25个计算机(12)排列在计算机阵列(10)中的例子具有：中心计算核(34)，且接近模片(14)边缘的计算机(12)被配置为输入和/或输出。

Description

计算机处理器阵列
技术领域
本发明涉及计算机和计算机处理器领域，更具体地说，本发明涉及一种方法和装置，用于将计算机连接起来，使得所组合的计算机的总的速度和效率最优化。本发明的计算机阵列当前的主要用途是在单个微芯片上组合多个计算机，其中这些计算机相互合作以达到统一的预期目标。
背景技术
在计算技术领域中，处理速度是值得期待的品质，不断要求创建更快的计算机和处理器。由于在现有技术的任何给定状态下，处理器的最大可用速度是有限的，因此存在多种利用多个处理器或计算机以加快运行速度的尝试。在本技术领域中，已知组合多个计算机处理器或计算机以划分一个任务或计算，使得该任务能在最短的时间内完成。一个例子是多线程应用程序，其中在不同的处理器上运行不同的程序线程。
如上所述，可以确定有必要加快计算机处理器的运行速度。但还没有现有技术方法或装置已经能对多个计算机操作的性能达到最佳速度。
发明内容
因此，本发明的一个目的是提供一种用于加快计算机处理速度的装置和方法。
本发明的另一个目的是提供一种装置和方法，其以不昂贵的方式提供显著的(substantial)计算能力。
本发明的再一个目的是提供一种装置和方法，用于提高多计算机阵列的运行速度。
本发明的仍一个目的是提供一种装置和方法，用于实现计算密集型任务。
简而言之，本发明的一个已知实施例是一种计算机阵列，每个计算机有自己的存储器，并具有能够独立计算的功能。诸如数字无线电、数字立体声前置放大器、GPS(Global Positioning System，全球定位系统)接收单元、无线电收发机、语音识别器的实现或其他许多类似功能之类的任务被划分为多个子操作，并且在阵列运行的初始化阶段，每个操作被分配到计算机之一。
在上述的本发明的实施例中，计算机阵列在单个模片(die)上实现，其中至少一些在模片边缘附近的计算机被配置为实现输入和输出任务。配置计算机之间的连接以使得设备的实现相对简单，同时最小化在整个阵列中通信所需的“中继(hop)”的数目。在描述的实施例中，计算机被排列为5乘5的矩阵，其中每个计算机通过并联连接与其邻居中的3个计算机直接相连，虽然其他类型和数量的连接也在本发明的范围内。
发明人发现，虽然起初将一个单独的任务分配到每个计算机可能会导致一些或所有的计算机有空闲时间，但配置的缺少复杂性和内在效率会弥补这样的空闲时间所导致的任何低效率，从而总的速度和任务的易完成性得到了很大提高。
如在此所述和在附图中的几幅图所示，根据用于实现本发明的方式及其工业适用性的描述，本领域的技术人员将会清楚本发明的这些和其它目标及优点。所列的目标和优点并不是本发明所有可能优点的穷尽列表。此外，即使在应用中一个或多个预期的目标和/或优点不存在或不被要求时，仍然可以实践本发明。
另外，本领域的技术人员会发现，本发明的各种实施例可能会达到一个或多个、但不一定是全部所描述的目标和/或优点。相应地，在此所述的目标和/或优点不是本发明的必需部分，不应被理解为限制。
附图说明
图1是根据本发明的计算机阵列的概略图；
图2是图1中的计算机之一的一个示例的方框图；
图3是根据本发明的、为特定应用配置的计算机阵列的概略图；和
图4是描述本发明方法的一个示例的流程图。
具体实施方式
在下列描述中，参照附图来说明本发明，其中相同的数字表示相同或相似的单元。虽然本发明以实现发明人目标的方式来描述，但是本领域的技术人员会意识到：在不背离本发明的精神或范围的情况下，可以根据这些示教来实现各种变化。根据本发明，可以通过组合一个或多个包含代码的机器可读存储设备和用于执行其中包含的代码的合适的标准计算机硬件来实践本发明的方法形式。
在此所述和/或在附图中所示出的本发明的实施例和变形只是以示例的方式来提供，而不应作为对本发明范围的限制。除非特别申明，本发明的各个方面和成分可以被省略或修改，或用已知的等价物或甚至未知的替代物代替，诸如未来开发出的替代物或未来可能发现是可接受的替代物。在保留在本发明的精神和范围中的情况下，本发明也可以针对各种应用而被修改，这是因为潜在应用的范围是很大的，并且期望本发明可适应于许多这样的变化。
一种已知的、用于实现本发明的方式是单个计算机的阵列。本发明的计算机阵列如图1中的概略图所示，在此总的用参考符号10来指代。该计算机阵列10中具有多个计算机12(在所示的例子中为25)。在所示例子中，所有的计算机12位于单个模片14上。根据本发明，每个计算机12是通常意义上的功能独立的计算机，稍后将会更详细讨论。计算机12通过多条(其数量将在稍候会详细讨论)互连数据线16来互连。在该例子中，数据线16是异步高速并行数据线，虽然在本发明的范围内为此目的也可以采用其它互连装置(如串行数据线)。在阵列10的本实施例中，不仅在计算机12之间的数据通信是异步的，而且各个计算机12也是以异步模式运行。虽然这并不是本发明的必需特征，但发明人认为这可以提供重要的优点。例如，由于不必在整个计算机阵列12上分布时钟信号，所以可以节省大量能量，并且本领域内的技术人员会知道这是一个重要的优点。此外，不必分布时钟信号消除了许多可能限制阵列12的尺寸或引起其他已知困难的定时问题。
应该指出，图1的视图并不意欲作为计算机12的布局图，而是该视图图解说明计算机12的可能互连的一个例子。在图1的视图中，可以看到计算机12的相邻的示例计算机(adjacent examples)通过3条数据线16而被连接到3个相邻的计算机12。发明人认为，数据线16的这个数量是一个合理的数量，这是因为它使得模片14上的金属层的必需数量最少，同时提供充足的数据通路，且从在阵列10的周边的一个计算机12到甚至最里面的计算机12的通信所需的“中继”的数目最少，其中术语“中继”用来表示计算机12之间的连接或转移，其中信号通过所述连接或转移而从一个计算机12转移到另一个计算机12。
闪存18和RAM 20也在图1中呈现。在所示的实施例中，闪存18和RAM20处于“芯片外”，表示它们不在模片14上，尽管可以想象到它们中的一个或两者可能位于模片14上也属于本发明的范围。闪存18用来在开机时将初始程序装载到计算机12，而RAM 20以传统方式来使用。存储器控制计算机12a控制到闪存18和RAM 20中的存储器的访问。在所述的本发明的实施例中，闪存18使用串行数据线22以将数据传输到存储器控制计算机12a并且通过该存储器控制计算机12a，而RAM 20利用并行数据总线24，这是因为希望到RAM 20的尽可能快的连接。
存储器控制计算机12a的示例用于说明本发明的一个重要方面。虽然，根据本发明，几个计算机12完全或基本相同，但是它们的每一个可以被配置为执行完全不同的功能。应当指出，根据本发明，计算机12是基本相同的计算机，在这些计算机中，在结构、电路、布局和操作性能上基本相同。在此将讨论一些可以选择性地提供的小差别的例子。但是，本发明的阵列10、10a仍是基本相同的计算机12的阵列。换句话说，本阵列10、10a是同构阵列，而不是从一开始为执行不同功能而设计的异构计算机阵列。虽然本发明的同构阵列10、10a中的计算机12是基本相同的，但是通过增加少量的额外电路它们可适于特定目的，稍后会详细讨论。本发明的同构阵列的多个优点之一是功能多样性。根据本发明，阵列10、10a可用于许多不同目的。此外，即使针对某个特定目的需要或期望做一些修改，这些修改在设备的生产过程中也很容易实现。
存储器控制计算机12a只是执行专门任务的计算机12之一的这样一个例子。如从图1中的例子可以看出，可以预期，存储器控制计算机12具有比前面所讨论的仅仅为3的数量多的数量的数据线16以将其连接到其他计算机12，会带来好处。
如前面简单讨论，阵列10中许多计算机12会有不同的功能。相应地，最好在最接近模片14边缘的计算机12被认为最好有输入/输出功能，因为如果它们被置于模片14的边缘，则从这些外部计算机12连接到所需的针脚更容易。内部计算机12(阵列10中不在外部的那些计算机)则因此将更多地用于实现计算和控制功能，或其他通常较少需要输入/输出能力的功能。如图1所示，多个输入/输出电路26与相应的计算机12相关联，并提供输入/输出功能，在稍后的例子中将会更详细讨论。由于各种输入/输出电路26可能彼此不同，根据其相应的预期功能，它们分别用从26a到26p的不同名称指代。
图2是图1中的计算机12之一的一个示例的方框图。从图2中可以看出，计算机12具有处理器28、ROM 30和RAM 32。如前面讨论的，计算机12因此能独立于阵列10中的所有其他计算机12而执行指定的功能。
图3是计算机阵列10a的一个例子的概略表示，示出了其中计算机12的一个可能的配置。图3中的计算机阵列10a的例子与图1中的计算机阵列10的第一例子的区别在于计算机12的配置，如在稍后会更详细讨论的。应当指出，同图1所示一样，图3的视图并不想作为布局图，并且因此不意欲表示任何计算机12的必需的物理布置。不过，图3中的例子表示这样一个事实，5乘5的计算机阵列10a被认为是计算机12的一个实用的物理排列。根据该排列，由很少的计算机而不是太多计算机被埋置在阵列10a的深处，使得将数据从一个外部计算机12、通过其他计算机12中继到内部计算机12只需一些少量的“中继”。此外，25个计算机的数量很适合最大化对模片14上的可用空间的使用。即使在许多其中并不需要所有25个计算机的应用中，使用如在此描述的例子的阵列也是十分经济的。应当指出，计算机阵列10a的5乘5排列和计算机12的数量25，被认为是实用的排列和数量(如上讨论)，但决不能被认为是仅有的有用的排列和数量。目前，如前面参照图1所讨论的，有24个计算机12的6乘4的矩阵被认为有一些特别的优点。例如，在有偶数个计算机12的阵列中，阵列能由多个2乘2的计算机块组成。在这种情况下，每个计算机12可以被当作块中对面计算机的一个镜像。这可能使得计算机设计任务和互连布局变得更容易。实际上，稍后将详细讨论的因素表明，根据本发明，基本上任何数量、从少到4个到多达包括成千的计算机可以被排列在一起。而且，虽然在图1的例子中示出了将每个计算机12连接到其邻居的3条数据线16，但发明人相信另一个实用的排列将是将每个计算机12与其最接近的所有邻居计算机12相连的数据线16。在这样一个连接的排列中，连接每个计算机的数据线16的数目将根据阵列10、10a中每个计算机12的布置而变化。
图3中计算机阵列10a示例具有被分配诸如可能用于创建全球定位系统(”GPS”)接收器之类的任务的计算机12。图3中的例子只是作为如何将各种任务分配到各种计算机12的例子而被提出。图中没有示出互连，因为它们不会与图1中的例子有重要的区别，除了可能是实现所述特定任务所必要或期望的之外。
在图3的例子中可以看出，计算机阵列10a有计算核心34，所述计算核心34包括计算机12q到12v。外围计算机12a到12p通常被配置用于输入和输出，如稍后将更详细讨论的。注意在图3例子的概略图中，在图1中被单独示出的输入/输出电路26没有被单独示出。这是这样一个事实的例子：输入/输出电路26在单个计算机12a到12w中被认为是变化的。无论输入/输出电路26是否被单独示出，还是被包含作为通常相似的计算机12a到12w之间变化的一部分，这仅仅是概略图表现方式的不同。
在图3的例子中，计算机12i被配置为RAM输入/输出设备，而计算机12j被配置为闪存输入/输出设备。通过与图1中的例子相比较，可以看出与图1例子的计算机阵列10的变化，图1中的计算机阵列10具有用于处理来自闪存18和RAM 20(图1)两者的输入和输出的单个计算机12，而当前例子的计算机阵列10a在计算机12之间划分这些任务。这样的变化是可能应用于计算机阵列10、10a的许多这样的变化的一个典型。
回到外围计算机12a到12p的讨论，计算机12a到12d被配置用于到外面设备的输入和输出。在所示的例子中，计算机12a到12d分别实现了LAN接口、USB接口、固件接口和无线接口。本领域的技术人员会熟悉计算机12a到12d中为实现这些功能的每一个必需的针脚输出和硬件协议。可替换地，计算机12a到12d之一可以被用于实现视频输出。在一些应用中，可能只需要少于4个的输入/输出计算机12a到12d。例如，在一些应用中，可能一个USB接口就足够用于到外部设备的输入/输出。
在图3中的GPS接收器的例子中，计算机12e提供硬件控制(其是数字输入和输出)，用于设置计算机阵列10a外部的其他接收器(未示出)的参数。计算机12f提供硬件监视(其是模拟输入和输出)，用于监视接收器运行方面的参数。硬件监视和控制允许计算机阵列10a确定其他GPS接收器的运行如何，同时提供用于设置或修改计算机阵列10a外部的其他接收器的各种操作配置的方式。
计算机12o和12p被配置和编程为采样和处理接收到的RF信号(模数转换)，计算机12n被配置和编程为为在采样之前的频率下变换(数模转换)提供参考频率。计算机12w和12x被配置和编程为用于从GPS信号中解码前向纠错(“FEC”)比特流。GPS接收器领域的技术人员应该熟悉GPS信号中使用的FEC。
计算机12y和12h可选地用于在接收解调后的GPS比特流的解密方面。注意到计算机12y和12h的使用被描述为是可选的，因为在GPS接收器中通常不要求加密和解密。虽然GPS信号的某些部分被加密，但是商业接收器通常不访问这些信号。但是在军用版本的GPS接收器中会要求加密。计算机121被配置和编程为与另外的计算机阵列10通信，如果有必要的话。
在图3的计算机阵列10a的例子中，上面没有专门讨论到的计算机12可能是备用的(没有用到)，或是可以可选地用于提供额外的输入和/或输出功能和/或对其他计算机12的冗余。
图4是一个流程图，描述了一个本发明的计算机阵列方法36的例子，根据如前所讨论的计算机阵列10、10a来理解该方法。在“提供互连的计算机”38的操作中，在计算机阵列10中提供此前所述的计算机12和互连数据线16。在“为任务配置计算机”40的操作中，所提供的计算机12被提供有特殊数据线16、和将计算机阵列10应用于特定应用所需的其他特征。当然，前面的操作38和40在生产计算机阵列10期间和之前将完成。在“向计算机指派任务”42的操作中，确定特定任务的哪些部分最好在哪些计算机12上执行，并且编写程序以指派和执行这些任务。当要使用计算机阵列10时，在“初始化计算机”44的操作中，每个任务被装载到计算机12的RAM 32中，并开始运行。
本领域的技术人员会认识到：所列的计算机阵列方法36的操作并不是与计算机阵列10、10a的生产和运行一起用到的操作的穷尽列表。仅作为一个例子，本领域的技术人员会认识到在计算机阵列10、10a初始化时，会运行测试例程。
在不改变其价值和范围的情况下，可能会对本发明做各种修改。例如，其他不同于在此特别讨论的数量和排列的计算机12完全在本发明的精神和范围内。虽然在此已经讨论了计算机12的排列和使用的特定示例，但是可以预期本发明的计算机阵列10将会有大量的还未预见的应用。实际上，本发明的方法和装置可以被应用到各种应用中正是本发明的优点之一。
上述所有的只是本发明的可得到的实施例的一些例子。本领域内的技术人员会容易地观察到在不违背本发明的精神和范围的情况下，可以作出大量的其它修改和改变。相应地，在此公开的内容不意欲作为限制，并且所附权利要求可被解释为包含本发明的整个范围。
工业适用性
本发明的计算机阵列10、10a和相关联的方法意欲广泛应用到各种计算机应用中。可以预期计算机阵列在计算机密集型应用中将会特别有用，在这些应用中需要完成大量不同但相关的功能。可以预期本发明的计算机阵列10、10a及相关联的方法最好的应用是其中需要的任务可以被分割，使得每个计算机12与其他计算机有近似相同的计算要求。但是，发明人发现，即使某些计算机12有些时候、或甚至经常以远低于其最大能力工作，计算机阵列10、10a的总的效率和速度通常会超过现有技术的、可能动态分配任务的计算机阵列。
应当指出，在许多应用中可能用多于一个计算机阵列10、10a会有优势。许多这样的可能应用中的一个例子为需要GPS输入的数字无线电装置。在这个例子中，无线电装置可以用一个计算机阵列10来实现，该计算机阵列接收来自被配置成执行GPS功能的单独计算机阵列10的输入。
应当指出，如在前面例子中所讨论的，虽然计算机12可以被优化以执行单个任务，但是如果在一个特定的应用中不需要该任务，则计算机12可以容易地被编程以执行另外任务，这只受到编程者想象的限制。
可以预期本发明的计算机阵列10、10a最好用Forth计算机语言实现，该语言可以自然地被分割以容易地划分任务，如实现本发明所要求的那样。Color Forth是Forth语言的一个近来的变种，也同等适用。
由于本发明的计算机阵列10、10a和计算机阵列方法36可以很容易生产并与现有的任务、输入/输出设备等集成，并由于提供在此描述的优点，所以可以预期它们在工业界将被容易接受。基于这些和其他原因，可以预期本发明的实用性和工业适用性将会在当前和很长一段时期内有重要意义。

Claims (26)

1.一种计算机阵列，包括：
多个计算机；
和多个连接所述多个计算机的数据通路，其中：
至少一些计算机被分配一个不同于分配给其他计算机的任务的任务。
2.根据权利要求1的计算机阵列，其中：
每个计算机被分配不同于其他计算机的任务的任务。
3.根据权利要求1的计算机阵列，其中：
至少一些计算机被配置用于特定输入功能。
4.根据权利要求1的计算机阵列，其中：
至少一些计算机被配置用于特定输出功能。
5.根据权利要求1的计算机阵列，其中：
所述多个计算机之间的通信是异步的。
6.根据权利要求1的计算机阵列，其中：
所述多个计算机之间的通信经由多条并行数据线。
7.根据权利要求1的计算机阵列，其中：
每个计算机被硬连线，以和所述多个计算机中的至少3个计算机通信。
8.根据权利要求1的计算机阵列，其中：
所述多个计算机的数量是25。
9.根据权利要求1的计算机阵列，其中：
所述多个计算机在物理上被排列为5乘5的阵列。
10.根据权利要求1的计算机阵列，其中：
至少一些计算机在物理上被排列为4乘6的阵列。
11.根据权利要求1的计算机阵列，其中：
沿所述阵列的每一边的计算机的数量是偶数。
12.根据权利要求1的计算机阵列，其中：
至少一个计算机直接与外部存储源通信。
13.根据权利要求1的计算机阵列，其中：
至少一个计算机将数据从外部存储源传递到所述多个计算机中的至少一些计算机。
14.一种用于执行计算机化作业的方法，包括：
提供多个计算机；并且
向至少一些计算机分配不同的任务。
15.根据权利要求14的方法，其中：
至少一个计算机被分配来与闪存通信。
16.根据权利要求14的方法，其中：
至少一个计算机被分配来与随机访问存储器通信。
17.根据权利要求14的方法，其中：
至少一个计算机被分配来执行输入/输出功能。
18.根据权利要求14的方法，其中：
所述多个计算机之一路由到剩余计算机的分配。
19.一种计算机阵列，包括：
多个计算机；和
所述多个计算机之间的多条数据通路；其中
至少一些计算机被编程以执行不同的功能。
20.根据权利要求19的计算机阵列，其中：
不同的功能一起工作以完成一个任务。
21.根据权利要求19的计算机阵列，其中：
当计算机阵列初始化时，每个功能被编程到各个计算机中。
22.根据权利要求19的计算机阵列，其中：
所述多个计算机之间的通信是异步的。
23.一种用于利用多个计算机来完成任务的方法，包括：
将任务划分为多个操作部分，并将每个操作部分分配给所述多个计算机之一；
对至少一些计算机编程，以完成每个操作部分。
24.根据权利要求23的用于完成任务的方法，其中：
所述多个操作部分是用于实现全球定位系统接收器的操作。
25.根据权利要求23的用于完成任务的方法，其中：
在任务开始运行之前，对计算机进行编程，以便完成每个操作部分。
26.根据权利要求23的用于完成任务的方法，其中：
所述多个计算机被排列为计算机阵列。
CNA2005800085757A 2004-03-16 2005-02-18 计算机处理器阵列 Pending CN101421703A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/801,942 2004-03-16
US10/801,942 US7937557B2 (en) 2004-03-16 2004-03-16 System and method for intercommunication between computers in an array

Publications (1)

Publication Number Publication Date
CN101421703A true CN101421703A (zh) 2009-04-29

Family

ID=35056654

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800085757A Pending CN101421703A (zh) 2004-03-16 2005-02-18 计算机处理器阵列

Country Status (6)

Country Link
US (2) US7937557B2 (zh)
EP (1) EP1784710A4 (zh)
JP (1) JP4856053B2 (zh)
KR (1) KR20070006845A (zh)
CN (1) CN101421703A (zh)
WO (1) WO2005091847A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7904695B2 (en) 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous power saving computer
US7966481B2 (en) 2006-02-16 2011-06-21 Vns Portfolio Llc Computer system and method for executing port communications without interrupting the receiving computer
US7617383B2 (en) 2006-02-16 2009-11-10 Vns Portfolio Llc Circular register arrays of a computer
US7904615B2 (en) 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous computer communication
KR20090003217A (ko) * 2006-02-16 2009-01-09 브이엔에스 포트폴리오 엘엘씨 컴퓨터들의 어레이 간의 자원들의 할당
TW200817925A (en) 2006-03-31 2008-04-16 Technology Properties Ltd Method and apparatus for operating a computer processor array
US20080270751A1 (en) * 2007-04-27 2008-10-30 Technology Properties Limited System and method for processing data in a pipeline of computers
US7555637B2 (en) 2007-04-27 2009-06-30 Vns Portfolio Llc Multi-port read/write operations based on register bits set for indicating select ports and transfer directions
US7840826B2 (en) * 2007-05-31 2010-11-23 Vns Portfolio Llc Method and apparatus for using port communications to switch processor modes
US10722328B2 (en) 2017-10-05 2020-07-28 Align Technology, Inc. Virtual fillers for virtual models of dental arches

Family Cites Families (197)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3757306A (en) 1971-08-31 1973-09-04 Texas Instruments Inc Computing systems cpu
US3868677A (en) 1972-06-21 1975-02-25 Gen Electric Phase-locked voltage-to-digital converter
US4107773A (en) 1974-05-13 1978-08-15 Texas Instruments Incorporated Advanced array transform processor with fixed/floating point formats
US4215422A (en) 1978-05-22 1980-07-29 International Business Machines Corporation Selectively modifiable phrase storage for a typewriter
US4215401A (en) 1978-09-28 1980-07-29 Environmental Research Institute Of Michigan Cellular digital array processor
US4298932A (en) 1979-06-11 1981-11-03 International Business Machines Corporation Serial storage subsystem for a data processor
US4593351A (en) 1981-06-12 1986-06-03 International Business Machines Corporation High speed machine for the physical design of very large scale integrated circuits
US4462074A (en) 1981-11-19 1984-07-24 Codex Corporation Do loop circuit
US4665494A (en) 1982-12-17 1987-05-12 Victor Company Of Japan, Limited Spectrum display device for audio signals
US4739474A (en) 1983-03-10 1988-04-19 Martin Marietta Corporation Geometric-arithmetic parallel processor
US4821231A (en) 1983-04-18 1989-04-11 Motorola, Inc. Method and apparatus for selectively evaluating an effective address for a coprocessor
US4589067A (en) 1983-05-27 1986-05-13 Analogic Corporation Full floating point vector processor with dynamically configurable multifunction pipelined ALU
US4672331A (en) 1983-06-21 1987-06-09 Cushing Vincent J Signal conditioner for electromagnetic flowmeter
US4591980A (en) 1984-02-16 1986-05-27 Xerox Corporation Adaptive self-repairing processor array
JPS60204149A (ja) 1984-03-29 1985-10-15 Mitsubishi Electric Corp デ−タ伝送装置
ATE94999T1 (de) 1984-11-21 1993-10-15 Harris Corp Mikroprozessor fuer forth-aehnliche sprache.
US4984151A (en) 1985-03-01 1991-01-08 Advanced Micro Devices, Inc. Flexible, next-address generation microprogram sequencer
US4742511A (en) 1985-06-13 1988-05-03 Texas Instruments Incorporated Method and apparatus for routing packets in a multinode computer interconnect network
EP0227319A3 (en) 1985-12-26 1989-11-02 Analog Devices, Inc. Instruction cache memory
US5021947A (en) 1986-03-31 1991-06-04 Hughes Aircraft Company Data-flow multiprocessor architecture with three dimensional multistage interconnection network for efficient signal and data processing
US4789927A (en) 1986-04-07 1988-12-06 Silicon Graphics, Inc. Interleaved pipeline parallel processing architecture
US4868745A (en) 1986-05-30 1989-09-19 Hewlett-Packard Company Data processing system and method for the direct and indirect execution of uniformly structured object types
US5053952A (en) 1987-06-05 1991-10-01 Wisc Technologies, Inc. Stack-memory-based writable instruction set computer having a single data bus
US4943909A (en) 1987-07-08 1990-07-24 At&T Bell Laboratories Computational origami
US4942517A (en) 1987-10-08 1990-07-17 Eastman Kodak Company Enhanced input/output architecture for toroidally-connected distributed-memory parallel computers
US5222237A (en) 1988-02-02 1993-06-22 Thinking Machines Corporation Apparatus for aligning the operation of a plurality of processors
US5029124A (en) 1988-05-17 1991-07-02 Digital Equipment Corporation Method and apparatus for providing high speed parallel transfer of bursts of data
US4961167A (en) 1988-08-26 1990-10-02 Mitsubishi Denki Kabushiki Kaisha Substrate bias generator in a dynamic random access memory with auto/self refresh functions and a method of generating a substrate bias therein
DE3937807C2 (de) 1988-11-19 1995-04-06 Vaillant Joh Gmbh & Co Verfahren zum Übertragen von Daten zwischen zwei sendenden und empfangenden Stationen
JPH0769791B2 (ja) 1988-12-21 1995-07-31 三菱電機株式会社 マイクロプロセッサ
DE3901457A1 (de) 1989-01-19 1990-08-02 Strahlen Umweltforsch Gmbh Verfahren zur adressbereichsueberwachung bei datenverarbeitungsgeraeten in echtzeit
CA2019299C (en) 1989-06-22 2002-01-15 Steven Frank Multiprocessor system with multiple instruction sources
US5440749A (en) 1989-08-03 1995-08-08 Nanotronics Corporation High performance, low cost microprocessor architecture
EP0428770B1 (de) * 1989-11-21 1995-02-01 Deutsche ITT Industries GmbH Datengesteuerter Arrayprozessor
US5396635A (en) 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
JP2543306Y2 (ja) 1990-06-12 1997-08-06 市光工業株式会社 車両用前照灯の直射型光学系
DE4019040A1 (de) 1990-06-14 1991-12-19 Philips Patentverwaltung Multirechnersystem
US5390304A (en) 1990-09-28 1995-02-14 Texas Instruments, Incorporated Method and apparatus for processing block instructions in a data processor
US5826101A (en) 1990-09-28 1998-10-20 Texas Instruments Incorporated Data processing device having split-mode DMA channel
US5765015A (en) 1990-11-13 1998-06-09 International Business Machines Corporation Slide network for an array processor
US5590345A (en) 1990-11-13 1996-12-31 International Business Machines Corporation Advanced parallel array processor(APAP)
JP3102027B2 (ja) 1990-11-20 2000-10-23 日本電気株式会社 ループ制御のネスティング管理機構
JP3190080B2 (ja) 1990-11-30 2001-07-16 株式会社東芝 サンプリング周波数変換装置
JP2509678Y2 (ja) 1991-01-29 1996-09-04 宇部興産株式会社 押出プレスのビレットロ―ダ
US5434989A (en) 1991-02-19 1995-07-18 Matsushita Electric Industrial Co., Ltd. Cache memory for efficient access with address selectors
US5218682A (en) 1991-05-10 1993-06-08 Chrysler Corporation Two-way handshake circuit and method for communication between processors
JPH04367936A (ja) 1991-06-17 1992-12-21 Mitsubishi Electric Corp スーパースカラープロセッサ
DE69229657T2 (de) 1991-06-19 1999-12-02 Hewlett Packard Co Co-Prozessor unterstützende Architektur für einen Prozessor, der keine Zusatzprozessorfähigkeit hat
EP0547247B1 (en) 1991-07-08 2001-04-04 Seiko Epson Corporation Extensible risc microprocessor architecture
CA2078315A1 (en) * 1991-09-20 1993-03-21 Christopher L. Reeve Parallel processing apparatus and method for utilizing tiling
JPH0581216A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd 並列プロセツサ
CA2073516A1 (en) 1991-11-27 1993-05-28 Peter Michael Kogge Dynamic multi-mode parallel processor array architecture computer system
JP2543306B2 (ja) * 1992-05-22 1996-10-16 インターナショナル・ビジネス・マシーンズ・コーポレイション アレイ・プロセッサ
GB2267588B (en) 1992-06-06 1996-03-20 Motorola Inc FIFO memory system
ES2143490T3 (es) 1992-08-12 2000-05-16 Advanced Micro Devices Inc Decodificador de instrucciones.
US5386585A (en) 1993-02-03 1995-01-31 Intel Corporation Self-timed data pipeline apparatus using asynchronous stages having toggle flip-flops
US5473271A (en) 1993-02-09 1995-12-05 Dallas Semiconductor Corporation Microprocessor output driver
US5937202A (en) * 1993-02-11 1999-08-10 3-D Computing, Inc. High-speed, parallel, processor architecture for front-end electronics, based on a single type of ASIC, and method use thereof
JPH06243113A (ja) * 1993-02-19 1994-09-02 Fujitsu Ltd 並列計算機における計算モデルのマッピング法
JPH0713945A (ja) 1993-06-16 1995-01-17 Nippon Sheet Glass Co Ltd 演算処理部および制御・記憶部分離型マルチプロセッサ ・システムのバス構造
CA2129882A1 (en) 1993-08-12 1995-02-13 Soheil Shams Dynamically reconfigurable interprocessor communication network for simd multiprocessors and apparatus implementing same
US5535417A (en) 1993-09-27 1996-07-09 Hitachi America, Inc. On-chip DMA controller with host computer interface employing boot sequencing and address generation schemes
US5583990A (en) * 1993-12-10 1996-12-10 Cray Research, Inc. System for allocating messages between virtual channels to avoid deadlock and to optimize the amount of message traffic on each type of virtual channel
US5893148A (en) 1994-03-03 1999-04-06 International Business Machines Corporation System and method for allocating cache memory storage space
JP3212213B2 (ja) 1994-03-16 2001-09-25 株式会社日立製作所 データ処理装置
US6173387B1 (en) * 1994-05-11 2001-01-09 Intel Corporation Interleaved exchange in a network mesh
JP3308770B2 (ja) 1994-07-22 2002-07-29 三菱電機株式会社 情報処理装置および情報処理装置における計算方法
JPH0863355A (ja) 1994-08-18 1996-03-08 Mitsubishi Electric Corp プログラム制御装置及びプログラム制御方法
US5630154A (en) 1994-10-11 1997-05-13 Hughes Aircraft Company Programmable systolic array system arranged in a found arrangement for passing data through programmable number of cells in a time interleaved manner
US5706491A (en) 1994-10-18 1998-01-06 Cyrix Corporation Branch processing unit with a return stack including repair using pointers from different pipe stages
JP3647069B2 (ja) 1994-11-11 2005-05-11 キヤノン株式会社 デジタル信号再生装置
KR0138859B1 (ko) * 1994-12-06 1998-06-15 양승택 다중 명령어 다중 데이타형 신경망 전용 디지탈 어레이 프로세서 및 이를 이용해 구성된 시스템
US5680597A (en) 1995-01-26 1997-10-21 International Business Machines Corporation System with flexible local control for modifying same instruction partially in different processor of a SIMD computer system to execute dissimilar sequences of instructions
GB2299422B (en) * 1995-03-30 2000-01-12 Sony Uk Ltd Object code allocation in multiple processor systems
US5692197A (en) 1995-03-31 1997-11-25 Sun Microsystems, Inc. Method and apparatus for reducing power consumption in a computer network without sacrificing performance
US5727194A (en) 1995-06-07 1998-03-10 Hitachi America, Ltd. Repeat-bit based, compact system and method for implementing zero-overhead loops
US5870591A (en) 1995-08-11 1999-02-09 Fujitsu Limited A/D with digital PLL
US5550489A (en) 1995-09-29 1996-08-27 Quantum Corporation Secondary clock source for low power, fast response clocking
US5854760A (en) * 1995-11-10 1998-12-29 Nippon Telegraph And Telephone Corporation Two-dimensional PE array, content addressable memory, data transfer method and mathematical morphology processing method
US5832291A (en) 1995-12-15 1998-11-03 Raytheon Company Data processor with dynamic and selectable interconnections between processor array, external memory and I/O ports
US5752259A (en) 1996-03-26 1998-05-12 Advanced Micro Devices, Inc. Instruction cache configured to provide instructions to a microprocessor having a clock cycle time less than a cache access time of said instruction cache
US6567564B1 (en) 1996-04-17 2003-05-20 Sarnoff Corporation Pipelined pyramid processor for image processing systems
US6130602A (en) 1996-05-13 2000-10-10 Micron Technology, Inc. Radio frequency data communications device
US6192388B1 (en) 1996-06-20 2001-02-20 Avid Technology, Inc. Detecting available computers to participate in computationally complex distributed processing problem
US5818289A (en) 1996-07-18 1998-10-06 Micron Technology, Inc. Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit
US5784602A (en) * 1996-10-08 1998-07-21 Advanced Risc Machines Limited Method and apparatus for digital signal processing for integrated circuit architecture
US5911082A (en) 1997-02-25 1999-06-08 Audio Digitalimaging Inc. Parallel processing building block chip
GB9704068D0 (en) 1997-02-27 1997-04-16 Sgs Thomson Microelectronics Trigger sequencing controller
US6003128A (en) 1997-05-01 1999-12-14 Advanced Micro Devices, Inc. Number of pipeline stages and loop length related counter differential based end-loop prediction
US6023753A (en) 1997-06-30 2000-02-08 Billion Of Operations Per Second, Inc. Manifold array processor
US6381682B2 (en) 1998-06-10 2002-04-30 Compaq Information Technologies Group, L.P. Method and apparatus for dynamically sharing memory in a multiprocessor system
US6101598A (en) * 1997-11-14 2000-08-08 Cirrus Logic, Inc. Methods for debugging a multiprocessor system
US6085304A (en) * 1997-11-28 2000-07-04 Teranex, Inc. Interface for processing element array
US6173389B1 (en) * 1997-12-04 2001-01-09 Billions Of Operations Per Second, Inc. Methods and apparatus for dynamic very long instruction word sub-instruction selection for execution time parallelism in an indirect very long instruction word processor
US6112296A (en) 1997-12-18 2000-08-29 Advanced Micro Devices, Inc. Floating point stack manipulation using a register map and speculative top of stack values
KR100252136B1 (ko) 1997-12-29 2000-04-15 윤종용 디지털 신호 처리 칩에서의 반복 구문 실행 제어회로
US6057791A (en) 1998-02-18 2000-05-02 Oasis Design, Inc. Apparatus and method for clocking digital and analog circuits on a common substrate to enhance digital operation and reduce analog sampling error
US6236645B1 (en) 1998-03-09 2001-05-22 Broadcom Corporation Apparatus for, and method of, reducing noise in a communications system
US7072330B2 (en) 1998-04-03 2006-07-04 Consolidated Ip Holdings, Inc. Systems for voice and data communications having TDM and packet buses and telephony station cards including voltage generators
US6404274B1 (en) 1998-04-09 2002-06-11 Kabushiki Kaisha Toshiba Internal voltage generating circuit capable of generating variable multi-level voltages
US6219783B1 (en) 1998-04-21 2001-04-17 Idea Corporation Method and apparatus for executing a flush RS instruction to synchronize a register stack with instructions executed by a processor
US6449709B1 (en) 1998-06-02 2002-09-10 Adaptec, Inc. Fast stack save and restore system and method
US7028163B2 (en) 1998-06-22 2006-04-11 Samsung Electronics, Co., Ltd. Apparatus for controlling multi-word stack operations using a multi-bank stack in digital data processors
US6081215A (en) 1998-07-06 2000-06-27 Motorola, Inc. High speed interlaced analog interface
US6353880B1 (en) 1998-07-22 2002-03-05 Scenix Semiconductor, Inc. Four stage pipeline processing for a microcontroller
US6128678A (en) 1998-08-28 2000-10-03 Theseus Logic, Inc. FIFO using asynchronous logic to interface between clocked logic circuits
US20020152060A1 (en) 1998-08-31 2002-10-17 Tseng Ping-Sheng Inter-chip communication system
US6219685B1 (en) 1998-09-04 2001-04-17 Intel Corporation Method to detect IEEE overflow and underflow conditions
US6148392A (en) 1998-09-08 2000-11-14 Hyundai Electronics Industries Co., Ltd. Low power implementation of an asynchronous stock having a constant response time
EP0992896A1 (en) 1998-10-06 2000-04-12 Texas Instruments Inc. Pipeline protection
JP3344345B2 (ja) 1998-12-15 2002-11-11 日本電気株式会社 共有メモリ型ベクトル処理システムとその制御方法及びベクトル処理の制御プログラムを格納する記憶媒体
US6507649B1 (en) 1998-12-18 2003-01-14 Ericsson Inc. Mechanism and method for distributing ISUP stacks over multiple loosely coupled processors
US6857013B2 (en) 1999-01-29 2005-02-15 Intermec Ip.Corp. Remote anomaly diagnosis and reconfiguration of an automatic data collection device platform over a telecommunications network
FR2789501B1 (fr) 1999-02-09 2001-04-13 St Microelectronics Sa Procede et dispositif de reduction de la consommation d'un microcontroleur
US6232905B1 (en) 1999-03-08 2001-05-15 Agere Systems Guardian Corp. Clocking technique for reducing sampling noise in an analog-to-digital converter
US6966002B1 (en) 1999-04-30 2005-11-15 Trymedia Systems, Inc. Methods and apparatus for secure distribution of software
US6094030A (en) 1999-05-13 2000-07-25 Deltatee Enterprises Ltd. Resistance and charging monitor within a standby battery bank
JP2000357391A (ja) 1999-06-14 2000-12-26 Fujitsu Ltd 半導体集積回路
US6427204B1 (en) 1999-06-25 2002-07-30 International Business Machines Corporation Method for just in-time delivery of instructions in a data processing system
US6507947B1 (en) * 1999-08-20 2003-01-14 Hewlett-Packard Company Programmatic synthesis of processor element arrays
NZ516680A (en) 1999-08-30 2004-01-30 Ip Flex Inc Program product for specifying an input and/or output interface of a processing unit independently of the timing of execution of the processing unit
US6560716B1 (en) 1999-11-10 2003-05-06 Lsi Logic Corporation System for measuring delay of digital signal using clock generator and delay unit wherein a set of digital elements of clock generator identical to a set of digital elements of delay unit
US6647027B1 (en) 1999-11-10 2003-11-11 Lsi Logic Corporation Method and apparatus for multi-channel data delay equalization
US20030035549A1 (en) 1999-11-29 2003-02-20 Bizjak Karl M. Signal processing system and method
US6502141B1 (en) 1999-12-14 2002-12-31 International Business Machines Corporation Method and system for approximate, monotonic time synchronization for a multiple node NUMA system
US6665793B1 (en) 1999-12-28 2003-12-16 Institute For The Development Of Emerging Architectures, L.L.C. Method and apparatus for managing access to out-of-frame Registers
US6937538B2 (en) 2000-02-02 2005-08-30 Broadcom Corporation Asynchronously resettable decoder for a semiconductor memory
US6865663B2 (en) 2000-02-24 2005-03-08 Pts Corporation Control processor dynamically loading shadow instruction register associated with memory entry of coprocessor in flexible coupling mode
US6725361B1 (en) 2000-06-16 2004-04-20 Transmeta Corporation Method and apparatus for emulating a floating point stack in a translation process
JP2002049605A (ja) 2000-08-02 2002-02-15 Fujitsu Ltd タイマ調整システム
GB0019341D0 (en) * 2000-08-08 2000-09-27 Easics Nv System-on-chip solutions
US6912626B1 (en) 2000-08-31 2005-06-28 Micron Technology, Inc. Method and apparatus for connecting a massively parallel processor array to a memory array in a bit serial manner
US6388600B1 (en) 2000-11-13 2002-05-14 Trw Inc. Asynchronous superconductor serial multiply-accumulator
US6732253B1 (en) 2000-11-13 2004-05-04 Chipwrights Design, Inc. Loop handling for single instruction multiple datapath processor architectures
DE10102202A1 (de) 2001-01-18 2002-08-08 Infineon Technologies Ag Mikroprozessorschaltung für tragbare Datenträger
US6993669B2 (en) 2001-04-18 2006-01-31 Gallitzin Allegheny Llc Low power clocking systems and methods
US7155602B2 (en) 2001-04-30 2006-12-26 Src Computers, Inc. Interface for integrating reconfigurable processors into a general purpose computing system
US6938253B2 (en) 2001-05-02 2005-08-30 Portalplayer, Inc. Multiprocessor communication system and method
US6930628B2 (en) 2001-05-03 2005-08-16 Coreoptics, Inc. Amplitude detection for controlling the decision instant for sampling as a data flow
US20060248360A1 (en) 2001-05-18 2006-11-02 Fung Henry T Multi-server and multi-CPU power management system and method
US6898721B2 (en) 2001-06-22 2005-05-24 Gallitzin Allegheny Llc Clock generation systems and methods
US20030005168A1 (en) 2001-06-29 2003-01-02 Leerssen Scott Alan System and method for auditing system call events with system call wrappers
JP2003016051A (ja) 2001-06-29 2003-01-17 Nec Corp 複素ベクトル演算プロセッサ
US6874079B2 (en) * 2001-07-25 2005-03-29 Quicksilver Technology Adaptive computing engine with dataflow graph based sequencing in reconfigurable mini-matrices of composite functional blocks
US7249357B2 (en) 2001-08-20 2007-07-24 Silicon Graphics, Inc. Transparent distribution and execution of data in a multiprocessor environment
WO2003019356A1 (en) 2001-08-22 2003-03-06 Adelante Technologies B.V. Pipelined processor and instruction loop execution method
CA2459411C (en) 2001-09-07 2013-04-02 Ip Flex Inc. Data processing system and control method
US6411152B1 (en) 2001-09-24 2002-06-25 Broadcom Corporation Conditional clock buffer circuit
US6970895B2 (en) 2001-10-01 2005-11-29 Koninklijke Philips Electronics N.V. Programmable delay indexed data path register file for array processing
JP3656587B2 (ja) 2001-10-01 2005-06-08 日本電気株式会社 並列演算プロセッサ、その演算制御方法及びプログラム
US6636122B2 (en) 2001-10-09 2003-10-21 Zilog, Inc. Analog frequency locked loop with digital oversampling feedback control and filter
US6845412B1 (en) 2001-11-07 2005-01-18 Lsi Logic Corporation Method and system for a host processor to broadcast data to instruction or data memories of several processors in a multi-processor integrated circuit
US7158141B2 (en) 2002-01-17 2007-01-02 University Of Washington Programmable 3D graphics pipeline for multimedia applications
US6920545B2 (en) 2002-01-17 2005-07-19 Raytheon Company Reconfigurable processor with alternately interconnected arithmetic and memory nodes of crossbar switched cluster
US6959372B1 (en) 2002-02-19 2005-10-25 Cogent Chipware Inc. Processor cluster architecture and associated parallel processing methods
US20030179123A1 (en) 2002-03-22 2003-09-25 Devilbiss Alan D. Analog-to-digital conversion using a counter
US7254520B2 (en) 2002-05-14 2007-08-07 Analysis And Measurement Services Corporation Testing of wire systems and end devices installed in industrial processes
US6948040B2 (en) 2002-05-17 2005-09-20 Samsung Electronics Co., Ltd. System and method for synchronizing a plurality of processors in a processor array
JP3509023B2 (ja) 2002-06-26 2004-03-22 沖電気工業株式会社 ループ制御回路及びループ制御方法
US7415594B2 (en) 2002-06-26 2008-08-19 Coherent Logix, Incorporated Processing system with interspersed stall propagating processors and communication elements
US7237045B2 (en) 2002-06-28 2007-06-26 Brocade Communications Systems, Inc. Apparatus and method for storage processing through scalable port processors
US7471643B2 (en) 2002-07-01 2008-12-30 Panasonic Corporation Loosely-biased heterogeneous reconfigurable arrays
US6825843B2 (en) 2002-07-18 2004-11-30 Nvidia Corporation Method and apparatus for loop and branch instructions in a programmable graphics pipeline
US7657861B2 (en) 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
JP3987784B2 (ja) * 2002-10-30 2007-10-10 Ｎｅｃエレクトロニクス株式会社 アレイ型プロセッサ
US6979987B2 (en) 2002-11-14 2005-12-27 Fyre Storm, Inc. Method of regulating an output voltage of a power converter by sensing the output voltage during a first time interval and calculating a next current value in an inductor sufficient to bring the output voltage to a target voltage within a second time interval immediately following the first time interval and varying a duty cycle of a switch during the second time interval
US7365661B2 (en) 2002-11-14 2008-04-29 Fyre Storm, Inc. Power converter circuitry and method
US7353501B2 (en) 2002-11-18 2008-04-01 Microsoft Corporation Generic wrapper scheme
US7131113B2 (en) 2002-12-12 2006-10-31 International Business Machines Corporation System and method on generating multi-dimensional trace files and visualizing them using multiple Gantt charts
SE525470C2 (sv) 2003-01-15 2005-03-01 Infineon Technologies Ag Metod och anordning för att uppskatta tidsfel i ett system med tidssammanflätade A/D omvandlare
US7673118B2 (en) 2003-02-12 2010-03-02 Swarztrauber Paul N System and method for vector-parallel multiprocessor communication
US7079046B2 (en) 2003-03-28 2006-07-18 Yokogawa Electric Corporation Multi-point data acquisition apparatus
US7581081B2 (en) * 2003-03-31 2009-08-25 Stretch, Inc. Systems and methods for software extensible multi-processing
US7613900B2 (en) 2003-03-31 2009-11-03 Stretch, Inc. Systems and methods for selecting input/output configuration in an integrated circuit
GB2400198B (en) 2003-04-04 2006-04-05 Advanced Risc Mach Ltd Controlling execution of a block of program instructions within a computer processing system
US7574581B2 (en) 2003-04-28 2009-08-11 International Business Machines Corporation Cross-chip communication mechanism in distributed node topology to access free-running scan registers in clock-controlled components
US7162573B2 (en) 2003-06-25 2007-01-09 Intel Corporation Communication registers for processing elements
US7257560B2 (en) 2003-07-31 2007-08-14 Cisco Technology, Inc. Cost minimization of services provided by multiple service providers
US7170315B2 (en) 2003-07-31 2007-01-30 Actel Corporation Programmable system on a chip
US7157934B2 (en) 2003-08-19 2007-01-02 Cornell Research Foundation, Inc. Programmable asynchronous pipeline arrays
CA2499163A1 (en) 2004-03-03 2005-09-03 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry, Through The Communication Research Centre Canada Curved wavelet transform for image and video compression
US20050206648A1 (en) 2004-03-16 2005-09-22 Perry Ronald N Pipeline and cache for processing data progressively
JP4610218B2 (ja) 2004-03-30 2011-01-12 ルネサスエレクトロニクス株式会社 情報処理装置
US7269805B1 (en) 2004-04-30 2007-09-11 Xilinx, Inc. Testing of an integrated circuit having an embedded processor
DE102004035740A1 (de) * 2004-07-23 2006-03-16 Siemens Ag Verfahren zur Zwischenbildgenerierung bei der Bildgebung mit einer tomographischen bildgebenden Modalität
US7392366B2 (en) 2004-09-17 2008-06-24 International Business Machines Corp. Adaptive fetch gating in multithreaded processors, fetch control and method of controlling fetches
US7904695B2 (en) 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous power saving computer
US7330964B2 (en) 2005-11-14 2008-02-12 Texas Instruments Incorporated Microprocessor with independent SIMD loop buffer
US7752422B2 (en) 2006-02-16 2010-07-06 Vns Portfolio Llc Execution of instructions directly from input source
US7934075B2 (en) 2006-02-16 2011-04-26 Vns Portfolio Llc Method and apparatus for monitoring inputs to an asyncrhonous, homogenous, reconfigurable computer array
US7966481B2 (en) 2006-02-16 2011-06-21 Vns Portfolio Llc Computer system and method for executing port communications without interrupting the receiving computer
US7913069B2 (en) 2006-02-16 2011-03-22 Vns Portfolio Llc Processor and method for executing a program loop within an instruction word
US7904615B2 (en) 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous computer communication
EP1821211A3 (en) 2006-02-16 2008-06-18 Technology Properties Limited Cooperative multitasking method in a multiprocessor system
US7528756B2 (en) 2007-03-22 2009-05-05 Vns Portfolio Llc Analog-to-digital converter system with increased sampling frequency
US7555637B2 (en) 2007-04-27 2009-06-30 Vns Portfolio Llc Multi-port read/write operations based on register bits set for indicating select ports and transfer directions
US20080270751A1 (en) 2007-04-27 2008-10-30 Technology Properties Limited System and method for processing data in a pipeline of computers

Also Published As

Publication number Publication date
US20070245121A1 (en) 2007-10-18
US7937557B2 (en) 2011-05-03
WO2005091847A3 (en) 2009-03-26
JP4856053B2 (ja) 2012-01-18
EP1784710A4 (en) 2009-09-02
KR20070006845A (ko) 2007-01-11
EP1784710A2 (en) 2007-05-16
US7984266B2 (en) 2011-07-19
US20050228904A1 (en) 2005-10-13
JP2008502029A (ja) 2008-01-24
WO2005091847A2 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
CN101421703A (zh) 计算机处理器阵列
US7188192B2 (en) Controlling multiple context processing elements based on transmitted message containing configuration data, address mask, and destination indentification
US7266672B2 (en) Method and apparatus for retiming in a network of multiple context processing elements
JP4594666B2 (ja) 再構成可能な演算装置
US9323716B2 (en) Hierarchical reconfigurable computer architecture
US6745317B1 (en) Three level direct communication connections between neighboring multiple context processing elements
JP4485272B2 (ja) 半導体装置
JP2006040254A (ja) リコンフィギュラブル回路および処理装置
US11243714B2 (en) Efficient data movement method for in storage computation
US6865661B2 (en) Reconfigurable single instruction multiple data array
US20180212894A1 (en) Fork transfer of data between multiple agents within a reconfigurable fabric
CN102411555B (zh) 一种可伸缩式动态可重构阵列配置信息方法
US9367329B2 (en) Initialization of multi-core processing system
JP4664724B2 (ja) 半導体集積回路装置および半導体集積回路装置の設計装置
US7620678B1 (en) Method and system for reducing the time-to-market concerns for embedded system design
US7668992B2 (en) Context-based operation reconfigurable instruction set processor and method of operation
US20090282223A1 (en) Data processing circuit
JP2007508620A (ja) マルチマスタ共用資源システム中で使用するための通信ステアリング
Fujioka et al. Configuration memory size reduction of a dynamically reconfigurable processor based on a register-transfer-level packet data transfer scheme
JP2015060401A (ja) 情報処理装置およびその制御方法
CN116185934A (zh) 通过spi端口访问非易失性存储器的方法和系统
JP2004070869A (ja) 演算システム
JP2010033336A (ja) 信号処理装置及び信号処理方法
Shan et al. A dynamically reconfigurable cell array for software-defined radio
Bossard et al. A Node-to-Set Disjoint-Path Routing Algorithm in Metacube

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090429