JP2010033336A - 信号処理装置及び信号処理方法 - Google Patents
信号処理装置及び信号処理方法 Download PDFInfo
- Publication number
- JP2010033336A JP2010033336A JP2008194967A JP2008194967A JP2010033336A JP 2010033336 A JP2010033336 A JP 2010033336A JP 2008194967 A JP2008194967 A JP 2008194967A JP 2008194967 A JP2008194967 A JP 2008194967A JP 2010033336 A JP2010033336 A JP 2010033336A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- bus
- module
- processing
- modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】 信号処理を行なうための複数の信号処理モジュール1〜nと、信号処理モジュール間のデータ転送のための汎用バス21と、信号処理モジュール1〜n間におけるデータ転送を行なうための信号処理バス20とを備え、信号処理モジュール1〜nは、汎用バス21または信号処理バス20の選択回路11,15を有し、信号処理モジュール1〜nでの処理に応じて使用するバス20,21を選択して信号処理モジュール1〜n間の接続を行なう。
【選択図】 図1
Description
実施の形態によれば、複数の信号処理モジュールを用いて信号処理を行なうに際して、通常のデータ転送を行なうための汎用バスに加え、バスインタフェース回路を介さずモジュール間を接続可能な信号処理バスを設けることにより、パイプライン処理や並列処理といった異なる特性の信号処理を行なうことが可能となり、また、信号処理モジュールに汎用バスと信号処理バスのどちらを使用するか選択するための選択回路を信号処理デバイスの入出力部に設けることにより処理の内容に適したバスを選択することができ、処理の変更に対して容易に装置の内部構成を変更可能な信号処理装置を提供することができる。
(基本概念)
FPGAのうち、SRAM型FPGAは内部の回路情報(コンフィグレーションデータ)は外部のROM等に保存されており、電源投入時にFPGA内部に読み込まれ回路が構成される。FPGAと類似のデバイスであるDRP(Dynamic Reconfigurable Processor)はコンフィグレーションデータを電源投入後においても動的に変更することができるという特長を持っている。
以下、より具体的に説明する。
図6〜図8は本発明の実施の形態1における全体構成を示すブロック図である。CPUモジュール100と信号処理モジュール1〜nは汎用バス21(例えばPCI等)で接続される。また、信号処理モジュール1〜nは信号処理バス20により隣り合ったモジュール間が接続される。
CPUモジュールは信号処理モジュールの構成情報として以下の情報を持つ。
(1)機能名
(2)モジュール数
(3)信号処理モジュール情報(信号処理モジュール番号、信号処理デバイスの回路構成情報、入力データ用バス情報(バス選択情報(信号処理バス or 汎用バス)、転送元アドレス(汎用バスを選択する場合)、転送先アドレス(汎用バスを選択する場合)、データ転送サイズ)
(4)出力データ用バス情報(バス選択情報(信号処理バス or 汎用バス)、転送元アドレス(汎用バスを選択する場合)、転送先アドレス(汎用バスを選択する場合)、データ転送サイズ)
次に、信号処理装置の他の構築方法を実施の形態2として、図11〜図15を用いて説明する。
図11は、図15に示される回路構成における信号処理モジュールのアドレス情報の例を示すテーブルである。なお、図15においては、図11に示される出力アドレス12、入力アドレス21については、図示を省略している。
図12は、図15に示される回路構成における機能情報の例を示すテーブルである。
図13は、図15に示される回路構成における処理用データのアドレス情報の例である。
図14は、図15に示される回路構成における複数機能の並列処理を行う場合の装置構成情報を示すテーブルである。
図15は、これらの情報を元に構成された回路ブロックを示す図である。
上述してきた実施の形態では、信号処理バスは隣り合ったモジュール間を接続しているが、本実施の形態で説明するように、任意のモジュール間で接続してもよい。選択回路でのバスの選択は制御回路により行なっているが、転送データ中にバスの選択情報を付加し、選択情報により動的に選択してもよい。CPUモジュールも複数使用するようにしてもよい。
それぞれの選択回路はCPUモジュールからアクセス可能な信号処理バス制御回路によって設定が行なわれる。
信号処理バスの接続情報は装置構成情報に付加される。
まず、処理を行う機能を選択し(S11)、機能名を設定し(S12)、回路構成情報数を読み込み(S13)、モジュール数として回路構成情報数を設定する(S14)。次に処理を行う信号処理モジュール名を設定し(S15)、処理に使用する回路構成情報を設定し(S16)、処理対象データのアドレス情報を読み込み(S17)、前段の処理があるか否かを判断する(S18)。処理があった場合は(S18,Y)、入力バスとして信号処理バスを設定し(S19)、後段の処理があるか否かを判断する(S20)。処理があった場合は(S20,Y)、入力バスとして信号処理バスを設定し(S21)、ステップ(S15)に戻る。
本実施の形態によれば、故障発生時は、機能が割り当てられていないモジュールを検索し割り当て可能であれば装置構成情報を再生成する。割り当てができない場合、停止可能な処理があれば停止して装置構成情報を生成することもできる。
Claims (4)
- 信号処理を行なうための複数の信号処理モジュールと、
前記信号処理モジュール間のデータ転送のための汎用バスと、
前記信号処理モジュール間におけるデータ転送を行なうための信号処理バスとを備え、
前記信号処理モジュールは、前記汎用バスまたは前記信号処理バスの選択回路を有し、前記信号処理モジュールでの処理に応じて使用するバスを選択して前記信号処理モジュール間の接続を行なうことを特徴とする信号処理装置。 - 請求項1に記載の信号処理装置において、
前記信号処理モジュールはCPUモジュールから前記汎用バスを介して構成情報を受信し、該構成情報に基づいて前記選択回路を動作させる制御回路を備えることを特徴とする信号処理装置。 - CPUモジュールと、
前記CPUモジュールからの指示に基づいて信号処理を行なうための複数の信号処理モジュールと、
前記CPUモジュールと前記信号処理モジュールの間、又は前記信号処理モジュールの間でデータ転送を行うための汎用バスと、
前記信号処理モジュール間におけるデータ転送を行なうための信号処理バスとを備え、
前記信号処理モジュールは、前記CPUモジュールからの指示に基づいて、前記汎用バスまたは前記信号処理バスを選択して前記信号処理モジュール間の接続を行なう選択回路を有することを特徴とする信号処理装置。 - 信号処理を行なうための複数の信号処理モジュールを汎用バスで接続するとともに、信号処理バスで接続し、
前記信号処理モジュールで行われる処理に応じて、前記汎用バスと信号処理バスを切り替えて複数の信号処理モジュール間でデータを転送し、
データが転送される信号処理モジュールを用いて信号処理を行うようにしたことを特徴とする信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008194967A JP2010033336A (ja) | 2008-07-29 | 2008-07-29 | 信号処理装置及び信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008194967A JP2010033336A (ja) | 2008-07-29 | 2008-07-29 | 信号処理装置及び信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010033336A true JP2010033336A (ja) | 2010-02-12 |
Family
ID=41737730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008194967A Pending JP2010033336A (ja) | 2008-07-29 | 2008-07-29 | 信号処理装置及び信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010033336A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012169780A (ja) * | 2011-02-10 | 2012-09-06 | Ricoh Co Ltd | 撮像装置及び画像補正方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5864562A (ja) * | 1981-10-14 | 1983-04-16 | Hitachi Ltd | 信号処理装置 |
JPS649574A (en) * | 1987-07-02 | 1989-01-12 | Fujitsu Ltd | Video rate picture processor |
JPH05134945A (ja) * | 1991-11-14 | 1993-06-01 | Nec Corp | バスインターフエース機構 |
-
2008
- 2008-07-29 JP JP2008194967A patent/JP2010033336A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5864562A (ja) * | 1981-10-14 | 1983-04-16 | Hitachi Ltd | 信号処理装置 |
JPS649574A (en) * | 1987-07-02 | 1989-01-12 | Fujitsu Ltd | Video rate picture processor |
JPH05134945A (ja) * | 1991-11-14 | 1993-06-01 | Nec Corp | バスインターフエース機構 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012169780A (ja) * | 2011-02-10 | 2012-09-06 | Ricoh Co Ltd | 撮像装置及び画像補正方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA3125707C (en) | Virtualization of a reconfigurable data processor | |
US9829962B2 (en) | Hardware and software enabled implementation of power profile management instructions in system on chip | |
US7861065B2 (en) | Preferential dispatching of computer program instructions | |
US20070180310A1 (en) | Multi-core architecture with hardware messaging | |
CN107534582B (zh) | 用于在数据中心中使用的方法、系统和计算机可读介质 | |
JP2000311156A (ja) | 再構成可能並列計算機 | |
JP2003524969A5 (ja) | ||
JP2007207136A (ja) | データ処理装置、データ処理方法、及びデータ処理プログラム | |
JP4484756B2 (ja) | リコンフィギュラブル回路および処理装置 | |
US8069333B2 (en) | Converting logical to real number to access shared configuration information in event driven state transiting reconfigurable system | |
JP6939775B2 (ja) | ネットワークシステム、その管理方法および装置 | |
JP2012080379A (ja) | 半導体データ処理装置及びデータ処理システム | |
WO2018067251A1 (en) | Methods and apparatus for dynamically configuring soft processors on an integrated circuit | |
EP1168161A2 (en) | System and method of executing hybridized code on a dynamically cofigurable hardware environment | |
WO2018114957A1 (en) | Parallel processing on demand using partially dynamically reconfigurable fpga | |
US8190856B2 (en) | Data transfer network and control apparatus for a system with an array of processing elements each either self- or common controlled | |
KR102539571B1 (ko) | 네트워크 온칩 데이터 처리 방법 및 장치 | |
JP3832557B2 (ja) | プログラマブル論理回路への回路の再構成方法および情報処理システム | |
JP2009025953A (ja) | 演算処理装置及び演算処理プログラム | |
JP2001117858A (ja) | データ処理装置 | |
JP4809497B2 (ja) | 複数の独立したシーケンスプログラムを並列実行するプログラマブルコントローラ | |
JP2010033336A (ja) | 信号処理装置及び信号処理方法 | |
Rettkowski et al. | LinROS: A linux-based runtime system for reconfigurable MPSoCs | |
JP4743581B2 (ja) | データ処理システムおよびその制御方法 | |
Rettkowski et al. | Application-specific processing using high-level synthesis for networks-on-chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120525 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121106 |