CN101410958A - 等离子体cvd设备、形成薄膜的方法及半导体装置 - Google Patents

等离子体cvd设备、形成薄膜的方法及半导体装置 Download PDF

Info

Publication number
CN101410958A
CN101410958A CNA2007800108599A CN200780010859A CN101410958A CN 101410958 A CN101410958 A CN 101410958A CN A2007800108599 A CNA2007800108599 A CN A2007800108599A CN 200780010859 A CN200780010859 A CN 200780010859A CN 101410958 A CN101410958 A CN 101410958A
Authority
CN
China
Prior art keywords
plasma
film
compound
substrate
reative cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800108599A
Other languages
English (en)
Other versions
CN101410958B (zh
Inventor
熊田辉彦
信时英治
保田直纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101410958A publication Critical patent/CN101410958A/zh
Application granted granted Critical
Publication of CN101410958B publication Critical patent/CN101410958B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/342—Boron nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供了一种等离子体CVD设备，所述等离子体CVD设备包括：具有用于供给具有环硼氮烷骨架化合物的入口(5)的反应室(1)；设置在反应室(1)中的供电电极(7)，用于支承衬底(8)并且被施加负电荷(7)；以及等离子体产生工具(12)，其介由衬底(8)与供电电极(7)相对设置，用于在反应室(1)内产生等离子体(11)。还提供了一种薄膜形成方法，其中薄膜通过采用具有环硼氮烷骨架的化合物作为原料而形成，以及包括由这样方法形成的薄膜作为绝缘膜的半导体装置。本发明能够产生其中低介电常数和高机械强度可稳定保持长时间且保证绝缘特性的薄膜。

Description

等离子体CVD设备、形成薄膜的方法及半导体装置
技术领域
本发明涉及等离子体CVD(化学气相沉积)设备，该设备通过采用具有环硼氮烷骨架的化合物作为原材料形成薄膜。本发明还涉及通过采用具有环硼氮烷骨架的化合物作为原材料形成薄膜的薄膜形成方法。此外，本发明涉及具有用该薄膜形成方法形成的薄膜作为绝缘膜的半导体装置。
背景技术
随着高速和高度集成半导体装置的发展，信号延迟引起了严重问题。信号延迟表现在产品的配线阻值和配线之间以及层之间的电容的乘积，为抑制信号延迟到最低程度，有效的方法是减小配线电阻以及降低中间层绝缘膜的介电常数。
近年来，关于减小中间层绝缘膜介电常数的方法，提出了一种方法，在该方法中在含有烃基气体的气氛中采用等离子体CVD工艺在受试构件的表面上形成含有B-C-N键的中间层绝缘膜。此外，还公布了具有低介电常数的中间层绝缘膜(例如参见专利文献1(日本专利公开NO.2000-058538))。
然而，上述的常规方法中，尽管可采用环硼氮烷作为其材料形成具有低介电常数和高机械强度的膜，但未考虑其抗湿性，因而当形成的膜被搁置时，膜吸收湿气而引起在保持介电常数和机械强度时失败的问题。另一问题是所得膜具有高的漏电流而引起绝缘性能不足。
专利文献1：日本专利公开NO.2000-058538
发明内容
发明要解决的问题
设计本发明用以解决上述技术问题，并且本发明的目的是提供可产生薄膜的等离子体CVD设备和薄膜形成方法，其中低介电常数和高机械强度稳定地保持长时间，并且保证绝缘特性。
解决问题的手段
依据本发明的等离子体CVD设备具有：拥有用于提供具有环硼氮烷骨架的化合物的入口的反应室；供电电极，设置在反应室中，用于支承衬底并被施加负电荷；等离子体产生器，介由衬底与供电电极相对设置，用于在反应室内产生等离子体。
此外，依据本发明的薄膜形成方法具有下列步骤：在反应室中引入具有环硼氮烷骨架的化合物；对支承位于反应室内的衬底的供电电极施加负电荷；通过采用等离子体产生器在反应室内产生等离子体以激发化合物，所述等离子体产生器介由衬底与供电电极相对设置；和通过负电荷扫掠(sweep)受激化合物以使其彼此相继键合，使得所得聚合化合物沉积到衬底上。
此外，依据本发明的半导体装置具有通过使用本发明的薄膜形成方法形成在衬底上的绝缘膜，且进一步在绝缘膜上安装配线。
本发明的效果
本发明的等离子体CVD设备使得能够提供如下薄膜，其中低介电常数和高机械强度可稳定地保持长时间，并且保证绝缘特性。此外，本发明的薄膜形成方法使得能够形成其中低介电常数和高机械强度可稳定保持长时间并且保证绝缘特性的薄膜。另外，本发明的半导体装置使得能够抑制信号延迟到最低水平，并因而实现高速装置。
附图说明
图1是显示依据本发明实施方案1的PCVD设备的示意结构的一个实施例的示意图。
图2是显示依据本发明实施方案1的PCVD设备的示意结构的另一个实施例的示意图。
图3是显示依据本发明实施方案1的PCVD设备的示意结构的又一个实施例的示意图。
图4是显示实施例1至3和比较例1中漏电流值和介电常数改变量关系的特征图。
图5是显示依据本发明实施例3的半导体装置的一个实施例的示意横截面视图。
附图标记说明
1反应室，4真空泵，5原料入口，7供电电极，8衬底，9天线，10直流电源，11等离子体，12等离子体产生器，13微波发生器，14波导管，15线圈，16微波导入窗口，21、22高频电源，31、32整合装置，61加热装置，62加热/冷却装置，101、102、103接地电极，501半导体衬底，502、509绝缘膜，503第一绝缘层，504第一导体层，505第二绝缘层，506第二导体层，507第三绝缘层，508第三导体层
具体实施方式
[实施方案1]
图1是显示依据本发明实施方案1的等离子体CVD设备(下文中称为PCVD设备)的示意结构的示意图。如图1所示，依据本发明的PCVD设备具有：具有真空泵4和用于供给具有环硼氮烷骨架的化合物的原料入口5的反应室1；安装在反应室1内以支承衬底8的供电电极7，其被施加负电荷；介由衬底8与供电电极7相对设置的等离子体产生器12，以在反应室1内产生等离子体11。
在本发明的PCVD设备中，向反应室1内引入具有环硼氮烷骨架的化合物，同时通过等离子体产生器12在反应室1内产生等离子体使得化合物被激发，所述等离子体产生器位于供电电极7的对面，并且进一步通过向供电电极7施加负电荷，受激的化合物被扫掠向衬底8侧部，从而彼此相继键合而聚合并沉积到衬底8上。
可通过高频电源22、整合装置32和具有绕组线圈结构的天线9配置等离子体产生器12。通过整合装置32来调节由高频电源22产生的高频能量，并通过天线9传播到反应室1中，使得反应室1中的原料气体等受激产生等离子体。通过具有绕组线圈结构的天线9产生磁场，并通过使磁场共振可增加等离子体的密度。此外，通过改变天线9的形状，可改变等离子体的产生位置。这里，取决于环境可省略上述结构的一部分。此外，为安全，优选安装接地电极102和103。
对于为供电电极7施加负电荷的方法，例如，通过将直流电源10连接到供电电极7而实现。为安全，优选安装接地电极101。直流电源10的电压优选设置在1500V或更低。当电压超过1500V时，在衬底8上形成的膜中的环硼氮烷骨架受损，因而产生引起高介电常数的成分，如氮化硼，结果是膜的漏电流增加从而削弱绝缘特性。
通过提供具有上述结构的PCVD设备，能够通过采用等离子体产生器12对具有环硼氮烷骨架的化合物均匀地施与所需的等离子体能量，所述的化合物通过原料入口5被引入反应室1。
使被施与等离子体能量的化合物处于反应活化状态，而环硼氮烷骨架被保持在其中，因而被施加在供电电极7上的直流电场向衬底8牵引，而其反应活化状态被保持，使得活化的成分足以发生交联反应。此外，由于可容易地实现等离子体能量的调节，避免了环硼氮烷的分解超过必要水平，因而保持了所需的结构。采用该设置，能够获得保证低介电常数、高机械强度和足够抗湿性的膜。即使在经过时间改变之后，还能保持优异的特性。此外，能够阻止因过多分解产生过多氮化硼，从而抑制高的介电常数和膜的泄漏电流特性的劣化。
由上述高频电源22产生的高频设置在例如13.56MHz，并期望设置在2GHz到4kHz的范围内。此外，期望将功率设置在5-4000W范围内。在功率超过4000W的情形中，具有环硼氮烷骨架的化合物的分解频率增加，使得难以获得所需的环硼氮烷骨架。优选地，功率设在10W或更高至3000W或更低。可以使用射频(10kHz至1GHz)或微波(1GHz至10GHz)作为有待施加的高频。这里，可结合多个频率。
等离子体产生器12可具有图2所示的结构。由微波发生器13产生的微波通过波导管14传播，并进而通过微波导入窗口16进一步传播到反应室1内以给予原料气体，以便产生等离子体。可通过由线圈15产生的磁场提高等离子体密度。
此外，通过进一步将加热装置61连接到供电电极7上，使热沉积的膜进一步交联至高度聚合；因而，能够改善膜的耐热性。热交联过程使得能够减少膜形成过程之后从膜产生的放气，并因此减少后续过程中的限制；因而，优选采用该过程。在加热衬底8时，原料气体的温度和衬底温度优选控制在室温到450℃的范围内。在原料气体和衬底温度超过450℃的情形中，花费极长的持续时间才能获得所需的膜厚度，结果是有时难以平稳地执行膜形成过程。温度优选设定在50℃或更高到400℃或更低。
上述衬底温度的控制可通过加热装置61的开关操作实现，或通过使用加热/冷却装置62实现，如图3所示，所述加热/冷却装置还具有加热装置61以外的冷却功能，衬底可被设置在预定的工艺温度。
衬底8位于其上的供电电极7可作为等离子体源而制备，用作诱发等离子体。更具体地，如图3所示，可通过高频电源21(其中负电荷是倍增的)和整合装置31来配置电源。由于该结构使得能够通过使用衬底8侧部的等离子体控制衬底8表面上的活化反应，因此可控制膜的品质。对于由高频电源21产生的高频，可使用例如13.56MHz，并且可使用射频(10kHz至1GHz)或微波(1GHz至10GHz)作为高频。多个频率可彼此结合。功率优选设置在3000W或更低。当功率超过3000W时，在衬底8上形成的环硼氮烷骨架受损，并且因而产生引起高介电常数的成分，如氮化硼，结果是膜的漏电流增加从而损害绝缘特性。
可通过如下方法将具有环硼氮烷骨架的化合物引入到反应室1中：通过将气态的相应化合物按原样通过原料入口5导入所述反应室，或者通过采用分立连接的加热蒸发机制等将相应的化合物蒸发来执行所述引入。在其中通过加热材料贮存容器的情形中，具有环硼氮烷骨架的化合物被蒸发，可通过利用该蒸气压引入所述气体。诸如Ar、He、氮气等气体可用作载气。可通过混合甲烷、乙烷、乙烯、乙炔、氨或任一种烷基胺与它们的化合物来控制膜的特性。
载气的流量优选设置在约100-约1000sccm的范围，具有环硼氮烷骨架的原料化合物的气体流量优选设在1-300sccm范围，待加入的甲烷、乙烷、乙烯、乙炔、氨或烷基胺的流量优选设置在0-约100sccm的范围。在载气流量低于100sccm的情形中，花费极长的持续时间才能获得所需的膜厚，结果是有时难以平稳地执行膜形成过程。此外，在流量超过1000sccm的情形中，衬底面内的膜厚度均匀性趋于劣化。流量更优选设置在从200sccm或更高到800sccm或更低的范围。
在原料气体的流量低于1sccm的情形中，花费极长的持续时间才能获得所需的膜厚，结果是有时难以平稳地执行膜形成过程。此外，当流量超过300sccm时，获得的膜具有低的交联密度，引起机械强度降低。流量优选设置在5sccm或更高至200sccm或更低。在添加甲烷、乙烷、乙烯、乙炔、氨或任一种烷基胺气体时，超过100sccm的流量引起所得膜的介电常数增加。更优选地，流量设置在从5sccm或更高到100sccm或更低。
此外，反应室1的压力优选设置在0.01Pa或更高至10Pa或更低。在压力低于0.01Pa的情形中，由于具有环硼氮烷骨架的化合物的等离子体增加导致的分解频率使得难以获得所需的环硼氮烷骨架。超过10Pa的压力导致膜具有低的交联密度和随后的机械强度降低。更优选地，压力设置在5Pa或更高至6.7Pa或更低。压力可通过压力调节装置如真空泵或气体流量来调节。
此外，在衬底8上可形成能够扫掠离子和阻挡自由基(blockradicale)的分隔片(partition plate)。膜中的自由基成分在膜形成之后吸收湿气并给膜的抗湿性带来不利影响。通过安置分隔片，能够抑制自由基成分纳入膜中。
本实施方案例证了这样的结构：其中供电电极7安装在反应室1的下部，而等离子体产生器12安装在反应室的上部；然而，本发明并不意图局限于该结构，只要供电电极7和等离子体产生器12彼此相对放置即可。例如，可采用上下颠倒的结构，或它们位于反应室1的侧面。
[实施方案2]
下面的说明将讨论其中使用依据实施方案1的PCVD设备的膜形成过程。首先，将衬底8置于供电电极7上，将反应室1内部抽真空。然后，将原料气体(具有环硼氮烷骨架的化合物)、载气和其它气体(如必要)通过气体入口5供入反应室1。此外，反应室1内的压力被真空泵4真空抽吸以保持预定的工艺压力。这里，通过采用加热装置61或加热/冷却装置62将衬底8设置在预定的工艺温度。
此外，当由高频电源22产生高频使得在反应室1内产生等离子体11时，原料气体(具有环硼氮烷骨架的混合物)和载气在反应室1中形成离子和自由基。其中，离子被具有与其本身电荷相反的电势的电极牵引，并与之反复碰撞而相互反应。当负电荷在这时施加于供电电极7时，阳离子被选择性地牵引到供电电极7侧上，并随后形成膜使得能够降低参于膜形成的阴离子和自由基的比率。
这里，由于自由基不均匀地分布在等离子域中，允许在位于供电电极7上的衬底8上发生主要由阳离子引起的反应。因此，能够抑制自由基沉积在衬底8上，并因而降低如此形成的膜中自由基的量。
当环硼氮烷自由基保持在膜中时，通过与氧和水的反应产生B-羟基环硼氮烷。当其被释放进入空气中时，与水反应产生环硼氧烷和氨，结果是一部分膜趋于容易受损。即，膜的特性趋于随时间改变，和趋于产生放气(outgas)。如上所述，在依据本发明的薄膜形成方法中，由于可减少膜中的自由基，因此能够抑制自由基成分和空气中的湿气在形成的膜中彼此反应。因而，能够提供优异抗湿性且即使经历长时间后仍能保持稳定特性的膜。更具体地，与采用常规薄膜形成方法形成的膜(其介电常数在3.0-1.8范围内仅能保持几天)对比，通过使用依据本发明的薄膜形成方法形成的膜能够保持相应的介电常数至少几年。这里，如此低的介电常数可通过采用膜形成之后立即采用的测量方法来测量已保持预定时间段的膜的介电常数得到证实。
此外，因为与采用常规薄膜形成方法形成的膜相比，由于采用依据本发明的薄膜形成方法形成的膜几乎不含有过多的氮化硼等的分解物质，因此能够实现较低的介电常数。此外，由于减小了放气量，另一优势在于在膜形成之后的后续半导体装置制造过程中不会出现问题。
在依据本发明的薄膜形成方法中，对于要用作原料的含有环硼氮烷骨架的化合物，可不受限制地采用任何常规已知的化合物(只要其具有环硼氮烷结构)，特别地，从制造具有改善的介电常数、热膨胀系数、耐热性、热导率和机械强度的膜的观点出发，优选采用由下式(I)示出的化合物作为原材料。
化学式1
Figure A20078001085900111
在由上述化学式(I)示出的化合物中，由R1-R6示出的取代基可以彼此相同或不同，而氢原子或具有1-4个碳原子的烷基、烯基或炔基中的任一种可独立地用作这些取代基。然而，R1-R6
Figure A20078001085900112
原子。当R1-R6全部是氢原子时，硼-氢键或氮-氢键趋于保留在膜中。由于这些键具有高亲水性，在膜的吸湿性变高的过程中趋干出现问题导致不能提供所需的膜。此外，在上述化合物(I)的R1-R6中，当碳原子数目超过4时，如此形成的膜中的碳原子含量变高，引起膜的耐热性和机械强度劣化的可能性。碳原子的数目优选设为1或2。
[实施方案3]
通过采用上述实施方案1中显示的PCVD设备，使用通过上述实施方案2中所示的薄膜形成方法形成的膜作为绝缘层，并且在其上形成由铜制成的配线图案，重复这些过程以便制造具有几个叠层的半导体装置。图5是显示所述半导体装置一个实施例的示意横截面视图。通过使用上述实施方案1显示的PCVD设备采用依据上述实施方案2的薄膜形成方法形成绝缘膜502和509、第一绝缘层503、第二绝缘层505和第三绝缘层507。在上述半导体装置中，已证实相比其中绝缘层由氧化硅或氮化硅制成的结构可降低配线延迟。此外，还证实即使经历一个月之后，信号速率的变化也不会发生。另外，当用作利用砷化镓衬底的HEMT(高电子迁移率晶体管)(一种高频器件)的钝化膜时，已证实信号增益性能可得到改善。
下面的描述将通过实施例详细讨论本发明；然而，本发明并不意图局限于此。
(实施例1-3)
通过采用图1显示的PCVD装置，实施下面的膜形成方法。将充当载气的氦气充入反应室1内，流量设置在200sccm。此外，通过被加热的原料入口5将流量为10sccm的B，B，B，N，N，N-六甲基环硼氮烷气体引入反应室1中，衬底8放置在该反应室中。B，B，B，N，N，N-六甲基环硼氮烷气体的蒸气温度设置在150℃。通过加热装置61将衬底8加热到300℃的温度，通过直流电源10将-600V至-200V的直流电场(实施例1-3)施加于支承衬底8的供电电极7。此外，通过天线9以1000W将13.56MHz的高频导入其中，以致产生等离子体11；因而，活化的原料气体被沉积以便形成膜。这里，将反应室中的压力维持在2Pa。
(比较例1)
在不向供电电极7施加直流电场(0V)的情况下实施膜形成过程。其它条件与上述实施例1-3的条件相同。
在上述实施例1-3和比较例1中，自高频电源22施加的功率分别在250-1500W范围内变化，分别测量了在85℃温度、85％湿度的气氛中放置96小时后介电常数的改变量和在施加2MV/cm电场时的漏电流值；因此，将结果汇总在表1中。此外，图4显示了漏电流值和介电常数的改变量之间的关系。
表1
Figure A20078001085900131
表1表明当自高频电源22施加的功率增加时，与时间改变量相对应的介电常数改变量可被降低。然而，还表明在介电常数改变量可被降低的条件下，漏电流值增加从而引起膜绝缘特性的劣化。这里，在考虑图4中漏电流值和介电常数改变量之间的关系时，发现通过施加直流电场(实施例1-3)，介电常数的改变量可被降低。此外，发现所需条件可被设置在施加电压为-600V至-200V且施加功率为250W至1500W的范围内。换言之，在实施例1-3中，能够达到0.05或更低的介电常数改变量和1.0E-9A/cm或更低的漏电流值。通过采用更合适的条件，还能够实现0.02的更优选的介电常数改变量和1.0E-9A/cm或更低的漏电流值。即，能够形成几乎不随时间改变的绝缘特性(具有良好的抗湿性)优异的膜。
应理解，尽管上面公开的实施方案和实施例说明了本发明，但它们仅用于例证而非限制。本发明的范围并非由上述描述指出，而是由下面的权利要求指出，并且变体不被视为背离本发明的精神和范围，所有这样的改变旨在包括在下面的权利要求的范围中。

Claims (9)

1.等离子体CVD设备，包含：
反应室(1)，其具有用于供给具有环硼氮烷骨架的化合物的入口(5)；
供电电极(7)，设置在所述反应室(1)内，用于支承衬底(8)并且被施加负电荷；和
等离子体产生工具(12)，介由所述衬底(8)与所述供电电极(7)相对设置，用于在所述反应室(1)内产生等离子体(11)。
2.依据权利要求1的等离子体CVD设备，其中被施加负电荷的所述供电电极(7)连接到直流电源(10)。
3.依据权利要求1的等离子体CVD设备，其中被施加负电荷的所述供电电极(7)连接到高频电源(21)。
4.依据权利要求1的等离子体CVD设备，其中所述等离子体产生工具(12)包括高频电源(22)。
5.依据权利要求1的等离子体CVD设备，其中所述等离子体产生工具(12)包括具有绕组线圈结构的天线(9)。
6.薄膜形成方法，包含以下步骤：
向反应室(1)中引入具有环硼氮烷骨架的化合物；
向供电电极(7)施加负电荷，所述供电电极(7)支承放置在所述反应室(1)内的衬底(8)；
通过采用等离子体产生工具(12)在所述反应室(1)内产生等离子体(11)以便激发所述化合物，所述等离子体产生工具(12)介由所述衬底(8)与所述供电电极(7)相对设置；和
通过所述负电荷扫掠所述受激化合物以便彼此相继键合，使得所得聚合化合物沉积在所述衬底(8)上。
7.依据权利要求6的薄膜形成方法，还包含步骤：
通过加热过程使已彼此相继键合从而被聚合的所述化合物交联。
8.依据权利要求6的薄膜形成方法，其中所述具有环硼氮烷骨架的化合物通过下式(I)示出：
化学式I
Figure A2007800108590003C1
(其中，R1-R6彼此相同或不同，并且分别独立地选自氢原子和各具有1-4个碳原子的烷基、烯基和炔基，且R1-R6中的至少一个不是氢原子)。
9.半导体装置，包含：
绝缘膜，该绝缘膜由依据权利要求6-8的任一种方法在衬底上形成且进一步在其上安装配线。
CN2007800108599A 2006-03-29 2007-03-23 等离子体cvd设备、形成薄膜的方法及半导体装置 Expired - Fee Related CN101410958B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP092017/2006 2006-03-29
JP2006092017A JP4497323B2 (ja) 2006-03-29 2006-03-29 プラズマｃｖｄ装置
PCT/JP2007/055953 WO2007116644A1 (ja) 2006-03-29 2007-03-23 プラズマｃｖｄ装置および薄膜形成方法並びに半導体装置

Publications (2)

Publication Number Publication Date
CN101410958A true CN101410958A (zh) 2009-04-15
CN101410958B CN101410958B (zh) 2011-10-12

Family

ID=38580943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800108599A Expired - Fee Related CN101410958B (zh) 2006-03-29 2007-03-23 等离子体cvd设备、形成薄膜的方法及半导体装置

Country Status (7)

Country Link
US (2) US8404314B2 (zh)
EP (1) EP2001045B1 (zh)
JP (1) JP4497323B2 (zh)
KR (1) KR101057252B1 (zh)
CN (1) CN101410958B (zh)
TW (1) TWI380351B (zh)
WO (1) WO2007116644A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887139A (zh) * 2014-04-08 2014-06-25 苏州大学 用于制备低介电常数材料的等离子增强化学气相沉积装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084105B2 (en) * 2007-05-23 2011-12-27 Applied Materials, Inc. Method of depositing boron nitride and boron nitride-derived materials
JP5330747B2 (ja) 2008-06-30 2013-10-30 三菱重工業株式会社 半導体装置用絶縁膜、半導体装置用絶縁膜の製造方法及び製造装置、半導体装置及びその製造方法
JP5760781B2 (ja) 2011-07-13 2015-08-12 住友化学株式会社 有害節足動物防除組成物及び有害節足動物の防除方法
JP5694543B2 (ja) 2011-09-08 2015-04-01 東芝三菱電機産業システム株式会社 プラズマ発生装置、ｃｖｄ装置およびプラズマ処理粒子生成装置
WO2013035375A1 (ja) 2011-09-09 2013-03-14 東芝三菱電機産業システム株式会社 プラズマ発生装置およびｃｖｄ装置
JP5613641B2 (ja) * 2011-09-12 2014-10-29 東芝三菱電機産業システム株式会社 プラズマ発生装置およびｃｖｄ装置
KR101913978B1 (ko) 2014-07-25 2018-10-31 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 라디칼 가스 발생 시스템
CN107075677B (zh) 2014-10-29 2019-08-02 东芝三菱电机产业系统株式会社 气体喷射装置
WO2016067380A1 (ja) 2014-10-29 2016-05-06 東芝三菱電機産業システム株式会社 放電発生器とその電源装置
CN107075676B (zh) 2014-10-29 2019-08-02 东芝三菱电机产业系统株式会社 针对成膜装置的气体喷射装置
US10666809B2 (en) 2016-02-29 2020-05-26 Audio-Technica Corporation Conference system

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5518780A (en) * 1994-06-16 1996-05-21 Ford Motor Company Method of making hard, transparent amorphous hydrogenated boron nitride films
JPH08339992A (ja) 1995-06-13 1996-12-24 Toshiba Corp 薄膜形成装置および薄膜形成方法
JP4314650B2 (ja) 1998-08-08 2009-08-19 東京エレクトロン株式会社 半導体装置の層間絶縁膜の形成方法
JP3767248B2 (ja) 1999-06-01 2006-04-19 三菱電機株式会社 半導体装置
JP3508629B2 (ja) 1999-06-28 2004-03-22 三菱電機株式会社 耐熱低誘電率薄膜の形成方法、その耐熱低誘電率薄膜からなる半導体層間絶縁膜及びこの半導体層間絶縁膜を用いた半導体装置
US6165891A (en) 1999-11-22 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer
DE10060002B4 (de) * 1999-12-07 2016-01-28 Komatsu Ltd. Vorrichtung zur Oberflächenbehandlung
JP3605634B2 (ja) 1999-12-27 2004-12-22 独立行政法人物質・材料研究機構 立方晶窒化ホウ素の気相合成法
US6383465B1 (en) 1999-12-27 2002-05-07 National Institute For Research In Inorganic Materials Cubic boron nitride and its gas phase synthesis method
JP4574821B2 (ja) * 2000-02-25 2010-11-04 隆 杉野 半導体装置及び薄膜
US7141757B2 (en) * 2000-03-17 2006-11-28 Applied Materials, Inc. Plasma reactor with overhead RF source power electrode having a resonance that is virtually pressure independent
JP4592867B2 (ja) * 2000-03-27 2010-12-08 株式会社半導体エネルギー研究所 平行平板形プラズマｃｖｄ装置及びドライクリーニングの方法
JP2002008996A (ja) * 2000-06-23 2002-01-11 Mitsubishi Heavy Ind Ltd 給電アンテナ及び給電方法
TW521386B (en) 2000-06-28 2003-02-21 Mitsubishi Heavy Ind Ltd Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus
EP1372188A1 (en) * 2001-02-28 2003-12-17 Kabushiki Kaisha Watanabe Shoko Solid-state device and its manufacturing method
US6541380B2 (en) 2001-07-24 2003-04-01 Applied Materials Inc. Plasma etching process for metals and metal oxides, including metals and metal oxides inert to oxidation
US7192540B2 (en) 2001-08-31 2007-03-20 Mitsubishi Denki Kabushiki Kaisha Low dielectric constant material having thermal resistance, insulation film between semiconductor layers using the same, and semiconductor device
JP3778045B2 (ja) 2001-10-09 2006-05-24 三菱電機株式会社 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置
JP3924183B2 (ja) * 2002-03-13 2007-06-06 三菱重工業株式会社 プラズマｃｖｄ成膜方法
JP2003282547A (ja) * 2002-03-26 2003-10-03 Ulvac Japan Ltd 高選択比かつ大面積高均一プラズマ処理方法及び装置
JP3778164B2 (ja) * 2002-12-06 2006-05-24 三菱電機株式会社 低誘電率膜の形成方法
KR20060115734A (ko) * 2003-10-28 2006-11-09 노드슨 코포레이션 플라즈마 프로세싱 시스템 및 플라즈마 처리 방법
JP2005330518A (ja) 2004-05-19 2005-12-02 Mitsubishi Heavy Ind Ltd プラズマ処理装置
JP2006032745A (ja) 2004-07-20 2006-02-02 Kyoto Univ ボラジン系ポリマー及びボラジン含有ケイ素系ポリマーの製造方法
US20080029027A1 (en) 2004-10-19 2008-02-07 Mitsubishi Electric Corporation Plasma Cvd Device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887139A (zh) * 2014-04-08 2014-06-25 苏州大学 用于制备低介电常数材料的等离子增强化学气相沉积装置
CN103887139B (zh) * 2014-04-08 2017-01-11 苏州大学 用于制备低介电常数材料的等离子增强化学气相沉积装置

Also Published As

Publication number Publication date
US20130160711A1 (en) 2013-06-27
TWI380351B (en) 2012-12-21
TW200802550A (en) 2008-01-01
WO2007116644A1 (ja) 2007-10-18
JP2007266489A (ja) 2007-10-11
CN101410958B (zh) 2011-10-12
EP2001045A1 (en) 2008-12-10
US8404314B2 (en) 2013-03-26
KR20080111511A (ko) 2008-12-23
EP2001045B1 (en) 2017-06-14
EP2001045A4 (en) 2010-02-17
JP4497323B2 (ja) 2010-07-07
KR101057252B1 (ko) 2011-08-16
US20100164072A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
CN101410958B (zh) 等离子体cvd设备、形成薄膜的方法及半导体装置
US20210265158A1 (en) Method of forming low-k material layer, structure including the layer, and system for forming same
KR102045674B1 (ko) 필름 스택의 인-시츄 증착
US8080290B2 (en) Film formation method and apparatus for semiconductor process
KR101913443B1 (ko) 컨포멀 막들의 플라즈마 활성화된 성막
JP4986625B2 (ja) 膜の製造方法および当該方法で製造された膜を用いた半導体装置
US20090181550A1 (en) Film formation method and apparatus for semiconductor process
US20100304574A1 (en) Film formation method and apparatus for semiconductor process
US20100093187A1 (en) Method for Depositing Conformal Amorphous Carbon Film by Plasma-Enhanced Chemical Vapor Deposition (PECVD)
US20110303899A1 (en) Graphene deposition
KR20140018861A (ko) 마이크로파 플라즈마를 이용한 박막 증착
KR20130062924A (ko) 질소 도핑된 비정질 탄소 하드마스크
WO2012047697A2 (en) Pecvd oxide-nitride and oxide-silicon stacks for 3d memory application
US6159559A (en) Low temperature, high quality silicon dioxide thin films deposited using tetramethylsilane (TMS)
KR101364364B1 (ko) 반도체 기판의 제조 방법
WO2002080257A1 (fr) Procede de formation de film et dispositif de formation de film
JP4600427B2 (ja) 薄膜形成方法および半導体装置
JP2002329718A (ja) 半導体基板上のシロキサン重合体膜及びその製造方法
US20230416909A1 (en) Method for formation of conformal ald sio2 films
CN118486581A (zh) 使用等离子体形成介电材料层的方法
TW202343674A (zh) 用高頻功率形成低介電係數材料層的方法、包括此層之結構、及用於形成其的系統
JP2951564B2 (ja) 薄膜形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111012

Termination date: 20190323