KR101364364B1 - 반도체 기판의 제조 방법 - Google Patents
반도체 기판의 제조 방법 Download PDFInfo
- Publication number
- KR101364364B1 KR101364364B1 KR1020100017864A KR20100017864A KR101364364B1 KR 101364364 B1 KR101364364 B1 KR 101364364B1 KR 1020100017864 A KR1020100017864 A KR 1020100017864A KR 20100017864 A KR20100017864 A KR 20100017864A KR 101364364 B1 KR101364364 B1 KR 101364364B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- grid
- neutral beam
- plasma
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 239000000758 substrate Substances 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 29
- 239000000203 mixture Substances 0.000 claims abstract description 5
- 230000007935 neutral effect Effects 0.000 claims description 31
- 239000011261 inert gas Substances 0.000 claims description 28
- 239000007789 gas Substances 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 19
- 239000012495 reaction gas Substances 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 238000010884 ion-beam technique Methods 0.000 claims description 14
- 230000006698 induction Effects 0.000 claims description 5
- 238000010494 dissociation reaction Methods 0.000 claims description 2
- 230000005593 dissociations Effects 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 44
- 230000008021 deposition Effects 0.000 description 16
- 238000002425 crystallisation Methods 0.000 description 13
- 230000008025 crystallization Effects 0.000 description 13
- 238000010926 purge Methods 0.000 description 9
- 238000001237 Raman spectrum Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 5
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005342 ion exchange Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Plasma & Fusion (AREA)
- Toxicology (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 반도체 기판 및 이의 제조 방법에 관한 것으로, 본 발명은 저온에서 반도체막의 증착이 이루어져, 결정질 및 비정질이 혼재된 반도체막을 형성할 수 있는 반도체 기판 및 이의 제조 방법을 제공한다.
따라서, 전기적 특성이 우수한 결정질 비정질이 혼재된 반도체막을 형성하는 것이 가능하다.
따라서, 전기적 특성이 우수한 결정질 비정질이 혼재된 반도체막을 형성하는 것이 가능하다.
Description
본 발명은 반도체 기판의 제조 방법에 관한 것으로, 보다 상세하게는 나노 사이즈로 결정화된 및 비정질이 혼재된 반도체막을 저온 증착이 가능한 반도체 기판의 제조 방법에 관한 것이다.
반도체 소자의 고집적화 및 고성능화가 진행됨에 따라, 벌크 실리콘으로 이루어진 단결정 실리콘 웨이퍼를 대신하여 에스오아이(SOI : Silicon On Insulator) 웨이퍼를 이용한 반도체 집적 기술이 주목되고 있다. 상기 SOI 웨이퍼는 지지 수단인 베이스 기판과 소자가 형성될 반도체막 사이에 매몰산화막이 개재된 구조로서, 이러한 SOI 웨이퍼 상에 형성된 반도체 소자는 접합 용량(junction capacitance)의 감소에 따른 고속화 및 완전한 소자 분리에 따른 래치 업(latch-up) 감소 등의 장점을 갖는다.
한편, 상기 반도체막은 비정질 실리콘 재질 또는 미세 결정질 실리콘 재질로 이루어질 수 있다.
미세 결정질 실리콘은 일반적으로 비정질 실리콘에 비하여 높은 캐리어(carrirer) 이동도와 높은 포텐셜 특성을 가져 전기적 특성이 우수하다. 또한, 미세 결정질 실리콘은 비정질 실리콘에 비하여 수소의 손실로부터 발생되는 전기 특성의 하락을 감소시킬 수 있는 장점이 있다.
한편, 상기 미세 결정질 실리콘은 엑시머 레이저 어닐링(ELA, excimer laser annealing), 고상 결정화(SPC; solid phase crystallization) 방법 및 금속 유도화 결정화(MIC; metal-induced crystallization) 방법과, PECVD(plasma enhanced chemical vapor deposition)와 같은 증착을 이용하여 제조된다. 그러나, 이러한 방법들은 제조시에 고온 조건, 예를 들면, 500℃ 내지 600℃의 온도 조건을 요구하며, 이는 기판 사이즈 증가에 따라 생산성 하락 및 비용 증가의 원인이 되고 있다.
따라서 미세 결정질 실리콘을 낮은 온도에서 직접적인 증착이 가능한 공정의 개발이 요구되고 있다.
상기한 문제점을 해결하기 위한 본 발명의 기술적 과제는 반도체 박막을 저온 조건에서 중성빔을 이용하여 증착하여 결정질 및 비정질이 혼재된 반도체 기판 및 이의 제조 방법을 제공하는 데에 그 목적이 있다.
상술한 바와 같은 본 발명의 기술적 과제를 해결하기 위하여, 본 발명의 반도체 기판 및 이의 제조 방법은 저온에서 반도체막의 증착이 이루어져, 결정질 및 비정질이 혼재된 반도체막을 형성할 수 있는 반도체 기판 및 이의 제조 방법을 제공한다.
상술한 바와 같이 본 발명에 따르면, 본 발명은 반도체막을 저온 증착을 통하여 형성하여, 전기적 특성이 우수한 결정질 비정질이 혼재된 반도체막을 형성하는 것이 가능하다.
또한, 이온 물질에 따른 차지 손상을 방지할 수 있다.
도 1은 본 발명의 실시예에 사용될 수 있는 반도체 소자의 제조 장치를 설명하기 위한 개략적인 단면도.
도 2는 본 발명의 실시예에 따른 반도체 소자 제조 장치의 중성빔 공급부를 설명하기 위한 개념도.
도 3은 본 발명의 실시예에 따른 반도체 소자의 단면도.
도 4는 본 발명의 실시예에 따른 반도체 소자의 제조 방법에서 불활성 가스의 압력에 따른 반도체막의 증착 속도를 설명하기 위한 그래프.
도 5는 본 발명의 실시예에 따른 반도체 소자의 제조 방법에서 제 1 그리드에 걸리는 전압에 따른 증착 속도를 설명하기 위한 그래프.
도 6은 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 의하여 제조된 반도체막의 결정화율을 측정하기 위한 라만 스펙트럼을 설명하기 위한 그래프.
도 7은 본 발명의 실시예에 따른 반도체 소자의 제조 방법에서 불활성 가스로 Ar을 사용하고 제 1 그리드에 300V의 전압을 인가한 경우의 반도체막의 결정화율을 측정하기 위한 라만 스펙트럼을 설명하기 위한 그래프.
도 8은 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 사용되는 불활성 기체에 따른 반도체막의 결정화율을 설명하기 위하여 암전기전도도(Dark conductivity)를 측정한 그래프.
도 9 및 도 10은 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 통하여 형성된 반도체막의 HR-TEM 사진 및 X-선 회절 사진.
도 2는 본 발명의 실시예에 따른 반도체 소자 제조 장치의 중성빔 공급부를 설명하기 위한 개념도.
도 3은 본 발명의 실시예에 따른 반도체 소자의 단면도.
도 4는 본 발명의 실시예에 따른 반도체 소자의 제조 방법에서 불활성 가스의 압력에 따른 반도체막의 증착 속도를 설명하기 위한 그래프.
도 5는 본 발명의 실시예에 따른 반도체 소자의 제조 방법에서 제 1 그리드에 걸리는 전압에 따른 증착 속도를 설명하기 위한 그래프.
도 6은 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 의하여 제조된 반도체막의 결정화율을 측정하기 위한 라만 스펙트럼을 설명하기 위한 그래프.
도 7은 본 발명의 실시예에 따른 반도체 소자의 제조 방법에서 불활성 가스로 Ar을 사용하고 제 1 그리드에 300V의 전압을 인가한 경우의 반도체막의 결정화율을 측정하기 위한 라만 스펙트럼을 설명하기 위한 그래프.
도 8은 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 사용되는 불활성 기체에 따른 반도체막의 결정화율을 설명하기 위하여 암전기전도도(Dark conductivity)를 측정한 그래프.
도 9 및 도 10은 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 통하여 형성된 반도체막의 HR-TEM 사진 및 X-선 회절 사진.
본 발명의 특징 및 작용들은 첨부도면을 참조하여 이하에서 설명되는 실시예들을 통해 명백하게 드러나게 될 것이다.
첨부된 도면과 연관하여 이하에서 개시되는 상세한 설명은 발명의 바람직한 실시예들을 설명할 의도로서 행해진 것이고, 발명이 실행될 수 있는 형태들만을 나타내는 것은 아니다. 본 발명의 사상이나 범위에 포함된 동일한 또한 등가의 기능들이 다른 실시예들에 의해서도 달성될 수 있음을 주지해야 한다. 또한, 도면에 개시된 어떤 특징들은 설명의 용이함을 위해 확대한 것이고, 도면 및 그 구성요소들이 반드시 적절한 비율로 도시되어 있지는 않다. 그러나 당업자라면 이러한 상세 사항들을 쉽게 이해할 것이다. 그리고, 도면상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대해서 중복된 설명은 생략한다.
이하, 첨부도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 사용될 수 있는 반도체 소자의 제조 장치를 설명하기 위한 개략적인 단면도이며, 도 2는 본 발명의 실시예에 따른 반도체 소자 제조 장치의 중성빔 공급부를 설명하기 위한 개념도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 반도체 소자의 제조 장치는 내부에 기판(11a)이 안착될 수 있는 스테이지(11)를 구비하는 반응 챔버(10)와, 중성빔을 발생시키는 중성빔 공급부(20)와, 상기 중성빔 공급부(20)의 하단에서 상기 반응 챔버(10)로 중성빔의 공급을 조절하는 셔터(30)와, 반응 가스 및 퍼지 가스의 공급을 제어하고 상기 셔터(30)의 개폐를 제어하는 제어부(40)를 포함한다.
상기 반응 챔버(10)는 측벽 상단부 일측에 퍼지 가스를 공급해주는 퍼지 가스 공급관(12)이 설치되고, 상기 퍼지 가스의 공급은 퍼지 가스 공급관(12)에 설치된 퍼지 가스 공급 밸브(12a)에 의하여 제어된다.
또한, 상기 반응 챔버(10)는 측벽 하단부 일측에 설치되어 상기 과잉의 반응 가스나 퍼지 가스를 배출할 수 있는 공정가스 배출구(13)가 설치된다. 또한, 상기 반응 챔버(10) 하단부에는 상기 반응 챔버(10) 내의 압력을 고진공으로 유지할 수 있는 배출 펌프(14), 예를 들면, 터보 분자 펌프(Turbo Molecular Pump)를 구비한다.
상기 중성빔 공급부(20)는 상부에 반응 가스를 공급하는 반응 가스 공급관(21)이 연결되며, 상기 반응 가스의 공급은 반응 가스 공급관(21)에 설치된 반응 가스 공급 밸브(21a)에 의해 제어된다.
또한, 중성빔 공급부(20)는 상기 반응 가스 공급관(21)을 통하여 반응 가스를 공급받아 플라즈마를 발생시키는 플라즈마 챔버(22)와, 상기 플라즈마 챔버(22) 외부를 감싸며 전기장을 발생시키는 유도 코일(23)과, 상기 플라즈마 챔버(22) 하부에 위치하여 이온빔을 추출하는 제 1 그리드(24a) 및 제 2 그리드(24b)로 이루어지는 그리드 어셈블리(24)와, 상기 그리드 어셈블리(24) 하부에서 이온빔에 전자를 공급하여 중성빔으로 전환시키는 반사체(25)를 구비한다. 이때, 상기 반사체(25)는 이온빔의 진행 경로 상에 다수의 슬릿(25a)을 구비하며, 상기 슬릿(25a)을 통하여 이온빔이 반사되는 동안 중성빔으로 전환된다.
상기 그리드 어셈블리(24)의 상부 제 1 그리드(24a)에는 수십 내지 수백 V의 높은 양(+) 전압을 인가하고, 제 2 그리드(24b)에는 접지에 의하여 0V의 전압이 인가되도록 한다.
그리고, 상기 제 1 그리드(24a) 및 제 2 그리드(24b)는 도면상에는 도시하지 않았으나, 수직으로 관통하는 다수의 통공이 형성된 다공성의 원판 형태로 이루어진다.
또한, 상기 반사체(25)는 이온 빔의 진행 경로 상에 위치한다. 따라서, 이온빔은 상기 반사체(25)와 충돌하고 반사되며, 상기 반사체(25)와 충돌하는 순간 이온빔에 전자를 제공하여 이온빔을 중성빔으로 전환시킨다.
상기 셔터(30)는 상기 중성빔 공급부(20)의 하단부에 설치된다. 이러한 셔터(30)는 셔터 스위치(31)와 연결되어 개폐가 제어되며, 이에 따라 상기 중성빔 공급부(20)에서 발생한 중성빔이 반응 챔버(10)로 공급되는 것이 제어된다.
한편, 상기 반응 가스 공급 밸브(21a), 퍼지 가스 공급 밸브(12a) 및 셔터 스위치(31)는 상기 제어부(40)와 연결되며, 상기 제어부(40)에 의하여 반응 가스, 퍼지 가스 및 중성빔의 공급량이나 공급 시간 또는 개폐 시간 등이 종합적으로 제어된다.
도 3은 본 발명의 실시예에 따른 반도체 소자의 단면도로, 도 1 및 도 2의 중성빔 공급 장치를 통하여 제조된다.
도 3을 참조하면, 본 발명의 실시예에 따른 반도체 소자는 기판(100) 상의 전면에 걸쳐 절연막(110)이 형성되어 있으며, 상기 절연막(110) 상에 반도체막(120) 형성되어 있다.
상기 기판(100)은 통상의 반도체 소자에 사용되는 반도체 기판일 수 있으며, 또는 최근의 디스플레이 패널에 사용되는 유리와 같은 절연 기판일 수 있다.
또한, 상기 절연막(110)은 일반적인 산화막 또는 질화막으로 이루어질 수 있으며, 통상적인 SiO2 또는 SiN으로 이루어질 수 있다.
그리고, 상기 반도체막(120)은 비정질 및 실리콘이 혼재된 형태로 이루어질 수 있다.
상기한 바와 같은 본 발명의 실시예에 따른 반도체 소자의 제조는 하기와 같다.
우선, 도 1 및 도 2에 도시된 중성빔 공급 장치의 반응 챔버(10) 내부의 스테이지(11)에 절연막(110)이 형성된 기판(11a, 100)을 안착시킨다.
상기 기판(11a)이 안착되면, 상기 제어부(40)의 제어를 통하여 반응 가스 공급 밸브(21a)를 개방하여, 반응 가스가 플라즈마 챔버(22) 내부로 공급된다. 이때, 공급되는 반응 가스는 SiH4 가스, H2 가스 및 불활성 기체가 혼합된 가스이다. 상기 불활성 기체는 Ne, Ar 및 Xe 중 선택되는 적어도 어느 하나이며, 상기 기판(11a, 100)의 절연막(110) 상에 증착되는 증착원의 해리를 촉진시킨다.
반응 가스가 주입되면, 상기 플라즈마 챔버(22)의 외부를 감싸는 유도 코일(23)에 전원을 인가하여 플라즈마를 발생시킨다. 이때, 상기 플라즈마 발생 온도는 70℃ 내지 80℃로 유지될 수 있다.
또한, 상기 플라즈마에는 상기 SiH4 가스, H2 가스 및 불활성 기체가 해리되고 이온화된 입자, 즉, SiHx + 및 H+의 이온이 존재한다. 그리고, 플라즈마 발생 과정에서 불활성 기체 또한 양 이온으로 전환되며, 다수의 전자 또한 존재하게 된다.
이에 대한 개략적인 플라즈마 반응을 하기 반응식 1에 표현한다.
[반응식 1]
상기와 같이 플라즈마가 발생하면, 상기 이온화된 입자, 즉, 들을 그리드 어셈블리(24)를 통하여 이온빔으로 추출한다. 이때, 상기 그리드 어셈블리(24) 중 제 1 그리드(24a)에는 고 전압 양(+)의 전원이 인가되고, 제 2 그리드(24b)는 접지되어 0V의 전압 상태를 유지되어, 이온을 가속하여 이온빔을 추출한다.
추출된 이온빔은 반사체(25)을 통하여 중성빔으로 전환된다. 즉, 추출된 이온빔이 상기 반사체(25)에 충돌을 일으켜 반사되는 동안, 상기 반사체(25)를 통하여 전자를 획득하게 되어 중성화되는 것이다.
상기 반사체(25)를 통하여 중성화된 중성빔은 상기 기판(11a, 100)으로 조사된다. 이때, 상기 중성빔을 이루는 입자, 즉, SiHx 및 H은 상기 기판(11a, 100)의 절연막(110) 상에 흡착되어 Si:H로 이루어지는 반도체막(120)을 형성하게 된다.
상기 반도체막(120)은 상기 Si:H의 비정질 및 결정질이 혼재된 형태로 이루어질 수 있다.
도 4는 본 발명의 실시예에 따른 반도체 소자의 제조 방법에서 불활성 가스의 압력에 따른 반도체막의 증착 속도를 설명하기 위한 그래프이며, 도 5는 본 발명의 실시예에 따른 반도체 소자의 제조 방법에서 제 1 그리드에 걸리는 전압에 따른 증착 속도를 설명하기 위한 그래프이다.
우선, 도 4를 참조하면, 불활성 가스의 원자질량(mass)가 높을수록 반도체막의 증착 속도가 빠름을 알 수 있다. 또한, 불활성 가스의 반응 챔버 내 압력이 증가할수록 반도체막의 증착 속도가 증가하며, 20mTorr 이상에서 증착 속도가 일정해 짐을 알 수 있다.
그리고 도 5에서와 같이, 불활성 가스를 주입한 경우가 불활성 가스를 주입하지 않은 경우에 비하여 반도체막의 증착 속도가 빠름을 알 수 있다.
또한, 동일 불활성 가스 조건에서 반도체막의 형성을 진행하더라도 그리드 어셈블리의 제 1 그리드에 가해지는 전압이 높을수록 반도체막의 증착 속도가 빠름을 알 수 있다.
이는 SiH4 및 H2의 혼합 가스에 불활성 가스를 추가하였을 때, 반응식 1에 표현된 차지 변환 과정(charge exchange process)를 통해 플라즈마 내의 불활성 가스에 의한 이온이 증착원인 SiH4의 이온화를 증가시키므로 나타나는 현상이다. 따라서, 플라즈마 밀도가 증가함에 따라 증착 표면에 충돌하는 에너지를 띤 입자가 증가하게 되어 표면의 반응성이 향상되었기 때문이다.
도 6은 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 의하여 제조된 반도체막의 결정화율을 측정하기 위한 라만 스펙트럼을 설명하기 위한 그래프이며, 도 7은 본 발명의 실시예에 따른 반도체 소자의 제조 방법에서 불활성 가스로 Ar을 사용하고 제 1 그리드에 300V의 전압을 인가한 경우의 반도체막의 결정화율을 측정하기 위한 라만 스펙트럼을 설명하기 위한 그래프이다.
우선, 도 6을 참조하면, 그리드 어셈블리의 제 1 그리드에 500V의 전원을 인가하여 반도체막을 형성하면, 반도체막 내에 포함된 결정질이 포함됨을 라만 스펙트럼의 피크에 의하여 알 수 있다.
그리고, 도 6에서와 같이, 유도 코일에 500W의 RF 파워를 이용하여 전원을 인가하고 제 1 그리드에 500V의 전원을 인가하며, 불활성 가스로 Ne, Ar 및 Xe를 20mTorr의 압력을 유지하며 첨가하면, Ne, Ar 및 Xe의 원자 질량 순서에 따라 각각 결정화율이 24%, 29% 및 31%임을 알 수 있다. 따라서, 불활성 가스의 원자질량이 증가함에 따라 결정질이 포함된 양도 증가함을 알 수 있다.
도 7을 참조하면, 500W의 RF 파워를 이용하여 플라즈마를 형성하고, 이때 가가스를 불활성 가스로 20mTorr의 압력을 유지하며 첨가하며, 제 1 그리드에 300V의 전원을 인가하여 반도체막을 형성하였다. 이를 라만 스펙트럼을 이용하여 분석한 결과, 반도체막의 결정화율이 44%임을 알 수 있다. 즉, 상기 제 1 그리드에 500V의 전원을 인가한 경우보다 결정화율이 높음을 알 수 있다.
도 8은 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 사용되는 불활성 기체에 따른 반도체막의 결정화율을 설명하기 위하여 암전기전도도(Dark conductivity)를 측정한 그래프이다.
도 8을 참조하면, Ne, Ar 및 Xe를 불활성 가스로 첨가하여 반도체막을 형성하고, 상기 반도체막의 암전기전도도를 측정한 결과, Ne, Ar 및 Xe 모두 반도체막이 비정질 및 결정질이 혼재된 형태로 이루어짐을 알 수 있다. 특히, 불활성 가스의 원자 질량이 클수록 결정화율이 높음을 알 수 있다. 또한, 제 1 그리드에 인가되는 전압을 달리한 Ar의 경우로 보아 제 1 그리드 인가되는 전압에 따라 결정화율이 변함을 알 수 있다.
도 9 및 도 10은 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 통하여 형성된 반도체막의 HR-TEM 사진 및 X-선 회절 사진이다.
도 9 및 도 10을 참조하면, 500W의 RF 파워를 이용하여 플라즈마를 형성하고, 이때 가가스를 불활성 가스로 20mTorr의 압력을 유지하며 첨가하며, 제 1 그리드에 300V의 전원을 인가하여 반도체막을 형성하고, 상기 반도체막을 HR-TEM을 이용하여 촬영하며, X-선 회절을 통하여 사진을 촬영하였다.
그결과, 반도체막에 존재하는 결정질의 결정 입자의 크기는 약 10㎚임을 알 수 있다.
10; 반응 챔버 20; 중성빔 공급부
30; 셔터 40; 제어부
30; 셔터 40; 제어부
Claims (7)
- 반응 챔버, 중성빔 공급부, 중성빔 공급 조절 셔터 및 제어부를 포함하되, 상기 중성빔 공급부는 플라즈마 챔버, 유도 코일, 그리드 어셈블리 및 반사체를 포함하는 반도체 제조 장치를 제공하는 단계;
상기 반응 챔버 내에 절연막이 형성된 기판을 안착시키는 단계;
상기 중성빔 공급부의 플라즈마 챔버 내부로 불활성 기체를 포함하는 반응 가스를 공급하는 단계;
상기 중성빔 공급부의 유도 코일에 전원을 인가하여 플라즈마를 발생시키는 단계;
상기 중성빔 공급부의 그리드 어셈블리를 통해 상기 발생된 플라즈마를 이온빔으로 추출하는 단계;
상기 중성빔 공급부의 반사체를 통해 상기 추출된 이온빔을 중성빔으로 전환시키는 단계; 및
상기 중성빔을 상기 반응 챔버 내의 기판 상에 조사하여 반도체막을 형성하는 단계를 포함하고,
상기 플라즈마 챔버 내부로 공급되는 반응 가스는 SiH4 가스, H2 가스 및 불활성 기체가 혼합된 가스로서, 상기 불활성 가스는 상기 SiH4 가스 및 H2 가스와 함께 플라즈마화되어 상기 기판에 증착되는 증착원의 해리를 촉진시키기 위한 것이며,
상기 그리드 어셈블리는 제1 그리드 및 제2 그리드를 포함하며 상기 그리드 어셈블리를 통해 상기 발생된 플라즈마를 이온빔으로 추출하는 단계에서, 상기 제1 그리드에는 양의 전압을 인가하고, 제2 그리드는 접지하는 것인,
반도체 기판의 제조방법. - 삭제
- 제1항에 있어서,
상기 불활성 기체는 Ne, Ar 및 Xe 중 선택되는 적어도 어느 하나인 것을 특징으로 하는 반도체 기판의 제조방법. - 삭제
- 삭제
- 제1항에 있어서,
상기 반사체는 다수의 슬릿을 구비하는 것을 특징으로 하는 반도체 기판의 제조방법. - 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100017864A KR101364364B1 (ko) | 2010-02-26 | 2010-02-26 | 반도체 기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100017864A KR101364364B1 (ko) | 2010-02-26 | 2010-02-26 | 반도체 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110098307A KR20110098307A (ko) | 2011-09-01 |
| KR101364364B1 true KR101364364B1 (ko) | 2014-02-19 |
Family
ID=44951881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100017864A KR101364364B1 (ko) | 2010-02-26 | 2010-02-26 | 반도체 기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101364364B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101685366B1 (ko) * | 2015-12-28 | 2016-12-12 | 성균관대학교산학협력단 | 무기박막의 고속 증착방법 |
| KR102117687B1 (ko) * | 2018-05-18 | 2020-06-02 | 주식회사 쌤빛 | 저온 다결정 실리콘 결정화 증착 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030042959A (ko) * | 2001-11-26 | 2003-06-02 | 학교법인 성균관대학 | 중성빔을 이용한 층대층 식각장치 및 식각방법 |
| KR20060097342A (ko) * | 2005-03-07 | 2006-09-14 | 삼성전자주식회사 | 반사체, 이를 채택하는 기판 처리 장치 및 이를 사용하는기판 처리 방법 |
| KR20060102043A (ko) * | 2005-03-22 | 2006-09-27 | 성균관대학교산학협력단 | 중성빔을 이용한 원자층 증착장치 및 이 장치를 이용한원자층 증착방법 |
| KR20090104941A (ko) * | 2008-04-01 | 2009-10-07 | 주식회사 케이씨텍 | 솔라셀 제조장치 |
-
2010
- 2010-02-26 KR KR1020100017864A patent/KR101364364B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030042959A (ko) * | 2001-11-26 | 2003-06-02 | 학교법인 성균관대학 | 중성빔을 이용한 층대층 식각장치 및 식각방법 |
| KR20060097342A (ko) * | 2005-03-07 | 2006-09-14 | 삼성전자주식회사 | 반사체, 이를 채택하는 기판 처리 장치 및 이를 사용하는기판 처리 방법 |
| KR20060102043A (ko) * | 2005-03-22 | 2006-09-27 | 성균관대학교산학협력단 | 중성빔을 이용한 원자층 증착장치 및 이 장치를 이용한원자층 증착방법 |
| KR20090104941A (ko) * | 2008-04-01 | 2009-10-07 | 주식회사 케이씨텍 | 솔라셀 제조장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110098307A (ko) | 2011-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7011866B1 (en) | Method and apparatus for film deposition | |
| US20100323113A1 (en) | Method to Synthesize Graphene | |
| KR20200053623A (ko) | 고 에너지 ale (atomic layer etching) | |
| US20180061650A1 (en) | High dry etch rate materials for semiconductor patterning applications | |
| US8975603B2 (en) | Systems and methods for plasma doping microfeature workpieces | |
| JP2002334871A (ja) | プラズマプロセスのプラズマ電荷ダメージを低減する方法 | |
| KR20100019414A (ko) | 원자층 증착을 위한 기술 | |
| US7521341B2 (en) | Method of direct deposition of polycrystalline silicon | |
| US9111775B2 (en) | Silicon structure and manufacturing methods thereof and of capacitor including silicon structure | |
| US10026657B2 (en) | Method for producing on the same transistors substrate having different characteristics | |
| Van Sark | Methods of deposition of hydrogenated amorphous silicon for device applications | |
| JPWO2006043432A1 (ja) | 膜の製造方法および当該方法で製造された膜を用いた半導体装置 | |
| WO1999002276A1 (en) | Low temperature, high quality silicon dioxide thin films deposited using tetramethylsilane (tms) | |
| KR101364364B1 (ko) | 반도체 기판의 제조 방법 | |
| US8778465B2 (en) | Ion-assisted direct growth of porous materials | |
| JP2000068227A (ja) | 表面処理方法および装置 | |
| US20100062585A1 (en) | Method for forming silicon thin film | |
| US7939434B2 (en) | Method for fabricating polysilicon film | |
| KR20070061374A (ko) | 기판상에 적어도 하나의 단결정층을 포함하는 소자의 제조방법 | |
| WO2013015187A1 (ja) | 水素化処理方法および水素化処理装置 | |
| KR20140003684A (ko) | 양자점 형성 방법 | |
| JP2021512477A (ja) | 基板処理装置 | |
| US20220328292A1 (en) | Remote plasma ultraviolet enhanced deposition | |
| JP3295133B2 (ja) | 非晶質半導体の製造方法 | |
| TWI783583B (zh) | 用於非晶矽中減少氫併入的離子佈植 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180212 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |