JPH08339992A

JPH08339992A - 薄膜形成装置および薄膜形成方法

Info

Publication number: JPH08339992A
Application number: JP14633095A
Authority: JP
Inventors: Yukio Nishiyama; 幸男西山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-06-13
Filing date: 1995-06-13
Publication date: 1996-12-24

Abstract

(57)【要約】【目的】本発明は、平行平板型プラズマＣＶＤ法によっ
て、膜中の不純物が少なく、段差被覆性のより良好な絶
縁膜を形成できるようにすることを最も主要な特徴とす
る。【構成】たとえば、基板電極２３に対向する対向電極２
２に、高周波電源３１，３２からの高周波電圧を印加す
る。そして、基板電極２３上に半導体処理基板５１を載
置することで、高周波電圧の印加により励起されるプラ
ズマの空間電位が正負に変化している放電領域内に、半
導体処理基板５１を設置する。この状態で、基板電極２
３に直流電源６２からの直流バイアス電圧を印加する。
こうして、基板５１の表面でのイオンを引き込む効果を
高めることで、従来のプラズマＣＶＤ法によって形成さ
れた絶縁膜よりも良質で、かつ、段差被覆性のより良好
な絶縁膜の形成を可能とする構成となっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、たとえば半導体処理
基板上に半導体薄膜を形成する薄膜形成装置および薄膜
形成方法に関するもので、特にＳｉＯ₂ 、ＳｉＮ、Ｓｉ
ＯＦ、ＳｉＯＮなどの絶縁膜を形成するプラズマ化学気
相成長装置に用いられるものである。

【０００２】

【従来の技術】従来、半導体デバイスにおいては、Ａｌ
配線を電気的に隔離するための層間絶縁膜として、平行
平板型のプラズマ化学気相成長装置（プラズマＣＶＤ
（Chemical Vapour Deposition）装置）で形成されたＳ
ｉＯ₂ 膜やＳｉＮ膜、あるいはＳｉＯ₂ 膜にＦを添加し
てなる低誘電率のＦ添加ＳｉＯ₂ 膜が用いられている。

【０００３】プラズマＣＶＤ法は、熱ＣＶＤ法と比較し
て、膜を低温で堆積できるメリットがある。しかし、Ｓ
ｉ基板を熱酸化したＳｉＯ₂ 膜、または、熱ＣＶＤ法で
堆積したＳｉＯ₂ 膜やＳｉＮ膜と比較すると、膜の密度
が低く（ウェットエッチングレートが早い）、膜中に不
純物が多いといった問題がある。これは、デバイスの層
間絶縁膜に適用した場合に、さまざまな障害を引き起こ
す要因となる。

【０００４】たとえば、ＳｉＯ₂ 膜中のＳｉＯＨやＨ₂
Ｏなどの不純物は、膜の誘電率を増加する原因となり、
配線間容量の増大によるデバイスの動作速度の高速化の
障害となる。

【０００５】また、ＳｉＯ₂ 膜およびＳｉＮ膜中のＨ₂
ＯやＨなどは、熱工程によってゲート領域に拡散しやす
いために、ＭＯＳＦＥＴにおけるホットエレクトロン耐
性を劣化させる。

【０００６】さらに、プラズマＣＶＤ法によって堆積さ
れた膜の、密度の低下やＳｉＯＨなどの不純物の混入
は、吸湿性や透水性を増加させ、上記デバイスの信頼性
の劣化やＡｌ配線の腐食の原因となる。

【０００７】特に、Ｓｉ（ＯＣ₂ Ｈ₅ ）₄ （以下、ＴＥ
ＯＳ（Tetra Ethoxy Silane ））、Ｏ₂ 、ＣＦ₄ ガスな
どを用いて堆積したＦ添加ＳｉＯ₂ 膜の場合、Ｆの添加
量に比例して吸湿性が増加し、大きな問題となってい
た。

【０００８】このような膜中の不純物により引き起こさ
れるさまざまな問題は、デバイスが微細化すればするほ
ど顕著に現れる。このため、より高品質なＳｉＯ₂ 膜や
ＳｉＮ膜の形成方法の開発が期待されている。

【０００９】また、デバイスの微細化にともなって配線
の多層化や高密度化が進むため、配線の断線防止および
フォーカスマガジンの向上のためには、高密度配線間を
ボイドなしに埋め込み、さらに、表面の段差を緩和する
ことが必要となる。このような理由により、より段差被
覆性の良い膜の形成方法の要求が高まっている。

【００１０】しかしながら、従来のプラズマＣＶＤ法で
は、ＳｉＯ₂ 膜やＳｉＮ膜により、アスペクト比が０．
７（高さ７００ｎｍ，幅１０００ｎｍ）以上の段差を隙
間なく埋め込むことはできない。

【００１１】このため、現状では、プラズマＣＶＤ法と
ＳＯＧ（スピンオングラス）法などを併用して、配線間
の埋め込みを行っている。しかし、この方法では、工程
数が増える問題や吸湿性が悪化するといった問題があ
る。

【００１２】これらの問題点を解決する方法として、２
周波励起プラズマＣＶＤ法による、ＳｉＯ₂ 膜およびＳ
ｉＮ膜の成膜に関する検討の報告がある（たとえば、H.
P.W.Hey et al.,Solid State Technology,April,1990,p
139 ）。

【００１３】これは、平行平板型プラズマＣＶＤ法にお
いて、基板の対向電極に３５０ＫＨｚと１３．５６ＭＨ
ｚの高周波電力を供給してプラズマを励起し、ＳｉＯ₂
膜を形成する方法である。

【００１４】この方法によれば、１３．５６ＭＨｚのみ
で絶縁膜を形成した場合に比べて、不純物が低減する、
ウェットエッチングレートが改善する、吸湿性が低減す
るといった効果がある。

【００１５】また、ＣＦ₄ ガスを添加してＦ添加ＳｉＯ
₂ 膜を形成した場合（K.Musaka etal.,Ext.Abstr.25th
Conf.SSDM,Makuhari,1993,p.510）には、さらに成膜形
状が改善する効果がある。

【００１６】しかしながら、この方法により、さらに高
品質で、より段差被覆性の良い絶縁膜を得るには、低周
波側の印加電圧を増加させることで可能であるが、ＭＯ
ＳＦＥＴに適用した場合にゲート酸化膜の耐圧の劣化を
招くという問題があった。

【００１７】そこで、プラズマＣＶＤ法によって形成さ
れる絶縁膜の、不純物、ウエットエッチングレート、吸
湿性、成膜形状を改善する方法について検討したとこ
ろ、絶縁膜の形成時に半導体処理基板の表面をイオンで
たたくことが有効であることがわかった。

【００１８】プラズマＣＶＤ法によって絶縁膜の形成を
行う場合に、直流バイアスを印加して、引き込むイオン
のエネルギを制御する方法がすでに提案されている（た
とえば、特開平２−１１７７０号公報、および特開平２
−１６６２８３号公報）。

【００１９】図１１は、特開平２−１６６２８３号公報
に記載されている平行平板型プラズマＣＶＤ装置の概略
構成を示すものである。この平行平板型プラズマＣＶＤ
装置は、反応室１内の、カソード電極２に高周波電力源
３からの高周波電圧が、アノード電極４に負バイアス電
源５からの直流電圧が、それぞれ印加されるように構成
されている。また、上記反応室１には、反応ガスを導入
するためのガス供給口１ａ、および上記反応室１内を図
示していない排気系を介して排気するための排気口１ｂ
が、それぞれ設けられている。そして、上記アノード電
極４上の、プラズマ空間電位が形成される放電領域に、
半導体処理基板６が載置されるようになっている。

【００２０】図１２は、上記した平行平板型プラズマＣ
ＶＤ装置において、カソード電極２に高周波電圧を、ア
ノード電極４に直流電圧をそれぞれ印加した場合の、両
電極２，４内での空間電位の分布を示すものである。

【００２１】この図からも明らかなように、上記平行平
板型プラズマＣＶＤ装置の場合、半導体処理基板６は、
カソード電極２により形成される空間電位が正負に変化
しない領域に設置されるようになっている。この場合、
半導体処理基板６の、直上の空間電位は定常的に正の値
をとる。

【００２２】この発明では、半導体処理基板６の電位
は、アノード電極４が接地の場合には図１２の（ア）、
負のバイアスを印加した場合には図１２の（イ）のよう
になると説明している。

【００２３】しかし、絶縁膜を形成する場合、半導体処
理基板６の表面でチャージが蓄積されるため、実際の空
間電位は図１２の（ウ）のようになる。したがって、半
導体処理基板６の表面の電位は正のフローティング電位
になり、効果的にイオンを引き込むことができない。

【００２４】すなわち、上記公報に記載の平行平板型プ
ラズマＣＶＤ装置の場合、半導体処理基板の表面を効果
的にイオンでたたくことができない。したがって、絶縁
膜の不純物、ウエットエッチングレート、吸湿性、成膜
形状の改善に関しては、さほどの効果は期待できない。

【００２５】一方、直流バイアスを印加せずに、直流バ
イアスを印加した場合と同様なイオンを引き込む効果を
得る方法としては、高周波電圧を大きくすることが考え
られる。この場合、基板に大きな電圧が誘起されるた
め、ＭＯＳＦＥＴのゲートへのダメージが問題となる。

【００２６】同様に、基板が載置される電極に高周波電
圧を印加するようにした場合にも、基板に大きな電圧が
印加されることになるため、ＭＯＳＦＥＴのゲートへの
ダメージが問題となる。

【００２７】

【発明が解決しようとする課題】上記したように、従来
においては、ＭＯＳゲートへのダメージがなく、高品質
で、しかも段差被覆性のより良好な絶縁膜を形成するの
が難しいという問題があった。

【００２８】そこで、この発明は、ＭＯＳゲートへのダ
メージがなく、高品質で、しかも段差被覆性のより良好
な半導体薄膜を形成することが可能な薄膜形成装置およ
び薄膜形成方法を提供することを目的としている。

【００２９】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明の薄膜形成装置にあっては、プラズマ化
学気相成長法により半導体処理基板上に半導体薄膜を形
成するものにおいて、前記半導体処理基板を載置する第
１の電極と、この第１の電極に直流バイアス電圧を印加
する直流電源と、前記第１の電極に対向して配置された
第２の電極と、この第２の電極に高周波電力を印加する
高周波電源とを具備し、前記第１の電極上に載置される
前記半導体処理基板が、励起したプラズマの空間電位が
正負に変化している放電領域にくるように構成されてい
る。

【００３０】また、この発明の薄膜形成装置にあって
は、プラズマ化学気相成長法により半導体処理基板上に
半導体薄膜を形成するものにおいて、前記半導体処理基
板を載置する第１の電極と、この第１の電極に０〜−３
００Ｖの直流バイアス電圧を印加する直流電源と、前記
第１の電極に対向して５ｍｍ以下の間隔距離を有して配
置された第２の電極と、この第２の電極に高周波電力を
印加する高周波電源とを具備し、前記第１の電極上に載
置される前記半導体処理基板が、励起したプラズマの空
間電位が正負に変化している放電領域にくるように構成
されている。

【００３１】さらに、この発明の薄膜形成方法にあって
は、プラズマ化学気相成長法により半導体処理基板上に
半導体薄膜を形成する場合において、第１の電極に対向
して配置された第２の電極に、高周波電源からの高周波
電力を印加し、その励起したプラズマの空間電位が正負
に変化している放電領域に、前記半導体処理基板を載置
し、この状態で、前記第１の電極に直流電源からの直流
バイアス電圧を印加するようになっている。

【００３２】

【作用】この発明は、上記した手段により、高周波電圧
を増大することなく、プラズマで励起したイオンを半導
体処理基板上に効果的に引き込むことができるようにな
るため、半導体薄膜中の不純物、ウェットエッチングレ
ート、吸湿性、および成膜形状などを大きく改善するこ
とが可能となるものである。

【００３３】

【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は本発明の薄膜形成装置の基本的
構成を概略的に示すものであり、図２は本装置における
電極内での空間電位の分布を示すものである。

【００３４】すなわち、この薄膜形成装置は、反応室１
１内に、カソード電極（第２の電極）１２とアノード電
極（第１の電極）１３とが対向して配置されている。ま
た、上記カソード電極１２に対しては高周波電源１４か
らの高周波電圧が、上記アノード電極１３に対しては直
流電源１５からの直流バイアス電圧が、それぞれ印加さ
れるように構成されている。

【００３５】この場合、上記カソード電極１２とアノー
ド電極１３との相互の間隔距離が５ｍｍ以下に設定され
て、上記アノード電極１３上に載置される半導体処理基
板１６が、その直上でのプラズマ空間電位が正負に変化
する放電領域内に設置されるようになっている。

【００３６】また、上記半導体処理基板１６には、ガス
供給口１１ａより反応室１１内に導入される成膜用の反
応ガスが、上記カソード電極１２に設けられたシャワー
ヘッド１７から均一に供給されるようになっている。

【００３７】そして、成膜に用いられた上記反応ガス
は、排気口１１ｂより図示していない排気系を介して、
上記反応室１１の外へ排気されるようになっている。こ
のような構成の薄膜形成装置によれば、図２に示すよう
に、基板１６は正負に空間電位が変化する領域に設置さ
れて、基板１６の直上でのプラズマ空間電位がプラスの
状態、マイナスの状態と交互に変化されるようになって
いる。したがって、半導体処理基板１６上では、イオン
が引き込まれたり、電子が引き込まれたりする状態とさ
れる。

【００３８】この状態で、直流電源１５を用いて直流バ
イアス電圧をアノード電極１３に印加すると、半導体処
理基板１６上にイオンを引き込む効果が大きくなる。し
かし、電子も基板１６上に引き込まれるので電荷が定常
的に蓄積することはなく、基板１６が絶縁膜であって
も、基板１６の表面は時間平均で印加直流バイアス近く
に保たれる。

【００３９】この結果、直流バイアス電圧の印加によ
り、効果的にイオンを引き込むことができる。すなわ
ち、正負に空間電位が変化する領域内に基板１６を設置
して直流バイアス電圧を印加するようにすることで、イ
オンを引き込む効果を大きくでき、この直流バイアス電
圧を制御することによってイオンを引き込む効果を制御
することが可能である。

【００４０】また、正負に空間電位が変化する領域の長
さは低周波にするほど長くなり、５００ＫＨｚ以下にお
いては数ｍｍ程度となる。したがって、カソード電極１
２に設けられたシャワーヘッド１７からの成膜用の反応
ガスを均一に放電領域に供給できるようになるため、均
一な膜の形成が可能となる。

【００４１】しかも、高周波電圧を高くすることなく、
イオンを引き込む効果を大きくすることが可能であり、
ＭＯＳＦＥＴに適用した場合においても、ゲートに与え
るダメージは小さい。

【００４２】図３は、上記薄膜形成装置の一実施例とし
ての、Ｆ添加ＳｉＯ₂ 膜の形成に用いられる平行平板型
プラズマＣＶＤ装置を示すものである。すなわち、この
平行平板型プラズマＣＶＤ装置は、反応室としてのチャ
ンバ２１内に、カソード電極としての対向電極（第２の
電極）２２とアノード電極としての基板電極（第１の電
極）２３とが対向して配置されている。

【００４３】上記対向電極２２に対しては、１３．５６
ＭＨｚ用の高周波電源３１と３５０ＫＨｚ用の高周波電
源３２とが、マッチングネットワーク３３，３４をそれ
ぞれに介して備え付けられている。

【００４４】また、この対向電極２２には、ガス流量を
制御するためのバルブ４１を介して、ＴＥＯＳ、Ｏ₂ 、
ＣＦ₄ などの成膜用の反応ガスを供給するガス供給源４
２が接続されている。

【００４５】このガス供給源４２からの反応ガスは、上
記対向電極２２に設けられた分散ノズル（シャワーヘッ
ド）４３により均一に放電領域に供給されるようになっ
ている。

【００４６】上記基板電極２３は、たとえば半導体処理
基板５１を搭載可能な６インチの大きさに形成され、下
部に配置されたヒータ６１により上記基板５１の温度を
制御できるようになっている。

【００４７】また、この基板電極２３に対しては直流電
源６２が設けられており、その直流電源６２からの直流
電圧（基板バイアス）が印加されることで、上記基板５
１の電位を制御することが可能となっている。

【００４８】なお、上記チャンバ２１には真空ポンプ７
１が設けられ、上記チャンバ２１内の成膜圧力を制御で
きるように構成されている。次に、以下の成膜条件でＦ
添加ＳｉＯ₂ 膜の形成を行った場合の、膜の特性につい
て説明する。

【００４９】成膜の条件としては、たとえば、上記ガス
供給源４２からの反応ガスはＴＥＯＳガスを５０ｓｃｃ
ｍ、Ｏ₂ ガスを５００ｓｃｃｍ、ＣＦ₄ ガスを０〜２４
００ｓｃｃｍの割合とし、上記真空ポンプ７１による上
記チャンバ２１内の成膜圧力を５ｔｏｒｒとし、上記ヒ
ータ６１による上記基板５１の加熱温度（基板温度）を
４００℃とし、上記対向電極２２および上記基板電極２
３間の距離を５ｍｍとした。

【００５０】また、１３．５６ＭＨｚ用の高周波電源３
１により印加される高周波電力は１００Ｗ、３５０ＫＨ
ｚ用の高周波電源３２より印加される高周波電力は１５
０Ｗに設定した。

【００５１】さらに、上記直流電源６２によって上記半
導体処理基板５１に印加される基板バイアスは、０〜−
３００Ｖとした。さて、基板バイアスを−３００Ｖに設
定して形成した場合のＦ添加ＳｉＯ₂ 膜について、Ａｕ
ｇｅｒ分析によりＦの濃度を測定したところ、ＣＦ₄ ガ
スを１２００ｓｃｃｍとしたときのＦの濃度は５ａｔ％
であり、２４００ｓｃｃｍとしたときは１０ａｔ％であ
った。

【００５２】図４は、上記Ｆ添加ＳｉＯ₂ 膜中のＦの濃
度に対するＳｉＯ₂ 膜の誘電率を示すものである。この
図からも明らかなように、Ｆの濃度を増加するとＳｉＯ
₂ 膜の誘電率は低下し、Ｆの濃度が１０％の場合に比誘
電率は３．０になる。

【００５３】図５は、上記Ｆ添加ＳｉＯ₂ 膜におけるＦ
の濃度と吸湿性との関係を、基板バイアスを０Ｖとして
形成した場合の膜と比較して示すものである。この図か
らも明らかなように、基板バイアスを−３００Ｖとして
形成した場合の膜の方が、基板バイアスを０Ｖとして形
成した場合の膜に比べて、吸湿性は減少することがわか
る。

【００５４】図６は、上記Ｆ添加ＳｉＯ₂ 膜におけるＦ
の濃度を１０ａｔ％として形成した場合の基板バイアス
依存性と吸湿性との関係、および成膜の直後におけるＦ
添加ＳｉＯ₂ 膜中のＯＨの濃度について、それぞれ示す
ものである。

【００５５】この図からも明らかなように、基板バイア
スを増加させると成膜直後におけるＦ添加ＳｉＯ₂ 膜中
のＯＨの濃度は減少し、また、吸湿性も減少することが
わかる。

【００５６】図７は、基板バイアスと埋め込み可能なア
スペクト比との関係について示すものである。この図か
らも明らかなように、基板バイアスを増加すると、埋め
込み可能なアスペクト比が大きくなり、基板バイアスを
−３００Ｖとして形成した場合にはアスペクト比「３」
まで隙間なく埋め込むことが可能となる。

【００５７】図８は、基板バイアスを−３００Ｖにして
形成した場合の、電極間距離と埋め込み可能なアスペク
ト比との関係について示すものである。この図からも明
らかなように、対向電極２２と基板電極２３との間の距
離を５ｍｍ以下にしたときに、半導体処理基板５１は空
間電位が正負に変化する領域内に設置された状態とな
り、アスペクト比「３」まで隙間なく埋め込むことが可
能となる。

【００５８】このように、吸湿性と成膜形状との間に
は、基板電極間隔依存性があることがわかる。図９は、
Ｆの濃度を１０ａｔ％として形成した場合における、電
極間距離と吸湿性との関係について示すものである。

【００５９】この図からも明らかなように、対向電極２
２と基板電極２３との間の距離を５ｍｍ以下にしたとき
に、吸湿性が大幅に減少することがわかる。ここで、吸
湿性と埋め込みによる成膜形状とが良好になる理由につ
いて説明する。

【００６０】対向電極２２と基板電極２３との間の距離
を５ｍｍ以下としたとき、半導体処理基板５１は、その
直上の空間電位が正負に変化する領域内に設置される。
この状態で、直流電源６２からの基板バイアスを印加す
ると、先に説明したように、従来の方法に比べて、正イ
オンを半導体処理基板５１に引き込む効果が大きくな
る。

【００６１】このため、ＳｉＯ₂ の吸湿性が減少した理
由としては、プラズマで励起されたＯイオンが基板５１
の表面に効果的に引き込まれ、酸化が積極的に起こるた
めと考えられる。

【００６２】また、成膜形状が向上する理由としては、
成膜の過程で、ＳｉＯ₂ 膜の凸部に対するＣＦx イオン
によるエッチング作用が優先的に大きくなって、成膜の
速度が小さくなるためである。

【００６３】このような効果は、基板バイアスを用いな
くても、３５０ＫＨｚの高周波電圧を増加させることに
よっても期待できる。しかし、この方法の場合、基板５
１に誘起される電圧が増加するため、本発明の基板バイ
アスを用いた場合に比べて、ＭＯＳトランジスタを損傷
させる可能性が高くなる。

【００６４】すなわち、基板バイアスを用いる本発明の
方法によれば、ＭＯＳＦＥＴに適用した場合においても
ゲート酸化膜の耐圧が劣化されるといったＭＯＳゲート
へのダメージの心配がなく、従来の絶縁膜に比べ、不純
物、ウェットエッチングレート、吸湿性、および成膜形
状などを大きく改善できるものである。

【００６５】上記したように、高周波電圧を増大するこ
となく、プラズマで励起したイオンを半導体処理基板上
に効果的に引き込むことができるようにしている。すな
わち、プラズマ空間電位が正負に変化する放電領域内に
半導体処理基板を設置し、直流のバイアス電圧を印加す
るようにしている。これにより、プラズマで励起したイ
オンを半導体処理基板上に効果的に引き込むことができ
るようになるため、Ｆ添加ＳｉＯ₂ 膜中の不純物、ウェ
ットエッチングレート、吸湿性、および成膜形状などを
大きく改善することが可能となる。したがって、従来の
平行平板型プラズマＣＶＤ法により形成された絶縁膜に
比べ、ＭＯＳゲートへのダメージがなく、高品質で、し
かも段差被覆性のより良好な絶縁膜を形成できるように
なるものである。

【００６６】なお、上記実施例においては、３５０ＫＨ
ｚおよび１３．５６ＭＨｚの高周波電圧をそれぞれ印加
するように構成した場合を例に説明したが、これに限ら
ず、たとえば３５０ＫＨｚの高周波電圧のみを印加する
ように構成した場合においても、同様な効果が期待でき
る。

【００６７】ただし、この場合、１３．５６ＭＨｚの高
周波電圧をも印加するように構成した場合に比べ、放電
の開始時期や安定性の点で、成膜圧力などの条件に制限
を加える必要がある。

【００６８】また、成膜用の反応ガスとしては、ＴＥＯ
Ｓガスの変わりに、たとえばＦＳｉ（ＯＣ₂ Ｈ₅ ）₃ 、
Ｓｉ（ＣＨ₃ ）₄ などの有機系のガスや、ＳｉＨ₄ 、Ｓ
ｉ₂Ｈ₆ 、ＳｉＦ₄ 、ＳｉＨ₂ Ｆ₂ などの無機シランガ
スを用いることもできる。また、ＣＦ₄ の変わりに、Ｃ
₂ Ｆ₆ 、Ｃ₃ Ｆ₈ 、ＮＦ₃ 、Ｆ₂ などのＦを含むＦ系の
ガスを用いても良い。

【００６９】Ｆ系のガスを用いる場合、成膜形状が良好
になる効果は、Ｆ系のガスを用いない場合に比べて低下
する。しかし、Ｆ系のガスを用いない従来の方法では、
埋め込み可能なアスペクト比が０．７（高さ７００ｎ
ｍ、幅１０００ｎｍ）未満であったのに対し、本発明の
方法では、アスペクト比「２」までの埋め込みが可能と
なることが確認できた。

【００７０】この理由としては、膜の粒子イオンが、半
導体処理基板に垂直に引き込まれるためと考えられる。
また、このＦ系のガスと同時に、Ａｒガスなどのスパッ
タリング効果の大きいガスを導入することで、さらに成
膜形状は良好になり、アスペクト比「３」までの埋め込
みが可能となる。

【００７１】また、半導体処理基板が載置される基板電
極の上部に異なるプラズマ源、たとえば、ＥＣＲプラズ
マ、ヘリコンプラズマ、ＴＣＰ（高周波誘導プラズ
マ）、Ω（高周波誘導ヘリカル共鳴プラズマ、ＥＢＥＰ
（電子ビーム励起プラズマ）などを設置した場合、基板
とプラズマ源との間にメッシュ形状の電極を設置し、こ
れに高周波電圧を印加して励起される空間電位が正負に
変化する領域内に基板を設置して直流バイアスを印加す
るように構成することによって、同様に膜中の不純物の
減少や成膜形状が良好になる効果がある。

【００７２】特に、上記ＴＣＰおよび上記Ωを異なるプ
ラズマ源として用いる場合においては、５００ＫＨｚ程
度の高周波電圧を印加することによって基板電極の近く
に励起された空間電位が正負に変化する領域内に基板を
設置し、これに直流バイアスを印加するように構成する
ことによっても、同様な効果が期待できる。

【００７３】さらに、成膜用の反応ガスにＳｉＨ₄ およ
びＮＨ₃ を用いて絶縁膜を形成するようにした場合に
も、上述したＦ添加ＳｉＯ₂ 膜と同様な特性をもつＳｉ
Ｎ膜の形成が可能である。

【００７４】図１０は、先の実施例において用いた、平
行平板型プラズマＣＶＤ装置（図３参照）でＳｉＮ膜の
形成を行った場合の、膜中の水素量（赤外吸収スペクト
ルで、Ｓｉ−Ｎ１００ｃｍ^-1のピーク面積とＳｉ−Ｈ
２０００ｃｍ^-1のピーク面積との比）と基板バイアス
との関係について示すものである。

【００７５】この場合の成膜の条件は、たとえば、反応
ガスはＳｉＨ₄ ガスを１００ｓｃｃｍ、ＮＨ₃ ガスを５
００ｓｃｃｍの割合とし、成膜圧力を２ｔｏｒｒとし、
基板温度を３５０℃とし、電極間距離を５ｍｍとした。

【００７６】また、１３．５６ＭＨｚの高周波電力は１
００Ｗ、３５０ＫＨｚの高周波電力は１５０Ｗに設定し
た。さらに、半導体処理基板５１に印加される基板バイ
アスは、０〜−３００Ｖとした。

【００７７】この図からも明らかなように、基板バイア
スを上げると、ＳｉＮ膜中の水素量は激減し、−２００
Ｖ以上でほとんど「０」になることがわかった。また、
従来法における埋め込み可能なアスペクト比が０．７未
満であったのに対し、本発明の方法では、アスペクト比
「２」までの埋め込みが可能となることを確認できた。

【００７８】さらに、Ａｒなどのスパッタリング効果の
大きいガスや、ＣＦ₄ などのハロゲン系のエッチング作
用の大きいガスを同時に用いるようにした場合において
は、さらに成膜形状は良好になり、アスペクト比「３」
までの埋め込みが可能となった。その他、この発明の要
旨を変えない範囲において、種々変形実施可能なことは
勿論である。

【００７９】

【発明の効果】以上、詳述したようにこの発明によれ
ば、ＭＯＳゲートへのダメージがなく、高品質で、しか
も段差被覆性のより良好な半導体薄膜を形成することが
可能な薄膜形成装置および薄膜形成方法を提供できる。

【図面の簡単な説明】

【図１】この発明の薄膜形成装置の基本的構成を示す概
略図。

【図２】同じく、薄膜形成装置における電極内での空間
電位の分布を説明するために示す図。

【図３】この発明の一実施例にかかる平行平板型プラズ
マＣＶＤ装置を示す概略構成図。

【図４】同じく、平行平板型プラズマＣＶＤ装置を用い
て形成された、Ｆ添加ＳｉＯ₂膜中のＦの濃度に対する
ＳｉＯ₂ 膜の誘電率を説明するために示す図。

【図５】同じく、Ｆ添加ＳｉＯ₂ 膜におけるＦの濃度と
吸湿性との関係を説明するために示す図。

【図６】同じく、Ｆ添加ＳｉＯ₂ 膜におけるＦの濃度を
１０ａｔ％として形成した場合の基板バイアス依存性と
吸湿性との関係、および成膜の直後におけるＦ添加Ｓｉ
Ｏ₂ 膜中のＯＨの濃度について、それぞれ説明するため
に示す図。

【図７】同じく、基板バイアスと埋め込み可能なアスペ
クト比との関係について説明するために示す図。

【図８】同じく、基板バイアスを−３００Ｖにして形成
した場合の、電極間距離と埋め込み可能なアスペクト比
との関係について説明するために示す図。

【図９】同じく、Ｆの濃度を１０ａｔ％として形成した
場合における、電極間距離と吸湿性との関係について説
明するために示す図。

【図１０】平行平板型プラズマＣＶＤ装置でＳｉＮ膜の
形成を行った場合の、膜中の水素量と基板バイアスとの
関係について説明するために示す図。

【図１１】従来技術とその問題点を説明するために示す
平行平板型プラズマＣＶＤ装置の概略構成図。

【図１２】同じく、従来の平行平板型プラズマＣＶＤ装
置における電極内での空間電位の分布を説明するために
示す図。

【符号の説明】

１１…反応室、１１ａ…ガス供給口、１１ｂ…排気口、
１２…カソード電極（第２の電極）、１３…アノード電
極（第１の電極）、１４…高周波電源、１５，６２…直
流電源、１６，５１…半導体処理基板、１７…シャワー
ヘッド、２１…チャンバ、２２…対向電極（第２の電
極）、２３…基板電極（第１の電極）、３１…高周波電
源（１３．５６ＭＨｚ用）、３２…高周波電源（３５０
ＫＨｚ用）、３３，３４…マッチングネットワーク、４
１…バルブ、４２…ガス供給源、４３…分散ノズル（シ
ャワーヘッド）、６１…ヒータ、７１…真空ポンプ。

Claims

【特許請求の範囲】

【請求項１】プラズマ化学気相成長法により半導体処
理基板上に半導体薄膜を形成する装置において、前記半導体処理基板を載置する第１の電極と、この第１の電極に直流バイアス電圧を印加する直流電源
と、前記第１の電極に対向して配置された第２の電極と、この第２の電極に高周波電力を印加する高周波電源とを
具備し、前記第１の電極上に載置される前記半導体処理基板が、
励起したプラズマの空間電位が正負に変化している放電
領域にくるようにしたことを特徴とする薄膜形成装置。
【請求項２】前記第２の電極は、反応ガスを供給する
シャワーヘッドを兼ね備えてなることを特徴とする請求
項１に記載の薄膜形成装置。
【請求項３】前記高周波電源は、少なくとも２種類の
高周波電力を印加できるように構成されてなることを特
徴とする請求項１に記載の薄膜形成装置。
【請求項４】前記第１，第２の電極は、相互の間隔距
離が５ｍｍ以下に設定されることを特徴とする請求項１
に記載の薄膜形成装置。
【請求項５】前記直流電源は、前記第１の電極に対し
て０〜−３００Ｖの直流バイアス電圧を印加するもので
あることを特徴とする請求項１に記載の薄膜形成装置。
【請求項６】プラズマ化学気相成長法により半導体処
理基板上に半導体薄膜を形成する装置において、前記半導体処理基板を載置する第１の電極と、この第１の電極に０〜−３００Ｖの直流バイアス電圧を
印加する直流電源と、前記第１の電極に対向して５ｍｍ以下の間隔距離を有し
て配置された第２の電極と、この第２の電極に高周波電力を印加する高周波電源とを
具備し、前記第１の電極上に載置される前記半導体処理基板が、
励起したプラズマの空間電位が正負に変化している放電
領域にくるようにしたことを特徴とする薄膜形成装置。
【請求項７】プラズマ化学気相成長法により半導体処
理基板上に半導体薄膜を形成する方法において、第１の電極に対向して配置された第２の電極に、高周波
電源からの高周波電力を印加し、その励起したプラズマの空間電位が正負に変化している
放電領域に、前記半導体処理基板を載置し、この状態で、前記第１の電極に直流電源からの直流バイ
アス電圧を印加するようにしたことを特徴とする薄膜形
成方法。