JP2629579B2 - 半導体装置の製造方法及び製造装置 - Google Patents

半導体装置の製造方法及び製造装置

Info

Publication number
JP2629579B2
JP2629579B2 JP5257137A JP25713793A JP2629579B2 JP 2629579 B2 JP2629579 B2 JP 2629579B2 JP 5257137 A JP5257137 A JP 5257137A JP 25713793 A JP25713793 A JP 25713793A JP 2629579 B2 JP2629579 B2 JP 2629579B2
Authority
JP
Japan
Prior art keywords
insulating film
film
electrode
vapor deposition
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5257137A
Other languages
English (en)
Other versions
JPH07115087A (ja
Inventor
義治 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5257137A priority Critical patent/JP2629579B2/ja
Priority to US08/294,727 priority patent/US5492864A/en
Publication of JPH07115087A publication Critical patent/JPH07115087A/ja
Application granted granted Critical
Publication of JP2629579B2 publication Critical patent/JP2629579B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の絶縁膜の半
導体製造方法及び半導体製造装置に関する。
【０００２】
【従来の技術】半導体装置の配線層における層間絶縁膜
の平坦化方法について、幾つかの複合プロセスが提案さ
れている（例えばSemicon News １９８９年６月ｐ６２
〜６７）。
【０００３】層間絶縁膜の平坦化方法の代表的なものに
ついて図３（ａ）〜（ｄ）を用いて説明する。
【０００４】まず、図３（ａ）に示すように、半導体基
板３０１の表面に形成された下地絶縁膜（熱酸化法又は
ＣＶＤ法で形成された２酸化シリコン膜、又はＣＶＤ法
で形成された窒化シリコン膜）３０２上にアルミニウム
電極３０３を形成した後、プラズマＣＶＤ法により厚さ
約１μｍの２酸化シリコン膜、窒化シリコン膜、又はシ
リコンオキシナイトライド（ＳｉＯＮ）膜等の絶縁膜３
０４を成長させる。
【０００５】次に、図３（ｂ）に示すようにＳＯＧ（Sp
in-on-Glass ）膜３０５を平坦なリファレンスウェハー
上で厚さが約０．２μｍ〜０．５μｍとなる条件で塗布
する。
【０００６】次に、図３（ｃ）に示すように、ドライエ
ッチングによりＳＯＧ膜３０５をエッチングして、アル
ミニウム電極３０３の側壁部や狭い隙間だけにＳＯＧ膜
３０５を残す。
【０００７】次にＳＯＧ膜３０５内に含まれている水分
を蒸発させ、固化させるために約３７０℃でアニーリン
グを行う。
【０００８】最後に、図３（ｄ）に示すようにプラズマ
ＣＶＤ法で厚さ約１μｍの２酸化シリコン膜、窒化シリ
コン膜、又はシリコンオキシナイトライド（ＳｉＯＮ）
膜等の層間絶縁膜３０６を成長させて、層間絶縁膜の平
坦化を終了する。
【０００９】上記の製造方法では、アルミニウム電極３
０３の側壁にはＳＯＧ膜３０５が残っているため、層間
絶縁膜３０６の段差被覆性が改善されている。その結
果、後工程で形成される第２層目の金属配線の亀裂、断
線といった不具合が緩和される。
【００１０】最近の研究では、ＳＯＧ膜を使用しない
で、より層間膜の平坦化を向上させる製造方法が検討さ
れている。例えば、特開平４−１６２５３０号公報に開
示されているような、層間絶縁膜の表面を研削加工して
平坦化する方法である。
【００１１】上記の製造方法について、図４（ａ）〜
（ｃ）を参照して説明する。
【００１２】初めに図４（ａ）に示すように、下地絶縁
膜４０２を形成した半導体基板４０１上に金属配線とな
るアルミニウム電極４０３を形成した後、プラズマＣＶ
Ｄ法で厚さ２〜５μｍの２酸化シリコン膜（以下Ｐ−Ｓ
ｉＯ膜と表記する）４０７を成長させる。
【００１３】続いて図４（ｂ）に示すようにＰ−ＳｉＯ
膜４０７の厚さがアルミニウム電極４０３上で０．５〜
１．０μｍになるまで、最表面から研削加工する。その
結果、ウェハー表面は完全に平坦化される。
【００１４】次に、図４（ｃ）に示すように、耐湿性膜
としてプラズマＣＶＤ法により、厚さ０．２μｍ〜０．
５μｍの窒化シリコン膜（以下Ｐ−ＳｉＮ膜と表記す
る）４０８を成長させる。層間絶縁膜として機能するＰ
−ＳｉＯ膜４０７、Ｐ−ＳｉＮ膜４０８の表面は完全に
平坦化されるため、後工程で形成される第２層目の金属
配線の亀裂、断線といった不具合の発生は大幅に低減さ
れ、半導体装置の信頼性は向上する。
【００１５】
【発明が解決しようとする課題】上述した従来の層間絶
縁膜の平坦化方法のうち、ＳＯＧ膜を利用した製造方法
では以下に述べる課題があった。
【００１６】第１に、第２層の金属配線の信頼性を向上
するためには層間絶縁膜表面が充分に平坦化されていな
ければならない。そのためにはアルミニウム電極３０３
の側壁に充分厚くＳＯＧ膜３０５を残す必要があるが、
ＳＯＧ膜３０５を厚く塗布すると、ＳＯＧ膜３０５を焼
き締め固化させるためのアニーリングの際にクラックが
生じ易くなり、製造条件の制御が極めて難しくなるとい
う問題点がある。
【００１７】第２に、ＳＯＧ膜３０５は多量の水分を含
有しているために、水分蒸発、固化を目的とした高温ア
ニーリングが不可欠となっている。しかしＳＯＧ膜３０
５はアルミニウム電極３０３上に塗布されており、アル
ミニウム電極３０３の溶融、腐食、劣化を防止するため
には、アニーリング温度を４００℃以下にしなければな
らない。この温度ではＳＯＧ膜３０５中に含有される水
分を完全に除去することができず、配線層の腐食等の不
具合が発生し、半導体装置の信頼性が低下するという問
題点がある。
【００１８】一方、層間絶縁膜の研削加工を利用する従
来の製造方法では、以下に述べる課題があった。まず、
最初にプラズマＣＶＤ法にてＰ−ＳｉＯ膜４０７を形成
する際、アルミニウム電極４０３のラインアンドスペー
スが狭く、アスペクト比が大きい場合には、アルミニウ
ム電極４０３による配線間への反応気体の回り込みが悪
くなり、配線間底部まで反応気体分子が届きにくくな
る。その結果、Ｐ−ＳｉＯ膜４０７の成長速度は金属配
線上部の角の部分で最も大きく、底部に向って深さ方向
に従い、徐々に小さくなる傾向を示す。Ｐ−ＳｉＯ膜４
０７の成長を続けてゆくと、配線上部の角の部分で膜厚
が厚くなり、オーバーハング形状を呈した後、両側が接
合して配線間にはボイド（空胴）が発生してしまう。
【００１９】層間絶縁膜内にボイドが形成されると、ボ
イド内に汚染物質がトラップされて半導体装置の信頼性
が著しく低下するという問題点がある。特に、後工程の
絶縁膜研削加工で使用される研磨粒子がボイド内にトラ
ップされて、品質低下を引き起こす可能性がある。
【００２０】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、層間絶縁膜の
平坦性を向上し、後工程で形成される第２層目の金属配
線の信頼性を向上することのできる半導体装置の製造方
法及び装置を実現することを目的とする。
【００２１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、パターン電極が形成された半導体基板上に化
学的気相成長法により絶縁膜を形成する工程と、反応性
イオンエッチングを用いて前記絶縁膜を選択的に除去
し、前記パターン電極に絶縁膜によるサイドウォールを
形成する工程と、分子振動エネルギーが高い準位に励起
された励起ハロゲン分子を導入しながら化学気相成長法
にて絶縁膜を形成する工程と、を連続的に実施すること
を特徴とする。
【００２２】本発明の半導体装置の製造装置は、平行平
板電極を有する化学気相成長装置において、半導体基板
を設置しない側の電極に、ハロゲン分子を分子振動エネ
ルギーが高い準位に励起された励起ハロゲン分子とする
ためのホットジェットノズルとヒーターを、化学気相成
長を行なうための原料ガスの供給系とは独立に搭載して
いることを特徴とする。
【００２３】
【作用】本発明による方法では、プラズマ気相成長法に
て絶縁膜を形成している際中に、ホットジェットノズル
にて分子振動エネルギーが高い準位に励起された励起ハ
ロゲン分子を導入する。
【００２４】励起ハロゲン分子は金属露出表面ではエッ
チング確率が高いという特徴を有している。このため、
絶えず金属原子がエッチングされて膜成長を行うための
核形成が阻害され、絶縁膜成長は起こらない。
【００２５】一方、金属露出面以外では励起ハロゲン分
子の脱励起を促進する金属原子が存在しないため、表面
エッチングも進行せず、絶縁膜成長が生じる。その結
果、金属露出面以外では絶縁膜成長が進行する選択成長
が実現される。
【００２６】本発明では、反応性イオンエッチングを用
いて金属電極に絶縁体のサイドウォールを形成した後
に、上記のプラズマ気相成長法による絶縁膜形成を行う
ので、金属電極間に空洞が発生することなく絶縁膜が形
成される。
【００２７】絶縁膜の選択成長は、平行平板電極を有す
るプラズマ化学気相成長装置において、上部電極に搭載
したホットジェットノズルにハロゲン元素気体を導入す
ることで実現される。
【００２８】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。
【００２９】図１は本発明を適用したプラズマ気相成長
装置の一実施例の略線的構成図である。
【００３０】本実施例の装置は、成長室１０９内に上部
電極１１０と下部電極１１１が設置されており、上部電
極１１０にはホットジェットノズル１１２が搭載されて
いることを特徴としている。
【００３１】成長室１０９内は真空排気ポンプ１１３よ
り真空排気され、０．１Ｐａの圧力に保たれる。下部電
極１１１上にはアルミニム電極をパターニングした半導
体基板１０１が設置され、下部電極１１１自体は内蔵さ
れたヒーター（不図示）により２５０℃に保たれてい
る。
【００３２】以下では本実施例のプラズマ気相成長装置
を使用して、４段階のステップを踏んで基板ウェハー上
に絶縁膜を選択的に成長する方法について説明する。
【００３３】まず、絶縁膜成長前の半導体基板１０１に
は図２（ａ）に示すように、表面に形成された下地絶縁
膜２０２（熱酸化法又はＣＶＤ法で形成された２酸化シ
リコン膜、又はＣＶＤ法で形成された窒化シリコン膜）
上にアルミニウム配線２０３がパターニングされてい
る。
【００３４】この半導体基板１０１を本実施例のプラズ
マ気相成長装置（図１）の下部電極１１１上に設置す
る。下部電極１１１の温度は２５０℃に保ち、プラズマ
室１０９内は真空排気ポンプ１１３により排気され、圧
力１０Ｐａに保持されている。
【００３５】この第１ステップでは図２（ａ）に示すよ
うに、半導体基板１０１表面の全面に５０Åの絶縁膜２
２８を形成するが、形成する絶縁膜２２８の種類によっ
て、プラズマ室１０９内に導入する成長気体の組み合せ
が異なる。
【００３６】絶縁膜２２８としてシリコン酸化膜（Ｓｉ
Ｏｘ）を成長させる場合には、モノシラン（ＳｉＨ4）
ボンベ１１５より質量流量制御器１４０を介してモノシ
ラン（ＳｉＨ4）気体を４０ｓｃｃＭ、亜酸化窒素（Ｎ2
Ｏ）ボンベ１１６より質量流量制御器１４０を介して亜
酸化窒素（Ｎ2Ｏ）気体を１００ｓｃｃＭそれぞれ気体
混合器１２１により混合した後、導入管１２２を通じて
シャワー導入口１２３より成長室１０９内に導入する。
【００３７】絶縁膜２２８としてシリコン窒化膜（Ｓｉ
Ｎｘ）を成長させる場合には、シリコン酸化膜（ＳｉＯ
ｘ）を成長する時の亜酸化窒素をアンモニア（ＮＨ3）
に切り換え、アンモニア（ＮＨ3）ボンベ１１７より質
量流量制御器１４０を介してアンモニア（ＮＨ3）気体
を８０ｓｃｃＭ、気体混合器１２１内でモノシラン（Ｓ
ｉＨ4）気体と混合して、成長室１０９内に導入する。
【００３８】高周波発信器１２５より１３．５６ＭＨ
ｚ、１５０Ｗの高周波を下部電極１１１に印加すると、
上部電極１１０と下部電極１１１との間にグロー放電現
象が発生し、成長気体は効率良くプラズマ化される。
【００３９】上記の結果、半導体基板１０１表面全体に
は絶縁膜２２８が形成されることとなる。この絶縁膜形
成方法を非選択成長と呼ぶ。この成長を約１分間行った
後、高周波の印加と成長気体の導入を停止する。この結
果絶縁膜２２８は図２（ａ）に示すように全面に約５０
Å形成される。
【００４０】第２のステップでは、第１のステップが終
了した直後、４フッ化炭素気体（ＣＦ4）ボンベ１１８
より質量流量制御器１４０を介して４フッ化炭素気体
（ＣＦ4）気体を３０ｓｃｃＭ、水素（Ｈ2）ボンベより
質量流量制御器１４０を介して水素（Ｈ2）気体を１０
ｓｃｃＭ、それぞれ気体混合器１２１で混合し、シャワ
ー導入口１２３より成長室１０９内に導入する。成長室
１０９内は真空排気ポンプ１１３により排気し、圧力１
０-2Ｐａに保持する。
【００４１】下部電極１１１に高周波発信器１２５より
１３．５６ＭＨｚ、２００Ｗの高周波を印加すると、上
部電極１１０と下部電極１１１との間でグロー放電現象
が発生し、導入気体は効率良くプラズマ化される。発生
したプラズマ中の電子の移動度は、イオンのそれに比べ
て非常に大きいので、電子は陽極である上部電極１１０
に向って流れる。その結果、両電極間に電流が流れ、ブ
ロッキング・コンデンサ１２４に電荷が蓄積される。電
極間に高周波電圧が印加されたままブロッキング・コン
デンサ２４１に電荷が蓄積されると、陰極降下が生じ、
下部電極１１１の表面近傍にイオンシース層ができる。
このイオンシース層内において、活性なイオン粒子は、
垂直な電界によって加速され、その方向にのみ反応性の
エッチングが進行する。
【００４２】反応気体に４フッ化炭素気体（ＣＦ4）を
使用した場合、プラズマ中に発生したＣＦ3イオンが垂
直な電界により加速され、絶縁膜２２８と以下のように
反応し、異方性のエッチングが進行する。 ＳｉＯｘの場合 ＣＦ3 +→ＣＦ2 +＋Ｆ* ＳｉＯｘ＋４Ｆ*→ＳｉＦ4↑＋ｘ／２Ｏ2 ・・・ （１） ＳｉＮｘの場合 ＣＦ3 +→ＣＦ2 +＋Ｆ* ＳｉＮｘ＋４Ｆ*→ＳｉＦ4↑＋ｘ／２Ｎ2 ・・・ （２） 絶縁膜２２８表面を攻撃したＣＦ3 +イオンは、表面でフ
ッ素ラジカル（Ｆ*）を発生させ、そのフッ素ラジカル
（Ｆ*）が絶縁膜２２８と反応して揮発性の４フッ化ケ
イ素（ＳｉＦ4）を生じて、エッチングが進行する。こ
の手法は反応性イオンエッチング（ＲＩＥ：Reactive I
on Etching）と呼ばれるもので、絶縁膜２２８を垂直方
向にしかエッチングしない。そのため、図２（ｂ）に示
すように絶縁膜２２８はアルミニウム電極２０３の側壁
にサイドウォール状に残り、アルミニウム電極２０３の
上表面の絶縁膜２２８は除去されてアルミニウム露出面
２２９となっている。
【００４３】絶縁膜２２８が５０Åの厚さであるなら
ば、３０ｓｅｃのエッチングを行った所で、高周波の印
加と反応気体の導入を停止して、エッチングを終了す
る。反応気体のうちのもう一つの成分である水素
（Ｈ2）はＣＦ3 +イオンの再結合を防止し、寿命を長く
することにより、エッチング速度を増大させる効果があ
る。
【００４４】第１ステップと第２ステップの工程の説明
は、従来技術と同一であり、公知のものである。
【００４５】第３ステップは半導体基板１０１上のアル
ミニウム露出面２２９以外の部分に絶縁膜を選択的に成
長する工程であり、本発明の特徴となる工程である。
【００４６】第２ステップで絶縁膜２２８をアルミニウ
ム電極２０３の側壁にサイドウォール状に残したのは、
次工程で絶縁膜の選択成長を行うため、サイドウォール
がないと、側壁に絶縁膜成長が起こらず空胴が生じてし
まうためである。第１ステップと同様の成長気体の組み
合せで、同様の高周波印加条件、成長温度でＳｉＯｘ又
はＳｉＮｘの絶縁膜成長を行うが、同時に上部電極１１
０に搭載されているホットジェットノズル１１２に、塩
素（Ｃｌ2）ボンベ１２６より質量流量制御器１２０と
アルミナ製気体導入管１２７を介して塩素（Ｃｌ2）気
体を導入する。
【００４７】ホットジェットノズル１１２はヒーター１
１４により約２０００℃に加熱されており、導入された
塩素気体はシャワー導入口１２３より成長室１０９内に
噴出される間に、約２０００℃程度の高温に加熱され
る。さらに噴出の際、断熱膨張過程の分子間衝突により
運動量が均一化されて、分子振動エネルギーが高い準位
に励起される。
【００４８】励起された分子Ｃｌ*はアルミニウム露出
面２２９表面においてのエッチング反応確率が高く、ア
ルミニウム表面上で脱励起しながら下記の反応を促進し
て、アルミニウム露出面２２９をエッチングする。
【００４９】 Ａｌ＋３／２Ｃｌ2 *→ＡｌＣｌ3↑ ・・・ （３） このときの揮発性反応物は３塩化アルミニウム（ＡｌＣ
ｌ3）である。アルミニウム露出面２２９以外の絶縁膜
２２８及び下地絶縁膜２０２上では励起分子Ｃｌ2 *の脱
励起を促進するアルミニウムのような原子が存在しない
ため、表面エッチング反応は生じない。その結果、アル
ミニウム露出面２９以外では絶縁膜成長が生じるが、ア
ルミニウム露出面２９上では絶えずアルミニウム原子が
エッチングされているため、絶縁膜成長を行うための核
形成が阻害され、絶縁膜成長は起こらない。このように
して絶縁膜の選択成長が実現される。
【００５０】図２（ｃ）は、絶縁膜２３０の選択成長を
行った結果を示すもので、アルミニウム電極２０３間を
絶縁膜２３０で完全に埋設し、アルミニウム露出面２９
上には絶縁膜３０は全く成長されていない様子が示され
ている。
【００５１】第３ステップでの選択成長は絶縁膜２３０
がアルミニウム電極２０３と同等の厚さになるまで続け
る。アルミニウム電極２０３の厚さが１μｍであれば、
成長は５０分間行う必要があり、成長の停止は成長気体
の導入とホットジェットノズル１１２への塩素（Ｃ
ｌ2）気体の導入及び下部電極１１１への高周波印加の
停止を同時に行うことで達成される。
【００５２】第４のステップでは第１のステップと全く
同じ成長条件で絶縁膜２３１の非選択成長を行う。この
結果、図２（ｄ）に示すようにアルミニウム露出面２２
９上を含む表面全面に絶縁膜２３１が成長され、その表
面は完全に平坦化される。
【００５３】本発明の絶縁膜成長方法では、アルミニウ
ム電極間の間隙を選択成長を利用して絶縁膜埋設を行う
ために、成長時の段差被覆性を考慮する必要がなく、ボ
イドなしに埋設が可能となり、絶縁膜の完全な平坦化が
可能となる。又全工程は同一の化学気相成長装置で連続
的に実施できるので、スループットの向上も期待でき
る。
【００５４】次に本発明の第２の実施例について説明す
る。図１の化学気相成長装置において、ホットジェット
ノズル１１２を導入する気体を塩素（Ｃｌ2）気体では
なく、臭素（Ｂｒ2）気体に代えて、絶縁膜の選択成長
を行う。
【００５５】ホットジェットノズル１１２に導入された
臭素（Ｂｒ2）気体は塩素（Ｃｌ2）気体同様、励起分子
Ｂｒ2 *となり、アルミニウム露出面２２９を攻撃し、以
下の反応を促進して揮発性の３臭化アルミニウム（Ａｌ
Ｂｒ3）を発生させる。
【００５６】 Ａｌ＋３／２Ｂｒ2 *→ＡｌＢｒ3↑ ・・・ （４） 上記反応によりアルミニウム露出面２２９はエッチング
されて、絶縁膜の選択成長が達成されるが、上記エッチ
ング反応の確率は塩素励起分子Ｃｌ2 *の場合と比べて約
１／２と低く、そのためアルミニウム電極２０３の膜減
りが少なくて済むという利点がある。
【００５７】なお、以上述べた実施例においては、金属
電極をアルミニウムによるものとして説明したが、金属
の種類は特に限定されるものではなく、Ａｕ、Ｐｔ等の
エッチングされにくい金属以外であれば本発明の有効性
は特に顕著なものとなる。
【００５８】また、プラズマ気相成長を行う際に導入さ
れる励起ハロゲン分子の種類および濃度も特に限定され
るものではない。第２の実施例では、励起ハロゲン分子
の種類を第１の実施例のものと変更することによりエッ
チング特性を変えられることを示したが、他の気体と混
合することによっても変更可能である。
【００５９】また、ホットジェットノズル１１２は、平
行平板電極を形成する上部電極１１０と下部電極１１１
のうち、上部電極に搭載されるものとして説明したが、
半導体基板１０１と対向する位置に設けられればよいも
のであり、例えば半導体基板が上部電極側にフェースダ
ウンの形態で取り付けられる装置では下部電極側に搭載
すればよい。
【００６０】さらに、励起ハロゲン分子を導入しながら
絶縁膜を形成する際に、プラズマ気相成長法にて行うも
のとして説明したが、本発明は化学気相成長法全般に適
用可能なものであり、成長法はこれに限定されるもので
はない。
【００６１】
【発明の効果】本発明は以上説明したように、構成され
ているので以下に示すような効果を奏する。
【００６２】完全に平坦化され、空胴の全くない層間絶
縁膜形成ができる効果がある。本発明によれば、従来の
技術で問題となった層間絶縁膜の平坦性が飛躍的に向上
されるので、後工程で形成される第２層目の金属配線の
信頼性が向上するという効果がある。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造装置の一実施例の略
線的構成図である。
【図２】本発明の半導体装置製造方法の工程断面図であ
る。
【図３】従来の半導体装置製造方法の工程断面図であ
る。
【図４】従来の半導体装置製造方法の工程断面図であ
る。
【符号の説明】
１０１ 半導体基板 １０９ 成長室 １１０ 上部電極 １１１ 下部電極 １１２ ホットジェットノズル １１３ 真空排気ポンプ １１４ ヒーター １１５ モノシランボンベ １１６ 亜酸化窒素ボンベ １１７ アンモニアボンベ １１８ ４フッ化炭素ボンベ １１９ 水素ボンベ １２０ 質量流量制御器 １２１ 気体混合器 １２２ 導入管 １２３ シャワー導入口 １２４ ブロッキングコンデンサ １２５ 高周波発振器 １２６ 塩素ボンベ １２７ アルミナ製気体導入管 ２０２ 下地絶縁膜 ２０３ アルミニウム電極 ２０４，２３０，２２８，２３１ 絶縁膜 ２２９ アルミニウム露出面

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 パターン電極が形成された半導体基板上
    に化学的気相成長法により絶縁膜を形成する工程と、 反応性イオンエッチングを用いて前記絶縁膜を選択的に
    除去し、前記パターン電極に絶縁膜によるサイドウォー
    ルを形成する工程と、 分子振動エネルギーが高い準位に励起された励起ハロゲ
    ン分子を導入しながら化学気相成長法にて絶縁膜を形成
    する工程と、 を連続的に実施することを特徴とする半導体装置の製造
    方法。
  2. 【請求項２】 平行平板電極を有する化学気相成長装置
    において、 半導体基板を設置しない側の電極に、ハロゲン分子を分
    子振動エネルギーが高い準位に励起された励起ハロゲン
    分子とするためのホットジェットノズルとヒーターを、
    化学気相成長を行なうための原料ガスの供給系とは独立
    に搭載していることを特徴とする半導体装置の製造装
    置。
JP5257137A 1993-10-14 1993-10-14 半導体装置の製造方法及び製造装置 Expired - Fee Related JP2629579B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5257137A JP2629579B2 (ja) 1993-10-14 1993-10-14 半導体装置の製造方法及び製造装置
US08/294,727 US5492864A (en) 1993-10-14 1994-08-22 Method and equipment for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5257137A JP2629579B2 (ja) 1993-10-14 1993-10-14 半導体装置の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
JPH07115087A JPH07115087A (ja) 1995-05-02
JP2629579B2 true JP2629579B2 (ja) 1997-07-09

Family

ID=17302235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5257137A Expired - Fee Related JP2629579B2 (ja) 1993-10-14 1993-10-14 半導体装置の製造方法及び製造装置

Country Status (2)

Country Link
US (1) US5492864A (ja)
JP (1) JP2629579B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187672B1 (en) * 1998-09-22 2001-02-13 Conexant Systems, Inc. Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204288A (en) * 1988-11-10 1993-04-20 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material
JPH0641631B2 (ja) * 1989-03-22 1994-06-01 日本電気株式会社 酸化タンタル膜の化学気相成長法および化学気相成長装置
JP2960466B2 (ja) * 1990-03-19 1999-10-06 株式会社日立製作所 半導体デバイスの配線絶縁膜の形成方法及びその装置
JPH04162530A (ja) * 1990-10-25 1992-06-08 Nec Corp 半導体装置の製造方法
KR950002948B1 (ko) * 1991-10-10 1995-03-28 삼성전자 주식회사 반도체 장치의 금속층간 절연막 형성방법

Also Published As

Publication number Publication date
US5492864A (en) 1996-02-20
JPH07115087A (ja) 1995-05-02

Similar Documents

Publication Publication Date Title
KR100849707B1 (ko) 탄소-도우핑된 저유전체들의 선택적 식각
US4681653A (en) Planarized dielectric deposited using plasma enhanced chemical vapor deposition
US5549786A (en) Highly selective, highly uniform plasma etch process for spin-on glass
JP3921502B2 (ja) 酸化物の選択的エッチング方法
US6168726B1 (en) Etching an oxidized organo-silane film
US5399237A (en) Etching titanium nitride using carbon-fluoride and carbon-oxide gas
US6015761A (en) Microwave-activated etching of dielectric layers
US20080145998A1 (en) Method of forming a low-k dual damascene interconnect structure
KR20000057736A (ko) 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법
KR20070089058A (ko) 고종횡비 분야용 이방성 피쳐를 형성하는 에칭 방법
JPH1041274A (ja) 誘電層のエッチング方法
TWI781757B (zh) 用於移除含鋁薄膜之系統及方法
JPH05102107A (ja) 半導体装置の製造方法
JP4153708B2 (ja) エッチング方法
US6642143B2 (en) Method of producing semiconductor device
US6787475B2 (en) Flash step preparatory to dielectric etch
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
JPH06338479A (ja) エッチング方法
JP4058669B2 (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
JP2629579B2 (ja) 半導体装置の製造方法及び製造装置
JP3601988B2 (ja) 絶縁膜の形成方法
US6492279B1 (en) Plasma etching methods
CN115803846A (zh) 用于去除含氮化物膜的系统和方法
JPH05283374A (ja) ドライエッチング方法
JPH06283477A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees