CN101401495A - 陶瓷叠层器件及其制造方法 - Google Patents

陶瓷叠层器件及其制造方法 Download PDF

Info

Publication number
CN101401495A
CN101401495A CNA200780008539XA CN200780008539A CN101401495A CN 101401495 A CN101401495 A CN 101401495A CN A200780008539X A CNA200780008539X A CN A200780008539XA CN 200780008539 A CN200780008539 A CN 200780008539A CN 101401495 A CN101401495 A CN 101401495A
Authority
CN
China
Prior art keywords
ceramic laminated
electrode
laminated device
ceramic
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200780008539XA
Other languages
English (en)
Inventor
齐藤隆一
茂野交市
加贺田博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101401495A publication Critical patent/CN101401495A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/129—Ceramic dielectrics containing a glassy phase, e.g. glass ceramic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

本发明涉及由介电陶瓷及银电极构成的陶瓷叠层器件，在可以在低温下烧结且相对介电常数以及Q值较高的介电陶瓷中，通过将烧结时的陶瓷与银之间的反应抑制得较低，并控制电极附近的特定元素的偏析，从而可以稳定地获得具有较高的Q值、低损耗的滤波器。为此，在至少由陶瓷及含有硅的玻璃构成的陶瓷叠层体中，使距银电极的距离为5μm以下范围内的硅元素浓度A、与距银电极的距离大于5μm的范围内的硅元素浓度B之比即A/B为2以下。

Description

陶瓷叠层器件及其制造方法
技术领域
本发明涉及陶瓷叠层器件及其制造方法。
背景技术
近年来，随着利用在移动电话或无线局域网(LAN)等中使用的微波区域的电磁波的通信技术的发展，对设备小型化的要求越来越高。为了实现这些终端设备的小型化，需要使构成设备的高频滤波器或谐振器等高频器件小型化。
这样的高频器件之一是叠层介电滤波器。叠层介电滤波器是通过对在由介电陶瓷构成的陶瓷叠层体的内层部分上形成电容器或带状线的内部电极(导体金属)加以适当配置而形成的，在利用相同谐振模式的情况下，高频元件的尺寸与所使用的介电材料的相对介电常数(εr)的平方根成反比，因此为了制作小型的谐振器件，需要具有高相对介电常数的材料。
另外，作为对介电陶瓷材料所要求的其它特性，是在高频区域中的低损耗，即，可列举出Q值高或频率的温度特性TCF(temperature coefficient offrequency)小等。此处所谓Q值是指介电损耗tanδ的倒数。由此，可以实现插入损耗小、温度稳定性优良、高性能的滤波器。
另一方面，为了实现高频器件的小型化，进行将导体金属与介电陶瓷组成物形成为叠层构造、且获得高性能的器件的尝试。此时，特别是在微波区域使用的场合，需要导体金属具有高导电率，因此使用银(Ag)或者其合金等成为主流。银(Ag)在金属中具有最高的导电率，因此在高频用途中使用时非常有利。然而，如上所述使导体金属与介电陶瓷组成物形成为叠层构造时，必须将导体金属(内部电极)与介电陶瓷同时进行烧结。因此，需要在形成内部电极的导体金属不熔融、且不氧化的烧结条件下可以致密烧结的介电陶瓷材料。即，要求在所使用的导体金属的熔点的以下，如果是使用银(Ag)的场合，则为在银(Ag)的熔点(961℃)以下的温度下可以进行烧结。作为此种材料的一例，以往众所周知有如下材料，即在Ba-Re-Ti-O系的材料(其中，Re为稀土类元素)中，添加用以降低烧结温度的各种添加物或玻璃等。由此可以获得烧结温度不断降低，且高介电率、高Q值、TCF较小的介电陶瓷(例如参照专利文献1、2、3)。
然而，上述现有例中存在如下问题，即虽然可以在能够与银(Ag)同时烧结的900℃左右的温度下进行烧结，但是在形成了陶瓷叠层器件的情况下，在烧结时陶瓷材料与银(Ag)反应而使得电极宽度或厚度小于设计值，无法获得充分的特性。进而，作为玻璃或添加物的成分的硅(Si)或锌(Zn)、或者它们的复合氧化物等，作为二次相在电极附近偏析，由此存在器件的Q值降低，损耗容易变大的问题。
专利文献1：日本专利特开平8-55518号公报
专利文献2：日本专利特开平11-209172号公报
专利文献3：日本专利第2786977号公报
发明内容
本发明为了解决这些问题，通过尽量抑制介电陶瓷与银(Ag)电极的反应，同时抑制、控制作为玻璃或添加物的成分的硅(Si)或锌(Zn)、或者包含这些成分的复合氧化物等的二次相在电极附近偏析，以高成品率来提供Q值高、低损耗的陶瓷叠层器件。
本发明的陶瓷叠层器件的特征在于：使用银(Ag)作为至少由陶瓷及含有硅(Si)的玻璃构成的陶瓷叠层体的内部电极，使距银(Ag)电极的距离为5μm以下范围内的硅(Si)元素浓度A、与距银(Ag)电极的距离大于5μm的范围内的硅(Si)元素浓度B之比即A/B为2以下。
另外，本发明的陶瓷叠层器件的特征在于：使用银(Ag)作为至少由陶瓷和含有硅(Si)的玻璃及氧化锌(ZnO)构成的陶瓷叠层体的内部电极，使距银(Ag)电极的距离为5μm以下范围内的锌(Zn)元素浓度C、与距银(Ag)电极的距离大于5μm的范围内的锌(Zn)元素浓度D之比即C/D为4以下。
另外，本发明的陶瓷叠层器件的制造方法的特征在于：使陶瓷叠层器件焙烧时的氧浓度为10vol％以下。
根据本发明的陶瓷叠层器件及其制造方法，在可以在900℃左右的低温下进行烧结，且相对介电常数以及Q值较高的介电陶瓷中，即便是在使用银(Ag)作为内部电极来形成陶瓷叠层器件的情况下，由于将烧结时与银(Ag)的反应性抑制得较低，因此作为器件，也可以保持较高Q值，且可以低损耗化。其结果是，可以稳定地获得小型且具有优良特性，特性偏差小的陶瓷叠层器件。
附图说明
图1是本发明的一个实施方式中的生片叠层体的分解立体图。
图2是本发明的一个实施方式中的陶瓷叠层器件的剖面图。
图3是本发明的一实施方式中的陶瓷叠层器件的内部电极附近的放大图。
附图标记说明
1   陶瓷生片
2   屏蔽电极
3   带状线电极
4   输入输出电极
5   陶瓷元件本体
8   分析部位
具体实施方式
以下，对本发明的一个实施方式中的陶瓷叠层器件以及制造方法进行说明。
作为原材料的第一成分，使用高化学纯度(99重量％以上)的BaCO3、Nd2O3、TiO2以及Bi2O3。当以xBaO-yNd2O3-zTiO2-wBi2O3(x+y+z+w＝100，x、y、z、w分别为摩尔比)表示各个成分的组成时，优选组成范围为12≤x≤16、12≤y≤16、65≤z≤69、2≤w≤5。另外，此处虽然使用了Nd2O3作为稀土类氧化物，但是也可以使用Nd以外的氧化物如La2O3、Sm2O3等其它稀土类氧化物。另外，也可以用其它稀土元素来替代一部分Nd。将上述粉末与纯水在球磨机中混合18小时。混合后，使浆料干燥，放入氧化铝坩埚中，在1200℃～1400℃的温度下煅烧2小时。将该煅烧粉大致碾碎之后，利用前述球磨机进行粉碎，并使之干燥，作为第一成分的粉末。
下面叙述用作第二成分的玻璃粉末的合成。在原材料中使用SiO2、H3BO3、Al(OH)3、MgO、BaCO3、CaCO3、SrCO3、La2O3、Li2CO3、ZnO等原料，以下述组成的方式进行了秤量。利用V型混合器(V-shaped blender)将这些粉体加以混合之后，放入铂或者铂铑坩埚中，在1400℃～1600℃的温度下熔融，利用双辊轧机进行快速冷却，制成碎玻璃(glass cullet)。将所获得的碎玻璃在球磨机中进行8小时粉碎，干燥后，作为第二成分的粉末。合成的第二成分是Si-碱土类金属-La-O系的玻璃，其组成优选SiO2为33～46重量％，BaO为30～37重量％，La2O3为8～12重量％。另外，也可以利用CaO、MgO、SrO等来代替上述BaO。另外，除了上述以外，也可以含有Al2O3、Li2O、B2O3、ZnO等。通过使组成处于上述组成范围，在烧结过程中结晶化，BaSi2O5或Ba2(Si4O10)等的结晶相析出，由此烧结后的材料的Q值变高。进而，通过含有La，使得高温下的粘性较低，其结果是具备因玻璃的流动性增加而容易进行液相烧结的特征。另外，此处作为一例而示出了上述玻璃组成系，但是即便是除此以外的玻璃，只要是呈现出类似效果的即可加以使用。
接着，进行秤量使第一成分、第二成分的粉末为80：20的重量比，进一步对该混合粉末添加相对于混合粉100重量份为5重量份的作为第三成分的ZnO，利用球磨机进行湿式混合、粉碎，制成粉碎粉。另外，也可以将ZnO添加到作为第二成分的玻璃中。由此，可以降低玻璃自身的软化点，有助于低温烧结化。另外，有时根据情况无需添加第三成分。通过使第一、第二成分处于上述组成范围，可以使其成为相对介电常数高、Q值大、TCF接近0ppm/℃、且可以在900℃左右的温度下烧结的陶瓷组成物。
在由上述第一成分、第二成分以及第三成分组成的粉碎粉中，添加聚乙烯醇缩丁醛或丙烯酸树脂等粘合剂以及增塑剂进而添加有机溶剂并进行混合、分散，制成陶瓷浆料。利用刮刀法或模涂法等，将该陶瓷浆料涂覆在PET(polyethylene terephthalate)薄膜等基膜上，由此制作陶瓷生片。在上述陶瓷生片上使用银(Ag)膏，通过丝网印刷来印刷所需的电极图案，再将这些陶瓷生片叠层所需片数，并通过热压接，形成内层或表层具有电极图案的生片叠层体。通过将该叠层体在10vol％以下的含氧环境中，在900℃～940℃的温度下进行焙烧，形成烧结后的尺寸为宽2.5mm、长2.0mm、厚1mm的陶瓷叠层器件。关于焙烧的环境，通过N2、Ar、CO2、O2、H2等气体进行调节。另外，关于氧浓度由氧化锆传感器等来进行监视。在图1中表示了烧结前的陶瓷叠层体(生片叠层体)的分解立体图，在图2中表示了烧结后的陶瓷叠层体(陶瓷叠层器件)的剖面图。但是，省略了外部电极等。图1表示了作为本器件的一例叠层结构的叠层介电滤波器的例子，该叠层介电滤波器具有如下三层板型的构造，由作为介电层的陶瓷生片1夹持带状线电极3，并内置以与带状线电极3进行输入输出耦合、或者形成调整频率用的电容器等为目的的输入输出电极4。通过使只单独作为谐振器发挥作用的带状线电极的电磁场相互耦合而形成带通滤波器。另外，这些电极2、3、4等的每一个都是本发明的内部电极的实施方式，总称为内部电极。如果带状线电极3为相同形状，则厚度最厚的电极使谐振器的Q值变高，作为滤波器的损耗变小。然而，在陶瓷叠层器件中，如果使内部电极的厚度变厚，则因与介电层的热膨胀系数之间的差而导致在介电元件中产生龟裂(crack)，或在介电层与内部电极之间产生间隙，因此在器件可靠性方面产生不良。为了同时兼顾对介电元件的龟裂进行抑制，以及滤波器的电气特性，优选电极厚度为15μm以上、35μm以下。
另一方面，优选屏蔽电极2与上述带状线电极相比尽量薄。屏蔽电极的作用是对滤波器全体进行电磁屏蔽，以防止因外部的影响等而改变滤波器特性。因此，从上述性质上，需要非常大的面积。因此，如果该电极的厚度较厚，则在叠层热压粘合时陶瓷生片无法吸收电极厚度，从而产生叠层不良，在很多情况下导致烧结后出现分层等。在本发明的陶瓷叠层器件中，当使屏蔽电极烧结后的厚度薄至7μm时，可以确认烧结后观察不到分层等，也获得了作为器件的充分的屏蔽效果。另外，为了防止叠层时的叠层不良且获得充分的屏蔽效果，优选电极厚度为1μm以上、10μm以下。
改变烧结时的氧浓度，制成多个这样的陶瓷叠层体样品。而且，为了测定容易在电极附近偏析的二次相的浓度分布，将已制成的样品进行剖面研磨，通过X射线波长分散谱仪(wavelength dispersive type X-ray microanalyzer)(WDS)的点分析，进行作为二次相的构成要素的硅(Si)、锌(Zn)的元素分析。
图3表示图2中的电极3附近的放大图与WDS的分析部位8的一例。分析部位8在距电极端部5μm以下的范围内与距电极端部大于5μm的范围内，分别取5个部位。另外，选定此时的分析部位以可在距电极端部5μm以下，以及距电极端部5μm以上的区域中分别获得二次相的浓度的有效平均值。
已测定的WDS的分析结果中，关于硅(Si)，由在距银(Ag)电极的距离为5μm以下的位置上的平均硅(Si)元素浓度A与在距银(Ag)电极的距离大于5μm的位置上的平均硅(Si)元素浓度B的比即A/B来表示。另外，关于锌(Zn)，由在距银(Ag)电极的距离为5μm以下的位置上的平均锌(Zn)元素浓度C与在距银(Ag)电极的距离大于5μm的位置上的平均锌(Zn)元素浓度D之比即C/D来表示。此处，A/B比、C/D比的值分别根据5个分析部位的平均值来算出。A/B比、C/D比等，是表示二次相的分布的均匀性的指标，这些比值越大，则二次相向电极附近的偏析就越强。无偏析时，这些比值为1。
表1表示硅(Si)元素浓度比A/B与焙烧时的氧浓度的关系，以及滤波器的最小损耗值(Top loss)与氧浓度的关系。另外，表2表示锌(Zn)元素浓度比C/D的值与烧结时的氧浓度的关系，以及滤波器的Top loss与氧浓度的关系。
另外，附有#标记的数据不适用于本发明(以下相同)。
表1
 
No. O2浓度(vol％) A/B比 最高损耗(dB)
1 <0.001 1.5 2.13
2 0.01 1.9 2.14
3 0.1 1.7 2.13
4 1 1.5 2.15
5 5 1.8 2.15
6 10 1.8 2.14
7# 20 3.2 2.48
表2
 
No. O2浓度(vol％) C/D比 最高损耗(dB)
1 <0.001 1.9 2.13
2 0.01 2 2.14
3 0.1 1.8 2.13
 
4 1 2.1 2.15
5 5 2.5 2.15
6 10 2.2 2.14
7# 20 4.6 2.48
根据表1可知，当在距银(Ag)电极的距离为5μm以下的位置上的硅(Si)元素浓度A、与在距银(Ag)电极的距离大于5μm的位置上的硅(Si)元素浓度B的比A/B为2以下时，可知滤波器的Top loss较小，作为滤波器显示出良好的特性。另一方面，当A/B大于2时，与A/B为2以下时相比，滤波器的Top loss大约劣化0.3dB以上。另外，关于表2也同样可知，当在距银(Ag)电极的距离为5μm以下的位置上的锌(Zn)元素浓度C、与在距银(Ag)电极的距离大于5μm的位置上的锌(Zn)元素浓度D的比C/D的值大于4时，与C/D的值为4以下时相比，滤波器的Top loss约劣化0.3dB以上。另外，此时的氧浓度均为10vol％以下。
根据以上结果可知，即便二次相的浓度分布未必如理想的那样均匀，只要在硅(Si)的场合下浓度比为2以下，在锌(Zn)的场合下浓度比为4以下，则可以获得滤波器的Top loss较小的有实用性的器件。由此，可以提高器件制造时的成品率，且稳定地进行制造。
另外，当电极附近存在偏析物时，倾向于越接近电极则A/B、C/D比越大。在上述样品中，表3表示在距银(Ag)电极的距离为2μm以下的位置上的硅(Si)元素浓度A′、与在距银(Ag)电极的距离大于2μm的位置上的硅(Si)元素浓度B’之比A′/B′，表4表示在距银(Ag)电极的距离为2μm以下的位置上的锌(Zn)元素浓度C’、与在距银(Ag)电极的距离大于2μm的位置上的锌(Zn)元素浓度D′之比C′/D′。
表3
 
No. O2浓度(vol％) A′/B′比
1 <0.001 2.1
2 0.01 2.6
3 0.1 2.5
 
4 1 2.4
5 5 2.5
6 10 2.2
7# 20 4.9
表4
 
No. O2浓度(vol％) C′/D′比
1 <0.001 1.5
2 0.01 1.7
3 0.1 1.7
4 1 1.6
5 5 1.8
6 10 1.8
7# 20 5.5
根据表3、表4，当分析范围更接近电极时，更优选A′/B′比为4以下的情形，或C′/D′比为5以下的情形。
根据上述可知，当焙烧时的氧浓度较低时，在银(Ag)电极附近硅(Si)或锌(Zn)、或者这些元素的复合氧化物等的偏析变少。当这些偏析物在银(Ag)电极附近偏析时，成为如下状态，即容易因热膨胀差而产生龟裂或因银(Ag)电极与元件的粘合力降低而产生间隙或缺陷。反之，通过获得上述偏析物较少的状态，可形成在银(Ag)电极与元件本体之间没有间隙或缺陷、粘合性良好的界面状态，其结果为Q值得到提高，因而滤波器的损失降低。
工业利用可能性
本发明的陶瓷叠层器件使用银(Ag)作为内部电极，且由介电陶瓷组成，该介电陶瓷由陶瓷及含有硅(Si)的玻璃组成，通过抑制与银(Ag)的反应活性，控制电极附近的硅(Si)的偏析，可以稳定且高成品率地生产具有高Q值与低损失的器件，因此能够形成用于高频区域的滤波器等器件。

Claims (8)

1、一种陶瓷叠层器件，其是将至少包含陶瓷、及含有硅的玻璃的陶瓷叠层体烧结而成的，其特征在于：
所述陶瓷叠层器件具有包含银的内部电极，
距所述内部电极的距离为5μm以下范围内的硅元素浓度A、与距所述内部电极的距离大于5μm的范围内的硅元素浓度B之比即A/B为2以下。
2、一种陶瓷叠层器件，其是将至少包含陶瓷、含有硅的玻璃、及氧化锌的陶瓷叠层体烧结而成的，其特征在于：
所述陶瓷叠层器件具有包含银的内部电极，
距所述内部电极的距离为5μm以下范围内的锌元素浓度C、与距所述内部电极的距离大于5μm的范围内的锌元素浓度D之比即C/D为4以下。
3、根据权利要求1或2的任一项所述的陶瓷叠层器件，其特征在于：
包含至少一层以上的所述烧结后的厚度为15μm以上的所述内部电极。
4、根据权利要求3所述的陶瓷叠层器件，其特征在于：
包含至少一层以上的所述烧结后的厚度为10μm以下的所述内部电极。
5、根据权利要求1或2的任一项所述的陶瓷叠层器件，其特征在于：
所述玻璃中含有氧化锌。
6、根据权利要求1或2的任一项所述的陶瓷叠层器件，其特征在于：
所述玻璃为Si-碱土类金属-La-O系。
7、根据权利要求1或2的任一项所述的陶瓷叠层器件，其特征在于：
所述陶瓷包含Ba-稀土类元素-Ti-Bi-O。
8、一种陶瓷叠层器件的制造方法，其是权利要求1或2的任一项所述的陶瓷叠层器件的制造方法，其特征在于：
使所述陶瓷叠层器件焙烧时的氧浓度为10vol％以下。
CNA200780008539XA 2006-03-15 2007-03-06 陶瓷叠层器件及其制造方法 Pending CN101401495A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP070599/2006 2006-03-15
JP2006070599A JP4967388B2 (ja) 2006-03-15 2006-03-15 セラミック積層デバイスの製造方法およびセラミック積層デバイス

Publications (1)

Publication Number Publication Date
CN101401495A true CN101401495A (zh) 2009-04-01

Family

ID=38594717

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200780008539XA Pending CN101401495A (zh) 2006-03-15 2007-03-06 陶瓷叠层器件及其制造方法

Country Status (5)

Country Link
US (1) US7826196B2 (zh)
EP (1) EP1986481A4 (zh)
JP (1) JP4967388B2 (zh)
CN (1) CN101401495A (zh)
WO (1) WO2007119312A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104980118A (zh) * 2014-04-03 2015-10-14 深圳振华富电子有限公司 一种叠层片式陶瓷射频低通滤波器及其制备方法
CN107211535A (zh) * 2015-01-13 2017-09-26 日本特殊陶业株式会社 电路基板和其制造方法
CN112408975A (zh) * 2019-08-23 2021-02-26 兴勤电子工业股份有限公司 陶瓷组成物、陶瓷烧结体、叠层型陶瓷电子元件及其制法
CN113443908A (zh) * 2020-03-27 2021-09-28 兴勤电子工业股份有限公司 陶瓷组成物、陶瓷烧结体及叠层型陶瓷电子元件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6297914B2 (ja) * 2014-05-01 2018-03-20 日本特殊陶業株式会社 感温素子および温度センサ
WO2019005778A1 (en) * 2017-06-26 2019-01-03 Vishay Israel Ltd. BROADBAND COUPLING CAPACITOR

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2613722B2 (ja) * 1991-09-27 1997-05-28 日本碍子株式会社 低温焼成用誘電体磁器組成物の製造法
JP2786977B2 (ja) 1991-09-27 1998-08-13 日本碍子株式会社 低温焼成用誘電体磁器組成物及びその製法
JPH0855518A (ja) 1994-08-12 1996-02-27 Ube Ind Ltd 誘電体磁器組成物
US6316100B1 (en) * 1997-02-24 2001-11-13 Superior Micropowders Llc Nickel powders, methods for producing powders and devices fabricated from same
JPH11171645A (ja) * 1997-12-09 1999-06-29 Hitachi Metals Ltd 電子部品
JPH11189894A (ja) * 1997-12-24 1999-07-13 Murata Mfg Co Ltd Ｓｎ合金メッキ皮膜、電子部品およびチップ型セラミック電子部品
JPH11209172A (ja) 1998-01-22 1999-08-03 Matsushita Electric Ind Co Ltd 誘電体磁器組成物および複合誘電体磁器組成物
JP2000165048A (ja) * 1998-11-26 2000-06-16 Kyocera Corp 積層回路基板及びその製造方法
JP3741556B2 (ja) * 1999-01-22 2006-02-01 日本碍子株式会社 低温焼成磁器およびこれを備えた電子部品
JP3917770B2 (ja) * 1999-01-22 2007-05-23 日本碍子株式会社 低温焼成磁器およびこれを備えた電子部品
JP2001035741A (ja) * 1999-07-22 2001-02-09 Tdk Corp 電子部品の製造方法
US6876537B2 (en) * 1999-10-07 2005-04-05 Matsushita Electric Industrial Co., Ltd. Ceramic electronic component and method for manufacturing the same
JP3838541B2 (ja) * 2001-03-09 2006-10-25 日本碍子株式会社 低温焼成磁器および電子部品
JP2002338353A (ja) * 2001-05-17 2002-11-27 Aiomu Technology:Kk 誘電体磁器組成物
JP2004203646A (ja) * 2002-12-24 2004-07-22 Ngk Insulators Ltd 低温焼成磁器および電子部品
US7230316B2 (en) * 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
JP4308062B2 (ja) * 2004-03-30 2009-08-05 三洋電機株式会社 積層セラミック基板及びその製造方法
JP2005289701A (ja) * 2004-03-31 2005-10-20 Taiyo Yuden Co Ltd セラミックス組成物及びそれを使用したセラミックス配線基板
TW200706513A (en) * 2005-04-27 2007-02-16 Murata Manufacturing Co Dielectric ceramic, process for producing the same, and laminated ceramic capacitor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104980118A (zh) * 2014-04-03 2015-10-14 深圳振华富电子有限公司 一种叠层片式陶瓷射频低通滤波器及其制备方法
CN107211535A (zh) * 2015-01-13 2017-09-26 日本特殊陶业株式会社 电路基板和其制造方法
CN107211535B (zh) * 2015-01-13 2019-08-16 日本特殊陶业株式会社 电路基板和其制造方法
CN112408975A (zh) * 2019-08-23 2021-02-26 兴勤电子工业股份有限公司 陶瓷组成物、陶瓷烧结体、叠层型陶瓷电子元件及其制法
CN112408975B (zh) * 2019-08-23 2022-11-04 兴勤电子工业股份有限公司 陶瓷组成物、陶瓷烧结体、叠层型陶瓷电子元件及其制法
CN113443908A (zh) * 2020-03-27 2021-09-28 兴勤电子工业股份有限公司 陶瓷组成物、陶瓷烧结体及叠层型陶瓷电子元件

Also Published As

Publication number Publication date
JP4967388B2 (ja) 2012-07-04
US7826196B2 (en) 2010-11-02
EP1986481A1 (en) 2008-10-29
JP2007250728A (ja) 2007-09-27
US20090034157A1 (en) 2009-02-05
EP1986481A4 (en) 2012-11-28
WO2007119312A1 (ja) 2007-10-25

Similar Documents

Publication Publication Date Title
US6579817B2 (en) Dielectric ceramic composition and method for producing the same, and device for communication apparatus using the same
KR100426219B1 (ko) 유전체 세라믹 조성물 및 이를 이용한 적층부품의 제조방법
CN102584234B (zh) 一种环保型低温烧结高介微波介质陶瓷及其制备方法
CN101401495A (zh) 陶瓷叠层器件及其制造方法
CN104003722A (zh) 可低温烧结的超低介电常数微波介电陶瓷Li3AlV2O8及其制备方法
WO2023159896A1 (zh) 一种硅酸盐系低温烧结微波介质陶瓷材料及其制备方法
CN103880422A (zh) 超低温烧结的微波介电陶瓷Li3Nb3B2O12及其制备方法
CN103496973B (zh) 可低温烧结的微波介电陶瓷BiTiNbO6及其制备方法
CN104311031A (zh) 可低温烧结的低介电常数微波介质陶瓷Ca3Y4V2O14
CN103922723A (zh) 超低温烧结的微波介电陶瓷Li3V3Bi2O12及其制备方法
CN103553612B (zh) 可低温烧结的微波介电陶瓷Ba6W2V2O17及其制备方法
CN103496981B (zh) 低温烧结温度稳定型微波介电陶瓷Bi14W2O27及其制备方法
KR100401942B1 (ko) 유전체 세라믹 조성물 및 그 제조방법
US6764746B2 (en) Low temperature-fired porcelain articles and electronic parts
CN104710176B (zh) 超低温烧结温度稳定型钒基微波介质陶瓷材料及其制备方法
KR102189481B1 (ko) 고주파 소자용 유전체 세라믹스 조성물, 그에 의한 고주파 소자용 세라믹 기판 및 그의 제조방법
KR100401943B1 (ko) 유전체 세라믹 조성물 및 이를 이용한 유전체 세라믹의 제조방법
JP2004203646A (ja) 低温焼成磁器および電子部品
CN104003721A (zh) 可低温烧结的微波介电陶瓷Li2W2Zn3O10及其制备方法
CN103496986B (zh) 可低温烧结的微波介电陶瓷BiCa9V7O28及其制备方法
CN102531568A (zh) 可低温烧结微波介电陶瓷LiBa4Bi3O11及其制备方法
KR100359721B1 (ko) 저온에서 금속전극과 동시 소성가능한 유전체 세라믹 조성물
CN104003719A (zh) 可低温烧结的微波介电陶瓷LiTi2V3O12及其制备方法
CN103496984B (zh) 可低温烧结的微波介电陶瓷Bi2CaV2O9及其制备方法
CN103496985B (zh) 可低温烧结的微波介电陶瓷Bi3Ca9V11O41及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20090401

C20 Patent right or utility model deemed to be abandoned or is abandoned