CN101401190A - 使用大气压氢等离子体的膜制造方法、精制膜制造方法及装置 - Google Patents

使用大气压氢等离子体的膜制造方法、精制膜制造方法及装置 Download PDF

Info

Publication number
CN101401190A
CN101401190A CNA2006800492029A CN200680049202A CN101401190A CN 101401190 A CN101401190 A CN 101401190A CN A2006800492029 A CNA2006800492029 A CN A2006800492029A CN 200680049202 A CN200680049202 A CN 200680049202A CN 101401190 A CN101401190 A CN 101401190A
Authority
CN
China
Prior art keywords
target
film
substrate
hydrogen
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800492029A
Other languages
English (en)
Other versions
CN101401190B (zh
Inventor
大参宏昌
安武洁
垣内弘章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101401190A publication Critical patent/CN101401190A/zh
Application granted granted Critical
Publication of CN101401190B publication Critical patent/CN101401190B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4488—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by in situ generation of reactive gas by chemical or electrochemical reaction
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C23C16/463—Cooling of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Electrochemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明提供一种高速、均质、低成本地制作多晶Si薄膜等的制造方法及其装置。其中，对一电极进行水冷且安装Si靶，对另一电极进行加温且安装任意基板，当两者之间产生大气压氢等离子体时，能够使低温侧靶放出的Si原子堆积在高温侧基板上。此时，如果靶中包含掺杂元素，则可以制作掺杂Si薄膜。因为不需要对SiH4、B2H6、PH3等高价、有害的气体进行处理，所以可以降低设备及其运转成本。另外，通过应用本发明的膜制造方法，能够从含有多种物质的靶中仅对目的物质进行纯化。

Description

使用大气压氢等离子体的膜制造方法、精制膜制造方法及装置
技术领域
本发明涉及高速、均质、低成本地制作含有多晶Si膜的各种各样的功能材料膜的方法及装置。
背景技术
近年来，在各种产业中对高速且均质地制作功能薄膜的要求日益提高。其中特别是向薄膜太阳能电池或液晶TFT等巨型电子设备领域的应用，以低成本且高效率进行成膜的方法的确立就成为重要的课题。
多晶Si与现有薄膜太阳能电池或液晶TFT所使用的非晶Si相比，具有高的载流子迁移率和长的载流子寿命，且具有无光劣化现象等许多优良的特性。但是，在太阳能电池中要利用多晶Si膜时，由于其对太阳光的吸收系数与非晶Si相比要小，因此，需要使膜厚为10倍以上。
目前，这样的多晶Si膜是通过CVD法、即利用热、等离子体等将Si系的原材料气体(SiH4、SiF4等)进行分解而成膜的(专利文献1、专利文献2、非专利文献1)。
专利文献1：日本特开2002—270519号公报
专利文献2：日本特开平18—008180号公报
非专利文献1：麻蒔立男著「薄膜作製の基礎」(《薄膜制作的基础》)日刊工业新闻社，2005年7月，pp.234-273
目前较广泛使用的Si膜的CVD法具有如下的问题点。
第一，CVD法所使用的SiH4、SiF4等Si原材料气体不仅价格高并是可燃性气体，且具有毒性，因此，必须使用复杂的气体处理设备。由此，设备费用及运行费用的负担较大。除此之外，现状是CVD法中的原材料气体的使用效率最高为20％程度，高价的气体大多被废弃。另外，由于不完全反应气体凝聚缩回而产生微粒，因此，必须微粒子去除设备用于保护真空泵等的烧结。这些设备也成为装置整体成本提升的主要原因。
第二问题点是在CVD法中，在为了控制Si薄膜的电阻率等所进行的掺杂中，必须使用磷化氢(PH3)、乙硼烷(B2H6)、三氢化砷(AsH3)、锑化氢(SbH3)等毒性强、高价的掺杂气体。所以，对于这些有毒气体的处理设备的负担进一步加大。
作为不使用气体原材料的方法，具有利用低压等离子体的溅射法，但是，其具有不但成膜速度慢而且靶的使用效率差这样的缺点。
发明内容
本发明要解决的课题是提供消除了这些缺点的新的膜制造方法。
另外，本发明提供一种从除以纯化为目的的物质即精制物质以外还含有不纯物的靶中仅将精制物质提取出且高纯度地进行成膜的方法。
为了解决上述课题而完成的本发明的膜制造方法，在填充有压力10～202kPa(76～1520Torr)的氢为主体的反应气体的反应室内，保持比较高温度的基板及保持比较低温度的其氢化物为挥发性的靶被平行配置，基板和靶之间发生放电，使得基板上形成靶的薄膜。
本发明的原理如下。将由氢化物为挥发性的物质构成的靶按照与基板对向的方式配置，当对两者设置温度差且两者之间生成大气压程度的氢等离子体时，在两板材的表面同时产生以下两工序：(1)以由与氢等离子体所发生的原子状氢的化学反应引起的靶物质M的氢化物MHx(x＝1，2...)的生成、挥发为基础的蚀刻；及(2)以通过蚀刻生成的该氢化物在靶中被再分解为基础的靶物质M的堆积。但是，就其速度而言，在低温侧的靶的表面，(1)的蚀刻的速度大而(2)的堆积的速度小；另一方面，在高温侧的基板的表面，(2)的堆积的速度大而(1)的蚀刻的速度小。因而，通过适度地加大两者的温度差使得蚀刻/堆积的速度差非常大，从而产生从低温侧的靶向高温侧的基板的较高速的物质移动。
靶及基板的成分相同也好不同也好，上述现象都会产生；基板侧的材质不会成为问题。另外，也不取决于等离子体的生成方法。由于工序进行到一定程度后而基板的表面被靶物质覆盖，此后就变为以等离子体为媒介的物质移动，其仅基于(靶材料的)相同物质的温度差。
除氢化物为挥发性以外，靶的材质不成问题，因此，通过在事先使靶含有掺杂元素的状态下进行成膜，不使用掺杂气体就可以制造掺杂薄膜。另外，将由不同的物质构成的两种以上的靶按照与基板对向的方式配置，由此就可以使这些靶的混合物质成膜在基板上。在这种情况下，优选使靶周期性地移动来实现成膜物质的均质化。
使用了氢气等离子体的这种现象在工业上的重要的应用例之一是靶以Si为主成分的情况。在这种情况下，所有高价、毒性强、有自燃性的SiH4等原材料气体、掺杂气体都不使用，而仅采用稳定的固体原材料和氢气就可以形成多晶Si膜。即，本发明的方法是适于可在太阳能电池或液晶显示器等上应用的高性能的多晶Si薄膜的制造的方法。
本发明的方法可应用于除Si外SiC、C、Ge、Sn、Ga、B、P、Sb、As等的可以氢化且氢化物为挥发性的所有的物质。
在本发明的方法中，通过在靶材料中事先混入杂质，可以生成掺杂膜。
在本发明的方法中，也可以将反应气体设为对压力为10～202kPa(76～1520Torr)的氢添加稀有气体后的混合气体。
另外，本发明的精制膜制造方法，从包含一种或多种的杂质且其氢化物为挥发性的靶中，将目的物质的精制物质纯化并取出，其中，
在填充有以压力为10～202kPa(76～1520Torr)的氢为主体的反应气体的反应室内，将基板及所述靶平行地配置；
根据靶所包含的各物质的温度—蚀刻率特性，设定基板温度及靶温度，使得精制物质在靶温度下的蚀刻率比其在基板温度下的蚀刻率大，而各杂质在基板温度下的蚀刻率比其在靶温度下的蚀刻率大、或者各杂质在靶温度下的蚀刻率比所述精制物质在靶温度下的蚀刻率小；
使基板和靶之间发生放电，从而在基板上形成精制物质的薄膜。
在通过上述精制膜制造方法所得到的薄膜中，为了进一步提高目的物质的纯度，优选将一次得到的薄膜作为新的薄膜后再次反复上述精制方法，由此在基板上形成薄膜。
在本发明中，不必使用例如在现有Si薄膜的成膜中使用的SiH4那样的有害且高价的成膜气体，仅使用以无害且廉价的氢为主体的气体，因此，可以将设备的成本抑制到较低。
在本发明中，原材料的利用效率远比现有的方法高，可以达到约90％以上。另外，在本发明中使用了比较高压的氢等离子体，因此，可以进行比现有的低压溅射法更高速的成膜。而且，靶的挥发利用了由接近大气压的氢等离子体所引起的化学反应，与现有的利用了低压等离子体的CVD相比，就使得入射到基板的带电粒子的能量降低，使其对所生成的膜的物理性的损伤减少。即，根据本发明的方法，能够制造无缺陷的品质优良的膜。
在本发明的方法中，事先将杂质混入靶材料中，由此可以进行掺杂，所以，不需要有害且高价的掺杂气体。由此，能够使包括气体供给、处理系统的整体的装置结构简化，从而能够降低设备成本及其运转成本。
另外，能够在基板上制作多个靶材料的原材料物质的混合物质的膜或层叠膜，因此，可以容易地制作复杂的功能膜。
由于具有以上的特性，本发明的方法适宜制造太阳能电池及平板显示用的硅系薄膜。
另外，将反应气体设定为对压力为10～202kPa(76～1520Torr)的氢添加了稀有气体的混合气体，从而可对所制作的膜的结构进行调制。
本发明的精制膜制造方法，持续具有不使用有害且高价的成膜气体而仅使用以无害且廉价的氢为主体的气体之类的优点。另外，在硅系太阳能电池中大多使用LSI产业用所制造的晶片的规格外品等，但是，相对于LSI用硅的纯度要求为99.999999999％以上，太阳能电池用硅的纯度为99.9999％左右即可。即，可以说规格外或不良的硅被使用、过剩技术规格的硅在太阳能电池中使用，存在可以说是浪费的能量及成本耗费之类的问题。另外，现在的情况中，太阳能电池用硅的供给及价格也存在不得不较强依存于LSI产业之类的问题。但是，根据本发明的精制膜制造方法，可以从低级的硅(纯度98～99％)直接得到太阳能电池级的硅，在时间、能量、成本方面能够大幅度的节约。另外，能够从LSI产业独立出来，因此，还具有有利于材料的稳定供给这一优点。
附图说明
图1是大气压氢等离子体所引起的单晶Si(001)的蚀刻速度的曲线图；
图2是表示以靶温度作为参数后的基板温度和成膜速度的关系的曲线图；
图3是表示在利用大气压氢等离子体对可氢化的物质A进行蚀刻时试料温度和蚀刻率的关系的曲线图；
图4是表示多个元素的试料温度和蚀刻率的关系的曲线图；
图5是表示目的物质的纯化方法的原理的图；
图6是表示Si、石墨、Ge的温度—蚀刻率特性的曲线图；
图7是本发明的一实施例的精制膜制造装置的概略结构图；
图8是本发明的一实施例的膜制造装置的概略结构图；
图9是成膜后的pn结制品的层结构截面图，(a)为n型单晶Si上的p型Si膜(pn结)，(b)为p型单晶Si上的n型Si膜(np结)；
图10是表示靶温度用作为参数后的基板温度和成膜速度的关系的曲线图；
图11是在基板温度进行各种变化的情况下的Si(001)基板上所制作的Si膜的表面扫描型电子显微镜(SEM)像：(a)200℃、(b)300℃、(c)400℃、(d)500℃、(e)600℃；
图12是在基板温度进行各种变化的情况下的Si(001)基板上所制作的Si膜的反射电子衍射(RED)像：(a)200℃、(b)300℃、(c)400℃、(d)500℃、(e)600℃；
图13是在基板温度进行各种变化的情况下的Si(001)基板上所制作的Si膜的截面扫描型电子显微镜(SEM)像：(a)200℃、(b)300℃、(c)400℃、(d)500℃、(e)600℃；
图14是自Si(001)基板上所制作的Si膜的氢脱附的热脱附分析光谱(thermal desorption spectroscopy：TDS)；
图15是基板温度和Si膜中的氢含量的曲线图；
图16是在各种基板温度下Si(001)基板上所制作的Si膜的FTIR吸收光谱；
图17是表示在Si用作为靶且反应室内的氢压变化的情况下的成膜速度的曲线图；
图18是表示成膜速度的靶—基板间距离依存性的曲线图，(a)是相对于等离子体体积而功率密度设为一定的情况、(b)是功率设为一定的情况；
图19(a)是表示将基板温度、氢压、靶—基板间距离设为一定而使对等离子体的投入功率变化时的成膜速度的变化的曲线图；(b)为Si膜的表面SEM观察像；
图20是实施120分钟的成膜后的Si膜的表面及截面的SEM观察像乃至RED观察像；
图21(a)是在基板温度变化的状态下所制作的Si薄膜的定向特性的X线衍射图；(b)是表示(400)及(220)衍射峰值强度对起因于(111)、(220)、(311)、(400)的衍射峰值强度的总和之比例的、相对于基板温度的变化的曲线图；
图22是在对氢为26.6kPa(200Torr)导入He气体而使反应室内全压为101kPa(760Torr)的状态下所制作的Si膜的(a)表面SEM观察像、(b)截面SEM观察像及(c)RED观察像；
图23是在基板温度为400℃而在石英玻璃基板上形成Si膜的情况下的膜的实体观察像，(a)为基于荧光灯的观察像、(b)为基于卤素聚光灯的观察像；
图24表示Si膜中的B的浓度在膜厚方向的分布；
图25表示所制作的pn器件的I—V特性；
图26表示所制作的np器件的I—V特性；
图27表示薄膜pn二极管的制造工序流程；
图28表示所制作的pn二极管的I—V特性；
图29表示所制作的pn二极管的表面(a)及截面(b)的SEM像；
图30为所制作的Ge薄膜的RED像；
图31表示所制作的Ge薄膜的拉曼光谱；
图32表示所产生的等离子体的发光分光光谱；
图33表示在Si基板上制作的Ge薄膜的透射电子衍射图案；
图34为在Si基板上在600℃下制作的Ge薄膜的RED像；
图35表示在基板温度为(a)400℃、(b)500℃、(c)700℃的情况下在Si基板上制作的Ge薄膜的TEM观察像(上段)及TED像(下段)；
图36表示图35(b)、(c)的条件下的RED图案；
图37表示在(a)500℃、(b)600℃及(c)700℃的基板温度下所制作的Ge薄膜的表面AFM像；
图38表示SiC薄膜的制造工序流程；
图39表示所制作的SiC薄膜的表面TEM像(a)及截面TEM像(b)；
图40表示所制作的SiC薄膜的FTIR吸收光谱；
图41是表示所制作的薄膜在膜厚方向的组成由俄歇电子分光法进行测定后结果的曲线图；
图42表示在300℃下使用石墨和Si为原材料所制作的SiC薄膜的透射电子衍射图案；
图43表示来自形成于石英基板上的SiGe薄膜的拉曼散射光谱；
图44表示在Si基板上制作的Si1-XGeX薄膜的RED像；
图45表示烧结SiC靶在成膜时的等离子体发光光谱；
图46表示所获得的薄膜的红外吸收光谱和RED像；
图47表示所制作的pn二极管的电流—电压特性；
图48表示在以石墨为靶的状态下所制作的碳纳米管的电子显微镜像；
图49是通过在Si基板上形成铜薄膜而制作的样品的示意图；
图50是表示使用触针式表面粗度计测定图49的样品的表面形状的表面粗糙度的曲线图；
图51表示图49的样品进行20分钟蚀刻后的表面粗糙度的曲线图；
图52是表示在使用的金属级Si中所包含的杂质的浓度的表；
图53表示MG—Si用于靶而产生的氢等离子体的发光分光光谱；
图54是表示所制作的Si薄膜表面的金属密度的TREX的测定结果的图表；
图55是表示蚀刻后的靶的金属级Si表面的金属浓度的图表；
图56是表示金属级Si所包含的、以及所制作的Si膜所包含的Fe、Al、Mn、Ge的膜中含量的图表；
图57是表示金属级Si所包含的、以及所制作的Si膜所包含的Cr、Co、Cu、As的膜中含量的图表；
图58是用于靶气体生成的装置结构的主要部分的概念图；
图59(a)是基于靶气体制造方法的成膜试验中的装置结构图、(b)表示形成于基板玻璃表面的Si膜。
具体实施方式
首先进行如下的实验。在反应室内设置喷镀氧化铝后的不锈钢制的上部电极、和安装了加热用的电纳(susceptor)的下部电极。将由单晶Si(001)板构成的面积为35cm2的靶置放在电纳上，使上部电极的表面和靶表面之间的距离按照至1mm为止的方式接近。向反应室内导入纯氢气以达到26.6kPa(200Torr)的压力，对上部电极投入150MHz、2.5kW的高频功率。在这样的条件下，求出在利用电纳使得靶的温度于150～600℃的各种温度中变化的情况下的、设置于下部电极的单晶Si(001)基板的蚀刻速度。蚀刻速度为设置于下部电极的Si的质量减少量除以反应时间后的值。其结果如图1所示。图1表示蚀刻速度相对于Si的温度以指数函数减少的情况，该现象可用下面的式子来说明。
Qetching＝Qe0exp(—Ea/kT)
在此，Qetching为蚀刻速度、Ea为系统的活性化能量、Qe0为蚀刻反应中的频率因数、k为玻耳兹曼因数、T为绝对温度。另外，在本实验条件中，求得Ea＝—150meV。这样得到负的活性化能量，可认为是因为Si表面吸附的氢的脱附反应是热活性化过程、并且这次所观测到的蚀刻反应是由吸附在表面的氢所产生的。
一般地，Si的蚀刻过程可以说是通过表面吸附着的氢使最表面Si原子的反向键(back bond)缓和并且氢进入其缓和后的键中来进行的。因此，随着Si的温度上升而使氢滞留在表面充分的时间以进入缓和了的反向键是不可能的，因此认为蚀刻速度降低。
上述的结果表明了使Si基板与Si靶对向且在两者之间设立适当的温度差(其中，将靶设定为低温侧，将基板设定为高温侧)，由此在基板上进行成膜的情况。在此，当将成膜速度设为Qdeposition、将Si靶的温度设为Ttgt、将Si基板的温度设为Tsub时，Si基板上的成膜量在理想情况下可以通过下面的式子求出。
Qdeposition＝Qe0exp(—Ea/kTtgt)—Qe0exp(—Ea/kTsub)
           ＝Qe0{exp(—Ea/kTtgt)—exp(—Ea/kTsub)}
图2表示当靶的温度作为参数时的基板温度和成膜速度的关系。根据该图和上面的式子可计算出：在Si靶的温度设为60℃、Si基板的温度设为500℃时，Si膜被以600nm/min的成膜速度制成。另外，通过将靶温度设定得更低，就能够以现有低压等离子体CVD的几十倍以上的高速度来制作Si膜。
一般而言，在低压等离子体中因气体密度小而平均自由行程就长，从而为了等离子体的稳定化，就需要将靶—基板间距离设定为几厘米。再有，由于气体浓度稀薄可认为有用的原子状的氢也是少量的。
另一方面，在本发明这样的比较高压的等离子体中，因气体密度高而平均自由行程短，从而为了等离子体的稳定化，通常需要将靶—基板间距离设定为几mm以下。
该靶—基板间距离的不同会对承担原材料气体的输送的扩散现象造成较大的影响。设J为物质的流量、D为扩散系数、N为浓度、x为位置时，扩散方程式如下表示。
J = - D ( ∂ N / ∂ x )
∂ N / ∂ t = D ∂ 2 N / ∂ x 2
在稳态下没有N的时间变化，因此可以忽略第2式。第1式表示浓度梯度越大而原材料气体向基板方向的移动就越快的情况。
将基板表面的原材料气体的浓度设定为0、将靶表面的原材料气体的浓度设定为和发生量相同时，靶—基板间的浓度梯度与两者间的距离成反比。另外，靶表面的原材料气体的发生量依存于等离子体压力。因而，通过使靶—基板间的距离减小并且使用大气压等离子体，可以得到在该距离较大并且使用低压等离子体的现有情况下的10倍以上的浓度梯度，从而可以得到原材料物质的高速移动。这是本发明的主要的效果。
可以根据基板上的成膜重量和靶的蚀刻量来求出原材料使用效率。本方法的原材料的使用效率虽然依存于基板温度和靶—基板间的距离，但是约为90％以上。一般的CVD法中的原材料使用效率最高为20％程度，从而可以清楚本方法的原材料使用效率是极好的。这是因为在本研究的大气压等离子体中，为了等离子体的稳定化而使靶和基板间的距离减小，使得从靶产生的原材料原子向基板以外的空间发散的概率低的缘故。
其次，对本发明的精制膜的制造方法进行说明。其原理如下。例如，利用大气压氢等离子体对可氢化的物质A进行蚀刻时，得到相对于其试料温度的如图3所示的蚀刻特性。在此，区域A是由为了使所形成的氢化物挥发所必要的活性化能量(Eevap)支配的区域，区域B是由于随着温度上升而吸附在物质A的表面的氢发生热脱附而使蚀刻率降低的区域。因此，在区域B中蚀刻率就显然由负的活性化能量(Edes)支配。在此，可以认为可氢化的物质的氢等离子体所引起的蚀刻反应(Retch)由下式支配。
Retch＝Qevapexp(—Eevap/kT)+Qdesexp(—Edes/kT)
其中，Qevap及Qdes分别表示反应中的频率因数。
上述式子所记载的Eevap、Edes、Ede、Qevap、Qdes分别是由物质和反应系统(等离子体生成条件)决定的固有的值。在这里，认为是含有例如元素B、C、D、E的固体A(目的物质)暴露在氢等离子体中的情况。在这种情况下，氢等离子体所引起的各物质的蚀刻率，随着各物质的活性化能量的差异而表现出如图4所示的不同的蚀刻特性。在此，将固体A的温度设定在100℃时，各元素的蚀刻率的比为A:B:C:D:E＝900:7:20:8×10-35:194，通过原材料A的蚀刻所生成的B、C、D的氢化物相对于A的氢化物均为1/10以下。利用它们的氢化气体并适当地设定基板温度而实施成膜，由此可以得到比原来的固体A中含有的非目的物质(B、C、D)的量显著减少的非目的物质的量。但是，在图4所示的例的情况下，关于元素E，其选择性为比较低的值即A:E＝9:2。因而，在这种情况下，通过将靶温度设定为高于100℃的高温侧，就可以提高元素选择性。
在靶温度难以适当设定的情况下，可以通过如下的方法进行目的物质的纯化。如图5所示，将靶温度设定在100℃左右，将基板温度设定为—50℃左右。此时，关于物质A，靶侧的蚀刻率比基板侧的蚀刻率大，因此，产生A向基板上的堆积。另一方面，关于A中存在的非目的物质E，基板侧的蚀刻率比靶侧的蚀刻率更大。该情况意味着物质E难以进入基板上堆积的物质A中。
另外，以上对氢化的元素进行了叙述，但Fe或Al等金属难以被氢化，即使被氢化后也不能成为挥发性的物质。即，这些金属的蚀刻率几乎为0。该情况在仅将Si从金属级硅中包含的大量的Fe及Al中进行分离而纯化方面是非常有利的。
另外，就温度—蚀刻率特性而言，针对各种物质都可以求出。作为其例，图6中示出Si、石墨、Ge的温度—蚀刻率特性的曲线图。这样，在本发明的精制膜制造方法中，只要在参照与目的物质和目的物质所含的非目的物质相关的温度—蚀刻率特性时，就可以适当地设定基板温度及靶温度。
另外，在一次纯化不能将非目的物质的浓度降低到目的浓度程度的情况下，只要将一次所得到的薄膜设置为新的靶且再一次进行本发明的精制膜制造处理即可。另外，对该过程不只进行一次而是反复进行多次，就可以更进一步提高目的物质的纯度。
另外，在用于实施本发明的方法的装置中(详细后述)，如图7所示，在基板侧及靶设置侧双方赋予加热冷却机构，由此可以自由地变更高温侧和低温侧，所以，在进行多次纯化时，可以省略将所制作的薄膜更换到靶侧的工作。
实施例1
图8表示用于实施本发明的方法的装置之一例的概略结构。在反应室内将上部电极及下部电极平行地设置，在上部电极上设有水冷机构，在下部电极上设有使用电纳(加热媒体)的加热机构。下部电极接地，通过匹配器(MB)向上部电极投入高频功率。下部电极可上下移动，可以使上下电极间的距离任意地变化。反应室可密闭，连接有反应气体导入装置与排气装置。
使用该装置进行如下的实验。在下部电极的电纳上放置p型及n型传导性的单晶Si(001)板(基板)，在上部电极的下面安装与基板相反的传导性的单晶Si板(靶材料)。
使用该装置进行p，n型硅的单层成膜。在本实施例中，将靶一基板间距离设定为1mm，对上部电极内部通过20℃的冷却水以21/min流量的流动来进行自然的冷却，下部电极通过电纳被保持在200～600℃间的各温度。
作为靶，使用含有硼的p—type 4inch Si(001)0.002—0.01Ωcm、及含有锑的n—type 4inch Si(111)0.002—0.01Ωcm。这些硅晶片为了除去表面自然氧化膜而在HF中浸过之后固定于上部电极。
作为基板，当靶使用p—type Si时就用电阻率5～20Ωcm的n—type4inch Si(001)单晶片、当使用n—type Si时就用电阻率5～20Ωcm的p—type的Si(001)单晶片，并且这些单晶片洗净后再使用。因而，在本实施例中所成膜的制品构成图9(a)及(b)所示的pn结。
在基板放置于下部电极的电纳上之后，将反应室内的He排出，并且将由Pd透过型的氢气精制装置精制到杂质为1ppd以下的氢气，导入至压力26.6kPa(200Toor)为止。另外，氢压由于通过基板保持用的真空卡盘而在成膜过程中慢慢降低，因此，以10SLM的流量进行氢的补给来维持上述压力。从150MHz的高频电源介由匹配器投入约1000W的高频功率，使靶和基板之间产生氢等离子体。等离子体的产生面积约为6×3cm2。
另外，就成膜速度而言，可通过测定成膜前后的基板的重量、取得重量增加与成膜面积、单晶Si的密度及成膜时间之商而算出；另外，在使用玻璃基板的情况下，可通过膜的一部分由药品进行剥离后由触针式段差计进行测定且该测定值除以成膜时间来算出。
表面、截面形态可通过使用扫描型电子显微镜(SEM)来观察，表面结晶性可通过使用反射电子衍射(RED)进行观察。另外，膜中的氢量可通过热脱附分析(TDS)及红外吸收光谱来进行测定。
(成膜速度)
图10表示由本实施例所得到的成膜速度的基板温度依存特性。图10中一并表示了和图2同样的理论值的曲线。成膜速度在至基板温度400℃为止的范围内单调地增加，但在其以上的温度下显示出饱和的倾向。这是因为也如理论值曲线所示那样蚀刻率相对于温度按指数函数减少，因此，在400℃以上，相对于靶的蚀刻率来说，保持为高温的基板的蚀刻率可以忽略。另外，与理论值曲线进行比较时，可以推测在本实施例的冷却法中，靶温度上升到了120℃左右。
本实施例所得到的成膜速度的最大值为249nm/min(约4nm/sec)。该值是用现在一般的低压等离子体CVD法得到的最大成膜速度1nm/sec的约四倍，从而表明本方法是高速的成膜法。另外，在靶的冷却方法更加有效使得其温度降低的情况下，可以期待通过本发明方法可使成膜速度更进一步提高。
根据基板上的成膜重量和靶的蚀刻量求出原材料的使用效率，结果虽然依存于基板温度及靶基板间的距离，但是，在基板温度为400℃以上、靶—基板间距离为1mm的情况下可得到95～98％的使用效率；在基板温度为200℃的情况下也可以得到90％的使用效率。
(SEM像及RED像)
图11的(a)、(b)、(c)、(d)、(e)及图12的(a)、(b)、(c)、(d)、(e)表示在基板温度为200℃、300℃、400℃、500℃及600℃的情况下在Si(001)基板上制作的Si膜的表面扫描型电子显微镜(SEM)像及反射电子衍射(RED)像。根据SEM像，在基板温度为400℃以下，在所制作的膜中可观察特征的定向性，大多数的Si晶粒的粒径扩大方向仅在正交的特定的两方向显现。这是因为所使用的基板是Si(001)、成长方向为〔110〕和〔1—10〕。另外，从RED像可知，在任意的基板温度下所制作的Si膜都是多晶的。
一般而言，可知在原子状氢充足的状态下成长的玻璃基板上的多晶Si膜中，根据各面方位的表面自由能量及外延成长速度的差异，使得<110>定向膜成长，而本实验中所得到的膜沿基板面内方向向<110>方向的成长是显著的，但是，如图11所示，由于这些各晶粒的成长方向以正交的方式排列，因此，在垂直于基板的方向上，大部分的Si在维持基板的定向性即维持<001>定向的状态下成长。这种情况由于在图12的RED像中除环形图案以外还可以观察到由表示强定向的特定的面所引起的衍射点是强的缘故就可以预测。
另一方面，根据图11，在基板温度为400℃以下，可观察到温度上升的同时结晶粒径扩大的情形。在500℃，可确认维持与在400℃以下所观察的同样的定向的结晶粒的存在，但也可零散地看到沿任意方向成长的结晶粒。另外，在600℃下，在结晶粒径缩小的同时，具有成长方向的面内各向异性的结晶粒的数目明显减少。结晶粒径的减小可认为是因为在基板温度上升的同时，被热分解活性化的成膜籽晶增加，通过自然核产生使得Si成长核增加。另外，在基板温度上升的同时在面内成长方向各向异性减少，可认为是由于基于原子状氢的蚀刻效果不起作用的缘故。
(截面形式)
图13(a)、(b)、(c)、(d)及(e)表示在基板温度为200℃、300℃、400℃、500℃及600℃的情况下所得到的膜的截面形态的SEM像。这些图表示Si膜自基板界面柱状成长的情况。这种情况表明具有在前图11所示的表面形态的Si膜不是通过微粒子的堆积而制作的膜，而是自基板起连续成长而成的Si膜。因此可认为高速成长时在低压CVD法中经常成为问题的等离子体中的微粒子产生在本发明的方法中不成问题。
(膜中的氢)
图12及图13表示了采用本方法制作的Si膜具有许多晶界的情况。另一方面，因为在本方法中使用的气体仅为氢气，所以，通过热脱附分析(TDS)法及红外吸收光谱(FTIR)法，对氢以何种形式包含于膜中、存在于晶界的Si的悬键是如何终止的进行调查。
图14表示来自在各基板温度下所制作的Si膜的脱附氢的TDS光谱。此时的升温速度为30℃/min，温度范围从室温到900℃。该图表示了氢脱附光谱依存于基板温度且其形状变化的情况、及在所有基板温度中在450℃附近存在氢脱附峰值的情况。450℃附近的峰值可以归属于—SiH(一氢化键结)中的氢。在该峰值的低温侧及高温侧出现的亚峰值当基板温度越低时就越显著。低温侧的亚峰值起因于—SiH2(二氢化键结)或—SiH3(三氢化键结)，在200℃基板温度下所制作的膜中显著地出现，但在300℃就稍微出现，在400℃以上看不到。在高温侧所看到的亚峰值可以说是自包含于a—Si相主体(bulk)内的孤立SiH的氢脱附，其越在低基板温度下所制作的Si膜中就越显著，从而可推测在低温下制作的膜中含有缺陷或非晶Si相。
图14中所示的TDS光谱进行积分并与从氢终止的单晶Si表面(surface of hydrogen-terminated single crystal silicon)的氢脱附光谱的值进行比较，由此求出在各基板温度下制作的Si膜中的氢含量，并示于图15。膜中的氢含量大致为2×1019～3×1020atoms/cm3，在基板温度上升的同时按指数函数减少。
就在膜中存在何种氢键结而言，通过着眼于SiHx相关的在640cm-1、880cm-1、910cm-1、2087cm-1及2102cm-1出现的的吸收峰值，并利用FTIR法进行调查。图16表示在各基板温度下制作的Si膜的FTIR光谱。在任一基板温度下制作的膜中，在640cm-1、2087cm-1及2102cm-1都看到显著的峰值。
一般地，非晶Si主体中包含的—SiH在2000cm-1持有吸收峰值，而在采用本方法制作的膜中，起因于非晶硅的峰值没有被观察到。在一并考虑该情况和最初由TDS得到的结果的情况下，可推测出在低基板温度下结晶膜中的粒内缺陷增加但它们被氢终止且钝化。
另一方面，出现在2087cm-1及2102cm-1附近的峰值是起因于吸附在结晶Si表面的氢原子的峰值，并且可知在采用本方法制作的Si膜中而氢原子在使表面及界面的悬键钝化的状态下被包含于膜中。
在此，在600℃这样的高基板温度下制作的膜中也含有在TDS及FTIR所观察到的氢，可认为这是因为成膜后的Si膜在降温中也暴露在氢气氛围中的缘故。
实施例2
(成膜速度的压力依存性)
图17表示在使用Si作为靶并使反应室内的氢气压力改变的情况下对成膜速度的变化进行调查的结果。调节投入功率使得每单位氢分子的投入功率相等。尤其，在以0.7W/Torr为比例常数下相对压力使功率增加，例如，在氢压为26.6kPa(200Torr)时投入功率为140W，在氢压为53.3kPa(400Torr)时投入功率为280W。另外，靶—基板间距离设定为600μm，基板温度设定为400℃。如图17所示，可以看出相对于氢压的变化，成膜速度在53.3kPa(400Torr)显示为最大。但是，所得到的成膜速度的差异相对于压力的变动而言是极小的量，可认为在压力为26.6kPa(200Torr)以上并且每单位分子量的功率一定的情况下，氛围气压力作为支配成膜速度的因子并不是太大的，而不如说投入功率是重要的因子。
实施例3
(成膜速度的靶—基板间距离依存性)
图18是表示成膜速度的靶—基板间距离依存性的曲线图，(a)是相对于等离子体体积使功率密度为一定的情况，(b)是单纯地使功率设定为一定的情况。就实验条件而言，(a)、(b)中均是氢压为26.6kPa(200Torr)、基板温度为400℃，并且(a)中的投入功率为0.58W/mm3而(b)中的投入功率为140W。
由图18可知，在任何情况下，当使距离过于接近时成膜速度降低。可推测这是由于通过使基板和电极的距离接近，由来自基板(在本实验中为400℃)的辐射热及气体传热使得靶的温度过度地上升的缘故。由此暗示着在以400℃以上的温度进行成膜的情况下高效的靶的冷却是重要的。另外，可知当靶—基板间距离增大时两图中成膜速度一样地减少。在功率密度一定(a)的情况下，可认为是通过增大靶—电极间距离使得浓度梯度降低从而使扩散引起的物质的移动速度降低降的缘故。另一方面，在功率一定(b)的情况下，可认为不仅物质的移动速度降低而且等离子体的功率密度降低会产生综合的影响。
根据以上的情况可确认，靶—基板间距离过大就成为使成膜速度降低的主要原因。另外，其不仅招致成膜速度的降低，而且还牵连到等离子体的不稳定化，因此不优选。
实施例4
(成膜速度的功率密度依存性)
图19(a)是表示在基板温度为400℃、氢压为26.6kPa(200Torr)、靶—基板间距离为1mm的恒定状态下使对等离子体的投入功率改变时的、成膜速度的变化的曲线图。由该曲线图可知，成膜速度随着投入功率的增加以大致线形的方式增加。在本实验条件下，得到了最大成膜速度约为5nm/sec。另外，图19(b)是在各功率下所制作的Si膜的表面SEM观察像。可知在任何条件下都形成大致同样的Si膜，尽管随着所制作的Si膜的膜厚度而在表面观察到的Si晶粒的粒径中具有差异。
实施例5
(基于长时间成膜的Si厚膜的形成)
为了验证靶Si是否会由于长时间的使用而变质、从而对成膜速度、膜结构等造成影响，实施了长时间的成膜。图20是实施了120分钟成膜后的Si膜的表面及截面的SEM观察像、乃至反射电子衍射(RED)观察像。由截面SEM像可知，在膜厚达到约50μm的成长后，仍连续地进行柱状成长；根据表面SEM观察像可知，在维持相对于基板的面内的定向性的状态下进行膜的成长。此时的粒径最大达到30μm。另外在本实验条件下，未看到在成膜刚开始后和成膜结束的时刻下的有意义的成膜速度的差异。
实施例6
(Si膜的定向和基板温度的关系)
图21(a)是在使基板温度变化的状态下所制作的Si薄膜的定向特性通过X线衍射法进行调查后的结果。基板温度以外的成膜条件为：氢压26.6kPa(200Torr)、投入功率1000W(18cm2)、靶—基板间距离1000μm。如图21(a)所示，观察到起因于(111)、(220)、(311)、(400)的衍射峰值。
在此，关于(400)及(220)的峰值强度相对于上述这些面的峰值强度的总和之比例是如何相对于基板温度而变化的进行了调查。其结果如图21(b)。由图21(b)可知，随着温度上升而(400)峰值的比例急剧减少但(220)峰值增加。由于本次采用的基板是Si(100)基板，从而可知根据本成膜法越是低温就越强地受到基板的定向的影响。另一方面，可知越是高温而基板的定向性就越消失从而就越接近(220)定向或随机定向。
尤其，(400)峰值的减少在基板温度上升到300℃～500℃时较显著，该温度范围与吸附于Si表面的氢的脱附温度相符。一般而言，公知着裸露的Si表面的表面自由能量是(111)面最为稳定；另一方面，吸附有氢的Si表面的表面自由能量是(100)面最为稳定。根据该事实可推测出在本实验中越是低温而(400)峰值就表现得越强的情况是吸附于成长表面的氢起着重要的作用。根据这种情况可以预见，通过选择保持基板在更低的温度且可保持完全氢终止表面(perfectly hydrogen-terminated surface)的成膜条件，采用本发明的膜制造方法使得Si同质外延成长在极低温下成为可能。
实施例7
(基于He稀释的成膜)
图22是在对26.6kPa(200Torr)氢导入He气使得反应室内全压为101kPa(760Torr)的状态下所制作的Si膜的(a)表面SEM观察像、(b)截面SEM观察像及(c)RED观察像。在此，实验条件如下：投入功率为1000W(18cm2)、靶—基板间距离为1000μm、基板温度为400℃、成膜时间为15min。
如图22所示，可以确认即使在氢气由He气稀释后的情况下也与仅使用Si时相同地形成Si薄膜被。但是，可知就成膜速度而言其与在仅导入26.6kPa(200Torr)的氢气时所得到的值为约240nm/min相比较，降低到90nm/min。这可认为是由于对等离子体的投入功率不仅在氢的分解激励中被消耗而且在He的激励中也被消耗的缘故，进而由于靶所产生的SiH4向基板表面的移送被稀释He妨碍的缘故。
在此，根据SEM的观察像，在所得到的Si膜的结晶粒中没有观察到沿面内<110>方向的各向异性成长，与仅采用氢而形成时的结晶粒不同。根据截面观察像，没有观察到清楚的柱状成长。这种情况可以认为是，由于混入了与氢相比激励寿命及激励能量不同的He气，由此生成与现有的仅含有氢的等离子体不同的等离子体状态(电子温度、气体温度等)，并对所形成的Si膜的结构造成了影响。另外，这种情况表明，通过将稀有气体积极地混入等离子体中，可以对根据本发明而制作的Si膜的膜结构进行调节。
另外，在这样由氢气和稀有气体组成的混合气体作为反应气体的情况下，稀有气体的导入量(分压)只要对应目的地自由地设定即可，只需要将氢的分压设为10～202kPa(76～1520Torr)即可。
实施例8
(向石英玻璃基板上的成膜)
图23是在基板温度为400℃于石英玻璃基板上形成Si膜后的膜的实体观察像，(a)为荧光灯照射的观察像、(b)为卤素聚光灯照射的观察像。在荧光灯下，通过膜表面所形成的凹凸使得反射率显著下降，就观察到黑色。认为这种情况在为了提高变换效率而需要通过某些方法使发电层中的光的吸收提高的太阳能电池的应用上具有较大的优点。另外，确认了这样在玻璃基板上的成膜可以在200℃～600℃的范围进行。并且，还确认了该制作的Si膜在任意的温度下均为poly—Si膜、就膜对基板的附着力而言在简易的粘接带式试验中没有观看到剥离的现象。
实施例9
作为本发明方法的有用的使用方法之一，具有不使用高价且有害的掺杂气体就可以进行掺杂的方法。其实验在本实施例中表示。所使用的装置及其运转条件与实施例1大致一样，因此，其详细描述省略。
根据本方法在Si膜中进行掺杂，只要事先使靶中含有掺杂剂元素(B、P、As、Sb等)并在对靶Si进行蚀刻的同时使掺杂剂元素氢化后挥发从而掺杂在基板的Si薄膜中即可。在所成膜的p—type Si上真空蒸镀Au电极并在n—type Si上真空蒸镀Al电极，且对pn器件的I—V特性进行测定。
本实施例中使用的靶中事先掺杂了B或Sb。对该靶中的杂质是否移动到所成膜后的Si膜中进行调查。
就靶而言，使用掺杂了B的p—type Si的、电阻率为1Ωcm及0.02Ωcm的靶。使用这些靶在基板温度为600℃下进行成膜15分钟。另外，基板使用石英基板，以避免基板Si中包含的杂质移动到Si薄膜。
所成膜的Si膜中的B浓度在膜厚方向的分布通过二次离子质量分析(SIMS)法进行评价。其结果示于图24。图24表示在使用低电阻率的Si靶时膜中含有4×1018个/cm3的B原子的情况、而在使用高电阻率的Si靶时膜中含有8×1016个/cm3的B原子的情况。这样，Si薄膜中的杂质浓度随着靶Si中的杂质浓度而变化，从而证明了根据本方法不使用掺杂气体仅对靶Si的杂质浓度进行调节就能够实现Si膜的电阻率控制。
(电气特性)
根据本方法通过对靶中所含的杂质进行控制就可以控制所制作的Si膜的传导型的情况，表示如下。
靶采用B掺杂的电阻率为0.001～0.02Ωcm的p—type Si(001)，基板采用P掺杂的电阻率为5～20Ωcm的n—type Si(001)。根据该靶及基板的组合，可认为靶中的B被氢化并在基板上成膜时进入薄膜，因此，所制作的结构成为pn二极管器件结构。于是，对于所制作的器件，在膜表面蒸镀直径1mm的金电极而在基板背面蒸镀1×2cm的铝电极且该两电极的总厚度为500nm左右，对其二极管特性进行了评价。
图25表示在基板温度400℃、高频功率1kW、间隔1mm条件下所制作的pn器件的I—V特性。该图中表明了在n型传导的Si基板上层叠了p性传导的Si膜之后所看到的整流特性。该二极管的理想因数n＝1.3。由以上的结果可知，通过使靶Si中含有p型杂质的B，就可以使所制作的Si膜成为p型Si。
接着，为了制作n型Si膜，采用靶为掺杂了Sb的电阻率为0.001～0.02Ωcm的n—type Si(111)、基板为掺杂了B的电阻率为1～20Ωcm的p—type Si(001)来进行成膜。通过该组合，可认为靶中的Sb作为氢化物进入Si膜中，从而制作np二极管。另外，Si膜的制作条件与最初的条件大致是相同的。
其结果和线形图一起示于图26，可知与最初的p型的情况相反在负偏压施加到上部电极时电流沿正方向流动。另外，当施加正偏压时，可看到在p型中没有明显观察到的耗尽层中的再结合电流所引起的成分。
由以上的结果表明，使用本制造方法在不使用一切掺杂气体的状态下就能够形成n型或p型的Si膜。
实施例10
为了普及太阳能电池，需要进一步降低原材料成本。于是，对采用本发明的方法是否可以制造薄膜pn二极管进行了调查。所使用的装置及其运转条件与实施例1大致是一样的。
图27表示制膜工序。在水冷电极上同时安装n—type(Sb掺杂、电阻率0.018Ωcm)及p—type(B掺杂、电阻率0.02Ωcm)两个Si靶，基板使用Sb掺杂、电阻率0.02Ωcm的n—type Si(111)。首先，在n型Si靶之下产生氢等离子体，从而在基板表面上形成n型的Si膜。
在暂且使等离子体熄灭后，将n型Si成膜后的基板区域移动到p型靶之下，再次产生等离子体，从而制作成p型Si薄膜。通过该一系列的过程，n型Si薄膜上制作p型Si薄膜从而沿基板面的法线方向形成了pn结的区域就可以在基板面内进行制作。另外，p、n各层的膜厚分别约为5μm。
图28表示对形成了pn结的区域的I—V特性进行调查的结果。由该图可以判明，由采用本方法制作的Si薄膜构成的pn结二极管显示出整流作用的情况、以及其整流特性优于市售的主体多晶太阳能电池的pn结二极管的整流特性的情况。
从图29(a)所示的表面SEM像可知，成膜后的Si薄膜的pn结二极管由具有2～3μm粒径的Si晶粒构成，这些Si晶粒的大多数基于所使用的Si(111)基板的对称性而显示出三次对称(three fold rotational symmetry)的沿<110>方向的定向性。
另外，观察图29(b)所示的截面，尽管对各层进行层叠时等离子体暂且熄灭，但是，在所成长的Si膜的p层—n层之间也看不到明显的界面。根据这种情况可知，即使暂且使等离子体熄灭，Si晶粒也会连续成长。其表明，对于大面积基板采用本薄膜制造方法时，基于基板扫描的连续成膜是可能的。
实施例11
作为本薄膜制造方法对Si以外的材料也可以采用的例子，表示对Ge薄膜的制作例。所使用的装置及其运转条件与实施例1大致是一样的。
首先，使用Ge靶在石英基板上进行成膜。氢压为26.6kPa(200Torr)，投入功率为1000W，靶—基板间距离为1000μm，基板温度为300～700℃。
图30为所制作的薄膜的RED像。由该像可知，在300～700℃的基板温度下所制作的Ge膜为多晶。另外，根据图31所示的所制作的薄膜的拉曼光谱，在波数300cm-1附近可看到尖锐的峰值，从而也可以确认已制作出结晶性的Ge。通过简易的粘接带式试验对在本实施例中所制作的Ge膜和石英基板的密接性进行了评价，结果没有发现任何的剥离。
图32是在本实施例中所产生的等离子体的发光分光光谱。在265、269、271、275、304nm可观察到Ge的发光、在656nm可观察到原子状氢Hα的发光。该情况表明，Ge向等离子体中的供给按照与在Si作为靶时同样的方式产生。
其次，将Si(001)作为基板并在该基板上制作Ge薄膜。成膜条件如下：氢压为26.6kPa(200Torr)，投入功率为600W，靶—基板间距离为1000μm，基板温度为400～700℃。
图33表示所制作的薄膜的透射电子衍射(TED)图案。据此，在Si的衍射斑的近旁、大致相同的位置，可观察到起因于晶格间隔不同的Ge结晶的次斑。由此可知，Ge薄膜在Si基板上异质外延成长。另外，从RED像(图34)可观察到条纹状的衍射图案，从而可知，在电子衍射标准级中表面是平坦的。
(基板温度)
图35表示在基板温度为(a)400℃、(b)500℃、(c)700℃的情况下的在Si基板上制作的Ge薄膜的TEM观察像(上段)及TED像(下段)。在基板温度为400℃的条件下，成膜的初期阶段Ge附着前的Si基板被氢等离子体蚀刻，因此，导致基板表面的表面形态非常差的结果。但是，根据TED像可以清楚，与最初的在600℃时的结果同样，在从Si的衍射斑的位置稍稍偏离的位置出现了起因于Ge的衍射斑，从而所层叠的Ge薄膜在基板温度400℃下也进行外延成长。在将基板温度设定为500℃及700℃是情况下，由于Si基板的初期蚀刻被大幅度地抑制，因此，可抑制基板表面的表面形态的恶化，从而在TEM观察像中得到比较平滑的膜表面。由TED观察像可以明了，所成长的Ge薄膜在Si上异质外延成长。另外，成长后的Ge膜厚在任何温度下都在100nm以上，且超过了变形缓和的临界膜厚，因此，这次的异质外延Ge薄膜变形都被缓和。从而表明这种情况是因为TED中的Ge的次斑显现为放射状。
(AFM)
在本实施例中，除400℃的条件之外，反射电子衍射(RED)图案可观察到如图36所示那样条纹状的衍射图案。其意味着按电子衍射级别得到了大致平坦的表面。图37表示利用AFM(原子力显微镜)对在(a)500℃、(b)600℃及(c)700℃的基板温度下制作的Ge薄膜的表面进行观察的结果。由图37可知，基板温度越低就越可得到RMS及PV粗糙度得到了改善的表面。
一般地，在Si基板上的Ge薄膜的成长中，三单层程度的Ge层层状成长后就移至三维岛状成长，表面明显粗糙。另一方面，作为通过抑制这种三维岛状成长、维持二维层状成长来得到平滑的表面的方法，已知有利用氢终止表面的表面活性成长(surfactant growth)。在本实施方式中，使用接近大气压的氢，使得成膜中的成长表面始终为易于被氢终止化的表面。基板温度越低而该氢终止化的效果就越显著。根据这种情况，认为基板温度越低越容易形成平滑的Ge薄膜表面是因为该氢所带来的表面活性效果起了作用。
实施例12
作为本薄膜制造方法对Si以外的材料也可以采用的例子，表示SiC薄膜的制作例。所使用的装置及其运转条件与实施例1大致是一样的。基板温度设定为600℃。图38表示制膜工序。
在水冷电极上交替安装有各1×1cm的Si靶和C靶。利用氢等离子体对两靶同时进行蚀刻，在等离子体中同时存在Si原子和C原子。但是，各靶的宽均为1cm，因此，在等离子体中Si原子和C原子彼此几乎不混杂，从而可以预想在Si靶的正下面会生成Si丰富的膜，在C靶的正下面会生成C丰富的膜。在此，使基板侧以和靶的宽幅相同的1cm的行程每隔1sec进行往复，由此，能够在基板表面生成Si—C的均质的膜。
另一方面，同样地，使用多个靶且使它们在比生成等离子体的区域更大的区域移动，依次(或交替)进入等离子体中，由此，也可以在基板上层叠不同成分的膜。但是，在这种情况下，只要等离子体中的靶滞留时间为蚀刻1原子层的程度的时间即可制作混合膜。
图39(a)表示所生成的膜的平面TEM像，图39(b)表示截面TEM像。由平面TEM像可以得出如下结论，即，所得到的膜由粒径20nm左右的微结晶构成；由所插入的衍射像可以得出如下结论，即，所得到的膜为3C—SiC多晶膜。另外，由截面TEM像可知，膜厚为400nm左右，成膜速度为40nm/min。
另外，在图40中，红外吸收光谱在波数650～800cm-1显现出的显著的峰值可以归属于Si—C键结的伸缩振动，因此可以得出如下结论，即，所生成的微结晶物质是SiC。
若在薄膜上存在Si偏重的地方，则该部分被KOH水溶液选择性地侵蚀。因此，将本成膜物质浸渍于KOH水溶液之后，对表面进行了观察。由于在浸渍前后都未发现表面发生变化，因此得出如下结论，即，所得到的膜是SiC的均质微结晶薄膜。
图41是表示所制作的薄膜的膜厚方向的组成由俄歇电子分光法进行测定后的结果的曲线图。由图41可以明了，虽然与基板相对的靶周期性地变动，但是却未发现与此相对应的膜厚方向的组成比不均。Si和C的组成比约为55:45，是大致符合化学计量比的SiC薄膜。
另外，图42表示在基板温度设定为300℃的情况下使用同一装置在Si基板上形成的薄膜的透射电子衍射图案。除起因于Si基板的衍射斑外能够观察到模糊的环状图案。呈环状的物质根据其环半径可以明了，其为3C—SiC。据此确认，在基板温度为300℃的条件下，也能够形成微结晶3C—SiC薄膜。
实施例13
(Si1-xGex薄膜的形成)
对采用本发明的薄膜制造方法能否形成连续固溶体(complete solidsolution)的SiGe合金进行验证。和上述实施例12的情况同样，将Si及Ge晶片并列放置在靶上，且生成等离子体，由此，在保持为600℃的石英基板上进行Si1-xGex的形成。但是，在本实施例中，没有使基板和靶进行相对地移动。
图43表示来自形成于石英基板上的薄膜的拉曼散射光谱。观测到起因于Ge—Ge、Si—Si及Si—Ge键结的散射峰值，从而可知，Si1-xGex混晶薄膜的形成是可能的。
接着，在保持为700℃的Si(001)基板上生成等离子体，从而进行Si1-xGex薄膜的形成。由RED像(图44)可以明了，所得到的Si1-xGex薄膜在基板上进行外延成长。进而通过俄歇电子分光法对其组成比进行测定，结果表明Si1-xGex薄膜是以Si:Ge的混晶比为4:1的组成而形成的。由以上可以证实，通过在靶材料中并置Si及Ge，能够制作Si1-xGex混晶。但是，为了生成更均质的膜，认为如实施例12中所述那样使基板和靶彼此平行地相对移动是有效的。
实施例14
(使用了烧结SiC原材料的SiC薄膜的形成)
使用掺杂氮的烧结SiC晶片作为靶进行成膜。所使用的装置和实施例1是大致一样的，实验条件如下：氢压为26.6kPa(200Torr)、基板温度800℃、投入功率1000W、靶—基板间距离1000μm、成膜时间15min。
图45表示本实施例的成膜时的等离子体发光光谱，但是，由于看到了硅原子单体的发光峰值，因此可推测烧结SiC的硅原子和碳原子以键结的状态不能供给到等离子体中，分别以单体供给。
图46表示所得的薄膜的红外吸收光谱和RED像。与最初的使用石墨和Si时同样，得到尖锐的Si—C键结峰，另外，根据RED像的环半径可知，所形成的膜是多晶的3C—SiC薄膜。通过俄歇电子分光法对在本条件下制作的膜的硅和碳的组成比进行了调查，结果表明其为55:45是大致符合化学计量比的膜。其结果表明，在使用烧结SiC作为靶的情况下，SiC薄膜的形成也是可能的。
另外，上述的烧结SiC为事先掺杂了氮原子的N形，因此，在p形的硅基板上形成n形的3C—SiC薄膜，在其界面制作成pn二极管。图47表示所制作的pn二极管的电流—电压特性。由此，可得到整流特性，使固体中事先含有掺杂元素，使得SiC的掺杂也是可能的。
实施例15
(碳纳米管的合成)
使用与实施例1大致同样的装置，在靶上仅设置石墨，在附着了Ni微粒子的Si基板上进行成膜。实验条件如下：氢压为26.6kPa(200Torr)、基板温度600℃、投入功率1000W、靶—基板间距离1000μm。
图48表示电子显微镜的观察结果。根据图48可确认，形成了管径为100nm左右的碳纳米管。
在下面的实施例中，对有关本发明的精制膜制造方法进行的各种实验进行说明。
实施例16
(大气压氢等离子体蚀刻的选择性)
为了确认在大气压氢等离子体的蚀刻作用上具有元素选择性的情况，如图49所示，在Si基板上形成有厚度600nm的铜薄膜。在进行铜蒸镀时施加掩膜，由此，形成了铜薄膜形成的部位及硅露出的部位。使用触针式表面粗度计测定此时的表面形状。图50表示其结果。根据图50可确认，在Si基板上形成有宽0.5mm厚度600nm的铜薄膜。使用该试料并利用大气压氢等离子体实施20min的蚀刻。蚀刻时的Si基板温度为室温，不过，可以预想到等离子体产生的加热使得Si基板也会被动地升温。蚀刻后，使用稀硫酸将Si基板表面的铜薄膜除去，和刚才同样地使用触针式表面粗度计对表面形状进行测定。图51表示其结果。由图51表明，氢蚀刻后，尽管铜掩膜保留大致原型，但是，露出的Si表面被蚀刻到深度平均为3μm。由于所使用的铜掩膜的厚度为600nm，因此，显然可知Si比Cu容易被蚀刻，从而确认氢等离子体的蚀刻作用具有元素选择性。
实施例17
作为靶，采用的是98％的巴西出产、还原的金属级硅由内周刃丝锯切成厚度2mm、80mm角的薄片，将20℃、21/min的冷却水通入电极内部进行冷却。另外，本实施例中所使用的装置及其运转条件与实施例1大致是一样的。基板使用市售的Si(001)晶片，将其放在加热器上，将基板温度设定为400℃。反应室内的氛围设定为氢100％且26.6～101kPa(200～760Torr)之间。为了等离子体生成使用频率为150MHz的VHF电源，输入1000W的功率。反应容器的背压为5×10-6Pa。靶—基板间距离为1mm。
图52是表示所使用的金属级Si中包含的杂质的浓度的表。图52中还一并记载有一般所报告的金属Si中的杂质浓度、及太阳能电池级Si中所要求的纯度级别。
(金属级Si靶的大气压氢等离子体)
图53表示将本实施例中产生的氢等离子体的发光分光光谱(MG—Si)。由此，除使用的氢气的光谱以外还观察到来自Si原子的发光，但是，来自多量包含的Fe原子(波长248、272、344nm)及Al等的发光都未观察到，得到了和LSI用单晶硅晶片作为靶时的光谱(SG—Si)同样的结果。
(TREX的分析)
使用TREX(Total Reflection Xrayanalysis：全反射荧光X线分析)，对本实施例所制作的Si薄膜表面的金属密度的进行测定。图54表示其结果。在图54的曲线图中一并记载有所使用的金属级Si表面的金属浓度作为参照值。图中的误差棒表示33点测定点中在检测出金属的27点的偏差。另外，关于Al，其特性X线的峰值出现在与Si非常接近的位置，得不到定量的可靠性，因此，不作为评价的对象。所研究的金属元素是Fe、Ti、Cu、Cr、Ni、Mn。由图54表明，在初期的金属级Si中Fe、Ti、Cu、Cr、Ni、Mn分别以1013、1012、1012、2×1011、2×1011、6×1011atoms/cm2的浓度存在。与此相反，在所形成的Si膜的表面，除了Cu以外的所有元素的浓度都降低到了TREX的检测下限以下。另外，Cu的浓度没有大幅度地降低的理由可认为是保持靶的部件的材料是Cu。
其次，使用TREX对蚀刻后的靶即金属级Si表面的金属浓度进行评价。图55表示其结果。如图55所示，可看到，在任何金属元素中，其表面浓度都有2～5倍程度的增加。该情况暗示着金属级Si中的金属杂质通过大气压氢等离子体的蚀刻而以残留在金属级Si表面的形式产生了浓缩。另外，为了调查在靶表面进行金属杂质的浓缩的情况会对蚀刻率造成何种影响，将进行了15min处理的靶和进行了240min处理的靶的蚀刻率进行了比较，但两者的蚀刻率在误差±5％的范围内为相同的值。
(基于ICP—MS的杂质的分析)
为了对靶Si内部存在的杂质进行更精密的定量，将在与实施例16同样的条件下所制作的厚度40μm左右的Si膜作为样品进行ICP—MS(感应耦合等离子体质量分析法)的杂质测定。图56及图57表示其结果。由图56观测到：Fe、Al、Mn的浓度在所制作的Si膜中分别大幅度减少到1/105、1/103、1/104，而且，关于称作GeH的氢化物中存在的Ge，在膜中的含量也降低到1/100以下的情况。另外，由图57表明：关于Co及Cr也能够实现1/100以上的膜中杂质浓度的降低。
关于Cu，与最初所述的TREX的分析结果同样，浓度的降低比例较小。其原因可以推测与上述是一样的。但是，Cu的杂质浓度在使用p型Si的情况下，当达到2.5ppm mass以上时，对太阳能电池的变换效率造成恶劣影响，由于在本实施例中得到的Si膜中的Cu的浓度为1ppm mass，所以在应用于太阳能电池这一方面没有问题。
就As而言，公知其作为Si的n型掺杂剂，以称作三氢化砷(AsH3)的氢化物存在，并且，尽管在Si中的偏析系数较大，但所制作的Si膜中的浓度也被降低到1/10左右。
如上所述，在如Ge及As等那样存在氢化物的元素中，也能够观测到其在所制作的Si膜中的混入量的减少，这是因为各元素(Ge、As、Si)与氢原子在蚀刻、成膜现象中活性化能量及反应频率因数不同，如图上述图6所示。
另外，根据本发明，还能够使Si从SiGe混晶原材料中积极地排出。由此可得到启示，即：具有可以应用于从低Ge浓度SiGe形成高Ge浓度变形SiGe层的变形SiGe技术的可能性。
以上对本发明的膜制造方法及膜精制制造方法举出实施例并进行了说明，但很显然上述只不过是例子，在本发明的精神内当然也可以进行适宜地改良或变更。
例如，从对目的物质进行纯化这一目的出发，靶不需要是一块或板状。作为靶采用粉体等使得其与等离子体的接触界面增加从而可以提高反应速度是可能的。
另外，应用本发明的膜制造方法也可以得到靶的气体而非制造靶的膜。此时，只要在填充有以压力10～202kPa(76～1520Torr)的氢为主体的反应气体的反应室内，将氢化物为挥发性的靶平行地配置，使两靶之间发生放电即可。图58表示本构成的装置构成例的要部示意图。此时，为了生成较多的气体，根据靶物质的温度—蚀刻特性，调节温度调节机构，以使上部靶(在此为方便起见而表现为上部/下部)和下部靶的温度相同进而使蚀刻率达到最高。
另外，为了有效地将所生成的气体取出，如图58所示，优选使以氢为主体的反应气体沿规定的方向以固定的流量流动。
由上述方法得到的靶气体可以作为成膜用的原材料气体来使用。另外，具有以下优点，即在由该方法制造的靶气体中在进行成膜前还可以混合其它气体(例如对于Si系化合物而言，制作氮化硅膜时的N2、制作氧化硅膜时的H2O等)。
另外，从产业上的利用这一观点考虑时，靶以Si或Ge为主成分的是适当的。另外，也可以将反应气体设定为在氢中还添加了稀有气体的混合气体。
为了确认上述的靶气体制造方法可以在实际上应用，对发明者进行的实验进行说明。装置系统采用图58所示的结构的系统，靶是常温的Si。如图59(a)所示，在距装置系统的喷嘴(气体吹出口)2～3mm的位置垂直地配置玻璃基板。将氢(101/min)及氦(101/min)的混合气体作为反应气体流入，生成等离子体，由此而制造靶气体，从喷嘴吹出的靶气体向玻璃基板(未加热)照射1min左右。其结果如图59(b)所示，在基板表面形成了厚度约100nm的Si薄膜。认为该成膜是来自等离子体中生成的SiHX(X＝0，1，2，3)的成膜游离基到达基板而完成的。另一方面，靶的蚀刻深度约为300nm。另外，成膜面积为5.5cm2左右，相对于此，蚀刻面积约为12cm2。由该蚀刻总量和附着量的关系可确认：对成膜不起作用的氢化硅(例如SiH4、Si2H6等)的生成。
另外，使用上述靶气体制造方法也可以得到精制气体。在这种情况下，在填充有以压力10～202kPa(76～1520Torr)的氢为主体的反应气体的反应室内，配置靶，且按照靶所含的各物质的温度—蚀刻率特性来设定靶的温度以使目的物质的蚀刻率比各非目的物质的蚀刻率快。使反应室内发生放电，由此可以得到以目的物质为主成分的精制气体。

Claims (18)

1、一种膜制造方法，在填充有以压力10～202kPa(76～1520Torr)的氢为主体的反应气体的反应室内，将保持较高温度的基板和保持较低温度的且其氢化物为挥发性的靶以平行方式配置，使基板和靶之间发生放电，从而在基板上形成靶的薄膜。
2、如权利要求1所述的膜制造方法，其中，靶以Si或Ge为主成分。
3、如权利要求1或2所述的膜制造方法，其中，通过事先使靶含有掺杂元素，得到掺杂膜。
4、如权利要求1所述的膜制造方法，其中，靶以C、SiC、Sn、Ga、B、P、Sb、As的任一个为主成分。
5、一种膜制造方法，在填充有以压力10～202kPa(76～1520Torr)的氢为主体的反应气体的反应室内，将保持较高温度的基板和保持较低温度的多个靶以大致平行的方式配置，使基板和靶之间发生放电并且使所述多个靶在放电区域内以与基板平行的方式摆动，从而在基板上制作所述多个靶的混合膜。
6、如权利要求5所述的膜制造方法，其中，所述多个靶为Si靶和C靶。
7、一种膜制造方法，在填充有以压力10～202kPa(76～1520Torr)的氢为主体的反应气体的反应室内，将保持较高温度的基板和保持较低温度的多个靶以大致平行的方式配置，使基板和靶之间发生放电并且使所述多个靶按超出放电区域的行程以平行于基板的方式移动，从而在基板上制作所述多个靶的层叠膜或混合膜。
8、如权利要求1～7任一项所述的膜制造方法，其中，以所述氢为主体的反应气体，是对压力为10～202kPa(76～1520Torr)的氢添加了稀有气体的混合气体。
9、一种膜制造装置，具备：
可密闭的反应室；
靶保持装置及基板保持装置，设于该反应室的内部且可分别进行温度控制；
反应气体导入装置，向该反应室内按规定的压力导入以氢为主体的反应气体；
等离子体生成装置，在由所述靶保持装置保持的靶和由基板保持装置保持的基板之间，生成等离子体；和
控制装置，在反应室内，导入以氢为主体的反应气体使其压力达到10～202kPa(76～1520Torr)，将靶保持装置保持为较低温度且将基板保持装置保持为较高温度，通过等离子体生成装置在靶和基板之间生成氢主体反应气体的等离子体。
10、如权利要求9所述的膜制造装置，其中，还具备使靶保持装置和基板保持装置以相互平行的方式相对移动的移动装置。
11、如权利要求9或10所述的膜制造装置，其中，所述以氢为主体的反应气体，是对压力为10～202kPa(76～1520Torr)的氢添加了稀有气体的混合气体。
12、一种精制膜制造方法，从包含目的物质和一种或多种的非目的物质且其氢化物为挥发性的靶中，将目的物质纯化并取出，其中，
在填充有以压力为10～202kPa(76～1520Torr)的氢为主体的反应气体的反应室内，将基板及所述靶平行地配置；
根据靶所包含的各物质的温度—蚀刻率特性，设定基板温度及靶温度，使得目的物质在靶温度下的蚀刻率比其在基板温度下的蚀刻率大，而各非目的物质在基板温度下的蚀刻率比其在靶温度下的蚀刻率大、或者各非目的物质在靶温度下的蚀刻率比所述目的物质在靶温度下的蚀刻率小；
使基板和靶之间发生放电，从而在基板上形成目的物质的薄膜。
13、一种精制膜制造方法，其特征在于，将通过权利要求12所述的精制膜制造方法得到的薄膜作为新的靶，再次采用所述方法在基板上形成薄膜，从而提高目的物质的纯度。
14、如权利要求9～11任一项所述的膜制造装置，其中，所述靶保持装置及所述基板保持装置都还具备加热、冷却机构。
15、一种靶气体制造方法，在填充有以压力为10～202kPa(76～1520Torr)的氢为主体的反应气体的反应室内，将其氢化物是挥发性的靶以平行方式配置，且使两靶之间发生放电，由此生成靶气体。
16、如权利要求15所述的靶气体制造方法，其中，靶以Si或Ge为主成分。
17、如权利要求15或16所述的靶气体制造方法，其中，所述以氢为主体的反应气体，是对压力为10～202kPa(76～1520Torr)的氢添加了稀有气体的混合气体。
18、一种精制气体制造方法，从包含目的物质和一种或多种的非目的物质且其氢化物为挥发性的靶中，将目的物质纯化并取出，其特征在于，
在填充有以压力为10～202kPa(76～1520Torr)的氢为主体的反应气体的反应室内，配置所述靶，
根据靶所包含的各物质的温度—蚀刻率特性来设定靶温度，以使目的物质的蚀刻率比各非目的物质的蚀刻率快，且使反应室内发生放电，从而得到以目的物质为主成分的精制气体。
CN2006800492029A 2005-10-26 2006-09-08 使用大气压氢等离子体的膜制造方法、精制膜制造方法及装置 Expired - Fee Related CN101401190B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005311934 2005-10-26
JP311934/2005 2005-10-26
PCT/JP2006/317817 WO2007049402A1 (ja) 2005-10-26 2006-09-08 大気圧水素プラズマを用いた膜製造方法、精製膜製造方法及び装置

Publications (2)

Publication Number Publication Date
CN101401190A true CN101401190A (zh) 2009-04-01
CN101401190B CN101401190B (zh) 2011-10-05

Family

ID=37967524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800492029A Expired - Fee Related CN101401190B (zh) 2005-10-26 2006-09-08 使用大气压氢等离子体的膜制造方法、精制膜制造方法及装置

Country Status (5)

Country Link
US (1) US8357267B2 (zh)
EP (1) EP1950797A4 (zh)
JP (1) JP5269414B2 (zh)
CN (1) CN101401190B (zh)
WO (1) WO2007049402A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427576A (zh) * 2017-09-04 2019-03-05 东京毅力科创株式会社 蚀刻方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010262947A (ja) * 2007-08-31 2010-11-18 Sharp Corp 選択的膜製造方法
JP4660715B2 (ja) * 2008-06-18 2011-03-30 国立大学法人大阪大学 Ｓｉ精製方法、Ｓｉ精製装置及びＳｉ精製膜製造装置
JP2011001207A (ja) * 2009-06-16 2011-01-06 Sharp Corp モノシラン生成装置およびモノシラン生成方法
JP2011111664A (ja) * 2009-11-30 2011-06-09 Mitsubishi Electric Corp 機能膜形成方法および機能膜形成体
DE102010039365B4 (de) * 2010-08-16 2016-03-24 Forschungsverbund Berlin E.V. Plasma-Prozesse bei Atmosphärendruck
TWI570799B (zh) * 2011-07-25 2017-02-11 Nissan Chemical Ind Ltd A hydrogenation treatment method and a hydrogenation treatment apparatus
JP5943789B2 (ja) * 2012-09-21 2016-07-05 三菱電機株式会社 大気圧プラズマ成膜装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833830A (ja) 1981-08-24 1983-02-28 Toshiba Corp プラズマ堆積装置
US4414069A (en) * 1982-06-30 1983-11-08 International Business Machines Corporation Negative ion beam selective etching process
JPS6114102A (ja) 1984-06-29 1986-01-22 Matsushita Electric Ind Co Ltd 水素化物の製造法
JPS63111173A (ja) 1986-10-30 1988-05-16 Anelva Corp スパツタリング装置
JPH01308018A (ja) * 1988-06-07 1989-12-12 Nkk Corp 半導体薄膜材料とその製造方法
DE4107711C2 (de) 1991-03-09 1999-11-11 Leybold Ag Verfahren und Vorrichtung zur Abscheidung dotierter Schichten oder chemischer Verbindungen oder Legierungen mittels einer Magnetronkathode
TW271490B (zh) * 1993-05-05 1996-03-01 Varian Associates
JP3348259B2 (ja) 1994-06-21 2002-11-20 富士通株式会社 薄膜形成方法
JPH10340797A (ja) 1997-04-11 1998-12-22 Sekisui Chem Co Ltd 放電プラズマ処理方法
JP2002270519A (ja) 2001-03-09 2002-09-20 Canon Inc 多結晶Ｓｉ薄膜の形成方法、多結晶Ｓｉ薄膜及び光起電力素子
JP4420577B2 (ja) 2001-04-24 2010-02-24 積水化学工業株式会社 シリコンウェハの窒化処理方法及び窒化処理装置
JP2003229299A (ja) 2002-02-06 2003-08-15 Konica Corp 大気圧プラズマ処理装置、該大気圧プラズマ処理装置を用いて製造した膜、製膜方法及び該製膜方法を用いて製造した膜
US7288204B2 (en) 2002-07-19 2007-10-30 Fuji Photo Film B.V. Method and arrangement for treating a substrate with an atmospheric pressure glow plasma (APG)
JP4503324B2 (ja) * 2003-03-26 2010-07-14 株式会社半導体エネルギー研究所 プラズマ処理装置
JP4360186B2 (ja) 2003-11-28 2009-11-11 コニカミノルタホールディングス株式会社 薄膜形成装置及び薄膜形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427576A (zh) * 2017-09-04 2019-03-05 东京毅力科创株式会社 蚀刻方法
CN109427576B (zh) * 2017-09-04 2023-03-10 东京毅力科创株式会社 蚀刻方法

Also Published As

Publication number Publication date
US8357267B2 (en) 2013-01-22
JPWO2007049402A1 (ja) 2009-04-30
EP1950797A1 (en) 2008-07-30
EP1950797A4 (en) 2010-07-14
JP5269414B2 (ja) 2013-08-21
CN101401190B (zh) 2011-10-05
US20090301864A1 (en) 2009-12-10
WO2007049402A1 (ja) 2007-05-03

Similar Documents

Publication Publication Date Title
CN101401190B (zh) 使用大气压氢等离子体的膜制造方法、精制膜制造方法及装置
US7601215B1 (en) Method for rapid, controllable growth and thickness, of epitaxial silicon films
JP4020748B2 (ja) 太陽電池の製造方法
Berrigan et al. Thin films of CdTe/CdS grown by MOCVD for photovoltaics
US8431928B2 (en) PIN structures including intrinsic gallium arsenide, devices incorporating the same, and related methods
Masuda et al. Phosphorus-and boron-doped hydrogenated amorphous silicon films prepared using vaporized liquid cyclopentasilane
Sedani et al. Effects of boron doping on solid phase crystallization of in situ doped amorphous Silicon thin films prepared by electron beam evaporation
Barbouche et al. New process of silicon carbide purification intended for silicon passivation
Bau High-temperature CVD silicon films for crystalline silicon thin-film solar cells
Kwon et al. Synthesis of vertical arrays of ultra long ZnO nanowires on noncrystalline substrates
Zhang et al. Growth characteristics of SiC in a hot-wall CVD reactor with rotation
Özmen et al. Solid phase epitaxial thickening of boron and phosphorus doped polycrystalline silicon thin films formed by aluminium induced crystallization technique on glass substrate
CN101693528B (zh) 一种生长ZnSe单晶纳米线的方法
CN101693550B (zh) 一种生长CdO纳米线束的方法
Yashiki et al. Deposition and characterization of μc-Ge1− xCx thin films grown by hot-wire chemical vapor deposition using organo-germane
Lien et al. Incubation Effects upon Polycrystalline Silicon on Glass Deposited by Hot‐Wire CVD
Peng et al. Polycrystalline silicon thin films prepared by Ni silicide induced crystallization and the dopant effects on the crystallization
Ohmi et al. Low-temperature synthesis of microcrystalline 3C-SiC film by high-pressure hydrogen-plasma-enhanced chemical transport
Stradins et al. Comparative study of solid-phase crystallization of amorphous silicon deposited by hot-wire CVD, plasma-enhanced CVD, and electron-beam evaporation
Matsui et al. Doping properties of boron-doped microcrystalline silicon from B2H6 and BF3: material properties and solar cell performance
Schmidt et al. Polycrystalline silicon thin films on glass obtained by nickel‐induced crystallization of amorphous silicon
Monna et al. Silicon thin films obtained by rapid thermal atmospheric pressure chemical vapour deposition
Richardson et al. A Phase Diagram of Low Temperature Epitaxial Silicon Grown by Hot-wire Chemical Vapor Deposition for Photovoltaic Devices
Zaghouani Investigation of Indium Oxide Effect on Indium Particles Properties Used as Silicon Nanowires Catalyst
Benvenuto et al. Polycrystalline silicon thin films on glass deposited from chlorosilane at intermediate temperatures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111005

Termination date: 20140908

EXPY Termination of patent right or utility model