CN101369344B - 图像处理电路、显示装置以及印刷装置 - Google Patents
图像处理电路、显示装置以及印刷装置 Download PDFInfo
- Publication number
- CN101369344B CN101369344B CN2008101459531A CN200810145953A CN101369344B CN 101369344 B CN101369344 B CN 101369344B CN 2008101459531 A CN2008101459531 A CN 2008101459531A CN 200810145953 A CN200810145953 A CN 200810145953A CN 101369344 B CN101369344 B CN 101369344B
- Authority
- CN
- China
- Prior art keywords
- unit
- image
- pixel value
- initial point
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/37—Details of the operation on graphic patterns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/20—Drawing from basic elements, e.g. lines or circles
- G06T11/203—Drawing of straight lines or curves
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/024—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour registers, e.g. to control background, foreground, surface filling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/13—Digital output to plotter ; Cooperation and interconnection of the plotter with other functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/24—Generation of individual character patterns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/30—Control of display attribute
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Image Processing (AREA)
- Image Generation (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
本发明提供一种图像处理电路,可在输入图像的描绘区域实施阴影化处理时,尽可能缩小该阴影图案所包含的图形图像和输入图像的描绘区域之间的偏离。存储器存储阴影图案数据。CPU算出目标位置和图形图像的始点的位置的差值,移位电路输出从存储器的各图案比特值的位置偏离算出的差值后的位置的像素值。乘法器(MU0)将从移位电路输出的各图案比特值和输入图像数据的各像素值按每个对应的位置相乘。减法器输出使输入图像数据的各像素值反相后的值。乘法器(MU1)将背景颜色信息和从减法器输出的值按每个对应的位置相乘。加法器将乘法器(MU0)的乘法运算结果和乘法器(MU1)的乘法运算结果按每个对应的位置相加,作为输出图像数据输出。
Description
技术领域
本发明涉及在图像区域排列配置多个图形图像的技术。
背景技术
在图像处理的领域,被称为阴影化处理的技术广为人知。该阴影化处理技术是指:通过在文字、图表或图形等的图像区域上规则地排列配置多个图形图像,进行所谓的网纹加入或花纹加入等的处理。例如,在专利文献1中公开了利用在指定的区域内反复传送阴影描绘用区块图案的BiTBLT(比特边界、区块传送)电路,在帧存储器内迅速地展现阴影图案的技术。
专利文献1:日本特开平05-210381号公报
虽然专利文献1所记载的技术对于具有区块图案的尺寸的整数倍大小的区域实施阴影化处理的情况下较适宜,但在此外的情况下,不能较好地进行阴影化处理。例如即便通过使区块图案的尺寸变得极小,来使对于任意大小的区域的阴影化处理成为可能,但由于必须逐一决定并极细微地指定成为区块图案的传送目标的区域的地址,所以,在例如对于文字等复杂的图像实施阴影化处理时,用于指定区块图案的传送目标的作业或处理非常烦杂。
因此,为了只对各种形状或大小的图像区域简单地实施阴影化处理,例如考虑如下技术:将由以规定的间隔规则地排列的多个图形图像构成的阴影图案、和成为阴影化处理的对象的输入图像进行对比,从该阴影图案仅提取位于输入图像的描绘区域内的位置的图形图像,在输入图像的描绘区域排列配置。
但是,在使用这样的技术进行阴影化处理的情况下,有时在阴影图案所包含的图形图像和输入图像的描绘区域之间会产生偏离。即由于阴影图案的各图形图像的位置和输入图像的描绘区域的位置是分别不相关地被确定的,所以在输入图像的描绘区域的端部,阴影图案所包含的图形图像的一部分以缺损的状态呈现。这样,若阴影图案的图形图像缺损,就会损坏阴影的美感或图形图像的可视性,产生画质劣化的问题。特别是,如星形的图形图像或以花为主题的图形图像,在实施排列配置若一部分缺损则难以识别整体的形状的图形图像的阴影化的情况下,该问题变得明显。
发明内容
本发明就是鉴于上述背景而实现,其目的在于在输入图像的描绘区域实施阴影化处理时,尽可能缩小该阴影图案所包含的图形图像和输入图像的描绘区域之间的偏离。
为了解决上述问题,本发明提供一种图像处理电路,具备:图形图像存储单元,其存储构成排列配置的多个图形图像的各像素的位置和其像素值;算出单元,其算出在由包含0的2值表示各位置的像素值的2值图像数据中被指定为与所述图形图像进行对位的目标的目标位置、与在所述图形图像中被指定为与所述2值图像数据进行对位的始点的始点位置之间的差值;像素值输出单元,其输出从所述图形图像存储单元中存储的各所述像素值的位置偏离了由所述算出单元算出的差值后的位置的像素值;第1乘法运算单元,其将从所述像素值输出单元输出的各位置的所述像素值和所述2值图像数据所包含的各位置的像素值,分别按每个对应的所述位置相乘;反相单元,其使所述2值图像数据所包含的各位置的像素值反相;第2乘法运算单元,其将所述2值图像数据所包含的各位置的像素值或成为基于该2值图像数据的图像的背景的背景图像数据所包含的各位置的像素值、和由所述反相单元反相后的像素值,分别按每个对应的所述位置相乘;和加法运算单元,其将所述第1乘法运算单元的乘法运算结果和所述第2乘法运算单元的乘法运算结果分别按每个对应的所述位置相加,并作为输出图像数据输出。
由此,在由2值图像数据表征的图像的描绘区域实施阴影化处理时,可以尽可能缩小该阴影图案所包含的图形图像和输入图像的描绘区域之间的偏离。
在本发明的优选的方式中,也可以具备位置存储单元,其存储所述2值图像数据的所述目标位置和所述图形图像的所述始点位置,所述算出单元算出所述位置存储单元中存储的所述目标位置与所述始点位置之间的差值。
由此,即使不逐一指定目标位置以及始点位置,也可以在由2值图像数据表征的图像的描绘区域进行阴影化处理时,尽可能缩小阴影图案所包含的图形图像和输入图像的描绘区域之间的偏离。
在本发明的优选的方式中,也可以具备:目标接受单元,其接受由使用者进行的所述目标位置的指定;和始点确定单元,其根据由所述目标接受单元接受的所述目标位置,确定所述图形图像的所述始点位置;所述算出单元算出由所述目标接受单元接受的所述目标位置与由所述始点确定单元确定的所述始点位置之间的差值。
由此,可以指定使用者希望的目标位置,并且,根据由使用者指定的目标位置,能自动地确定始点的位置。
在本发明的优选的方式中,也可以具备:始点存储单元,其按每个所述图形图像存储被指定为所述始点的始点位置;和始点确定单元,其将所述始点存储单元中存储的多个所述始点位置中离所述目标位置最近的始点位置,确定为与所述2值图像数据进行对位的始点的始点位置;所述算出单元算出所述目标位置与由所述始点确定单元确定的所述始点位置之间的差值。
由此,可以缩小目标位置和始点位置的差值。
在本发明的优选的方式中,也可以是所述图形图像存储单元具备:第1存储单元,其存储构成所述多个图形图像的各像素的位置;第2存储单元,其将表征所述图形图像的颜色的颜色信息作为构成所述多个图形图像的各像素的像素值来存储;和颜色信息输出单元,其将由所述第2存储单元存储的颜色信息作为由所述第1存储单元存储的各位置的像素的像素值输出。
由此,对于由2值图像数据所表征的图像的描绘区域,可以排列配置存储于第2存储单元的颜色信息的颜色的图形图像。
在本发明的优选的方式中,也可以是所述第2存储单元存储有多种颜色信息,所述颜色信息输出单元,按构成所述多个图形图像中的同一种图形图像的每个像素,输出由所述第2存储单元存储的多种颜色信息中的任一种。
由此,在由所述2值图像数据所表征的图像的描绘区域中,可以在同一种类中排列配置相同颜色的图形图像。
在本发明的优选的方式中,也可以具备:指定单元,其指定所述2值图像数据所包含的各位置的像素值或表示该2值图像数据的图像的背景的背景图像数据所包含的各位置的像素值中的任意一个;和供给单元,其将由所述指定单元指定的像素值供给到所述第2乘法运算单元。
由此,可以指定2值图像数据所包含的各位置的像素值或表征该2值图像数据的图像的背景的背景图像数据所包含的各位置的像素值的任意一个,作为输出图像数据所表征的输出图像的背景区域的像素值。
在本发明的优选的方式中,也可以具备:指定单元,其指定存储预先确定的背景颜色信息的第3存储单元或存储向显示单元或印刷单元输出的图像信息的第4存储单元中的任意一个;和供给单元,其读出由所述指定单元指定的存储单元中存储的信息来作为所述背景图像数据所包含的像素值,并供给到所述第2乘法运算单元。
由此,可以指定存储预先确定的背景颜色信息的第3存储单元或展开向显示单元或印刷单元输出的图像信息第4存储单元中的任意一个,来作为输出图像数据所表征的输出图像的背景区域的像素值的供给源的存储单元。
另外,本发明提供一种显示装置,其具有上述任意一项所记载的图像处理电路和根据从所述加法运算单元输出的输出图像数据来显示图像的显示单元。
由此,在输入图像的描绘区域实施阴影化处理时,可以尽可能缩小该阴影图案所包含的图形图像和输入图像的描绘区域之间的偏离,进而,可以显示由该结果获得的图像。
另外,本发明提供一种印刷装置,其具有上述的任意一项所记载的图像处理电路和根据从所述加法运算单元输出的输出图像数据来进行印刷的印刷单元。
由此,在输入图像的描绘区域实施阴影化处理时,可以尽可能缩小该阴影图案所包含的图形图像和输入图像的描绘区域之间的偏离,进而,可以印刷由该结果获得的图像。
附图说明
图1是表示图像显示装置1的构成的图。
图2是表示阴影化电路250的构成的图。
图3是表示用于进行花状花纹的阴影化的阴影图案数据的图。
图4是表示输入到阴影化电路250的输入图像数据的一个例子的图。
图5是说明移位电路F、选择器S以及乘法器MU0的动作的图。
图6是说明减法器SU以及乘法器MU1的动作的图。
图7是说明加法器AD的动作的图。
图8是表示在存储性液晶显示体15显示的输出图像的图。
图9是表示在不使各图案比特值移动的情况下的输出图像的图。
图10是表示变形例的阴影图案数据、输入图像数据、输出图像的图。
图11是表示变形例所涉及的阴影化电路251的构成的图。
图12是表示变形例所涉及的阴影化电路252的构成的图。
符号的说明
1-图像显示装置,11-CPU,12-ROM,13-RAM,14-VRAM,15-存储性液晶显示体,16-显示控制装置,17-电源,18-电源控制装置,19-连接器,20-存储控制装置,21-I/O,22-手动开关(Key),23-存储装置,24-外置存储装置,25-图像处理电路,250、251、252-阴影化电路,H-存储器,R0、R1-阴影颜色寄存器,S、S0、S1-选择器,MU0、MU1-乘法器,SU-减法器,AD-加法器,R2-背景颜色寄存器,R3-横移位量寄存器,R4-纵移位量寄存器,F-移位电路,R5、R6-背景颜色指定寄存器,26-图形图像存储单元。
具体实施方式
(实施方式)
在下面说明的实施方式中,将在某图像区域排列配置多个图形图像的处理称为“阴影化(hatching)”。这时配置的多个图形图像也可以是完全相同的图形图像,也可以是类似的图形图像,还可以是完全不同的图形图像。例如,可以进行将全部在同一方向上延伸的线段图像以均等的间隔反复配置的被称为“斜线加入”的阴影化。另外,可以进行将在2个方向上延伸的线段图像以均等的间隔反复配置的被称为“网纹加入”的阴影化。进而,还有如将心形和三叶草形的图形相互区别地配置的阴影化,还考虑如随机地排列配置形状完全不同的抽象的图形的阴影化。即阴影化所使用的图形图像的大小、形状或其个数可以是任意的。
图1是表示本实施方式所涉及的图像显示装置1的构成的图。
如图1所示,图像显示装置1具有:CPU(Central Processing Unit)11、ROM(Read Only Memory)12、RAM(Random Access Memory)13、VRAM(Video Random Access Memory)14、存储性液晶显示体15、显示控制装置16、电源17、电源控制装置18、连接器19、存储控制装置20、I/O21、手动开关22、存储装置23和图像处理电路25。CPU11读出存储于ROM12的控制程序,在RAM13中展开,按照该控制程序所记述的次序执行处理。手动开关22是由使用者来操作的操作单元,包括手写设备或操纵杆等的操作设备。I/O21监视手动开关22的操作状态,若用户操作手动开关22,则向CPU11供给基于该操作的信号。电源17例如是能够充电的电池,电源控制装置18进行电源17的接通断开控制或电力的剩余量监视等各种的电源管理。
可拆卸(removable)介质等的可搬的外置存储装置24相对于连接器19装卸自由。该外置存储装置24例如可以是如SD(Secure Digital)卡的闪存器内置的卡型存储介质,例如也可以是利用软盘等的磁介质的盘型存储介质。存储装置23是闪存器、硬盘等的非易失型的存储介质,内置于图像存储装置1中。在存储装置23,存储有用于算出指示阴影化电路250的动作的值的运算程序。在存储装置23或外置存储装置24中存储有表征文本(文字)、图形(graphics)或影像(照片图像)等的图像的图像数据。该图像数据是由表征白的“0”的像素值以及表征黑的“1”的像素值构成的2值数据。配置有像素值“1”的像素的区域是图像的描绘区域,配置有像素值“0”的像素的区域是非描绘区域。存储控制装置20按照CPU11的指示,从存储装置23或外置存储装置24读出图像数据,向图像处理电路25供给。
图像处理电路25具有阴影化电路250。该阴影化电路250按照CPU11的指示,对于供给的图像数据实施阴影化,并且,将实施阴影化后的图像数据向VRAM14输出。VRAM14是帧缓冲器,存储在存储性液晶显示体15上显示的1页量的图像数据。存储性液晶显示体15是利用胆甾醇型液晶或电泳等的显示单元,具有即使停止供电也可以继续显示图像的存储性。存储于VRAM14的图像数据在CPU11的指示下向显示控制装置16供给。显示控制装置16控制存储性液晶显示体15,显示基于供给的图像数据的图像。
接着,图2是表示阴影化电路250的构成的图。
如图2所示,阴影化电路250具有存储器H、阴影颜色寄存器R0、R1、背景颜色寄存器R2、横移位量寄存器R3、纵移位量寄存器R4、移位电路F、选择器S、乘法器MU0、MU1、减法器SU和加法器AD。在该阴影化电路250中,将从存储装置23或外置存储装置24读出的2值的图像数据作为输入图像数据输入。这里,输入图像数据的像素值“0”表征白色(最低浓度),像素值“1”表征黑色(最高浓度)。并且,将由阴影化电路250对该输入图像数据实施阴影化处理后的结果作为输出图像数据输出。在存储器H中,构成进行阴影化处理时所使用的阴影图案(即多个图形图像)的各像素的位置作为阴影图案数据存储。
这里,图3是示意性表示用于进行花状花纹的阴影化的阴影图案数据的图。
该阴影图案数据由“0”或“1”的2值的图案比特值来表现以花为主题的多个图形图像。在图中,在构成白色区的块B0的各像素的位置,配置有图案比特值“0”,在构成黑色的区块B1的各像素的位置,配置有图案比特值“1”。由该阴影图案数据表征的阴影图案整体的尺寸与确保于VRAM14的1页量的图像的尺寸相同。各区块像素B0、B1均由多个像素(例如16×16=256个像素)构成,这里为了简单地说明,假定1个区块由1个像素构成。这种情况下,阴影图案整体的横向的长度是相当于VRAM14中的图像1页量的横向的像素数M的长度。另外,阴影图案整体纵向的长度是相当于VRAM14的图像1页量的纵向的像素数N的长度。
在下面的说明中,在阴影图案数据中,设位于左上端的像素的位置坐标为(0,0),设从该像素数数起,沿图中的x方向(右方向)前进i像素、沿图中的y方向(下方向)前进j像素的位置的像素为位置坐标(i,j)的像素,因此,例如,从位置坐标(0,0)的像素数起沿x方向前进1像素的位置的像素是位于位置坐标(1,0)的像素,前进2像素的位置的像素是位于位置坐标(2,0)的像素,前进3像素的位置的像素是位于位置坐标(3,0)的像素。另外,从位置坐标(0,0)数起,前进1像素的位置的像素是位置坐标(0,1)的像素,前进2像素的位置的像素是位置坐标(0,2)的像素。这样的位置坐标的表现方法并不仅限于图3所示的阴影图案,在输入到阴影化电路250的输入图像数据(后述的图4)、从阴影化电路250输出的输出图像数据(后述的图8)中也相同。
另外,在存储装置23中,按每个由该阴影图案数据所表征的各图形图像,预先存储有该图形图像的始点的位置坐标。在本实施方式中,“图像的始点”是指离位置坐标(0,0)的像素最近的像素的位置,始点位置是指该始点的位置坐标。即,在存储装置23中,将各图形图像的左上端的像素的位置坐标作为始点位置存储。例如,在图3的情况下,各图形图像由横5像素×纵5像素构成。因此,在存储装置23中,作为阴影图案数据的始点位置,存储始点A1的位置坐标为(0,0)、始点A2的位置坐标为(5,0)、始点A3的位置坐标为(0,5)、始点A4的位置坐标为(5,5)等。
再次返回图2的说明。
阴影颜色寄存器R0中存储有在阴影图案数据中表征位于图案比特值“0”的位置的像素的颜色的颜色信息。这里,例如,存储表征蓝色的颜色信息“C0”。阴影颜色寄存器R1中存储有在阴影图案数据中表征位于图案比特值“1”的位置的像素的颜色的颜色信息。这里,例如存储表征黄色的颜色信息“C1”。该颜色信息包括指定本来的颜色本身的信息和其灰度值。但是,在本实施方式中,由于作为颜色信息的灰度值,只假想了该颜色信息所表征的颜色的有无的2值,所以,颜色信息“C0”在意味着“蓝色”的同时还意味着“有”该颜色。另外,颜色信息“C1”在意味着“黄色”的同时还意味着“有”该颜色。
横移位量寄存器R3存储有使阴影图案数据所包含的各位置的图案比特值在图3所示的x方向上移动用的横移位量。每次向阴影化电路250输入新的图像数据,都由CPU11算出该横移位量,并写入到横移位量寄存器R3。纵移位量寄存器R4存储有使阴影图案数据所包含的各位置的图案比特值在图3所示的y方向上移动用的纵移位量。与上述相同,每次向阴影化电路250输入新时图像数据,都由CPU11算出该纵移位量,并写入到纵移位量寄存器R4。
移位电路F输出使由存储器H供给的阴影图案数据所包含的各图案比特值在图3所示的x方向上移动由横移位量寄存器R3供给的横移位量、在图3所示的y方向上移动由纵移位量寄存器R4供给的纵移位量后的值。
作为输入信号,向选择器S输入存储于阴影颜色寄存器R0中的颜色信息“C0”和存储于阴影颜色寄存器R1中的颜色信息“C1”。另外,作为选择信号,向该选择器S将由移位电路F输出的各位置的图案比特值按照上述的像素的位置坐标的顺序依次输入。选择器S在作为选择信号输入了图案比特值“0”的期间,选择输出颜色信息“C0”,在作为选择信号输入了图案比特值“1”的期间,选择输出颜色信息“C1”。
上述的存储器H作为存储构成阴影图案的各像素的位置的第1存储单元发挥作用。另外,阴影颜色寄存器R0、R1作为存储表征阴影图案的颜色的颜色信息作为构成该阴影图案的各像素的像素值的第2存储单元发挥作用。并且,选择器S作为颜色信息输出单元发挥作用,输出存储于阴影颜色寄存器R0、R1的颜色信息作为存储器H中存储的各位置的像素的像素值。结果,通过这些存储器H、阴影颜色寄存器R0、R1以及选择器S的联动,作为存储构成阴影图案的各像素的位置及其像素值的图形图像存储单元26发挥作用。
乘法器MU0是第1乘法运算单元,将从选择器S输出的颜色信息“C0”或“C1”与输入图像数据所包含的像素值“0”(白色)或“1”(黑色),分别按每个对应的像素位置相乘并输出。该“对应的位置”是指图3所示的像素的位置坐标相同。将该输入图像数据的像素值“0”或“1”在下面称为“α”。即,在乘法器MU0中输入“C0”或“C1”与“α”,输出“α×C0”或“α×C1”。
向减法器SU,将输入图像数据的像素值“α”和“1”的值输入。将从“1”的值减去“α”后的“1-α”作为“β”输出。由此,在像素值“α”=“1”的情况下,将该“1”通过减法器SU反相后输出“0”,在像素值“α”=“0”的情况下,将该“0”通过减法器SU反相后输出“1”。即,该减法器SU作为对由2值表现的像素值进行反相后的反相单元发挥作用。
背景颜色寄存器R2存储了由输入图像数据表示的图像在存储性液晶显示体15上显示时的非描绘区域(即成为基于输入图像数据的图像的背景的背景区域)的颜色的颜色信息。该颜色信息例如表征白色。在该图像处理电路25中,构成为在预先确定的颜色的背景区域,重叠地描绘输入图像数据所表征的图像。因此,在背景颜色寄存器R2中存储有背景区域的颜色信息。下面,将该背景区域的颜色信息称为“背景颜色信息”。
乘法器MU1是第2乘法运算单元,将从减法器SU输出的“β”和由背景颜色寄存器R2供给的背景颜色信息,按每个对应的像素位置相乘并输出。即从乘法器MU1输出“β×背景颜色信息”作为颜色信息。
加法器AD将从乘法器MU0输出的“α×C0”或“α×C1”和从乘法器MU1输出的“β×背景颜色信息”,按每个对应的像素位置相加,并将该相加后的结果作为输出图像数据输出。即从加法器AD,输出“α×C0+β×背景颜色信息”的颜色信息或“α×C1+β×背景颜色信息”的颜色信息的任意一个,作为输出图像数据所包含的各像素的颜色信息输出。
接着,对阴影化电路250的动作进行具体的说明。
图4是向阴影化电路250输入的输入图像数据的一个例子,是表示描绘了“L”文字图像的输入图像的输入图像数据的示意图。该输入图像与图3所示的阴影图案相同,由在x方向(右方向)上由M个、在y方向(纵方向)上由N个像素构成。关于各像素的像素值,在图中白色部分为“0”,黑色部分为“1”。像素值为“1”的区域是描绘了“L”文字图像的描绘区域,像素值为“0”的区域是未描绘文字图像的非描绘区域。在下面的说明中,例示了在将这样的输入图像数据输入到阴影化电路250的情况下的动作。
首先,CPU11根据按由各输入图像数据表征的每个输入图像预先存储于存储装置23中的始点的位置坐标、和存储于存储装置23中的阴影图案数据的始点的位置坐标,算出使阴影图案数据所包含的各位置的图案比特值移动的移动量、即横移位量和纵移位量。该移动量的输出通过CPU11执行存储于存储装置23的运算程序来进行。
这里,对于横移位量和纵移位量的算出方法详细地说明。
首先,CPU11从存储装置23读出在图4表示的“L”文字图像的始点位置。如前述,由于“图像的始点”是指离位置坐标(0,0)的像素最近的像素的位置,因此,例如,在图4所示的输入图像数据中,从存储装置23读出“L”文字图像的左上端的像素的位置坐标(1,1)作为始点位置。由于该位置坐标成为对阴影图案数据所包含的图形图像的位置进行对位时的目标,所以,在下面的说明中,将该始点位置坐标称为“目标位置坐标”。
接着,CPU11读出存储于存储装置23的阴影图案数据的始点位置。然后,CPU11对读出的多个始点位置中、到目标位置坐标为止沿x方向和沿y方向的间距最近的始点位置进行确定。在该例子中,由于目标位置为(1,1),所以确定图3所示的始点A1的位置坐标(0,0)。即,CPU11通过执行运算程序作为始点确定单元发挥作用,在存储于位置存储单元的多个始点位置中,确定离目标位置最近的位置始点作为与输入图像数据对位的始点的始点位置。在下面的说明中,将所确定的位置坐标称为“基准位置坐标”。
接着,CPU11分别在x方向和y方向上算出从目标位置坐标减去基准位置坐标后的值。在该例子中,作为从目标位置坐标(1,1)减去基准位置坐标(0,0)后的x方向的减法运算值算出1-0=“1”,作为y方向的减法运算值算出1-0=“1”。即CPU11通过执行运算程序作为算出单元发挥作用,算出在输入图像数据中作为与图形图像对位时的目标而被指定的目标位置、和在图形图像中作为与输入图像数据对位时的始点而被指定的始点位置(这里是基准位置坐标)之差。由CPU11将这样算出的x方向的减法运算值“1”写入横移位量寄存器R3作为横移位量。另外,由CPU11将y方向的减法运算值“1”写入纵移位量寄存器R4作为纵移位量。
接着,参照图5,对移位电路F、选择器S以及乘法器MU0的动作进行说明。
将图4所示的输入图像数据所包含的各位置的像素值按照位置坐标的顺序,作为“α”输入到阴影化电路250。例如,由于输入图像数据的位置坐标(0,0)的像素的像素值为“0”,所以,首先,将“0”的值作为“α”输入。接着,由于输入图像数据的位置坐标(1,0)的像素的像素值也为“0”,所以,将“0”的值作为“α”输出。同样地,如位置坐标(2,0)、(3,0)···(M-1,0),将图4所示的输入图像数据的最上方1行的像素值依次作为“α”输入到阴影化电路250。在1行的像素值全部输入到阴影化电路250后,接着,将属于从上面开始第2行的1行位置坐标(0,1)、(1,1)、(2,1)···(M-1,1)的像素的像素值依次作为“α”输入到阴影化电路250。这里,位置坐标(1,1)、(2,1)(3,1),(4,1)的像素的像素值分别为“1”、“1”、“1”、“0”。在图5中。例示了将这些像素按照顺序输入的状况。
与该输入动作并行地,向移位电路F输入从存储器H读出的阴影图案数据、从横移位量寄存器R3读出的横移位量和从纵移位量寄存器R4读出的纵移位量。并且,该移位电路F输出使阴影图案数据所包含的各位置的图案比特值仅移动基于横移位量以及纵移位量的移动量的值。即,移位电路F作为像素值输出单元发挥作用,输出从存储于存储单元的各像素值的位置偏离由算出单元算出的差后的位置的像素值。
在该例中,由于存储于横移位量寄存器R3的横移位量为“1”,存储于纵移位量寄存器R4的纵移位量为“1”,所以阴影图案数据所包含的各图案比特值变换成在图3所示的x方向上移动横移位量“1”、在y方向上移动纵移位量“1”后的位置的图案比特值并输出。例如,在如图3所示的阴影图案数据存储于存储器H的情况下,将位置坐标为(0,0)的图案比特值“1”变换成位置坐标(1,1)的图案比特值并输出。接着,将位置坐标(1,0)的图案比特值“0”变换成位置坐标(2,1)的图案比特值并输出。同样地,将位置坐标(2,0)的图案比特值“1”变更成位置坐标(3,1)的图案比特值并输出,将位置坐标(3,0)的图案比特值“0”变更成位置坐标(4,1)的图案比特值并输出。将从移位电路F输出的阴影图案数据向选择器S供给。
作为输入信号,向选择器S输入从阴影颜色寄存器R0读出的颜色信息“C0”和从阴影颜色寄存器R1读出的颜色信息“C1”,作为选择信号,供给从移位电路F输出的各位置的图案比特值。并且,选择器S在作为选择信号输入“0”的期间,选择输出颜色信息“C0”,在作为选择信号输入“1”的期间,输出颜色信息“C1”。例如,对于阴影图案数据的位置坐标(1,1)的像素,由于如上述图案比特值为“1”,所以,从选择器S输出颜色信息“C1”。接着,对于阴影图案数据的位置坐标(2,1)的像素,由于图案比特值为“0”,所以从选择器S输出颜色信息“C0”。同样地,对于阴影图案数据的位置坐标(3,1)的像素,由于图案比特值为“1”,所以输出颜色信息“C1”,对于阴影图案数据的位置坐标(4,1)的像素,由于图案比特值为“0”,所以输出颜色信息“C0”。将从选择器S输出的颜色信息依次向乘法器MU0供给。
乘法器MU0将输入图像数据所包含的各位置的像素值“α”和由选择器S供给的颜色信息“C0”或“C1”按每个对应的像素位置相乘,输出“α×C0”或“α×C1”。例如,对于位置坐标(1,1)的像素,由于α为“1”,颜色信息为“C 1”,所以输出1×C1=“C1”即原封不动地输出由选择器S供给的颜色信息“C1”。接着,对于位置坐标(2,1)的像素,由于α为“1”,颜色信息为“C0”,所以输出1×C0=“C0”即原封不动地输出由选择器S供给的颜色信息“C0”。同样地,对于位置坐标(3,1)的像素,也由于α为“1”,所以原封不动地输出由选择器S供给的颜色信息“C1”。接着,对于位置坐标(4,1)的像素,由于由选择器S供给的α为“0”,所以输出0×C0=“0”的值。这样,对于输入图像数据的像素值为“0”的像素即不描绘文字图像的非描绘区域的像素,基于乘法器MU0的乘法运算结果输出“0”的值。另一方面,对于输入图像数据的像素值为“1”的像素,即描绘文字图像的描绘区域的像素,输出阴影图案数据所包含各像素的颜色信息。将从乘法器MU0输出的“α×C0”或“α×C1”即“α×阴影图案的颜色信息”向加法器AD供给。
接着,参照图6对减法器SU以及乘法器MU1的动作进行说明。
输入图像数据所包含的各位置的像素值“α”除了上述的乘法器MU0外,还向减法器SU供给。在减法器SU输入该“α”和“1”,将从该“1”减去“α”后的“1-α”作为“β”输出。例如,对于位置坐标(1,1)的像素,由于“α”为“1”,所以将1-1=“0”的值作为“β”输出。同样地,对于位置坐标(2,1)的像素,由于“α”为“1”,所以将1-1=“0”的值作为“β”输出,对于位置坐标(3,1)的像素,由于“α”为“1”,所以也将1-1=“0”的值作为“β”输出。对于下一个位置坐标(4,1)的像素,由于“α”为“0”,所以将1-0=“1”的值作为“β”输出。将从减法器SU输出的“β”向乘法器MU1供给。
向乘法器MU1由减法器SU供给“β”,并且由背景颜色寄存器R2供给背景颜色信息。乘法器MU1将该“β”和背景颜色信息按每个对应的像素位置相乘,输出“β×背景颜色信息”。即,对于输入图像数据的像素值为“0”的像素即不描绘文字图像的非描绘区域的像素,由于“β”为“1”,所以从乘法器MU1原封不动地输出背景颜色信息。另一方面,对于输入图像数据的像素值为“1”的像素,即文字图像的描绘区域的像素,由于“β”为“0”,所以从乘法器MU1输出“0”的值。例如,对于位置坐标(1,1)的像素,由于由减法器SU供给的β为“0”,所以,输出“0”的值。同样地,对于位置坐标(2,1)、(3,1)的像素,也由于由减法器SU供给的β为“0”,所以,输出“0”的值。对于下一个位置坐标(4,1)的像素,由于由减法器SU供给β为“1”,所以原封不动地输出由背景颜色寄存器R2供给的背景颜色信息。从乘法器MU1输出的“β×背景颜色信息”被供给到加法器AD。
接着,参照图7,对加法器AD的动作进行说明。
加法器AD将由乘法器MU0供给的“α×阴影图案的颜色信息”和由乘法器MU1供给的“β×背景颜色信息”按每个对应的像素位置相加,将相加后的“α×阴影图案的颜色信息+β×背景颜色信息”的值输出。例如,对于位置坐标(1,1)的像素,由于由乘法器MU0供给的“α×阴影图案的颜色信息”的值为“C1”,由乘法器MU1供给的“β×背景颜色信息”的值为“0”,所以输出阴影图案的颜色信息“C1”。接着,对于位置坐标(2,1)的像素,由于由乘法器MU0供给的“α×阴影图案的颜色信息”的值为“C0”,由乘法器MU1供给的“β×背景颜色信息”的值为“0”,所以输出阴影图案的颜色信息“C0”。同样地,对于位置坐标(3,1)的像素,由于“α×阴影图案的颜色信息”的值为“C1”,“β×背景颜色信息”的值为“0”,所以输出阴影图案的颜色信息“C1”。并且,对于位置坐标(4,1)的像素,由于“α×阴影图案的颜色信息”的值为“0”,“β×背景颜色信息”的值为“背景颜色信息”,所以输出该“背景颜色信息”。即在加法器AD中,将在图4中表示的输入图像的描绘区域的像素的颜色信息,替换成各图案比特值通过移位电路F移动后的阴影图案的颜色信息。另一方面,对于输入图像的非描绘区域的像素的颜色信息,替换成背景颜色信息。并且,从加法器AD输出由这样替换后的颜色信息构成的输出图像数据。将从加法器AD输出的输出图像数据暂时存储于VRAM14后,通过显示控制装置16进行解释,作为图像显示到存储性液晶显示体15上。
这里,图8是表示基于输出图像数据在存储性液晶显示体15上显示的输出图像的图。
如图8所示,该输出图像在图4表示的“L”文字图像的描绘区域被实施了相当于使图3表示的阴影图案在x方向上移动“1”并在y方向上移动“1”后的阴影图案的、蓝色和黄色的花状花纹的阴影化。因此,可以不损坏以花为主题的图形图像的形状,视觉确认其整体。另外,在输入图像的非描绘区域,未实施阴影化,成为背景颜色信息所表征的白色的背景图像。例如,位置坐标(1,1)的像素的颜色是阴影图案的颜色信息“C1”所表征的黄色,位置坐标(2,1)的像素的颜色是阴影图案的颜色信息“C0”所表征的蓝色,位置坐标(3,1)的像素的颜色是阴影图案的颜色信息“C1”所表征的黄色。另外,位置坐标(4,1)的像素的颜色是背景颜色信息所表征的白色。
这里,不通过移位电路F使阴影图案数据所包含的图案比特值移动,直接向选择器S供给存储于存储器H的阴影图案数据的情况下,试着考虑对输入图像实施的阴影化。图9是表示这种情况下的输出图像的图。如图9所示,该输出图像在图4表示的“L”文字图像的描绘区域,在原有的位置,施加相当于在图3表示的阴影图案的蓝色和黄色的花状花纹的图形图像。即,由于阴影图案所包含的图形图像和输入图像的描绘区域之间存在偏离,所以,不能将阴影图案所包含的图形图像的全体收于文字图像的描绘区域内,可看到图形图像的一部分有缺损。从该输出图像较难视觉确认施加了以花为主题的图形图像的阴影化。
若根据以上说明的实施方式,在输入图像的描绘区域实施阴影化处理时,可以尽可能地缩小该阴影图案所包含的图形图像和输入图像的描绘区域的偏离。另外,仅利用由寄存器、选择器、移位电路、乘法器、加法器以及减法器构成的相对简易结构的电路,就可以在输入图像的文字等的描绘区域实施阴影化,不需要逐一指定成为阴影对象的区域的位置坐标或存储器地址等的工时。进而,该移位电路仅使各图案比特值移动阴影图案所包含的各图形图像的图像尺寸量即足够。例如,若是在图3中表示的阴影图案,则各图形图像由横5像素×纵5像素构成。因此,只要移位电路F是使各图案比特值在x方向上移动5并在y方向上移动5的电路,则不管指定什么位置作为目标位置,都可以按照使阴影图案所包含的图形图像的全体收于文字图像的描绘区域内的方式来使图案比特值的位置移动。另外,仅使阴影颜色寄存器R0、R1存储希望的颜色,即可实施希望的颜色的阴影化。
(变形例)
虽然以上为实施方式的说明,但该实施方式的内容可按如下方式变形。另外,也可以适当与下面的变形例组合。
(1)在上述的实施方式中,移位电路F输出使阴影图案所包含的各图案比特值在图3所示的x方向(右方向)上移动横移位量,在y方向(下方向)上移动纵移位量后的值。相对于此,移位电路F也可以输出使阴影图案所包含的各图案比特值在图3所示的与x相反的方向(左方向)上和与y相反的方向(上方向)上移动后的值。例如,若设图3所示的始点A4的位置坐标(5,5)为基准位置坐标,目标位置坐标为(1,1),则横移位量成为1-5=“-4”,纵移位量成为1-5=“-4”。这种情况下,移位电路F输出使阴影图案所包含的各图案比特值在图3所示的x方向(右方向)上移动横移位量“-4”、即在与x相反的方向(左方向)上移动“4”,在图3所示的y方向(下方向)上移动纵移位量“-4”、即在与y相反的方向(上方向)上移动“4”后的值。这样的构成,也能获得与上述实施方式同样的效果。
(2)在上述的实施方式中,移位电路F使阴影图案数据所包含的各图案比特值移动横移位量以及纵移位量后输出。也可代替该移位电路F,设置将各图案比特值的位置坐标变换成通过坐标计算而获得的位置坐标并输出的电路。若具体地说明,对于各个图案比特值,该电路在算出将x方向的位置坐标与横移位量相加后的位置坐标,并算出将y方向的位置坐标与纵移位量相加后的位置坐标后,将该图案比特值的位置坐标变换成算出的位置坐标并输出。例如,在横移位量为“1”、纵移位量为“1”的情况下,对于位置坐标(1,0)的图案比特值“0”,算出作为x方向的位置坐标1+1=“2”,算出作为y方向的位置坐标0+1=“1”。并且,将该图案比特值“0”的位置坐标变换成算出的位置坐标(2,1)并输出。即与上述的实施方式的移位电路F相同,输出位置坐标为(2,1)的图案比特值“0”。因此,这样的构成也能够获得与上述的实施方式相同的效果。
(3)在上述的实施方式中,举出了将用于实施图3所示的花状花纹的阴影化的阴影图案数据存储于存储器H,输入表征图4所示的“L”文字的输入图像数据的例子,说明了阴影化处理的详细过程,但输入图像的内容和阴影图案并不限于上述的例示。
例如,考虑将用于实施图10(a)所示竖条花纹的阴影化的阴影图案数据存储于存储器H,输入表征图10(b)所示直线的输入图像数据的情况。在设图10(a)所示的阴影图案数据的始点A5的位置坐标为基准位置坐标,设在图10(b)中表示的直线的左端的像素的位置坐标为目标位置坐标的情况下,从阴影化电路250输出表征图10(c)所示的输出图像的输出图像数据。如该图所示,在该输出图像中,由于实施在图10(a)中表示的图形图像的始点A5和在图10(b)中表示的直线的始点吻合的阴影化,所以描绘了明确地描绘端点的虚线。另外,这时,进一步在阴影颜色寄存器R0存储与背景颜色相同的颜色信息,在阴影颜色寄存器R1存储与输入图像的直线相同的颜色信息,可以使作为输入图像输入的直线成为与该直线颜色相同,明确地描绘端点的虚线。另外,通过改变阴影图案,可以生成单点划线或双点划线等各种的虚线。
假设,试着考虑不移动阴影图案数据所包含的各图案比特值,直接向选择器S供给阴影图案数据的情况。图10(d)是表示这种情况的输出图像的图。如同图所示,在该输出图像中,在图10(b)表示的直线的描绘区域,在原有的位置实施相当于在图10(a)表示的阴影图案竖条花纹的阴影化。如上述,在阴影颜色寄存器R0中存储了与背景颜色相同的颜色信息存储的情况下,由于将图案比特值为“0”的颜色信息替换成与背景颜色相同的颜色信息,所以描绘成如图示的端点缺损而变短的虚线。
(4)在上述的实施方式中,虽然在存储装置23中,对每个由输入到阴影化电路250的各输入图像数据表征的输入图像,预先存储了目标位置坐标,但该位置坐标也可以通过使用者的手动开关22操作来指定。或也可以由CPU11分析输入图像数据,确定由该输入图像数据表征的文字图像的左上端的像素的位置坐标,将确定的位置坐标作为目标位置坐标。
另外,也可以根据目标位置坐标,由CPU11指定上述的图形图像的始点。例如,在图4表示的文字图像中,在将右上端的像素的位置坐标(3,1)指定为目标位置坐标的情况下,基准位置坐标成为图形图像的右上端的像素的位置坐标,例如成为(2,0)。同样地,在文字图像中,在将左下端的像素的位置坐标作为目标位置坐标指定的情况下,基准位置坐标成为图形图像的左下端的像素的位置坐标,在将右下端的像素的位置坐标作为目标位置坐标指定的情况下,基准位置坐标成为图形图像的右下端的像素的位置坐标。总而言之,对于图形图像的始点而言,只要是在阴影图案数据所包含的各图案比特值的位置移动到偏离了目标位置与图形图像的始点的位置之差的位置的情况下,包含该始点的图形图像的全体包含于由输入图像数据表征的输入图像的描绘区域的位置即可。这样,也可以预先确定目标位置坐标或基准位置坐标。
另外,在上述的实施方式中,CPU11将按每个图形图像存储于存储装置23的多个始点位置中距目标位置坐标的距离最近的始点位置作为基准位置坐标。并不限于此,在存储装置23中,例如,仅预先存储离原点最近的图形图像的始点位置,CPU11也可以算出该始点位置和输入图像数据的目标位置坐标的差。
(5)在上述的实施方式中,作为颜色信息的灰度值,由于只假设该颜色信息所表征的颜色的有无的2值,所以阴影图案数据的颜色信息C0、C1除了意味着颜色本身的同时,还意味着“有”该颜色。但是,存储性液晶显示体15能够用3以上的多灰度来显示同一颜色的情况下,对于该颜色信息,包含指定颜色本身的信息和其灰度值。
(6)在上述的实施方式中,虽然通过减法器SU来实现使2值的输入图像数据反相的反相单元,但并不限于此,例如也可以通过以下构成来实现:将2值的输入图像数据作为选择信号,若输入选择信号“1”,则选择输入信号“0”并输出,若输入选择信号“0”,则选择输入信号“1”并输出。
另外,输入图像数据不需要是由“1”和“0”的2值构成的数据,例如也可以是如“0”和“15”的由“0”和“0”以外的整数值构成的2值数据。这种情况下,在由乘法器MU0将“0”以外的值和阴影图案的颜色信息相乘的情况下,若直接相乘,则阴影图案的颜色信息成为整数倍。因此,需要预先使阴影图案的颜色信息成为[1/整数值]倍,或在向乘法器MU0输入整数值前,对该整数值用本身去除,使其成为“1”。另外,输入图像数据只要在向图2所示的阴影化电路250输入的时刻为2值数据即可,在原本由多值数据来表征图像的情况下,将该多值数据变化成2值数据后再输入该阴影化电路250即可。
(7)阴影对象区域以外的区域总之是背景区域,作为用于显示该背景区域的图像数据,可以如上述实施方式那样使用存储于背景颜色寄存器R2的背景颜色信息,也可以使用在阴影化电路250输入的输入图像数据。在后面的情况下,在乘法器MU1中,代替从背景颜色寄存器R2读出的背景颜色信息,采用供给输入图像数据的电路构成即可。由此,可以使输出图像的背景区域的颜色与输入图像的部分区域的颜色相同。
另外,也可以指定存储于背景颜色寄存器R2的背景颜色信息或输入到阴影化电路的输入图像数据中的任意一个。
图11是表示这种情况下的阴影化电路251的图。在该阴影化电路251中设有背景颜色指定寄存器R5和选择器S0。关于其他的构成,与图2所示的阴影化电路250的构成相同。
背景颜色指定寄存器R5存储有选择信号,用于指定输入图像数据的各位置的像素值“α”或存储于背景颜色寄存器R2的背景颜色信息的任意一个。即,该背景颜色指定寄存器R5作为指定2值的输入图像数据所包含的各位置的像素值或背景颜色信息所包含的各位置的像素值的任意一个的指定单元发挥作用。存储于背景颜色指定寄存器R5的选择信号也可以根据使用者的手动开关22操作由CPU11重写。
作为输入信号,将输入图像数据的像素值“α”和存储于背景颜色寄存器R2的背景颜色信息输入给选择器S0。另外,向该选择器S0输入存储于背景颜色指定寄存器R5的选择信号。若选择器S0被输入指定输入图像数据的各位置的像素值“α”的选择信号(这里为“0”),则选择输入图像数据的像素值“α”并输出。另一方面,若被输入指定存储于背景颜色寄存器R2的背景颜色信息的选择信号(这里为“1”),则选择输出背景颜色信息。即该选择器S0作为向第2乘法运算单元即乘法器MU1供给由背景颜色指定寄存器R5指定的像素值的供给单元发挥作用。
由此,作为输出图像的背景区域的颜色,可以指定输入图像的非描绘区域的颜色或背景颜色的任意一个。
(8)在上述的实施方式中,存储于VRAM14的图像数据通过显示控制装置16而在存储性液晶显示体15上显示。相对于此,实施了阴影化的图像数据也可以用于印刷。例如,也可以将从加法器AD输出的输出图像数据写入RAM13,将该输出图像数据作为相当于印刷在1张纸上的图像的图像数据向印刷部供给。印刷部根据供给的图像数据进行印刷,在纸上形成图像数据所表征的图像。
(9)在上述的实施方式中,虽然是将存储于背景颜色寄存器R2的背景颜色信息原封不动地向乘法器MU1供给,但除了该背景颜色寄存器R2外,在背景颜色信息存储于VRAM14的情况下,也可以选择任意的背景颜色信息,向乘法器MU1供给。
图12是表示该变形例所涉及的阴影化电路252的构成的图。在该阴影化电路252中设有背景颜色指定寄存器R6和选择器S1。关于其他的构成,与图2所示的阴影化电路250相同。
背景颜色指定寄存器R6存储有选择信号,用于指定存储于背景颜色寄存器R2的第1背景颜色信息或存储于VRAM14的第2背景颜色信息中的任意一个。即,该背景颜色指定寄存器R6作为指定单元发挥作用,指定存储预先确定的第1背景颜色信息的背景颜色寄存器R2、或输出到存储性液晶显示体15的图像信息被展开的VRAM14的任意一个。存储于背景颜色指定寄存器R6的选择信号也可以根据使用者的手动开关22操作由CPU11重写。
作为输入信号,向选择器S1输入存储于背景颜色寄存器R2的第1背景颜色信息和存储于VRAM14的第2背景颜色信息。另外,向该选择器S1输入存储于背景颜色指定寄存器R6的选择信号。选择器S1若被输入指定背景颜色寄存器R2的选择信号(这里为“0”),则选择从背景颜色寄存器R2读出的第1背景颜色信息并输出。另一方面,若被输入指定VRAM14的选择信号(这里为“1”),则选择输出从VRAM14读出的第2背景颜色信息。即,该选择器S1作为供给单元发挥作用,读出存储于由背景颜色指定寄存器R6指定的存储单元即背景颜色寄存器R2或VRAM14的信息,来作为背景颜色信息所包含的像素值,并向第2乘法运算单元即乘法器MU1供给。
另外,在由显示单元或印刷单元输出(显示或印刷)图像时,将该输出图像的图像信息在RAM13等存储单元中展开,在该RAM13中暂时存储,然后向显示单元或印刷单元供给。也可以将存储于该RAM13的输出图像的图像信息作为上述实施方式的背景颜色信息使用。这种情况下,背景颜色指定寄存器R6作为指定单元发挥作用,指定存储预先确定的第1背景颜色信息的背景颜色寄存器R2、或存储输出图像的图像信息的RAM13的任意一个。并且,选择器S1作为供给单元发挥作用,读出存储于由背景颜色指定寄存器R4指定的存储单元即背景颜色寄存器R2或RAM13的背景颜色信息或图像信息,来作为上述实施方式的背景颜色信息的像素值,并向第2乘法运算单元即乘法器MU1供给。由此,可以选择RAM13等存储单元来作为背景颜色信息的供给源。
(10)在上述的实施方式中,将阴影化电路250设于图像处理电路25。与此相对,阴影化电路250也可以设于显示控制装置16等其他的设备上。
(11)上述的阴影化电路250也可以用在具有显示基于图像数据的图像的显示装置的个人电脑装置、移动电话或电子书等。
Claims (10)
1.一种图像处理电路,具备:
图形图像存储单元,其存储构成排列配置的多个图形图像的各像素的位置和其像素值;
算出单元,其算出在由包含0的2值表示各位置的像素值的2值图像数据中被指定为与所述图形图像进行对位的目标的目标位置、与在所述图形图像中被指定为与所述2值图像数据进行对位的始点的始点位置之间的差值;
像素值输出单元,其将所述图形图像存储单元中存储的各所述像素值,作为从该像素值的位置移动了由所述算出单元算出的差值后的位置的像素值来输出;
第1乘法运算单元,其将从所述像素值输出单元输出的各位置的所述像素值和所述2值图像数据所包含的各位置的像素值,分别按每个对应的所述位置相乘;
反相单元,其使所述2值图像数据所包含的各位置的像素值反相;
第2乘法运算单元,其将所述2值图像数据所包含的各位置的像素值或成为基于该2值图像数据的图像的背景的背景图像数据所包含的各位置的像素值、和由所述反相单元反相后的像素值,分别按每个对应的所述位置相乘;和
加法运算单元,其将所述第1乘法运算单元的乘法运算结果和所述第2乘法运算单元的乘法运算结果分别按每个对应的所述位置相加,并作为输出图像数据输出。
2.根据权利要求1所述的图像处理电路,其特征在于,
具备位置存储单元,其存储所述2值图像数据的所述目标位置和所述图形图像的所述始点位置,
所述算出单元算出所述位置存储单元中存储的所述目标位置与所述始点位置之间的差值。
3.根据权利要求1所述的图像处理电路,其特征在于,
具备:
目标接受单元,其接受由使用者进行的所述目标位置的指定;和
始点确定单元,其根据由所述目标接受单元接受的所述目标位置,确定所述图形图像的所述始点位置;
所述算出单元算出由所述目标接受单元接受的所述目标位置与由所述始点确定单元确定的所述始点位置之间的差值。
4.根据权利要求1所述的图像处理电路,其特征在于,
具备:
始点存储单元,其按每个所述图形图像存储被指定为所述始点的始点位置;和
始点确定单元,其将所述始点存储单元中存储的多个所述始点位置中离所述目标位置最近的始点位置,确定为与所述2值图像数据进行对位的始点的始点位置;
所述算出单元算出所述目标位置与由所述始点确定单元确定的所述始点位置之间的差值。
5.根据权利要求1所述的图像处理电路,其特征在于,
所述图形图像存储单元具备:
第1存储单元,其存储构成所述多个图形图像的各像素的位置;
第2存储单元,其将表征所述图形图像的颜色的颜色信息作为构成所述多个图形图像的各像素的像素值来存储;和
颜色信息输出单元,其将由所述第2存储单元存储的颜色信息作为由所述第1存储单元存储的各位置的像素的像素值输出。
6.根据权利要求5所述的图像处理电路,其特征在于,
所述第2存储单元存储有多种颜色信息,
所述颜色信息输出单元,按构成所述多个图形图像中的同一种图形图像的每个像素,输出由所述第2存储单元存储的多种颜色信息中的任一种。
7.根据权利要求1所述的图像处理电路,其特征在于,
具备:
指定单元,其指定所述2值图像数据所包含的各位置的像素值或表示该2值图像数据的图像的背景的背景图像数据所包含的各位置的像素值中的任意一个;和
供给单元,其将由所述指定单元指定的像素值供给到所述第2乘法运算单元。
8.根据权利要求1所述的图像处理电路,其特征在于,
具备:
指定单元,其指定存储预先确定的背景颜色信息的第3存储单元或存储向显示单元或印刷单元输出的图像信息的第4存储单元中的任意一个;和
供给单元,其读出由所述指定单元指定的存储单元中存储的信息来作为所述背景图像数据所包含的像素值,并供给到所述第2乘法运算单元。
9.一种显示装置,具备:
权利要求1~8中任一项所述的图像处理电路;和
基于从所述加法运算单元输出的输出图像数据来显示图像的显示单元。
10.一种印刷装置,具备:
权利要求1~8中任一项所述的图像处理电路;和
基于从所述加法运算单元输出的输出图像数据来进行印刷的印刷单元。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007211255 | 2007-08-14 | ||
JP2007-211255 | 2007-08-14 | ||
JP2007211255A JP4404116B2 (ja) | 2007-08-14 | 2007-08-14 | 画像処理回路、表示装置及び印刷装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101369344A CN101369344A (zh) | 2009-02-18 |
CN101369344B true CN101369344B (zh) | 2011-12-14 |
Family
ID=39841363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101459531A Expired - Fee Related CN101369344B (zh) | 2007-08-14 | 2008-08-14 | 图像处理电路、显示装置以及印刷装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8326083B2 (zh) |
EP (1) | EP2026323B1 (zh) |
JP (1) | JP4404116B2 (zh) |
CN (1) | CN101369344B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8089493B2 (en) | 2007-08-14 | 2012-01-03 | Seiko Epson Corporation | Image processing circuit, display device, and printing device |
US20100061660A1 (en) * | 2008-09-08 | 2010-03-11 | Hon Hai Precision Industry Co., Ltd. | Display device and image resizing method thereof |
TWI384427B (zh) * | 2009-04-29 | 2013-02-01 | Utechzone Co Ltd | Background establishment method and device |
CN102023839B (zh) * | 2010-12-10 | 2012-08-29 | 福州瑞芯微电子有限公司 | 一种alpha运算器 |
JP5705173B2 (ja) * | 2012-06-25 | 2015-04-22 | 京セラドキュメントソリューションズ株式会社 | 画像処理装置および画像形成装置 |
JP2014116737A (ja) * | 2012-12-07 | 2014-06-26 | Canon Inc | 画像形成装置、画像形成装置の制御方法、及びプログラム |
JP6821418B2 (ja) * | 2016-12-16 | 2021-01-27 | キヤノン株式会社 | 画像処理装置、画像処理方法、及びプログラム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4992781A (en) * | 1987-07-17 | 1991-02-12 | Sharp Kabushiki Kaisha | Image synthesizer |
US5668941A (en) * | 1995-06-22 | 1997-09-16 | Cirrus Logic, Inc. | Optimum implementation of X-Y clipping on pixel boundary |
EP0989536A1 (en) * | 1983-12-26 | 2000-03-29 | Hitachi, Ltd. | Graphic pattern processing apparatus |
CN1469314A (zh) * | 2002-07-05 | 2004-01-21 | 诺日士钢机株式会社 | 图像处理方法、图像处理程序及记录该程序的记录媒体 |
CN1471691A (zh) * | 2001-06-20 | 2004-01-28 | ���ṫ˾ | 图像处理设备和方法,以及图像捕获设备 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2048624B (en) * | 1979-05-02 | 1982-12-15 | Ibm | Graphics display apparatus |
DE3729023C2 (de) * | 1986-08-29 | 1995-03-16 | Canon Kk | Bildbearbeitungsgerät |
JPH0328984A (ja) | 1989-06-27 | 1991-02-07 | Fujitsu Ltd | ハッチパターンによる面塗り描画方式 |
JPH03177893A (ja) * | 1989-12-06 | 1991-08-01 | Toshiba Corp | マルチウィンドウ表示装置 |
JPH05210381A (ja) | 1992-01-30 | 1993-08-20 | Casio Comput Co Ltd | 表示制御装置 |
JPH08505255A (ja) | 1993-10-29 | 1996-06-04 | サン・マイクロシステムズ・インコーポレーテッド | ウィンドウ動作用フレーム・バッファ・システム |
JP3818662B2 (ja) | 1994-12-23 | 2006-09-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 単一のフレームバッファを有する画像処理システム |
JP3519186B2 (ja) * | 1995-10-20 | 2004-04-12 | 富士通株式会社 | 画像中間調処理装置 |
JPH09222824A (ja) * | 1996-02-19 | 1997-08-26 | Toshiba Corp | 画像処理装置 |
JPH1031735A (ja) | 1996-07-15 | 1998-02-03 | Canon Inc | 画像処理装置及び画像処理方法 |
JP3478192B2 (ja) * | 1999-08-20 | 2003-12-15 | 日本電気株式会社 | 画面重畳表示型情報入出力装置 |
EP1583072A4 (en) * | 2003-04-15 | 2010-03-10 | Fujitsu Microelectronics Ltd | DRAWING DEVICE AND DISPLAY CONTROL UNIT |
US7702131B2 (en) * | 2005-10-13 | 2010-04-20 | Fujifilm Corporation | Segmenting images and simulating motion blur using an image sequence |
JP4424388B2 (ja) | 2007-08-14 | 2010-03-03 | セイコーエプソン株式会社 | 画像処理回路、表示装置及び印刷装置 |
JP4488042B2 (ja) | 2007-08-14 | 2010-06-23 | セイコーエプソン株式会社 | 画像処理回路、表示装置及び印刷装置 |
US8089493B2 (en) * | 2007-08-14 | 2012-01-03 | Seiko Epson Corporation | Image processing circuit, display device, and printing device |
JP4420083B2 (ja) | 2007-08-14 | 2010-02-24 | セイコーエプソン株式会社 | 画像処理回路、表示装置及び印刷装置 |
JP4404117B2 (ja) | 2007-08-14 | 2010-01-27 | セイコーエプソン株式会社 | 画像処理回路、表示装置及び印刷装置 |
-
2007
- 2007-08-14 JP JP2007211255A patent/JP4404116B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-08 US US12/222,422 patent/US8326083B2/en not_active Expired - Fee Related
- 2008-08-14 CN CN2008101459531A patent/CN101369344B/zh not_active Expired - Fee Related
- 2008-08-14 EP EP08014506A patent/EP2026323B1/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0989536A1 (en) * | 1983-12-26 | 2000-03-29 | Hitachi, Ltd. | Graphic pattern processing apparatus |
US4992781A (en) * | 1987-07-17 | 1991-02-12 | Sharp Kabushiki Kaisha | Image synthesizer |
US5668941A (en) * | 1995-06-22 | 1997-09-16 | Cirrus Logic, Inc. | Optimum implementation of X-Y clipping on pixel boundary |
CN1471691A (zh) * | 2001-06-20 | 2004-01-28 | ���ṫ˾ | 图像处理设备和方法,以及图像捕获设备 |
CN1469314A (zh) * | 2002-07-05 | 2004-01-21 | 诺日士钢机株式会社 | 图像处理方法、图像处理程序及记录该程序的记录媒体 |
Non-Patent Citations (1)
Title |
---|
JP特开平5-210381A 1993.08.20 |
Also Published As
Publication number | Publication date |
---|---|
CN101369344A (zh) | 2009-02-18 |
EP2026323A3 (en) | 2009-12-02 |
JP4404116B2 (ja) | 2010-01-27 |
EP2026323B1 (en) | 2012-06-06 |
JP2009048248A (ja) | 2009-03-05 |
EP2026323A2 (en) | 2009-02-18 |
US20090046949A1 (en) | 2009-02-19 |
US8326083B2 (en) | 2012-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101369344B (zh) | 图像处理电路、显示装置以及印刷装置 | |
CN101369343B (zh) | 图像处理电路、显示装置以及印刷装置 | |
EP0748132A3 (en) | Method of and apparatus for setting up a video device | |
CN101404089B (zh) | 描画装置、图像输出装置及程序 | |
JPS61249175A (ja) | 図形処理装置 | |
EP0911761B1 (en) | Apparatus and method for displaying contour lines and contour line display apparatus | |
JP4625269B2 (ja) | 文字画像生成装置,文字画像生成方法,表示制御装置,文字画像生成プログラムおよび表示制御プログラム | |
EP2026282A2 (en) | Image processing circuit, display device, and printing device | |
CN101377910A (zh) | 液晶驱动装置以及液晶显示装置 | |
EP0062669A1 (en) | GRAPHICS AND TEXT IMAGE GENERATOR FOR A GRID SCAN DISPLAY. | |
CN101458813A (zh) | 图像处理电路、显示装置及打印装置 | |
JP4404117B2 (ja) | 画像処理回路、表示装置及び印刷装置 | |
JP4424388B2 (ja) | 画像処理回路、表示装置及び印刷装置 | |
JP2005181853A (ja) | 画像供給装置 | |
CN114638916A (zh) | 多参数监护仪中linux系统的frame buffer显示架构的图形显示方法 | |
JPH0450896A (ja) | 描画回路 | |
JPH11242474A (ja) | グラフィック文字描画方法及び装置 | |
JP2005216146A (ja) | 情報表示装置、情報表示システムおよび情報表示方法 | |
JPH04184688A (ja) | 平面ポリゴンの境界点発生装置 | |
JPS62198950A (ja) | 文字処理装置 | |
JP2003225392A (ja) | パチンコ機の画像転送装置 | |
JPH0683932A (ja) | 画像表示装置 | |
JPS62217377A (ja) | ベクトル文字・図形の処理方式 | |
JPS63208978A (ja) | 画像処理装置 | |
JPH08166949A (ja) | テキスト表示編集装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111214 Termination date: 20170814 |