JP4424388B2 - 画像処理回路、表示装置及び印刷装置 - Google Patents

Description

本発明は、画像領域に複数の図形画像を並べて配置する技術に関する。

画像処理の分野では、ハッチング処理と呼ばれる技術が知られている。このハッチング処理とは、文字や表又は図形などの画像領域に複数の図形画像を規則的に並べて配置することで、いわゆる網掛けや模様付けなどを行う処理のことである。例えば特許文献１には、ハッチング描画用のブロックパターンを指定された領域内に繰り返し転送するＢｉＴＢＬＴ（ビットバウンダリ、ブロック転送）回路を用いて、フレームメモリにハッチングパターンを迅速に展開する技術が開示されている。
特開平０５−２１０３８１号公報

ところで、画像処理技術の一つとして、アンチエイリアス処理と呼ばれる、画像平滑化の技術が広く知られている。例えば白色と黒色の画素によって表現された文字が描画された画像に、このアンチエイリアス処理を施すと、その文字の輪郭を中間階調のグレー色で補うことができる。これにより、斜めに描画された輪郭部分に発生するジャギーと呼ばれる階段状のギザギザを滑らかな曲線にすることが可能となる。

このようなアンチエイリアス処理を施した画像に対して、さらに上述したハッチング処理を施す場合がある。例えば特許文献１に記載された技術によって、このような中間階調を含む入力画像に対してハッチング処理を行う場合を想定すると、中間階調部分については、非描画領域とみなされてハッチング処理が行われないか、あるいは描画領域とみなされてハッチング処理が施されるかのいずれかの処理が行われることになる。そのため、入力画像における中間階調部分が不自然に浮き立ってしまい、画質が劣化するという問題が発生する。

このように、特に、アンチエイリアス処理が施された文字画像のように、画像の輪郭部分が中間階調である領域に対してハッチングを施した場合には、画像の輪郭がきれいに描画されず、画像の美しさや視認性を損ねてしまうという問題がある。
本発明は、このような背景に鑑みてなされたものであり、その目的は、中間階調を含む画像領域に図形画像を並べて配置する際に生じる画質の劣化を抑制する仕組みを提供することにある。

上記課題を解決するため、本発明は、並べて配置される複数の図形画像を構成する各画素の位置と、その画素値とを記憶する記憶手段と、前記記憶手段に記憶された各位置の画素値と、０を含む多値で各位置の画素値が表された入力画像データに含まれる画素値とを、それぞれ対応する前記位置毎に乗算する第１の乗算手段と、前記入力画像データに含まれる各位置の画素値を当該入力画像データにおける最大画素値から減算した画素値を出力する減算値出力手段と、前記入力画像データに含まれる各位置の画素値又は当該入力画像データに基づく画像の背景となる背景画像データに含まれる各位置の画素値と、前記減算値出力手段から出力された画素値とを、それぞれ対応する前記位置毎に乗算する第２の乗算手段と、前記第１の乗算手段の乗算結果と、前記第２の乗算手段の乗算結果とを、それぞれ対応する前記位置毎に加算し、出力画像データとして出力する加算手段とを備えることを特徴とする画像処理回路を提供する。
これにより、中間階調を含む画像領域に図形画像を並べて配置する際に生じる画質の劣化を抑制することができる。

本発明の好ましい態様において、前記記憶手段は、前記複数の図形画像を構成する各画素の位置を記憶する第１の記憶手段と、前記図形画像の色を表す色情報を、前記複数の図形画像を構成する各画素の画素値として記憶する第２の記憶手段と、前記第２の記憶手段により記憶されている色情報を、前記第１の記憶手段により記憶されている各位置の画素の画素値として出力する色情報出力手段とを備えてもよい。
これにより、中間階調を含む画像領域に対して、第２の記憶手段により記憶されている色情報に基づいた色の図形画像を並べて配置することができる。

本発明の好ましい態様において、前記第２の記憶手段は、複数種類の色情報を記憶しており、前記色情報出力手段は、前記複数の図形画像のうち同一種類の図形画像を構成する画素毎に、前記第２の記憶手段によって記憶されている複数種類の色情報のうちのいずれかを出力してもよい。
これにより、中間階調を含む画像領域において、同一種類で同じ色情報に基づいた色の図形画像を並べて配置することができる。

本発明の好ましい態様においては、前記入力画像データに含まれる各位置の画素値、又は、当該入力画像データの画像の背景を表す背景画像データに含まれる各位置の画素値のいずれかを指定する指定手段と、前記指定手段によって指定された画素値を前記第２の乗算手段に供給する供給手段とを備えてもよい。
これにより、入力画像データに含まれる各位置の画素値、又は、当該入力画像データの画像の背景を表す背景画像データに含まれる各位置の画素値のいずれかを、出力画像データが表す出力画像における背景領域の画素値として指定することができる。

本発明の好ましい態様においては、予め決められた背景色情報を記憶する第３の記憶手段、又は、表示手段又は印刷手段に出力される画像情報を記憶する第４の記憶手段のいずれかを指定する指定手段と、前記指定手段によって指定された記憶手段に記憶されている情報を、前記背景画像データに含まれる画素値として読み出し、前記第２の乗算手段に供給する供給手段とを備えてもよい。
これにより、予め決められた背景色情報を記憶する第３の記憶手段、又は、表示手段又は印刷手段に出力される画像情報が展開される第４の記憶手段のいずれかを、出力画像データが表す出力画像における背景領域の画素値の供給元の記憶手段として指定することができる。

また、本発明は、上記のいずれかに記載の画像処理回路と、前記加算手段から出力される出力画像データに基づいて画像を表示する表示手段とを備えることを特徴とする表示装置を提供する。
これにより、中間階調を含む画像領域に図形画像を並べて配置する際に生じる画質の劣化を抑制することができ、さらに、その結果得られた画像を表示することができる。

また、本発明は、上記のいずれかに記載の画像処理回路と、前記加算手段から出力される出力画像データに基づいて印刷を行う印刷手段とを備えることを特徴とする印刷装置を提供する。
これにより、中間階調を含む画像領域に図形画像を並べて配置する際に生じる画質の劣化を抑制することができ、さらに、その結果得られた画像を印刷することができる。

［実施形態］
以下に説明する実施形態では、或る画像領域に複数の図形画像を並べて配置する処理のことを、「ハッチング」という。このとき配置される複数の図形画像は、全て同一の図形画像であってもよいし、類似の図形画像であってもよいし、全て異なる図形画像であってもよい。例えば全て同一の方向に延びる線分画像を均等な間隔で繰り返し配置することで“斜線掛け”と呼ばれるハッチングを行うことができる。また、２方向に延びる線分画像をそれぞれ均等な間隔で繰り返し配置することで“網掛け”と呼ばれるハッチングを行うことができる。さらに、ハート型とクローバー型の図形を互い違いに配置するようなハッチングもあるし、形状が全て異なる抽象的な図形をランダムに並べて配置するようなハッチングも考えられる。つまり、ハッチングに用いる図形画像の大きさや形状或いはその個数はどのようなものであってもよい。

図１は、本実施形態に係る画像表示装置１の構成を示す図である。
同図に示すように、画像表示装置１は、ＣＰＵ（Central Processing Unit）１１と、ＲＯＭ（Read Only Memory）１２と、ＲＡＭ（Random Access Memory）１３と、ＶＲＡＭ（Video Random Access Memory）１４と、記憶性液晶表示体１５と、表示制御装置１６と、電源１７と、電源制御装置１８と、コネクタ１９と、記憶制御装置２０と、Ｉ／Ｏ２１と、キー２２と、記憶装置２３と、画像処理回路２５とを備えている。ＣＰＵ１１は、ＲＯＭ１２に記憶されている制御プログラムを読み出してＲＡＭ１３に展開し、その制御プログラムに記述された手順に従って処理を実行する。キー２２は、利用者によって操作される操作手段であり、ペンデバイスやジョイスティックなどの操作デバイスを含んでいる。Ｉ／Ｏ２１は、キー２２の操作状態を監視しており、ユーザによってキー２２が操作されるとその操作に応じた信号をＣＰＵ１１に供給する。電源１７は、例えば充電可能な電池であり、電源制御装置１８は、電源１７のオンオフ制御や電力の残量監視など各種の電源管理を行う。

コネクタ１９に対しては、リムーバブルメディアなどの可搬性の外付記憶装置２４が着脱自在である。この外付記憶装置２４は、例えばＳＤ（Secure Digital）カードのようなフラッシュメモリ内蔵のカード型記憶媒体であってもよいし、例えばフレキシブルディスクなどの磁気媒体を利用したディスク型記憶媒体であってもよい。記憶装置２３は、フラッシュメモリやハードディスクなどの不揮発性の記憶媒体であり、画像表示装置１に内蔵されている。記憶装置２３又は外付記憶装置２４には、テキスト（文字）、グラフィック（図形）又はイメージ（写真画像）などの画像を表す画像データが記憶されている。この画像データは、白を表す「０」という画素値及び黒を表す「１」という画素値によって構成された２値データである。画素値「１」の画素の配置された領域は画像の描画領域であり、画素値「０」の画素が配置された領域は非描画領域（背景領域）である。記憶制御装置２０は、ＣＰＵ１１の指示に従い、記憶装置２３又は外付記憶装置２４から画像データを読み出し、画像処理回路２５に供給する。

画像処理回路２５は、アンチエイリアス回路２５５とハッチング回路２５０とを備えている。アンチエイリアス回路２５５は、ＣＰＵ１１の指示に従って供給される画像データに対してアンリエイリアス処理を施す。具体的に説明すると、このアンチエイリアス回路２５５は、供給された画像データに含まれる複数の画素、例えば縦方向４×横方向４の計１６個の画素の画素値を平均するなどして１つの画素値を算出し、算出した画素値からなる多値の画像データを生成する。このようにして生成された画像データには、グレー色を表す中間階調の画素値が含まれる。例えば白色と黒色の画素によって表現された文字を表す画像データに対してこのアンチエイリアス処理が施された場合には、その文字の輪郭が中間階調のグレー色で補われることになる。ハッチング回路２５０は、ＣＰＵ１１の指示に従って供給される画像データに対してハッチングを施し、そのハッチングを施した画像データをＶＲＡＭ１４へと出力する。ＶＲＡＭ１４は、フレームバッファであり、記憶性液晶表示体１５に表示される１ページ分の画像データを記憶する。記憶性液晶表示体１５は、コレステリック液晶や電気泳動などを利用した表示手段であり、電力供給が停止しても画像を表示し続けることができるという記憶性を有している。ＶＲＡＭ１４に記憶された画像データは、ＣＰＵ１１の指示の下で表示制御装置１６に供給される。表示制御装置１６は記憶性液晶表示体１５を制御して、供給された画像データに基づいた画像を表示させる。

次に、図２は、ハッチング回路２５０の構成を示す図である。
同図に示すように、ハッチング回路２５０は、メモリＨと、ハッチングカラーレジスタＲ０，Ｒ１と、背景カラーレジスタＲ２と、セレクタＳと、乗算器ＭＵ０，ＭＵ１と、減算器ＳＵと、加算器ＡＤとを備えている。このハッチング回路２５０には、例えば記憶装置２３もしくは外付記憶装置２４から読み出された２値の画像データに対してアンチエイリアス回路２５５がアンチエイリアス処理を施すことによって得られる、中間階調値を含む多値の画像データが、入力画像データとして入力される。この入力画像データに含まれる画素値は、最低濃度の画素を示す画素値〜最大濃度の画素を表す画素値が「０」〜「１」で表現されたものである。以下の説明では、入力画像データに含まれる画素値を「α」とよぶ。

ここで、アンチエイリアス回路２５５から出力される多値画像データが「０」〜「１」の画素値で表されている場合には、その多値画像データの画素値が、そのまま入力画像データの画素値「α」としてハッチング回路２５０に入力される。ここでは、画素値「α」＝「０」が白色（最低濃度）を表し、画素値「α」＝「１」が黒色（最高濃度）を表し、０＜α＜１を満たす「α」が、灰色を表している。一方、アンチエイリアス回路２５５から出力される多値画像データが、「０」〜「１」よりも大きい整数（例えば「０」〜「１５」）からなる画素値で表されている場合には、多値画像データの画素値を、「０」〜「１」の範囲内に収まる値に変換してから、入力画像データの画素値「α」としてハッチング回路２５０に入力する必要がある。

この多値画像データの画素値から入力画像データの画素値「α」に変換する方法について説明しておく。入力画像データの画素値「α」への変換は、多値画像データに含まれる各々の画素値を多値画像データにおける最大画素値で除算することによって行われる。例えば、多値画像データが、「０」〜「１５」（「０」が白色を表し、「１５」が黒色を表す）の１６階調で表現される場合、多値画像データに含まれる「０」という画素値は、その画素値「０」を最大画素値の１５で除算した０÷１５＝「０」という「α」に変換される。また、入力画像データに含まれる「１５」という画素値は、その画素値「１５」を最大画素値の１５で除算した１５÷１５＝「１」という「α」に変換される。同様にして、入力画像データに含まれる中間階調値の「１０」という画素値は、その画素値「１０」を最大画素値の１５で除算した１０÷１５≒「０．６７」という「α」に変換される。

そして、この入力画像データに対してハッチング回路２５０によりハッチング処理を施した結果が、出力画像データとして出力される。メモリＨには、ハッチング処理を行う際に用いるハッチングパターン（つまり複数の図形画像）を構成する各画素の位置が、ハッチングパターンデータとして記憶されている。

ここで、図３は、格子模様のハッチングを行うためのハッチングパターンデータを模式的に示す図である。
このハッチングパターンデータは、「０」又は「１」という２値のビット値で複数の図形画像が表現されたものである。図において白色の格子を構成する各画素の位置にはパターンビット値「０」が配置され、黒色の格子を構成する各画素の位置にはパターンビット値「１」が配置されている。このハッチングパターン全体のサイズは、ＶＲＡＭ１４に確保される１ページ分の画像のサイズと同じである。各々の格子は複数個の画素（例えば１６×１６＝２５６個の画素）によって構成されるが、ここでは説明を簡単にするために、１つの格子は１つの画素によって構成されているものと仮定する。この場合、ハッチングパターン全体の横方向の長さは、ＶＲＡＭ１４における画像１ページ分の横方向の画素数Ｍに相当する長さである。また、ハッチングパターン全体の縦方向の長さは、ＶＲＡＭ１４における画像１ページ分の縦方向の画素数Ｎに相当する長さである。

以下の説明では、ハッチングパターンデータにおいて左上端に位置する画素の位置座標を（０，０）とし、その画素から数えて下方向にｉ画素、右方向にｊ画素進んだ位置の画素を位置座標（ｉ，ｊ）の画素とする。従って、例えば、位置座標（０，０）の画素から数えて右方向に１画素進んだ位置の画素は、位置座標（０，１）にある画素であり、２画素進んだ位置の画素は、位置座標（０，２）にある画素であり、３画素進んだ位置の画素は位置座標（０，３）にある画素である。また、位置座標（０，０）の画素から数えて下方向に１画素進んだ位置の画素は、位置座標（１，０）の画素であり、２画素進んだ位置の画素は、位置座標（２，０）の画素である。このような位置座標の表現方法は、図３に示したハッチングパターンだけに限らず、ハッチング回路２５０に入力される入力画像データ（後述する図４）や、ハッチング回路２５０から出力される出力画像データ（後述する図８）においても同じである。

再び図２の説明に戻る。
ハッチングカラーレジスタＲ０は、ハッチングパターンデータにおいてパターンビット値「０」の位置にある画素の色を表す色情報を格納している。ここでは、例えば青色を表す色情報「Ｃ０」が格納されているものとする。ハッチングカラーレジスタＲ１は、ハッチングパターンにおいてパターンビット値「１」の位置にある画素の色を表す色情報を格納している。ここでは、例えば黄色を表す色情報「Ｃ１」が格納されているものとする。この色情報は、本来は色そのものを指定する情報と、その階調値とを含む。ただし、本実施形態では、色情報の階調値として、その色情報が表す色が有るか無いかの２値しか想定していないので、色情報「Ｃ０」だけで「青色」であることを意味すると同時に、その色が「有る」ということを意味している。また、色情報「Ｃ１」は、「黄色」であることを意味すると同時に、その色が「有る」ということを意味している。

セレクタＳには、入力信号として、ハッチングカラーレジスタＲ０に格納されている色情報「Ｃ０」と、ハッチングカラーレジスタＲ１に格納されている色情報「Ｃ１」とが入力される。また、このセレクタＳには、選択信号として、メモリＨに記憶されているハッチングパターンデータに含まれる各パターンビット値が、上述した画素の位置座標の順番に従って順次入力される。セレクタＳは、選択信号としてパターンビット値「０」が入力されている期間は、色情報「Ｃ０」を選択して出力し、選択信号としてパターンビット値「１」が入力されている期間は、色情報「Ｃ１」を選択して出力する。

上述したメモリＨは、ハッチングパターンを構成する各画素の位置を記憶する第１の記憶手段として機能する。また、ハッチングカラーレジスタＲ０，Ｒ１は、ハッチングパターンの色を表す色情報を、そのハッチングパターンを構成する各画素の画素値として記憶する第２の記憶手段として機能する。そして、セレクタＳは、ハッチングカラーレジスタＲ０，Ｒ１に記憶されている色情報を、メモリＨに記憶されている各位置の画素の画素値として出力する色情報出力手段として機能する。結局、これらのメモリＨ、ハッチングカラーレジスタＲ０，Ｒ１及びセレクタＳが協働することにより、ハッチングパターンを構成する各画素の位置とその画素値を記憶する記憶手段として機能することになる。

乗算器ＭＵ０は、第１の乗算手段であり、セレクタＳから出力される色情報「Ｃ０」又は「Ｃ１」と、入力画像データに含まれる各位置の画素値「α」とを、それぞれ対応する画素位置毎に乗算して出力する。この「対応する位置」とは、図３に示した画素の位置座標が同じことを意味している。すなわち、乗算器ＭＵ０は、「Ｃ０」又は「Ｃ１」と「α」とが入力されて、“α×Ｃ０”又は“α×Ｃ１”を出力することになる。

減算器ＳＵには、入力画像データに含まれる各位置の画素値「α」と、「１」という値とが入力され、この「１」という値から「α」を減算した“１−α”を「β」として出力する。これにより、「α」＝「１」の場合は、その「１」という画素値を、入力画像データにおける最大画素値である「１」から減算した１−１＝「０」という画素値が減算器ＳＵによって出力されることになる。また、「α」＝「０」の場合は、その「０」という画素値を、入力画像データにおける最大画素値である「１」から減算した１−０＝「１」という画素値が減算器ＳＵによって出力されることになる。同様にして、「α」≒「０．６７」の場合は、その「０．６７」という画素値を、入力画像データにおける最大画素値である「１」から減算した１−０．６７＝「０．３３」という画素値が減算器ＳＵによって出力されることになる。つまり、この減算器ＳＵは、入力画像データに含まれる各位置の画素値をその入力画像データにおける最大画素値から減算した値を出力する減算値出力手段として機能する。このようにして、減算器ＳＵからは、入力画像データに含まれる画素値が濃い濃度を表している場合には、薄い濃度を表す画素値が出力され、薄い濃度を表している場合には、濃い濃度を表す画素値が出力される。

背景カラーレジスタＲ２は、入力画像データによって表される画像が記憶性液晶表示体１５に表示されるときの非描画領域（つまり入力画像データに基づく画像の背景となる背景領域）の色を表す色情報を格納している。この色情報は例えば白色を表している。この画像処理回路２５では、予め決められた色の背景領域に、入力画像データが表す画像を重ねて描画する、という構成になっている。このため、背景カラーレジスタＲ２には背景領域の色情報が格納されている。以下、この背景領域の色情報を「背景色情報」という。

乗算器ＭＵ１は、第２の乗算手段であり、減算器ＳＵから出力される「β」と、背景カラーレジスタＲ２から供給される背景色情報とを、対応する画素位置毎に乗算して出力する。すなわち、乗算器ＭＵ１からは、“β×背景色情報”が色情報として出力される。

加算器ＡＤは、乗算器ＭＵ０から出力される“α×Ｃ０”又は“α×Ｃ１”と、乗算器ＭＵ１から出力される“β×背景色情報”とを、対応する画素位置毎に加算して、その加算した結果を出力画像データとして出力する。すなわち、加算器ＡＤからは、“α×Ｃ０＋β×背景色情報”という色情報か、“ α×Ｃ１＋β×背景色情報”という色情報のいずれかが、出力画像データに含まれる各画素の色情報として出力される。

次に、ハッチング回路２５０の動作について具体的に説明する。
図４は、ハッチング回路２５０に入力される入力画像データが表す画像の一例として、“Ｎ”という文字を表す画像を示した図である。この画像は、図３に示したハッチングパターンと同様に、横方向にＭ個で縦方向にＮ個の画素から構成されている。各画素の画素値「α」は、図中の白色部分が「０」であり、黒色部分が「１」であり、さらに灰色の中間階調部分が「０．６７」である。画素値「α」が「１」及び「０．６７」の領域は、“Ｎ”という文字画像が描画される描画領域であり、画素値「α」が「０」の領域は、文字画像が描画されない非描画領域である。以下の説明では、このような入力画像データがハッチング回路２５０に入力された場合の動作を例示する。

まず、図５を参照して、セレクタＳ及び乗算器ＭＵ０の動作を説明する。
図４に示した入力画像データに含まれる各位置の画素値「α」が、位置座標の順番に従って、ハッチング回路２５０に入力される。例えば、入力画像データの位置座標（０，０）の画素の画素値「α」は「０」であるため、この「０」という値が入力される。次に、入力画像データの位置座標（０，１）の画素の画素値「α」も「０」であるため、「０」という値が入力される。同様にして、位置座標（０，２）、（０，３）・・・（０，Ｍ−１）というように、図４に示した入力画像データの最上方の１ラインの画素値「α」が順次、ハッチング回路２５０に入力される。１ラインの画素値が全てハッチング回路２５０に入力されると、次に、上から２番目の１ラインに属する位置座標（１，０）、（１，１）、（１，２）・・・（１，Ｍ−１）の画素の画素値「α」が順次、ハッチング回路２５０に入力される。ここで、位置座標（１，０）、（１，１）、（１，２）、（１，３）の画素の画素値は、それぞれ、「０」、「１」、「１」、「０．６７」である。図５では、これらの画素値が順番に入力されている様子を例示している。

この入力動作と並行して、セレクタＳには、入力信号として、ハッチングカラーレジスタＲ０から読み出された色情報「Ｃ０」と、ハッチングカラーレジスタＲ１から読み出された色情報「Ｃ１」とが入力され、選択信号として、メモリＨから読み出されたハッチングパターンデータが供給される。セレクタＳは、選択信号として「０」が入力されている期間は色情報「Ｃ０」を選択して出力し、選択信号として「１」が入力されている期間は色情報「Ｃ１」を選択して出力する。例えば、図３に示すようなハッチングパターンデータがメモリＨに記憶されている場合、ハッチングパターンデータにおける位置座標（１，０）の画素については、パターンビット値が「０」であるため、セレクタＳからは色情報「Ｃ０」が出力される。続いて、ハッチングパターンデータにおける位置座標（１，１）の画素については、パターンビット値が「１」であるため、セレクタＳからは色情報「Ｃ１」が出力される。同様にして、ハッチングパターンデータにおける位置座標（１，２）の画素については、パターンビット値が「０」であるため、色情報「Ｃ０」が出力され、ハッチングパターンデータにおける位置座標（１，３）の画素については、パターンビット値が「１」であるため、色情報「Ｃ１」が出力される。出力された色情報は順次、乗算器ＭＵ０に供給される。

乗算器ＭＵ０は、入力画像データに含まれる各位置の画素値「α」と、セレクタＳから供給された色情報「Ｃ０」又は「Ｃ１」とを、対応する画素位置毎に乗算し、“α×Ｃ０”又は“α×Ｃ１”を出力する。例えば、位置座標（１，０）の画素については、「α」が「０」、色情報が「Ｃ０」であるため、０×Ｃ０＝「０」という値が出力される。続いて、位置座標（１，１）の画素については、「α」が「１」、色情報が「Ｃ１」であるため、１×Ｃ１＝「Ｃ１」が、つまりセレクタＳから供給される色情報「Ｃ１」がそのまま出力される。同様にして、位置座標（１，２）の画素については、「α」が「１」であるため、セレクタＳから供給される色情報「Ｃ０」が出力される。そして、位置座標（１，３）の画素については、セレクタＳから供給される「α」が「０．６７」、色情報が「Ｃ１」であるため、「０．６７×Ｃ１」が、つまりセレクタＳから供給される色情報「Ｃ１」が表す色の濃度を０．６７倍した色を表す色情報が出力される。このように、乗算器ＭＵ０による乗算の結果、入力画像データの画素値「α」が「０」である画素、つまり文字画像が描画されない非描画領域の画素については、「０」という値が出力される。一方、入力画像データの画素値「α」が「１」である画素、つまり文字画像が描画される領域の画素のうち最高濃度の画素については、ハッチングパターンデータにおいて対応する位置のパターンビット値の色情報がそのまま出力されることになる。また、入力画像データの画素値「α」が「０．６７」などの中間階調値である画素、つまり文字画像が描画される領域の画素のうち最高濃度以外の濃度の画素については、ハッチングパターンデータにおいて対応する位置のパターンビット値の色情報が表す色の濃度を入力画像データの画素値「α」が表す濃度分だけ乗算した色を表す色情報が出力される。この乗算器ＭＵ０から出力された“α×Ｃ０”又は“α×Ｃ１”、つまり“α×ハッチングパターンの色情報”は、加算器ＡＤに供給される。

続いて、図６を参照して、減算器ＳＵ及び乗算器ＭＵ１の動作を説明する。
入力画像データの各位置の画素値「α」は、上述した乗算器ＭＵ０のほか、減算器ＳＵにも供給される。減算器ＳＵは、この「α」と「１」とが入力され、この「１」から「α」を減算した“１−α”を「β」として出力する。例えば位置座標（１，０）の画素については、αが「０」であるため、１−０＝「１」という値が「β」として出力される。続いて、位置座標（１，１）の画素については、αが「１」であるため、１−１＝「０」という値が「β」として出力される。同様にして、位置座標（１，２）の画素については、αが「１」であるため、１−１＝「０」という値が「β」として出力される。そして、（１，３）の画素については、αが「０．６７」であるため、１−０．６７＝「０．３３」という値が「β」として出力される。減算器Ｓｕから出力された「β」は、乗算器ＭＵ１に供給される。

乗算器ＭＵ１には、減算器ＳＵから「β」が供給されるとともに、背景カラーレジスタＲ２から背景色情報が供給される。乗算器ＭＵ１は、この「β」と背景色情報とを、対応する画素位置毎に乗算した“β×背景色情報”を出力する。すなわち、入力画像データの画素値「α」が「０」である画素、つまり文字画像が描画されない非描画領域の画素については、「β」が「１」になるため、乗算器ＭＵ１からは背景色情報がそのまま出力される。一方、入力画像データの画素値「α」が「１」である画素、つまり文字画像の描画領域の画素のうち最高濃度の画素については、「β」が「０」になるため、乗算器ＭＵ１からは「０」という値が出力される。また、入力画像データの画素値「α」が「０．６７」などの中間階調値である画素、つまり文字画像が描画される領域の画素のうち最高濃度以外の濃度の画素については、「β」が入力画像データの画素値「α」を最大画素値から減算した画素値となり、乗算器ＭＵ１からは、背景色情報が表す色の濃度をその画素値「β」が表す濃度分だけ乗算した色を表す色情報が出力される。例えば位置座標（１，０）の画素については、減算器ＳＵから供給されるβが「１」であるため、背景カラーレジスタＲ２から供給される背景色情報がそのまま出力される。続いて、位置座標（１，１）、（１，２）の画素については、いずれも減算器ＳＵから供給されるβが「０」であるため、「０」という値が出力される。そして、位置座標（１，３）の画素については、減算器ＳＵから供給されるβが「０．３３」であるため、「０．３３×背景色情報」という値が出力される。乗算器ＭＵ１から出力された“β×背景色情報”は、加算器ＡＤに供給される。

続いて、図７を参照して、加算器ＡＤの動作を説明する。
加算器ＡＤは、乗算器ＭＵ０から供給される“α×ハッチングパターンの色情報”と、乗算器ＭＵ１から供給される“β×背景色情報”とを、対応する画素位置毎に加算した“α×ハッチングパターンの色情報＋β×背景色情報”の値を出力する。例えば位置座標（１，０）の画素については、乗算器ＭＵ０から供給される“α×ハッチングパターンの色情報”の値が「０」であり、乗算器ＭＵ１から供給される“β×背景色情報”の値が「背景色情報」であるため、「背景色情報」が出力される。続いて、位置座標（１，１）の画素については、乗算器ＭＵ０から供給される“α×ハッチングパターンの色情報”の値が「Ｃ１」であり、乗算器ＭＵ１から供給される“β×背景色情報”の値が「０」であるため、ハッチングパターンの色情報「Ｃ１」が出力される。同様にして、位置座標（１，２）の画素については、“α×ハッチングパターンの色情報”の値が「Ｃ０」であり、“β×背景色情報”の値が「０」であるため、ハッチングパターンの色情報「Ｃ０」が出力される。そして、位置座標（１，３）の画素については、“α×ハッチングパターンの色情報”の値が「０．６７×Ｃ１」であり、“β×背景色情報”の値が「０．３３×背景色情報」であるため、「０．６７×Ｃ１＋０．３３×背景色情報」が出力される。これは、ハッチングパターンの色情報「Ｃ１」が示す黄色の濃度を０．６７倍した色と、背景色情報が示す白色の濃度を０．３３倍した色とを合成した色を表している。

つまり、加算器ＡＤにおいては、図４に示したような入力画像における描画領域の画素の色情報が、ハッチングパターンの色情報に置き換えられる一方、非描画領域の画素の色情報が背景色情報に置き換えられ、これらが出力画像データとして出力されることになる。さらに、入力画像における描画領域の画素のうち中間階調の画素の色情報は、ハッチングパターンの色情報と背景色情報とがその画素の濃度に応じて合成された色情報に置き換えられる。加算器ＡＤから出力された出力画像データは、ＶＲＡＭ１４にいったん記憶された後、表示制御装置１６によって解釈されて、記憶性液晶表示体１５に画像として表示される。

ここで、図８は、出力画像データに基づいて記憶性液晶表示体１５に表示される出力画像を示す図である。
同図に示すように、この出力画像は、図４に示した入力画像データと同様に、“Ｎ”という文字を表す文字画像が描画された描画領域と、文字画像が描画されていない非描画領域とによって構成されている。ただし、文字画像の描画領域は、図３に示したハッチングパターンに相当する青色と黄色の格子模様になっており、文字画像の非描画領域には、ハッチングは施されておらず、背景色情報が表す白色の背景画像となっている。さらに、文字画像の画像領域のうち画素値が中間階調値である中間階調部分については、ハッチングパターンに相当する青色又は黄色の画像と背景色情報が表す白色の背景画像とが、その中間階調部分の各画素の濃度に応じて合成された合成画像になっている。例えば位置座標（１，０）の画素の色は、背景色の白色であるし、位置座標（１，１）の画素の色はハッチングパターンの色情報「Ｃ１」が表す黄色であるし、位置座標（１，２）の画素の色はハッチングパターンの色情報「Ｃ０」が表す青色である。そして、位置座標（１，３）の画素の色は、ハッチングパターンの色情報「Ｃ１」が表す黄色が６７％、背景色の白色が３３％で合成された色、つまり背景色になじんだハッチングパターンの色である。

以上説明した実施形態によれば、中間階調を含む入力画像の画像領域に対して、図形画像を並べて配置する処理を行ったとしても、その中間階調部分が不自然に浮き立たないようにすることができる。つまり、ハッチング処理に伴う画質劣化を抑制することが可能となる。また、レジスタ、セレクタ、乗算器、加算器及び減算器からなる比較的簡易な構成の回路を用いるだけで、入力画像における文字などの描画領域だけにハッチングを施すことができ、ハッチング対象となる領域の位置座標或いはメモリアドレスなどを逐一指定する手間が不要となる。また、ハッチングカラーレジスタＲ０，Ｒ１に所望の色を記憶させるだけで、所望の色のハッチングを施すことができる。

［変形例］
以上が実施形態の説明であるが、この実施形態の内容は以下のように変形し得る。また、以下の変形例を適宜組み合わせてもよい。
（１）上述した実施形態では、図３に示した格子模様のハッチングパターンを表すハッチングパターンデータがメモリＨに記憶されており、図４に示した“Ｎ”という文字を表す入力画像データが入力された例を挙げて、ハッチングの詳細を説明したが、ハッチング回路２５０が施し得るハッチングは上記の例示に限定されない。このハッチング回路２５０は、入力画像の内容やハッチングパターンが変更されることにより、それらの内容に応じた様々なハッチングを施すことができる。

（２）上述した実施形態では、色情報の階調値として、その色情報が表す色が有るか無いかの２値しか想定していなかったので、ハッチングパターンの色情報Ｃ０，Ｃ１は、色そのものを意味すると同時に、その色が「有る」ということを意味していた。しかし、記憶性液晶表示体１５が同一色を３以上の多階調で表示可能な場合には、この色情報には、色そのものを指定する情報とその階調値とが含まれることになる。

（３）上述した実施形態では、入力画像データに含まれる各位置の画素値をその入力画像データにおける最大画素値から減算した値である「β」を出力する減算値出力手段を、減算器ＳＵによって実現していたが、この減算値出力手段を別の構成によって実現してもよい。要するに、このような値を「β」として出力するものであれば、この減算値出力手段を他の構成で実現させてもよい。
例えば、多値の入力画像データの画素値「α」を選択信号とし、選択信号「０」が入力されると入力信号「１」を選択して出力し、選択信号「１」が入力されると入力信号「０」を選択して出力し、選択信号「０．６７」が入力されると入力信号「０．３３」を選択して出力するなどというように、入力画像データに含まれる各位置の画素値を、その画素値を入力画像データにおける最大画素値から減算した値「β」に変換して出力するようなセレクタを用いてもよい。

（４）上述した実施形態では、記憶装置２３もしくは外付記憶装置２４から読み出された２値の画像データに、アンチエイリアス処理を施すことによって得られる多値画像データが入力画像データとしてハッチング回路２５０に入力される場合を例示した。
このハッチングの対象となる多値画像データは、アンチエイリアス処理を経て多値化された画像データに限らない。例えば、ハッチングの対象となる多値画像データが、もともと中間階調を含む画素値で表現された多値画像データであってもよい。この場合、アンチエイリアス回路２５５は不要である。
例えば、中間階調の矩形図形を表す多値画像データが、アンリエイリアス処理が施されずにハッチング回路２５０に入力される場合を想定する。その場合、この多値画像データの画像における図形の描画領域は、ハッチング回路２５０によって、ハッチングパターンに相当する画像と背景色情報が表す背景画像とが描画領域の画素値の濃度に応じて合成された合成画像に置き換えられることになる。すなわち、図形の描画領域が、ハッチングパターンに相当する画像が背景画像に溶け込んで半透明になったように見える画像になる。このような処理を実現させる回路としてハッチング回路２５０を用いてもよい。

（５）上述した実施形態では、多値画像データから変換された入力画像データの画素値「α」がハッチング回路２５０に入力されていたが、「０」〜「１５」の１６階調などで表現される多値画像データがそのままハッチング回路２５０に入力されてもよい。この場合には、その多値データの階調値を、「０」〜「１」の階調値で表現される入力画像データの階調値「α」に変換する変換回路を、乗算器ＭＵ０及び減算器ＳＵの前段に設けておき、この変換回路によって変換された画素値「α」を、乗算器ＭＵ０及び減算器ＳＵに供給すればよい。
また、このような変換回路を設けない場合には、乗算器ＭＵ０にて、「０」以外の値と、ハッチングパターンの色情報とを乗算する場合、そのまま乗算すると、ハッチングパターンの色情報が整数倍されてしまう。そこで、ハッチングパターンの色情報を予め「１／整数値」倍しておけばよい。

（６）ハッチング対象領域以外の領域は要するに背景領域であるが、この背景領域を表示するための画像データとしては、上述した実施形態のように背景カラーレジスタＲ２に格納されている背景色情報を用いてもよいし、ハッチング回路に入力される入力画像データを用いてもよい。後者の場合、乗算器ＭＵ１には、背景カラーレジスタＲ２から読み出される背景色情報に代えて、入力画像データが供給されるような回路構成にすればよい。これにより、出力画像における背景領域の色を、入力画像における背景領域の色と同じにすることができる。

また、背景カラーレジスタＲ２に格納されている背景色情報、又は、ハッチング回路に入力される入力画像データのうちのいずれかを指定するようにしてもよい。
図９は、この場合のハッチング回路２５１を示す図である。このハッチング回路２５１には、背景カラー指定レジスタＲ３と、セレクタＳ０とがさらに設けられている。その他の構成については、図２に示したハッチング回路２５０の構成と同様である。背景カラー指定レジスタＲ３は、入力画像データの各位置の画素値「α」、又は、背景カラーレジスタＲ２に格納されている背景色情報のいずれかを指定するための選択信号を格納している。つまり、この背景カラー指定レジスタＲ３は、入力画像データに含まれる各位置の画素値、又は、背景色情報に含まれる各位置の画素値のいずれかを指定する指定手段として機能する。背景カラー指定レジスタＲ３に格納されている選択信号は、利用者のキー２２操作に基づいてＣＰＵ１１によって書き換えられてもよい。セレクタＳ０には、入力信号として、入力画像データの画素値「α」と、背景カラーレジスタＲ２に格納されている背景色情報とが入力される。また、このセレクタＳ０には、背景カラー指定レジスタＲ３に格納されている選択信号が入力される。セレクタＳ０は、入力画像データの各位置の画素値「α」を指定する選択信号（ここでは「０」）が入力されると、入力画像データの画素値「α」を選択して出力する。一方、背景カラーレジスタＲ２に格納されている背景色情報を指定する選択信号（ここでは「１」）が入力されると、背景色情報を選択して出力する。つまり、このセレクタＳ０は、背景カラー指定レジスタＲ３によって指定された画素値を第２の乗算手段である乗算器ＭＵ１に供給する供給手段として機能する。これにより、出力画像における背景領域の色として、入力画像における非描画領域の色又は背景色のいずれかを指定することができる。

（７）上述した実施形態において、ＶＲＡＭ１４に記憶された画像データは、表示制御装置１６によって、記憶性液晶表示体１５に表示されていた。これに対し、ハッチング処理が施された画像データが、印刷に用いられてもよい。例えば、加算器ＡＤから出力された出力画像データがＲＡＭ１３に書き込まれ、その出力画像データが用紙１枚に印刷する画像に相当する画像データとして印刷部に供給されてもよい。印刷部は、供給された画像データに基づいて印刷を行い、画像データが表す画像を用紙に形成する。

（８）上述した実施形態では、背景カラーレジスタＲ２に格納されている背景色情報がそのまま乗算器ＭＵ１に供給されていたが、この背景カラーレジスタＲ２に加えて、ＶＲＡＭ１４に背景色情報が記憶されている場合には、いずれかの背景色情報が選択されて、乗算器ＭＵ１に供給されてもよい。
図１０は、この変形例に係るハッチング回路２５２の構成を示す図である。このハッチング回路２５２には、背景カラー指定レジスタＲ４と、セレクタＳ１とがさらに設けられている。その他の構成については、図２に示したハッチング回路２５０の構成と同様である。背景カラー指定レジスタＲ４は、背景カラーレジスタＲ２に格納されている第１の背景色情報、又は、ＶＲＡＭ１４に記憶されている第２の背景色情報のいずれかを指定するための選択信号を格納している。つまり、この背景カラー指定レジスタＲ４は、予め決められた第１の背景色情報を記憶する背景カラーレジスタＲ２、又は、記憶性液晶表示体１５に出力される画像情報が展開されるＶＲＡＭ１４のいずれかを指定する指定手段として機能する。背景カラー指定レジスタＲ４に格納されている選択信号は、利用者のキー２２操作に基づいてＣＰＵ１１によって書き換えられてもよい。セレクタＳ１には、入力信号として、背景カラーレジスタＲ２に格納されている第１の背景色情報と、ＶＲＡＭ１４に記憶されている第２の背景色情報とが入力される。また、このセレクタＳ１には、背景カラー指定レジスタＲ４に格納されている選択信号が入力される。セレクタＳ１は、背景カラーレジスタＲ２を指定する選択信号（ここでは「０」）が入力されると、背景カラーレジスタＲ２から読み出された第１の背景色情報を選択して出力する。一方、ＶＲＡＭ１４を指定する選択信号（ここでは「１」）が入力されると、ＶＲＡＭ１４から読み出された第２の背景色情報を選択して出力する。つまり、このセレクタＳ１は、背景カラー指定レジスタＲ４によって指定された記憶手段、すなわち背景カラーレジスタＲ２又はＶＲＡＭ１４に記憶されている情報を、背景色情報に含まれる画素値として読み出し、第２の乗算手段である乗算器ＭＵ１に供給する供給手段として機能する。
また、表示手段又は印刷手段によって画像が出力（表示又は印刷）される場合、その出力画像の画像情報は、ＲＡＭ１３などの記憶手段に展開され、このＲＡＭ１３にいったん記憶されてから表示手段又は印刷手段へと供給される。このＲＡＭ１３に記憶された出力画像の画像情報を、上記実施形態における背景色情報として用いてもよい。この場合、背景カラー指定レジスタＲ４が、予め決められた第１の背景色情報を記憶する背景カラーレジスタＲ２、又は、出力画像の画像情報が記憶されるＲＡＭ１３のいずれかを指定する指定手段として機能する。そして、セレクタＳ１が、背景カラー指定レジスタＲ４によって指定された記憶手段、すなわち背景カラーレジスタＲ２又はＲＡＭ１３に記憶されている背景色情報又は画像情報を、上記実施形態における背景色情報の画素値として読み出し、第２の乗算手段である乗算器ＭＵ１に供給する供給手段として機能する。これにより、ＲＡＭ１３などの記憶手段を、背景色情報の供給元として選択することができる。

（９）上述した実施形態において、ハッチング回路２５０は、画像処理回路２５に設けられていた。これに対し、ハッチング回路２５０が、表示制御装置１６などの他のデバイスに設けられていてもよい。

（１０）上述したハッチング回路２５０は、画像データに応じた画像を表示する表示装置を有するパーソナルコンピュータ装置、携帯電話機又は電子ブックなどに用いられてもよい。

画像表示装置１の構成を示す図である。 ハッチング回路２５０の構成を示す図である。 格子模様のハッチングを行うためのハッチングパターンデータを示す図である。 入力画像データが表す画像の一例を示す図である。 セレクタＳ及び乗算器ＭＵ０の動作を説明する図である。 減算器ＳＵ及び乗算器ＭＵ１の動作を説明する図である。 加算器ＡＤの動作を説明する図である。 記憶性液晶表示体１５に表示される出力画像を示す図である。 変形例に係るハッチング回路２５１の構成を示す図である。 変形例に係るハッチング回路２５２の構成を示す図である。

符号の説明

１…画像表示装置、１１…ＣＰＵ、１２…ＲＯＭ、１３…ＲＡＭ、１４…ＶＲＡＭ、１５…記憶性液晶表示体、１６…表示制御装置、１７…電源、１８…電源制御装置、１９…コネクタ、２０…記憶制御装置、２１…Ｉ／Ｏ、２２…キー、２３…記憶装置、２４…外付記憶装置、２５…画像処理回路、２５０，２５１，２５２…ハッチング回路、Ｈ…メモリ、Ｒ０，Ｒ１…ハッチングカラーレジスタ、Ｓ，Ｓ０，Ｓ１…セレクタ、ＭＵ０，ＭＵ１…乗算器、ＳＵ…減算器、ＡＤ…加算器、Ｒ２…背景カラーレジスタ、Ｒ３，Ｒ４…背景カラー指定レジスタ。

Claims (7)

1. 並べて配置される複数の図形画像を構成する各画素の位置と、その画素値とを記憶する記憶手段と、
   前記記憶手段に記憶された各位置の画素値と、０を含む多値で各位置の画素値が表された入力画像データに含まれる画素値とを、それぞれ対応する前記位置毎に乗算する第１の乗算手段と、
   前記入力画像データに含まれる各位置の画素値を当該入力画像データにおける最大画素値から減算した画素値を出力する減算値出力手段と、
   前記入力画像データに含まれる各位置の画素値又は当該入力画像データに基づく画像の背景となる背景画像データに含まれる各位置の画素値と、前記減算値出力手段から出力された画素値とを、それぞれ対応する前記位置毎に乗算する第２の乗算手段と、
   前記第１の乗算手段の乗算結果と、前記第２の乗算手段の乗算結果とを、それぞれ対応する前記位置毎に加算し、出力画像データとして出力する加算手段と
   を備えることを特徴とする画像処理回路。
2. 前記記憶手段は、
   前記複数の図形画像を構成する各画素の位置を記憶する第１の記憶手段と、
   前記図形画像の色を表す色情報を、前記複数の図形画像を構成する各画素の画素値として記憶する第２の記憶手段と、
   前記第２の記憶手段により記憶されている色情報を、前記第１の記憶手段により記憶されている各位置の画素の画素値として出力する色情報出力手段とを備える
   ことを特徴とする請求項１記載の画像処理回路。
3. 前記第２の記憶手段は、複数種類の色情報を記憶しており、
   前記色情報出力手段は、前記複数の図形画像のうち同一種類の図形画像を構成する画素毎に、前記第２の記憶手段によって記憶されている複数種類の色情報のうちのいずれかを出力する
   ことを特徴とする請求項２記載の画像処理回路。
4. 前記入力画像データに含まれる各位置の画素値、又は、当該入力画像データの画像の背景を表す背景画像データに含まれる各位置の画素値のいずれかを指定する指定手段と、
   前記指定手段によって指定された画素値を前記第２の乗算手段に供給する供給手段と
   を備えることを特徴とする請求項１記載の画像処理回路。
5. 予め決められた背景色情報を記憶する第３の記憶手段、又は、表示手段又は印刷手段に出力される画像情報を記憶する第４の記憶手段のいずれかを指定する指定手段と、
   前記指定手段によって指定された記憶手段に記憶されている情報を、前記背景画像データに含まれる画素値として読み出し、前記第２の乗算手段に供給する供給手段と
   を備えることを特徴とする請求項１記載の画像処理回路。
6. 請求項１乃至５のいずれか１項に記載の画像処理回路と、
   前記加算手段から出力される出力画像データに基づいて画像を表示する表示手段と
   を備えることを特徴とする表示装置。
7. 請求項１乃至５のいずれか１項に記載の画像処理回路と、
   前記加算手段から出力される出力画像データに基づいて印刷を行う印刷手段と
   を備えることを特徴とする印刷装置。

Images