CN101355845A - 具有导电凸块的基板及其工艺 - Google Patents
具有导电凸块的基板及其工艺 Download PDFInfo
- Publication number
- CN101355845A CN101355845A CNA2007101373771A CN200710137377A CN101355845A CN 101355845 A CN101355845 A CN 101355845A CN A2007101373771 A CNA2007101373771 A CN A2007101373771A CN 200710137377 A CN200710137377 A CN 200710137377A CN 101355845 A CN101355845 A CN 101355845A
- Authority
- CN
- China
- Prior art keywords
- conductive
- substrate
- projection
- conductive layer
- perforate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
一种具有导电凸块的基板,其包括介电层、至少一焊垫、导电柱以及至少一导电凸块。介电层具有第一表面、第二表面以及贯穿第一表面与第二表面的开孔,焊垫则是配置于第一表面,且开孔的孔径对应焊垫的内径。此外,导电柱配置于开孔中,而导电凸块是配置于第二表面且对应突出于导电柱的一端。其中,导电凸块通过导电柱与焊垫电性连接。因此,焊球能通过与导电凸块有较大的接触面积而有效以及稳固地配设于基板上。
Description
技术领域
本发明是有关于一种基板及其工艺,且特别是有关于一种具有导电凸块的基板及其工艺。
背景技术
在半导体产业中,集成电路(Integrated Circuits,IC)的生产主要分为三个阶段:集成电路的设计、集成电路的制作及集成电路的封装(Package)等。在集成电路的封装中,裸芯片是先经由晶片(Wafer)制作、电路设计、光掩模制作以及切割晶片等步骤而完成,而每一颗由晶片切割所形成的裸芯片,经由裸芯片上的焊垫(Bonding Pad)与IC载板(IC Carrier)电性连接,再以封装胶体(Molding Compound)将裸芯片加以包覆,即可构成一芯片封装(Chip Package)结构。
承上所述,在电子装置轻薄化的趋势中,芯片封装结构也朝向体积微型化的设计发展。图1即绘示习知的一种芯片封装结构的示意图。在习知技术中,芯片封装结构100是通过芯片尺寸封装(Chip Scale Package,CSP)技术来制作,以达到芯片封装结构体积微型化的目的。此外,芯片封装结构100可经由焊球130(solder ball)来与印刷电路板电性连接,其中焊球130是配设于IC载板120的焊垫122上。
值得一提的是,在芯片封装结构微型化的过程中,IC载板120上的焊垫122面积也会随之缩小,导致焊球130不易黏附于接触面积较小的焊垫表面。因此,如何使焊球130能有效及稳固地粘附于微型化芯片封装结构的焊垫表面是一重要课题。
发明内容
本发明是提供一种具有导电凸块的基板及其工艺,以使焊球能有效以及稳固地粘附于微型化芯片封装结构的焊垫表面。
为达上述或是其他目的,本发明提出一种具有导电凸块的基板,其包括介电层、至少一焊垫、导电柱以及至少一导电凸块。介电层具有第一表面、第二表面以及贯穿第一表面与第二表面的开孔,焊垫则是配置于第一表面,且开孔的孔径对应焊垫的内径。此外,导电柱配置于开孔中,而导电凸块是配置于第二表面且对应突出于导电柱的一端。其中,导电凸块通过导电柱与焊垫电性连接。
在本发明的一实施例中,具有导电凸块的基板更包括一导电线路,导电线路配设于第一表面。
在本发明的一实施例中,介电层为树脂片。
在本发明的一实施例中,焊垫为环型焊垫。
本发明再提出一种具有导电凸块的基板工艺,其包括下列步骤。首先,提供基板,基板设有第一导电层、第二导电层以及介电层,其中介电层具有第一表面以及第二表面,而第一导电层配设于第一表面,第二导电层配设于第二表面。然后,于基板形成开孔,并于开孔中形成导电柱,其中导电柱电性连接第一导电层以及第二导电层。接着,图案化第一导电层以于第一表面上形成至少一焊垫。之后,图案化第二导电层以于第二表面上形成至少一导电凸块,其中导电凸块突出于导电柱的一端,且导电凸块通过导电柱与焊垫电性连接。
在本发明的一实施例中,形成导电凸块之后还包括形成锡球以包覆导电凸块。
在本发明的一实施例中,基板的形成方式包括下列步骤。首先,提供介电层。接着,分别于第一表面以及第二表面形成第一导电层以及第二导电层,以形成基板。
在本发明的一实施例中,形成第一导电层以及第二导电层的方式包括电镀工艺。
在本发明的一实施例中,基板的形成方式包括下列步骤。首先,提供介电层、第一导电层以及第二导电层。接着,压合介电层、第一导电层以及第二导电层,以形成基板。
在本发明的一实施例中,形成该导电柱的方式包括下列步骤。首先,移除部分第一导电层以及部分介电层以形成开孔,其中开孔暴露出部分第二导电层。接着,于开孔中填充导电材料以形成导电柱。
在本发明的一实施例中,形成开孔的方式包括机械钻孔。
在本发明的一实施例中,形成开孔的方式包括激光烧孔。
在本发明的一实施例中,形成开孔的方式包括等离子体蚀孔。
在本发明的一实施例中,填充导电材料的方式包括电镀工艺。
本发明的基板具有与焊垫电性连接的导电凸块。因此,在微型化芯片封装结构中,焊球能通过与导电凸块有较大的接触面积而有效以及稳固地配设于基板上。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1绘示习知的一种芯片封装结构的示意图。
图2绘示为本发明一实施例的具有导电凸块的基板的制作流程图。
图3A至3F绘示为图2的基板的工艺剖面图。
主要元件符号说明
100:芯片封装结构
110:芯片
120:IC载板
122:焊垫
130:焊球
200:具有导电凸块的基板
210:基板
212:第一导电层
212’:焊垫
212”:导电线路
214:第二导电层
214’:导电凸块
216:介电层
216a:介电层的第一表面
216b:介电层的第二表面
220:导电柱
222:开孔
224:导电材料
230:焊球
具体实施方式
图2绘示为本发明一实施例的具有导电凸块的基板工艺的流程图。请参考图2,在本实施例中,具有导电凸块的基板工艺包括下列步骤:首先,执行步骤S1,提供一基板,基板设有一第一导电层、一第二导电层以及一介电层,其中介电层具有一第一表面以及一第二表面,而第一导电层配设于第一表面,第二导电层配设于第二表面。然后,执行步骤S2,于基板形成一开孔,并于开孔中形成一导电柱,其中导电柱电性连接第一导电层以及第二导电层。接着,执行步骤S3,图案化第一导电层以于第一表面上形成至少一焊垫。之后,执行步骤S4,图案化第二导电层以于第二表面上形成至少一导电凸块,其中导电凸块突出于导电柱的一端,且导电凸块通过导电柱与焊垫电性连接。下文中,本实施例将以详细的工艺剖面图来说明上述的基板工艺。
图3A至3F绘示为图2的基板的工艺剖面图。具有导电凸块的基板工艺如下所述:首先,如图3A所示,提供一基板210。其中,基板210设有一第一导电层212、一第二导电层214以及一介电层216(例如为树脂片)。在本实施例中,介电层216具有一第一表面216a以及一第二表面216b,而第一导电层212是配设于第一表面216a,第二导电层214是配设于第二表面216b。下文中,本实施例将先针对基板的形成方式做说明。
举例来说,本实施例可以先提供介电层216,接着分别于介电层216的第一表面216a以及第二表面216b上形成第一导电层212以及第二导电层214,以形成基板210,而形成第一导电层212以及第二导电层214的方式例如是电镀工艺或其他适当的工艺。当然,本实施例亦可同时提供介电层216、第一导电层212以及第二导电层214,接着再以迭层法(Laminate)来压合介电层216、第一导电层212以及第二导电层214,以形成基板210。关于基板的制作方式,本发明在此并不作任何限制。
接着如图3B至图3C所示,于基板210形成一电性连接第一导电层212以及第二导电层214的导电柱220。其中,形成导电柱220的方式包括下列步骤:首先,如图3B所示,移除部分第一导电层212以及部分介电层216以形成一暴露出部分第二导电层214的开孔222。之后,于开孔222中填充导电材料224以形成导电柱220(如图3C所示)。举例来说,形成开孔222的方式例如是机械钻孔、激光烧孔、等离子体蚀孔或是其他适当的技术,而填充导电材料224的方式例如是电镀工艺或是其他适当的工艺。在本实施例中,可以于开孔222中填满导电材料224以制作导电柱220,亦可先于开孔222内壁形成导电材料224,接着再于开孔222中填满填孔材料以完成导电柱220的制作(图3C所绘示的导电柱220是直接于开孔222中填满导电材料224以制作导电柱220)。其中,于开孔222中填满填孔材料是为了防止外界环境的水气进入开孔222中而造成爆米花效应(Popcorn Effect),而上述的填孔材料亦可以是适当的导电材质。
于基板210形成导电柱220之后,接着如图3D所示,图案化第一导电层212以于第一表面216a上形成至少一焊垫212’(焊垫212’例如是环型焊垫)以及一导电线路212”。之后,如图3E所示,图案化第二导电层214以于第二表面216b上形成至少一导电凸块214’,导电凸块214’与导电柱220的材质可以为铜、银或适当的导电高分子材料(导电凸块214’的材质可以与导电柱220的材质相同或是相异)。如此一来,即完成具有导电凸块214’的基板工艺。其中,导电凸块214’是突出于导电柱220的一端,且导电凸块214’通过导电柱220与焊垫214’电性连接。当然,在图案化第一导电层212以及第二导电层214以形成焊垫212’、导电线路212”以及导电凸块214’之后,本实施例亦可以继续进行后续工艺,直到完成芯片封装作业而形成一芯片封装结构(未绘示)。举例来说,本实施例可以于基板上形成一包覆导电凸块214’的焊球230(如图3F所示),其中焊球230例如是一锡球,其中本实施例可通过导电凸块214’的大小来控制焊球230的大小。此外,形成焊垫212’、导电线路212”以及导电凸块214’之后,本实施例亦可以于介电层216的第一表面216a上形成覆盖焊垫212’以及导电线路212”的另一介电层以及一金属层(未绘示),以利于制作具有多层线路的基板。
值得一提的是,由于本实施例的基板200(请参考图3E)具有接触面积较大的导电凸块214’,因此在微跨距的芯片尺寸封装过程中,焊球230(请参考图3F)与导电凸块214’的间即有较佳的接合性质,而焊球230即可通过与导电凸块214’连接而有效及稳固地配设于基板200上。换言的,本实施例有较佳的植球可靠度。此外,由于本实施例的基板200是同时利用导电凸块214’以及焊球230来与印刷电路板(未绘示)电性连接,因此本实施例可以大幅地降低锡使用量。
此外,虽然本实施例于图3A至3F中所绘示的焊垫212’以及导电凸块214’是位于导电柱220的两端。但是,在其他实施例中,焊垫212’可以形成于第一表面216a的其他区域。另外,导电凸块214’亦可以形成于第二表面216b的其他区域。具体地说,本发明在此对焊垫212’配设于第一表面216a的位置或是导电凸块214’配设于第二表面216b的位置并不做任何限制,凡能通过导电柱220来电性连接的焊垫212’以及导电凸块214’均属本发明的精神与范畴。
综上所述,本发明的基板具有与焊垫电性连接的导电凸块。相较于习知技术,本发明的基板适用于微型化芯片封装结构中,且适合作为焊垫的间的跨距小于0.3mm的IC载板,焊球能通过与导电凸块有较大的接触面积而有效以及稳固地配设于基板上,进而增加植球的可靠度。此外,由于本发明的基板是同时利用导电凸块以及焊球来与印刷电路板电性连接,因此本发明可以大幅地降低锡使用量。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附的权利要求所界定者为准。
Claims (10)
1.一种具有导电凸块的基板,包括:
介电层,具有第一表面、第二表面以及开孔,其中该开孔贯穿该第一表面与该第二表面;
至少一焊垫,配置于该第一表面,且该开孔的孔径对应该焊垫的内径;
导电柱,配置于该开孔中;以及
至少一导电凸块,配置于该第二表面且对应突出于该导电柱的一端,其中该导电凸块通过该导电柱与该焊垫电性连接。
2.如权利要求1所述的具有导电凸块的基板,还包括导电线路,该导电线路配设于该第一表面。
3.如权利要求1所述的具有导电凸块的基板,其中该焊垫为环型焊垫。
4.一种具有导电凸块的基板工艺,包括:
提供基板,该基板设有第一导电层、第二导电层以及介电层,其中该介电层具有第一表面以及第二表面,而该第一导电层配设于该第一表面,该第二导电层配设于该第二表面;
于该基板形成开孔,并于该开孔中形成导电柱,其中该导电柱电性连接该第一导电层以及该第二导电层;以及
图案化该第一导电层以于该第一表面上形成至少一焊垫;
图案化该第二导电层以于该第二表面上形成至少一导电凸块,其中该导电凸块突出于该导电柱的一端,且该导电凸块通过该导电柱与该焊垫电性连接。
5.如权利要求4所述的具有导电凸块的基板工艺,其中形成该导电凸块之后还包括形成锡球以包覆该导电凸块。
6.如权利要求4所述的具有导电凸块的基板工艺,其中该基板的形成方式包括:
提供该介电层;以及
分别于该第一表面以及该第二表面形成该第一导电层以及该第二导电层,以形成该基板。
7.如权利要求6所述的具有导电凸块的基板工艺,其中形成该第一导电层以及该第二导电层的方式包括电镀工艺。
8.如权利要求4所述的具有导电凸块的基板工艺,其中该基板的形成方式包括:
提供该介电层、该第一导电层以及该第二导电层;以及
压合该介电层、该第一导电层以及该第二导电层,以形成该基板。
9.如权利要求4所述的具有导电凸块的基板工艺,其中形成该导电柱的方式包括:
移除部分该第一导电层以及部分该介电层以形成该开孔,其中该开孔暴露出部分该第二导电层;以及
于该开孔中填充导电材料以形成该导电柱。
10.如权利要求9所述的具有导电凸块的基板工艺,其中形成该开孔的方式包括机械钻孔、激光烧孔或是等离子体蚀孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101373771A CN101355845B (zh) | 2007-07-25 | 2007-07-25 | 具有导电凸块的基板及其工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101373771A CN101355845B (zh) | 2007-07-25 | 2007-07-25 | 具有导电凸块的基板及其工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101355845A true CN101355845A (zh) | 2009-01-28 |
CN101355845B CN101355845B (zh) | 2010-11-17 |
Family
ID=40308358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101373771A Active CN101355845B (zh) | 2007-07-25 | 2007-07-25 | 具有导电凸块的基板及其工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101355845B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102931097A (zh) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | 半导体封装结构的形成方法 |
CN102945836A (zh) * | 2012-11-08 | 2013-02-27 | 南通富士通微电子股份有限公司 | 半导体封装结构 |
CN103794588A (zh) * | 2014-01-29 | 2014-05-14 | 成都京东方光电科技有限公司 | 一种集成电路芯片和显示装置 |
CN104037098A (zh) * | 2013-03-07 | 2014-09-10 | 台湾积体电路制造股份有限公司 | 封装结构及其形成方法 |
CN105097759A (zh) * | 2014-05-09 | 2015-11-25 | 矽品精密工业股份有限公司 | 封装堆栈结构及其制法暨无核心层式封装基板及其制法 |
US9620468B2 (en) | 2012-11-08 | 2017-04-11 | Tongfu Microelectronics Co., Ltd. | Semiconductor packaging structure and method for forming the same |
CN113517263A (zh) * | 2021-07-12 | 2021-10-19 | 上海先方半导体有限公司 | 一种堆叠结构及堆叠方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2606997Y (zh) * | 2003-04-01 | 2004-03-17 | 欣兴电子股份有限公司 | 电路板内层结构 |
CN1832658A (zh) * | 2005-03-10 | 2006-09-13 | 3M创新有限公司 | 一种双层金属的柔性印刷电路板及其制造方法 |
-
2007
- 2007-07-25 CN CN2007101373771A patent/CN101355845B/zh active Active
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102931097A (zh) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | 半导体封装结构的形成方法 |
CN102945836A (zh) * | 2012-11-08 | 2013-02-27 | 南通富士通微电子股份有限公司 | 半导体封装结构 |
CN102945836B (zh) * | 2012-11-08 | 2016-03-16 | 南通富士通微电子股份有限公司 | 半导体封装结构 |
US9620468B2 (en) | 2012-11-08 | 2017-04-11 | Tongfu Microelectronics Co., Ltd. | Semiconductor packaging structure and method for forming the same |
CN104037098A (zh) * | 2013-03-07 | 2014-09-10 | 台湾积体电路制造股份有限公司 | 封装结构及其形成方法 |
US10049894B2 (en) | 2013-03-07 | 2018-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structures and methods for forming the same |
CN104037098B (zh) * | 2013-03-07 | 2019-05-24 | 台湾积体电路制造股份有限公司 | 封装结构及其形成方法 |
US11211261B2 (en) | 2013-03-07 | 2021-12-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structures and methods for forming the same |
CN103794588A (zh) * | 2014-01-29 | 2014-05-14 | 成都京东方光电科技有限公司 | 一种集成电路芯片和显示装置 |
CN105097759A (zh) * | 2014-05-09 | 2015-11-25 | 矽品精密工业股份有限公司 | 封装堆栈结构及其制法暨无核心层式封装基板及其制法 |
CN113517263A (zh) * | 2021-07-12 | 2021-10-19 | 上海先方半导体有限公司 | 一种堆叠结构及堆叠方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101355845B (zh) | 2010-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101355845B (zh) | 具有导电凸块的基板及其工艺 | |
US9159693B2 (en) | Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same | |
JPH0936549A (ja) | ベアチップ実装用プリント基板 | |
KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US20090085192A1 (en) | Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof | |
CN103493610A (zh) | 刚性柔性基板及其制造方法 | |
TW201108367A (en) | Coreless package substrate and method of forming the same | |
CN106340461B (zh) | 一种超薄无芯封装基板的加工方法和结构 | |
KR101164957B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
US20120176751A1 (en) | Electronic component module and manufacturing method therefor | |
CN108093572A (zh) | 一种带有无孔盘盲孔结构的印制电路板的制作方法 | |
JP2009528707A (ja) | 多層パッケージ構造物及びその製造方法 | |
TWI275332B (en) | Method for fabricating interlayer conducting structure of circuit board | |
JP2004296562A (ja) | 電子部品内蔵基板及びその製造方法 | |
TW201429326A (zh) | 具有內埋元件的電路板、其製作方法及封裝結構 | |
CN113496983A (zh) | 半导体封装载板及其制法与半导体封装制程 | |
US20090179324A1 (en) | Integrated circuit package and fabricating method thereof | |
KR100671541B1 (ko) | 함침 인쇄회로기판 제조방법 | |
CN201274607Y (zh) | 具有导电凸块的基板 | |
CN101894809A (zh) | 具有嵌入式连接基板的可堆栈式封装结构及其制造方法 | |
CN101241901A (zh) | 内埋式芯片封装结构及其制作方法 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
JP4708915B2 (ja) | 封止型プリント基板の製造方法 | |
CN104254191B (zh) | 无芯层封装基板及其制作方法 | |
CN100585844C (zh) | 具嵌埋半导体元件的电路板叠接结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |