CN101355104B - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN101355104B CN101355104B CN200810144725.2A CN200810144725A CN101355104B CN 101355104 B CN101355104 B CN 101355104B CN 200810144725 A CN200810144725 A CN 200810144725A CN 101355104 B CN101355104 B CN 101355104B
- Authority
- CN
- China
- Prior art keywords
- source region
- drain region
- groove portion
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 3
- 230000004913 activation Effects 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001815 facial effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了形成有用于提供在栅宽方向具有连续变化深度的凹部的槽部、并有采用栅绝缘膜设置在槽部内及其顶面上的栅极的半导体装置。在栅极的形成之前，采用离子注入从槽部的内阱添加杂质到源区和漏区的至少一部分，然后为扩散与激活而执行热处理以形成从槽部的表面下至其底部的扩散区。以高密度流过栅极凹部的顶面的电流能够均匀地流过整个槽部。
Description
技术领域
本发明涉及含有要求较高驱动能力的MOS晶体管的半导体装置，以及制造该半导体装置的方法。
背景技术
MOS晶体管在电子学中是核心的电子元件。实现MOS晶体管的小型化及其高驱动能力是重要的。给MOS晶体管赋予高驱动能力的方法之一是栅宽扩展以减小ON电阻。然而，存在大的栅宽需要MOS晶体管的宽占有区的问题。作为对此的解决方案，提出了一种技术，通过该技术得到大的栅宽，同时抑制了MOS晶体管的占有区增加。(比如，参见JP2006-49826A)。
下文中，将参考图4A-4D描述常规半导体装置。如图4A的透视图所示，该常规半导体装置包括设置在阱11内的槽结构3和通过栅绝缘膜6设置在具有槽结构3的槽部内与不具有槽的平面部的顶面上的栅极7。在阱11的表面部分中，栅极7的一侧设有源区9而其另一侧设有漏极10。图4B是图4A沿线A-A的A-A截面图且示出了平面部。图4C是图4A在垂直于沟道方向沿线B-B的B-B截面图。如B-B截面图所示，栅极7形成于槽部3内，因此通过位于栅极7之下的栅绝缘膜6形成的曲线的总延伸长度就是栅宽。
如上所述，在该技术中，由于栅部具有包括凸部和凹部的槽结构，因此实际栅宽能够大于仅制作在平面上的栅极的宽度。相应地，能够不降低MOS晶体管的耐压而减小每单位面积的ON电阻。
本发明的发明者发现一个问题，即在上述半导体装置的结构中，实际的驱动能力不能达到期望的驱动能力。还发现驱动能力依赖于栅长变化且在短栅长的装置中趋低。
假定此现象是由在源极与漏极之间生成的沟道中的不均匀电流引起的：多数电流沿着未形成槽部3的平面部的路径A流动；少数电流沿着作为槽部3侧面的、在连接源区和漏区的方向上与沟道平行的路径B、且沿着作为槽部3底面的路径C流动，如图4D所示。相应地，电流在短栅长装置中趋于集中到路径A，这在短栅长装置中被认为是驱动能力降低的原因。
发明内容
本发明的目的是改善具有槽结构的半导体装置的驱动能力。
为解决上述问题，本发明使用以下手段：
(1)半导体装置，包括：第一导电型半导体衬底；槽结构，所述槽结构形成在所述第一导电型半导体衬底上且在栅宽方向具有连续变化的深度；栅极，所述栅极经由栅绝缘膜形成于槽结构限定的槽部内且形成于平面部的顶面上；第二导电型源区，所述第二导电型源区形成于所述栅极的一侧上；以及第二导电型漏区，所述第二导电型漏区形成于所述栅极的另一侧上，其中将所述槽部夹在中间且面对面的所述源区和所述漏区的部分具有从所述槽结构的顶面到其底部和更深位置之一的深度。
(2)半导体装置，包括：第一导电型半导体衬底；第二导电型源区和第二导电型漏区，所述第二导电型源区和第二导电型漏区相互分离地设置在所述第一导电型半导体衬底的表面附近；平面部，所述平面部是平的且设置在所述源区和所述漏区之间以成为第一沟道区；恒定深度的槽部，所述恒定深度的槽部与所述平面部一起设置且具有充当第二沟道区的侧面和底面；栅绝缘膜，所述栅绝缘膜设置到所述平面部的表面及所述槽部的表面；以及栅极，所述栅极设置在所述栅绝缘膜上，其中经由所述槽部面对面的所述源区和所述漏区的部分包括扩散区，所述扩散区具有从所述槽结构的顶面到其底部和更深位置之一的深度；以及
(3)制造半导体装置的方法，包括：准备半导体衬底；从所述半导体衬底的表面到其内部去除部分区而形成所述半导体衬底的沟道区并形成具有侧面和底面的槽以设置平面部和槽部；在所述槽部的表面上和所述平面部的表面上形成氧化物膜；应用保护材料(resistmaterial)并形成图案，使得能从所述槽的顶面到其底面在源区方向和漏区方向引入杂质；随着所述半导体衬底的转动离子注入杂质以形成第一源区和第一漏区；去除所述保护材料和所述氧化物膜并形成栅绝缘膜；沉积多晶硅以形成栅极；以及形成第二源区和第二漏区以把所述栅极夹在中间。
依照本发明，在上述半导体装置的源区的部分中及漏区的部分中，通过光阻膜(光保护膜)的应用与形成图案、以及在栅极形成之前向槽部的离子注入，使得在槽部的顶面到其底部的范围内能够形成深扩散区。因此，能够减小在栅宽方向具有连续变化的深度的凹部的顶端的电流密度，且沿槽部的侧面和底面的电流也是可能的，这增强了半导体装置的驱动能力。
附图说明
在附图中：
图1A-1H是示出了本发明的第一实施例的处理顺序流程的示意截面图；
图2A与2B是在示出了本发明的第一实施例的处理顺序流程的截面图中离子注入步骤的示意图；
图3A与3B是示出了在本发明的第一实施例与第二实施例中获得的半导体装置的示意平面图且图3C与3D是示出了在本发明的第一实施例与第二实施例中获得的半导体装置的示意截面图；
图4A-4D是示出了相关技术及其问题的示意图与截面图；以及
图5是在本发明的第三实施例中获得的装置的示意平面图。
具体实施方式
在下文中，将参考附图描述本发明的实施例。
图1A-1H是示出了依照本发明的第一实施例制造半导体装置的方法的处理顺序流程的示意截面图。
在图1A中，在比如p型半导体衬底1或者因添加硼而具有在20Ωcm到30Ωcm范围的电阻系数的杂质浓度的半导体衬底的第一导电型半导体衬底上，采用硅局部氧化(LOCOS)法形成诸如具有500nm到1μm厚度的热氧化物膜的厚氧化物膜2。衬底的导电型与本发明的实质无关。如图1B所示，槽结构3以比如几百nm到几μm的深度形成于第一导电型半导体衬底上。然后，以比如几百的厚度中形成氧化物膜4。
之后，如图1C所示，应用保护膜(resist film)5，且如图1D所示，在源区与漏区中通过形成图案来去除保护膜5使得能够从槽结构3的顶面到其底面或者一直到更深的位置实现向源区和漏区的杂质添加。可以使用氮化物膜或者多晶硅膜代替保护膜5作为形成图案的掩膜。之后，如图1E所示，优选地以1x1013原子/cm2到1x1016原子/cm2的用量通过旋转(转动)晶片离子注入诸如硼的杂质。
图2A与2B详细描述了这一步骤。图2A与2B是示出了图1E离子注入步骤的示意图。图2A示出了源区侧而图2B示出了当晶片关于图2A转动180度时的漏区侧。如图2A所示，添加杂质到槽结构的侧面及其底面，且在旋转(转动)晶片时以小入射角的离子注入执行离子注入。相应地，如图2B所示，也能够在位于源区侧上的保护膜5对侧的漏区上从其侧面到其底面执行杂质的引入。图3A是图1E所示装置的平面图，而图1E是示出了在图3A中所示的A-A部分的A-A截面图。随后去除保护膜5和氧化物膜4。
接着，如图1F所示，例如，由具有几百到几千厚度的热氧化物膜形成栅绝缘膜6。然后，优选地以100nm到500nm的厚度在栅绝缘膜6上沉积多晶硅栅膜，且通过预沉积或者离子注入法引入杂质以获得栅极7。在此，在作为热氧化物膜的栅绝缘膜6的形成中同时扩散并激活通过离子注入引入的杂质。在此步骤中，扩散杂质的源区9及漏区10两者从槽结构3的顶面被进一步扩散到其底部或更深的位置。另外，在以高浓度执行通过上述离子注入的杂质引入的情况下，形成在源区9和漏区10的各表面上的热氧化物膜变厚。相应地，可以自动减小栅与源之间的电容。
另一方面，用保护膜8使栅极7形成图案以获得图1G所示的结构。接着，如图1G所示，执行杂质添加以便用关于栅极7自对准的方式形成源区和漏区。比如，在向源区和漏区的杂质添加中，优选以1x1015原子/cm2到1x1016原子/cm2的用量离子注入砷。经过上述处理，配置具有槽结构3的MOS晶体管。然后，如图1H所示，在800℃到1000℃下数小时的热处理形成源区9和漏区10。
作为本发明第二实施例，在栅绝缘膜6的形成之后，可以执行如上所述的向源区9和漏区10的杂质添加达到从栅结构3的顶面到其底部或更深位置被深度实现的程度。
图3B示出了在本发明的上述第一实施例或第二实施例中获得的半导体装置的平面图。图3C是图3B沿线A-A的A-A截面图，而图3D是图3B沿线B-B的B-B截面图。参考图3C，在具有槽结构3的槽部晶体管12中，从槽结构3的顶面到其底部或更深位置在邻近栅极7的源区9和漏区10中形成扩散区。其间，参考图3D，在平面部晶体管13中，扩散区以大致相等的深度整体形成于邻近栅极7的源区9和漏区10中。
图5是在本发明第三实施例中获得的半导体装置的示意平面图。图5在位于源区和漏区上的接触的位置方面不同于图3B。图3B中，槽部接触和平面部接触布置成行。而在该实施例中，为了减少寄生电阻，平面部接触15与栅极7间的距离短于槽部接触14与栅极间的距离。
如上所述，在本发明中，在具有槽结构的槽部晶体管12中，从槽结构3的顶面到其底部或更深位置形成扩散区。因此，能够减小在在栅宽方向具有连续变化深度的凹部的顶端的电流密度，且电流能够沿槽部的侧面和底面流动，增强了半导体装置的驱动能力。
Claims (3)
1.一种制造半导体装置的方法，包括：
准备具有第一导电型的半导体衬底；
去除所述半导体衬底的部分而形成沟道区并形成具有侧面和底面的槽部，其中平面部设置在除了所述槽部的所述半导体衬底中；
在所述槽部的表面上和所述平面部的表面上形成氧化物膜；
应用保护材料并对所述保护材料形成图案，使得能通过所述槽部在源区方向和漏区方向引入杂质；
在形成栅极之前，利用所述保护材料作为掩模在所述源区方向并在所述漏区方向离子注入具有第二导电型的杂质以形成源区和漏区；
去除所述保护材料和所述氧化物膜并形成栅绝缘膜；
沉积多晶硅以在所述栅绝缘膜上形成所述栅极；
对所述栅极形成图案以整个地占据由所述槽部的所述侧面和所述底面定义的腔；以及
为从所述槽部的所述侧面下至所述底面的所述源区和所述漏区的扩散与激活而执行热处理。
2.依照权利要求1所述的制造半导体装置的方法，其中所述源区和所述漏区被以1x1013原子/cm2到1x1016原子/cm2的用量离子注入。
3.依照权利要求1所述的制造半导体装置的方法，其中，在形成所述栅绝缘膜的同时执行所述源区和所述漏区的杂质扩散和激活。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007-195493 | 2007-07-27 | ||
| JP2007195493 | 2007-07-27 | ||
| JP2007195493 | 2007-07-27 | ||
| JP2008174498A JP5314949B2 (ja) | 2007-07-27 | 2008-07-03 | 半導体装置の製造方法 |
| JP2008-174498 | 2008-07-03 | ||
| JP2008174498 | 2008-07-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101355104A CN101355104A (zh) | 2009-01-28 |
| CN101355104B true CN101355104B (zh) | 2015-05-20 |
Family
ID=40307796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810144725.2A Expired - Fee Related CN101355104B (zh) | 2007-07-27 | 2008-07-25 | 半导体装置及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (2) | JP5314949B2 (zh) |
| KR (1) | KR101546537B1 (zh) |
| CN (1) | CN101355104B (zh) |
| TW (1) | TWI445094B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5378925B2 (ja) | 2009-09-24 | 2013-12-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP5498107B2 (ja) | 2009-09-24 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8558320B2 (en) * | 2009-12-15 | 2013-10-15 | Qualcomm Incorporated | Systems and methods employing a physically asymmetric semiconductor device having symmetrical electrical behavior |
| JP2012204799A (ja) * | 2011-03-28 | 2012-10-22 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| CN103280455B (zh) * | 2013-04-28 | 2016-05-18 | 苏州市职业大学 | 横向扩散型低导通电阻mos器件 |
| CN104465726B (zh) * | 2013-09-17 | 2017-08-11 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
| US9773902B2 (en) | 2013-11-25 | 2017-09-26 | Vanguard International Semiconductor Corporation | Trench-gate semiconductor device and method for forming the same |
| JP2019016668A (ja) * | 2017-07-05 | 2019-01-31 | 三菱電機株式会社 | 炭化珪素半導体装置並びにその製造方法及び電力変換装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201278B1 (en) * | 1996-10-30 | 2001-03-13 | Advanced Micro Devices, Inc. | Trench transistor with insulative spacers |
| US6956263B1 (en) * | 1999-12-28 | 2005-10-18 | Intel Corporation | Field effect transistor structure with self-aligned raised source/drain extensions |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770713B2 (ja) * | 1987-02-12 | 1995-07-31 | 松下電器産業株式会社 | Ｍｏｓ型半導体装置及びその製造方法 |
| JPH0223670A (ja) * | 1988-07-12 | 1990-01-25 | Seiko Epson Corp | 半導体装置 |
| JPH02134871A (ja) * | 1988-11-15 | 1990-05-23 | Mitsubishi Electric Corp | 半導体装置 |
| JPH02166771A (ja) * | 1988-12-20 | 1990-06-27 | Ricoh Co Ltd | 半導体集積回路装置 |
| JPH033272A (ja) * | 1989-05-30 | 1991-01-09 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0575121A (ja) * | 1991-09-18 | 1993-03-26 | Fujitsu Ltd | 半導体装置 |
| JPH05160401A (ja) * | 1991-12-05 | 1993-06-25 | Sharp Corp | Ｍｏｓトランジスタ |
| JPH08264764A (ja) * | 1995-03-22 | 1996-10-11 | Toshiba Corp | 半導体装置 |
| JP4031677B2 (ja) * | 2002-07-05 | 2008-01-09 | シャープ株式会社 | 半導体装置の製造方法 |
| JP5110776B2 (ja) * | 2004-07-01 | 2012-12-26 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
-
2008
- 2008-07-03 JP JP2008174498A patent/JP5314949B2/ja not_active Expired - Fee Related
- 2008-07-24 TW TW097128181A patent/TWI445094B/zh not_active IP Right Cessation
- 2008-07-25 CN CN200810144725.2A patent/CN101355104B/zh not_active Expired - Fee Related
- 2008-07-25 KR KR1020080072872A patent/KR101546537B1/ko active IP Right Grant
-
2013
- 2013-05-02 JP JP2013096846A patent/JP5567711B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201278B1 (en) * | 1996-10-30 | 2001-03-13 | Advanced Micro Devices, Inc. | Trench transistor with insulative spacers |
| US6956263B1 (en) * | 1999-12-28 | 2005-10-18 | Intel Corporation | Field effect transistor structure with self-aligned raised source/drain extensions |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI445094B (zh) | 2014-07-11 |
| JP5314949B2 (ja) | 2013-10-16 |
| KR20090012160A (ko) | 2009-02-02 |
| TW200924072A (en) | 2009-06-01 |
| JP5567711B2 (ja) | 2014-08-06 |
| JP2009054999A (ja) | 2009-03-12 |
| CN101355104A (zh) | 2009-01-28 |
| JP2013179333A (ja) | 2013-09-09 |
| KR101546537B1 (ko) | 2015-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101355104B (zh) | 半导体装置及其制造方法 | |
| US7601597B2 (en) | Manufacturing method of a super-junction semiconductor device | |
| US8298889B2 (en) | Process of forming an electronic device including a trench and a conductive structure therein | |
| US9287354B2 (en) | Semiconductor component and method for producing it | |
| JP2009004573A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN104037228B (zh) | 半导体器件及其制造方法 | |
| WO2008069309A1 (ja) | 半導体装置及びその製造方法 | |
| US8236648B2 (en) | Trench MOS transistor and method of manufacturing the same | |
| US7705399B2 (en) | Semiconductor device with field insulation film formed therein | |
| JP2008159916A (ja) | 半導体装置 | |
| US7598586B2 (en) | Semiconductor device and production method therefor | |
| JP2009272453A (ja) | トランジスタ、半導体装置及びその製造方法 | |
| JP2001127285A (ja) | 縦型電界効果トランジスタ | |
| CN101355105B (zh) | 半导体装置及其制造方法 | |
| US6872624B2 (en) | Method of fabricating nonvolatile semiconductor memory device | |
| JP2006140250A (ja) | 半導体装置及びその製造方法 | |
| EP1699087A1 (en) | Semiconductor device and its manufacturing method | |
| JP7189848B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006332232A (ja) | 半導体装置およびその製造方法 | |
| JP2011210905A (ja) | 半導体装置の製造方法 | |
| KR100252747B1 (ko) | 플래쉬메모리소자및그제조방법 | |
| JP2010135396A (ja) | 横型ｍｏｓトランジスタ | |
| JP3546326B2 (ja) | 半導体メモリ装置の製造方法 | |
| JP5581977B2 (ja) | 半導体装置の製造方法 | |
| KR101060637B1 (ko) | 전력 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160323 Address after: Chiba County, Japan Patentee after: DynaFine Semiconductor Co.,Ltd. Address before: Chiba, Chiba, Japan Patentee before: Seiko Instruments Inc. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Chiba County, Japan Patentee after: ABLIC Inc. Address before: Chiba County, Japan Patentee before: DynaFine Semiconductor Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150520 Termination date: 20210725 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |