CN101341604A - 具有电流扩展层的发光二极管芯片及其制备方法 - Google Patents

具有电流扩展层的发光二极管芯片及其制备方法 Download PDF

Info

Publication number
CN101341604A
CN101341604A CNA2006800484516A CN200680048451A CN101341604A CN 101341604 A CN101341604 A CN 101341604A CN A2006800484516 A CNA2006800484516 A CN A2006800484516A CN 200680048451 A CN200680048451 A CN 200680048451A CN 101341604 A CN101341604 A CN 101341604A
Authority
CN
China
Prior art keywords
semiconductor layer
emitting diode
diode chip
light
backlight unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800484516A
Other languages
English (en)
Other versions
CN101341604B (zh
Inventor
贝特霍尔德·哈恩
拉尔夫·维尔特
托尼·阿尔布雷希特
马格纳斯·阿尔斯泰特
斯特凡·伊莱克
克劳斯·施特罗伊贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101341604A publication Critical patent/CN101341604A/zh
Application granted granted Critical
Publication of CN101341604B publication Critical patent/CN101341604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明提供一种发光二极管芯片，该发光二极管芯片具有至少一个电流阻挡层。该电流阻挡层适合于通过降低的电流密度选择性防止或减少在被电连接体横向覆盖的区域中产生辐射。电流扩展层含有至少一种TCO(透明导电氧化物，Transparent Conductive Oxide)。在特别优选的实施方式中含有至少一个电流阻挡层，其具有外延半导体层序列的材料，电流扩展层的材料和/或在半导体层序列和电流扩展层之间的界面。还提供一种制备发光二极管芯片的方法。

Description

具有电流扩展层的发光二极管芯片及其制备方法
本发明涉及一种发光二极管芯片，其具有适于产生电磁辐射的外延的半导体层序列，电连接体以及与该连接体导电连接的辐射可透过的电流扩展层。所述电流扩展层含有至少一种TCO(透明导电氧化物，Transparent Conductive Oxide)，即辐射可透过的导电材料，该材料涂覆在半导体层序列上。
本专利申请要求德国专利申请102005061797.2的优先权，其公开内容通过援引并入本文。
在US 6,459,098 B1中提供一种发光二极管，该二极管在光输出耦合侧具有多层窗口部件。该窗口部件包括由空穴导电掺杂GaP形成的第一半导体层，由空穴导电掺杂GaAs形成的第二半导体层以及由氧化铟锡(ITO)形成的无定形导电层。该ITO层和该第二半导体层设置有凹口，其中引入由钛/金制的电连接体，以使得其直接位于第一半导体层上。
在连接体和第一半导体层之间形成肖脱基-二极管接触，因此电流基本上不直接由连接体耦合入第一半导体层中，而是首先侧向注入第二半导体层和ITO层中。从而在发光二极管芯片中连接体的垂直下方布置的区域中实现光产生的减少。方向指示连接体“垂直下方”在此与半导体层序列的半导体层的主延伸平面有关。
作为在连接体和第一半导体层之间形成肖脱基-二极管接触的替代方式，US 6,459,098 B1记载了在连接体和第一半导体层之间形成由氧化硅制的绝缘体层。从而同样尽可能地防止电流直接从电连接体注入第一半导体层中。
在US 5,717,226中公开了一种发光二极管芯片，其在光输出耦合侧上具有类似于在US 6,459,098中描述的发光二极管芯片的多层窗口部件。
本发明的目的是提供一开始所述类型的发光二极管芯片，与传统的发光二极管芯片相比，用本发明的发光二极管芯片在产生和输出耦合电磁辐射时可以达到更高的效率，并且可以低成本地制得。此外还提供了制备发光二极管芯片的相应方法。
该目的是用根据权利要求1的发光二极管芯片以及通过根据权利要求17的方法实现的。从属专利权利要求记载了所述发光二极管芯片和方法有利的改进和优选的实施方式。
提供了一种具有至少一个电流阻挡层的发光二极管芯片。所述电流阻挡层适合于通过降低的电流密度而选择性防止或减少在被电连接体横向覆盖的区域中产生辐射。“横向”是指平行于外延的半导体层序列的半导体层延伸方向的方向。
所述连接体与其中辐射产生由于降低的电流密度而选择性防止或减少的区域重叠，即连接体部分或完全覆盖该区域。尤其是连接体横向完全与该区域重叠。被连接体横向覆盖的区域垂直布置在半导体层序列中连接体下方。
由于所述电流阻挡层，较少电流注入连接体下方的区域。这意味着，在该区域不产生或者至少较少产生电磁辐射，因此，与没有电流阻挡层的传统的电接触结构相比，较少辐射被电连接体所吸收。同时，电流扩展层负责特别好的电流扩展。尤其是在很小的发光二极管芯片情况下，它在半导体层的主延伸平面上，通常面积为≤0.004mm2，可以由此显著改善效率。
所述电流扩展层尤其不含有半导体材料。
优选含有多个电流阻挡层，从而可以尽可能避免或减少在连接体下面不希望的区域产生电磁辐射。
特别有利的是含有至少一个电流阻挡层，该电流阻挡层具有外延半导体层序列的材料，电流扩展层的材料和/或半导体层序列和电流扩展层之间的界面。优选电流阻挡层由外延半导体层序列的材料，电流扩展层的材料构成，和/或其通过半导体层序列和电流扩展层之间的界面形成。
因此电流阻挡层可以不依赖于连接体的排列和延伸而形成。此外，电流阻挡层这样形成可以使得发光二极管芯片以技术上简便和低成本的方法制得。
半导体层序列和电流扩展层之间的界面不是确切数学意义上的面，而是指在界面效应上有意义的边界区。在该意义上，界面还小部分延伸到半导体层序列和电流扩展层体内，因此本发明意义上的界面通常还有厚度。
外延半导体层序列的半导体材料和电流扩展层的材料尤其还指改性的材料，该材料不是绝对必要地具有通常包含在外延半导体层序列中或含有TCO的电流扩展层中的材料的所有常见性质。例如电流扩展层的材料可以这样进行改性，使得与未改性的材料的区别在于其是电绝缘的。外延半导体层序列的材料例如可以这样进行改性，使得常规的晶格结构部分或完全被破坏。
符合目的地，布置在电流扩展层和产生辐射的区之间的半导体层序列的半导体层的层电阻大于200Ωsq，优选大于600Ωsq，特别优选大于2000Ωsq。从而可以尽可能避免电流横向流入不希望产生辐射的区域。
根据一种有利的实施方式，至少一个电流阻挡层包含在发光二极管芯片中，其具有未掺杂或这样弱掺杂的半导体材料，使得其导电性小于邻接该电流阻挡层的半导体层序列的半导体材料的导电性的十分之一。
额外或者作为一种替代方式，有利的是，含有至少一个电流阻挡层，该电流阻挡层具有这样导电掺杂的半导体材料，使得在发光二极管芯片运行时，该半导体材料与邻接的半导体材料一起形成一个在阻塞方向运行的pn结。
由于含有半导体材料的电流阻挡层，有利地可以将其制造部分或完全集成到用于制造半导体层序列的外延工艺中。
根据另一实施方式，在发光二极管芯片中含有至少一个电流阻挡层，该电流阻挡层具有氧化的和/或通过引入的离子或原子这样改性的外延半导体层序列的半导体材料，使得其导电性小于邻接所述电流阻挡层的半导体材料的导电性的十分之一。
优选在半导体层序列中含有至少一个含有半导体材料的电流阻挡层，其中，在电流阻挡层和电流扩展层之间布置有产生辐射的区。
额外或者作为一种替代方式，特别优选在发光二极管芯片含有至少一个电流阻挡层，该电流阻挡层含有邻接电流扩展层和/或电连接体的半导体材料。
另一有利的实施方式规定，在发光二极管芯片中含有至少一个包含一部分TCO的电流阻挡层，其中，该部分TCO是被氧化的和/或通过引入的离子或原子这样改性，使得其导电性小于电流扩展层的其余TCO的导电性的十分之一。
优选所述电流扩展层邻接外延半导体层序列的半导体层，其中，该界面具有第一部分和第二部分。在第一部分中形成电流扩展层和半导体层之间的导电接触。在第二部分中不形成导电接触，或者导电接触的导电性小于该界面第一部分中接触的导电性的十分之一。
一种符合目的的实施方式规定，所述电连接体完全或大部分与电流扩展层横向重叠。
根据另一实施方式优选规定，所述电流扩展层部分或完全与至少一个电流阻挡层横向重叠。特别优选电流扩展层部分或完全地与发光二极管芯片的所有电流阻挡层都横向重叠。
电流扩展层的一部分有利地布置在连接体的背离半导体层序列的一侧上。从而可以在连接体和电流扩展层之间形成特别好的导电连接。
在发光二极管芯片一个优选的改进中，含有至少一个电流阻挡层，该电流阻挡层横向完全与连接体重叠，并横向凸出该连接体。在此，电流阻挡层平行于半导体层序列的层的主延伸平面的延伸大于连接体沿着该主延伸平面的延伸。
在发光二极管芯片符合目的的实施方式中，有利的是还含有通过半导体层序列和电连接体之间的界面形成的电流阻挡层。术语“界面”在此同样是如电流扩展层和半导体层序列之间的界面那样理解。
优选在该发光二极管芯片中含有布置在两个覆盖层之间的产生辐射的区，其中，介于覆盖层之一和电流扩展层之间的外延半导体层序列由厚度小于或等于100nm的外面部分构成。
尤其是这样提供的发光二极管芯片的半导体层序列不包括含有半导体材料的电流扩展层。由于省略这种电流扩展层，所以可以形成较薄的半导体层序列，这节省了制造时的额外消耗和成本。特别优选的是，半导体层序列外面部分的厚度小于或等于60nm。
提供一种制备发光二极管芯片的方法，该方法中，外延生长半导体层序列，将含有TCO的电流扩展层涂覆在半导体层序列上，并将电连接体涂覆在半导体层序列上。
在该方法中，优选在半导体层序列中，在电流扩展层中和/或在半导体层序列和电流扩展层之间的界面上形成至少一个电流阻挡层。电流阻挡层的这种形成有利地可以以技术上简便的方式并且特别低成本地实现。
在该方法中，电流阻挡层的形成有利地包括，涂覆半导体层序列未掺杂的或这样弱掺杂的半导体层，使得其导电性小于邻接的半导体材料的导电性的十分之一。符合目的地，随后部分除去该外层。
额外或者作为一种替代方式，电流阻挡层的形成包括，这样导电掺杂半导体层序列的半导体层，使得其与邻接的半导体材料一起在要制备的发光二极管中形成阻挡二极管。从而将有效的电流阻挡层有利地以技术上较小花费集成到半导体层序列生长的外延过程中。之后或事先将外层符合目的地部分除去。
根据该方法一种优选的实施方式，电流阻挡层的形成包括，在半导体层序列外延生长后，将离子或原子植入该半导体层序列中。特别优选贯穿半导体层序列产生辐射的区植入离子或原子。令人惊讶地发现，这样可以不破坏产生辐射的区。
在该方法另一有利的实施方式中，电流阻挡层的形成包括，对半导体层序列外层的一部分和/或电流扩展层的一部分进行氧化或通过扩散来赋予外来离子或外来原子，使得该部分的导电性小于邻接的半导体材料或该电流扩展层的其它部分的导电性的十分之一。
在该方法中，优选将电流扩展层的第一部分这样涂覆在半导体层序列上，使得形成与半导体层序列的导电接触。此外，将电流扩展层的第二部分这样涂覆在半导体层序列上，使得不形成与半导体层序列的导电接触，或者形成的导电接触的导电性小于电流扩展层的第一部分和半导体层序列之间接触的导电性的十分之一。
特别优选电流阻挡层的形成额外或者作为一种替代方式包括，半导体层序列的一部分外表面被粗糙化，并将电流扩展层涂覆在该外表面上。所述粗糙化尤其还可以在涂覆电流扩展层过程中进行，例如通过以足够高溅射能将电流扩展层溅射到相应的外表面上。
在另一有利的实施方式中，在电连接体之后涂覆电流扩展层。或者符合目的地，将电连接体完全涂覆在电流扩展层上。
以下从结合图1至13c阐述的实施例给出该发光二极管芯片和方法的其它优点、优选的实施方式和改进。附图为：
图1：根据第一实施例的发光二极管芯片的剖面示意图，
图2：根据第二实施例的发光二极管芯片的剖面示意图，
图3：根据第三实施例的发光二极管芯片的剖面示意图，
图4：根据第四实施例的发光二极管芯片的剖面示意图，
图5：根据第五实施例的发光二极管芯片的剖面示意图，
图6：根据第六实施例的发光二极管芯片的剖面示意图，
图7：根据第七实施例的发光二极管芯片的剖面示意图，
图8：根据第八实施例的发光二极管芯片的剖面示意图，
图9a至9e：该方法第一实施例的不同工艺阶段的剖面示意图，
图10a至10f：该方法第二实施例的不同工艺阶段的剖面示意图，
图11a和11b：该方法第三实施例的不同工艺阶段的剖面示意图，
图12a至12c：该方法第四实施例的不同工艺阶段的剖面示意图，
图13a至13c：该方法第五实施例的不同工艺阶段的剖面示意图。
在这些实施例和图中，相同或起相同作用的组成部分分别具有相同的标记。所绘制的组成部分以及这些组成部分的尺寸比例相互间不能视为按比例绘制的。为了更好地理解，这些图的一些细节可以夸张地绘制得大些。
在图1至8中所绘制的发光二极管芯片分别具有基底11和在基底上布置的外延的半导体层序列1。基底11可以是生长基底，这意味着，在该情况下，半导体层序列1在基底11上外延生长。
或者基底11是裸露的载体基底，这意味着，半导体层序列1不在该基底上外延生长，而是例如通过焊接(Bonden)或粘合而涂覆在基底11上。在该情况下，半导体层序列例如还通过外延生长而在不同于生长基底11的生长基底上制得。该生长基底可以部分或完全地除去，或者还完全包含在发光二极管芯片中，例如在半导体层序列1背离基底11的面上(未画出)。
该发光二极管芯片分别具有电连接体2和与该电连接体2导电连接的电流扩展层3。
电连接体2对于由该发光二极管芯片在其运行时产生的电磁辐射是不可透过的。该电连接体例如形成为焊接块(Bondpad)并具有一种金属或多种不同金属，例如以不同的层和/或合金形式。可以使用在使用焊接块情况下一般常用的任何金属。
电流扩展层3对于由发光二极管芯片产生的辐射至少可部分透过。该电流扩展层例如大部分由TCO构成，这意味着，由辐射可透过的导电材料如氧化锡、氧化铟、氧化铟锡或氧化锌构成。电流扩展层3例如由Al0.02Zn0.98O构成，厚度例如为500nm。
此外，电流扩展层3例如还具有一种金属，其例如以几个纳米厚的层形式布置在TCO和半导体层序列之间。由于其较小的厚度，这种金属层同样是辐射可透过的，即使所使用的金属材料原则上对电磁辐射是反射或吸收性的。然而，优选该电流扩展层在TCO和半导体层序列1之间没有这种辐射可透过的金属层。
半导体层序列1例如在基底11和电流扩展层3之间以从基底11开始的顺序具有第一覆盖层12、带有产生辐射的区的有源层13、第二覆盖层14和接触层15。该半导体层每次可以由单个的半导体层构成，或者可以具有含有多个半导体层的层序列。
该半导体层序列例如基于亚磷酸盐化合物半导体材料。这是含有磷的半导体材料，例如由体系AlnGamIn1-n-mP(0≤n≤l，0≤m≤l和n+m≤1)形成。基于亚磷酸盐化合物半导体材料的发射辐射的发光二极管芯片在本发明中尤其是指这样的发光二极管芯片，其中该半导体层序列含有至少一层具有由亚磷酸盐化合物半导体材料体系形成的材料的单层。优选该半导体层序列含有多层这种层。
第一和第二覆盖层12，14例如具有不同的导电掺杂的AlInP。接触层15例如含有Al0.5Ga0.5As。所述有源层例如可以具有传统的pn结，双异质结构，单量子阱结构(SQW结构)或多量子阱结构(MQW结构)。这些结构是技术人员已知的，因此在此不详细阐述。所述有源层例如含有不同的AlGaInP材料。基底11例如由GaAs构成。接触层15和第二覆盖层14分别具有高电容性电纳，例如约700Ωsq。
或者该半导体层序列也可以基于其它化合物半导体材料体系。原则上合适的可选材料体系是氮化物化合物半导体材料，例如由体系InxAlyGa1-x-yN(0≤x≤1，0≤y≤1和x+y≤1)形成的材料。
在图1中所绘制的发光二极管芯片情况下，电流扩展层3以平坦的层形式在半导体层序列1的接触层15上形成。电连接体2涂覆在电流扩展层3上。电连接体直接邻接电流扩展层3，没有邻接外延的半导体层序列1。换句话说，连接体2与半导体层序列1间隔开。
在图1中所绘制的实施例情况下，半导体层序列1具有一个起电流阻挡层4作用的区域。在该区域中，半导体层序列1的半导体材料例如通过引入离子而这样改性，使得其导电性例如小于第一覆盖层12未改性区域的导电性的1/20。
电流阻挡层4主要布置在第一覆盖层12中。此外，电流阻挡层还部分延伸到邻接的基底11和邻接的有源层13中。
电流阻挡层4的半导体材料例如通过质子进行改性。除了该电流阻挡层4外，发光二极管芯片还可以具有其它电流阻挡层，即使这点在图1中没有明确画出。
在发光二极管芯片运行时，电流阻挡层4这样遮蔽通过发光二极管芯片的半导体层序列1的电流，使得在由连接体2至少部分覆盖的有源层区域中产生的电磁辐射选择性地减少。在由电连接体2横向覆盖的区域所产生的电磁辐射，与其它区域相比，以特别高的概率照射到电连接体2，并被其吸收。因此，通过选择性减少在该区域产生的辐射，还明显减少被电连接体2吸收的辐射，并提高发光二极管芯片的总效率。
此外，电流还通过电流扩展层3而有效扩展到发光二极管芯片所有或几乎所有的横向截面，并且尤其是在半导体层序列1中没有被电连接体2覆盖的区域中输入耦合。
通过使用含有TCO的电流扩展层3，在半导体层序列1内部可以有利地省略由半导体材料形成的电流扩展层。由半导体材料形成的电流扩展层通常很高地导电掺杂，这样的缺点是，多数情况下其比不太强掺杂的半导体材料具有更高的吸收系数。而且由半导体材料形成的电流扩展层通常具有几μm的厚度，从而保证尽可能好的电流扩展。
因此，省略这种由半导体材料形成的电流扩展层减少了半导体层序列内部电磁辐射的吸收，此外，制造成本还可以通过成本有利的制备半导体层序列的外延工艺而降低。
在图1至8中所绘制的发光二极管芯片的外延的半导体层序列1不含有由半导体材料形成的电流扩展层。在图1中所绘制的发光二极管芯片的半导体层序列1在第二覆盖层14和电流扩展层3之间由接触层15形成，其例如具有50nm的厚度5。如上所述，接触层15尤其还可以具有多个半导体层。
在图2中所绘制的发光二极管芯片具有至少两个电流阻挡层41，42。在半导体层序列1中形成第一电流阻挡层41。其基本上可以如以上借助图1所描述的电流阻挡层4那样提供。第一电流阻挡层41例如完全布置在第一覆盖层12内部。
第二电流阻挡层42在连接体2和半导体层序列1的接触层15之间的边界区中形成。连接体2直接邻接半导体层序列1。将连接体这样涂覆在接触层15上，使得在界面形成肖脱基-接触，其势垒在对发光二极管芯片施加电压时在运行方向上增大。从而使得通过接触层15和连接体2之间界面的电荷传输尽可能地降低。
电流扩展层3在图2中所绘制的发光二极管芯片情况下涂覆在连接体2上。在接触层15上没有连接体2的外表面的区域，电流扩展层3直接邻接半导体层序列1。
电流扩展层3在电连接体2的背离半导体层序列1的外表面上延伸。从而在电流扩展层3和连接体2之间形成横向重叠，这提高了电流扩展层到连接体之间的导电连接，而金属连接体2没有横向延伸超出电流阻挡层42的区域，如同电连接体例如涂覆在电流扩展层3上那样，并且部分突出电流扩展层3。
如借助图2所描述的实施例那样，在图3中所绘制的发光二极管芯片情况下，电流扩展层3也在电连接体2的背离半导体层序列1的外表面上延伸。
此外，该发光二极管芯片具有电流阻挡层4，该电流阻挡层通过在运行发光二极管芯片时闭锁的pn结形成。在此，半导体层序列1例如含有半导体层16，该半导体层被这样导电掺杂，使得其与邻接的接触层15一起形成闭锁的pn结。例如半导体层16被电子导电掺杂，接触层15被空穴导电掺杂。
半导体层16可直接邻接电连接体2。在连接体2和半导体层16之间，除了闭锁的pn结形式的电流阻挡层4外，还可以形成肖脱基-接触。半导体层16和连接体2的侧缘(Seitenflanken)被电流扩展层3覆盖。
在图4中所绘制的发光二极管芯片情况下，同样含有具有半导体层序列1的半导体层16的电流阻挡层4。电流阻挡层4例如可以如以上借助图3所描述的实施例那样形成。或者半导体层16例如没有或者仅很弱地导电掺杂，因此其不具有导电性或者其导电性例如小于接触层15导电性的二十分之一。在该情况下，电流阻挡层4决定性地通过半导体层16形成，如图4中所绘制的那样。
与以上借助图3所描述的实施例不同，在图4中所绘制的发光二极管芯片情况下，连接体2与半导体层16间隔开。电流扩展层3经过连接体2和半导体层16之间。例如半导体层16完全被电流扩展层3所覆盖。电连接体2例如可直接涂覆在电流扩展层3上。从而形成大面积的界面，并且在连接体2和电流扩展层3之间可以形成特别良好的导电接触。
在图5中所绘制的发光二极管芯片情况下，电流阻挡层4可以如在以上借助图4或图3所阐述的实施例那样形成。电流扩展层3部分在半导体层16(由其部分地或基本上形成电流阻挡层4)的背离半导体层序列1的一侧上延伸。电连接体2这样涂覆在半导体层序列1上，使得一部分可直接邻接半导体层16，并且另一部分与电流扩展层3在半导体层16上涂覆的一部分横向重叠。
除了电流阻挡层4外，在图5中所绘制的发光二极管芯片情况下，在半导体层16和电连接体2之间还可以形成具有势垒的肖脱基-接触，其在运行发光二极管芯片时闭锁。
在图6至8中所绘制的发光二极管芯片情况下，连接体2分别与半导体层序列1间隔开。在半导体层序列1上分别涂覆电流扩展层3，并且连接体2布置在电流扩展层3上。
在图6和8中所绘制的发光二极管芯片情况下，电流阻挡层4分别通过电流扩展层3和半导体层序列1之间的界面形成。在根据6的实施例情况下，电流扩展层3具有第一部分31和第二部分32，它们分别含有TCO。作为TCO，在电流扩展层3的两个部分31，32中，例如使用同样的或相同的材料，例如氧化锌。
在电流扩展层3的第一部分31和半导体层序列1的接触层15之间形成良好的导电接触，其优选具有欧姆性质，即电流与所施加的电压具有基本上线性的关系。电流扩展层3的第一部分31具有平坦层的形式，它在中心区域，在半导体层序列1的外表面上设有凹槽。
电流扩展层3的第二部分32这样涂覆在第一部分31上，使得其填满凹槽，因此同样可直接邻接半导体层序列1。然而，在电流扩展层3的第二部分和半导体层序列1的接触层15之间没有形成导电接触，或者形成具有较小导电性的接触。例如，电流扩展层3的第二部分32和半导体层序列1之间的边界区的导电性小于在第一部分31和半导体层序列1之间的界面上形成的接触的导电性的二十分之一。
一方面对于电流扩展层3的第一部分31和半导体层序列1之间的边界区，另一方面对于电流扩展层3的第二部分32和半导体层序列1之间的边界区而言，这种不同的导电性例如可以通过以下方法实现，该方法中，电流扩展层3的两个部分31、32以不同方式涂覆，如以下结合示例性的方法更详细地阐述。
在图8中所绘制的发光二极管芯片与以上借助图6所述的发光二极管芯片区别在于，电流扩展层3形成单构件，并且尤其是可以在唯一的工艺步骤中涂覆。尽管如此，在电流扩展层3和半导体层序列1之间的发光二极管芯片外面区域形成良好的导电接触，而发光二极管芯片中间区域则不是这种情形。
在中间区域，在电流扩展层3和半导体层序列1之间形成电流阻挡层4。例如电流扩展层3在该区域与接触层15形成肖脱基-接触，其在对发光二极管芯片施加工作电压时闭锁。电流扩展层3和半导体层序列1之间的边界区在电流阻挡层4的中间区域具有的导电性例如小于其余区域中电流扩展层3和半导体层序列之间的导电性的二十五分之一。
电流扩展层3这种与半导体层序列1的选择性电连接例如可以通过在为电流阻挡层4设置的区域中，在涂覆电流扩展层3前，对半导体层序列1的表面进行预处理而实现。以下也结合方法实施例更详细地阐述这点。
在图7中所绘制的发光二极管芯片实施例具有由电流扩展层3的材料构成的电流阻挡层4。在此对电流扩展层的分区33进行改性，使得该部分33的导电性明显降低，例如降低95％。
在该实施例中，电连接体2涂覆在改性的部分33上，即涂覆在电流阻挡层4上。然而，通过连接体2横向突出电流阻挡层4，形成了与电流扩展层3其余部分的良好导电接触，因此形成了与电流扩展层3该良好导电部分的横向重叠。在重叠区域，连接体2与电流扩展层3该良好导电部分进行导电连接。
在图9A至9E绘制了示例性方法的不同工艺阶段，其中，首先提供生长基底11，参见图9A。随后在基底11上外延生长半导体层序列1，参见图9B。或者还可以提供具有或没有基底11的制成的半导体层序列1。
在另一工艺步骤中，将离子植入半导体层序列1中。为了该植入不是在发光二极管芯片整个横向截面进行，事先为半导体层序列1设置掩模7。该掩模是离子束6不可透过的，并且在为第一电流阻挡层41而设置的区域具有凹槽。
合适的离子是适合于破坏或至少明显降低半导体层序列1的分区中导电性的所有种类离子。例如使用质子。在所描述的实施例中，以这样高能量将离子朝着半导体层序列1射击，使其穿过其中含有产生辐射的区的有源层13，并植入布置在有源层13和基底11之间的第一覆盖层12。从而在半导体层序列1中形成第一电流阻挡层41，参见图9C。
在图9D中示意性描述了，如何在第二植入步骤中，在半导体层序列1中形成第二电流阻挡层42。在此例如可以使用相同的掩模。例如使用带负电的离子。
第二电流阻挡层42布置在第二覆盖层14中，其在有源层13与第一覆盖层12相对的一侧上包含在半导体层序列1中。通过两个电流阻挡层41，42，有源层13的中间区域被有效遮蔽电流，因此，在运行时，与没有电流阻挡层的发光二极管芯片相比，该区域产生电磁辐射明显减少。
形成两个电流阻挡层时后，掩模材料7例如通过蚀刻而除去。随后，电流扩展层3例如通过溅射而涂覆在半导体层序列1上。在电流扩展层3上，连接体2例如通过金属材料的蒸发而形成，并任选进行结构化，参见图9E。
在借助图10A至10F图示说明的方法中例如提供生长基底111，随后在其上涂覆外延的半导体层序列1，参见图10A和10B。从生长基底111开始，按顺序，半导体层序列1具有为电流阻挡层设置的第二半导体层162、接触层15、第二覆盖层14、有源层13、第一覆盖层12以及为电流阻挡层设置的第一半导体层161。
为电流阻挡层设置的第一和第二半导体层161、162例如由不导电或仅很差导电的未掺杂的半导体材料构成。或者该半导体层被这样导电掺杂，使得其与分别邻接的半导体层在所制得的发光二极管芯片中形成闭锁的pn结。
为电流阻挡层设置的第一半导体层161例如外延生长为半导体层序列1的最后一层。随后该层例如通过蚀刻技术而这样部分除去，使得该层的一部分保留在半导体层序列1的中间，因此形成第一电流阻挡层41，参见图10B。
在另一工艺步骤中，将背面的电连接体8涂覆在第一电流阻挡层41和第一覆盖层12的暴露部分上。图10C中绘制出这点。背面的连接体例如含有既适合于形成与第一覆盖层12的导电接触，也反射可以用所制得的发光二极管芯片产生的电磁辐射的金属。
在另一工艺步骤中，生长基底111与半导体层序列1分开。此外，为电流阻挡层设置的第二半导体层162，以类似于第一半导体层161的方式，通过蚀刻方法进行结构化，即部分除去，因此保留下来中间区域。半导体层162保留下来的部分形成第二电流阻挡层42。
或者在该方法中还可以在基底上不外延生长为电流阻挡层设置的第二半导体层162，而是例如使用不导电或较差导电的基底，并将该基底的一部分用于第二电流阻挡层42。例如通过使基底变薄来实现这点。基底保留下来的部分然后例如可以类似于半导体层161，162那样进行结构化。
随后将电流扩展层3涂覆在接触层15和第二电流阻挡层42上。在电流扩展层3上，在第二电流阻挡层42上方形成电连接体2，参见图10E。
在图10E中已经绘制出制成的发光二极管芯片。它在半导体层序列1的背离电流扩展层3的一侧上不具有基底。这样形成的发光二极管芯片例如可以安装在壳体中。
在图10E中所绘制的结构任选还可以涂覆在载体基底110上，如图10F中所绘制的那样。所述涂覆例如通过焊接，例如通过合适的焊料或者通过粘合来实现。为了粘合，尤其是还可以使用导电的粘合剂，尤其是当载体基底110也能导电时，则这样尤其是符合目的的。
在该方法的一个实施例中，借助图11A和11B说明如何提供半导体层序列1。半导体层序列1的外表面，例如接触层15，随后在为形成电流阻挡层而设置的分区150中被预处理。在预处理过程中，半导体层序列1的外表面的分区150例如被粗糙化。例如通过用粒子轰击进行粗糙化，为此例如可以使用氩等离子体。
这样预处理的分区150具有较小结构尺寸和结构深度的细粗糙度。结构元件的尺寸和结构深度例如小于200nm或100nm。随后例如将TCO比如氧化锌涂覆在接触层15上，这可以通过溅射实现。在预处理过的分区150或者不形成导电接触，或者在电流扩展层3和接触层15之间形成比其余区域弱得很多的导电接触。从而以技术上简单的方式在分区150中产生电流阻挡层4。在电流扩展层3上，例如在电流阻挡层4上方形成连接体2，参见图11B。
在图12A至12C说明一种方法，在该方法中制得多部分的电流扩展层3，和/或在该方法中在多个单独工艺步骤中涂覆电流扩展层3。
在该方法中，首先提供半导体层序列1，参见图12A。随后以传统方式在半导体层序列1上这样涂覆电流扩展层3的第一部分31，使得形成与半导体层序列1的良好导电接触。电流扩展层3的第一部分31以平坦层的形式进行涂覆，随后将在为电流阻挡层设置的区域中的该第一部分除去，参见图12B。涂覆电流扩展层3的第一部分31例如通过溅射TCO比如氧化锌来实现。在溅射过程中，溅射的微粒具有例如几电子伏特的动能，例如小于5eV。
随后将电流扩展层3的第二部分32涂覆在第一部分31上。为此同样利用溅射，其中，该溅射过程以比用于涂覆电流扩展层3的第一部分31的溅射过程高得很多的溅射能量进行。换句话说，在第二溅射过程中，溅射的微粒具有明显更高的动能。这大致比第一溅射过程的动能高一个数量级。例如，第二溅射过程的动能大10至20倍。
用该方法在电流扩展层3的第二部分32和半导体层序列1之间不形成导电接触，或者形成比第一部分31和半导体层序列1之间弱得很多的导电接触。在该发光二极管芯片情况下，在电流扩展层3的第二部分32和半导体层序列1的接触层15之间的界面形成电流阻挡层4。随后，在电流扩展层3上，在电流阻挡层4上方形成连接体2，参见图12C。
在图13A至13C所说明的方法实施例中，通过扩散入原子或离子9来对电流扩展层3的分区或者半导体层序列的接触层15进行改性，从而形成电流阻挡层4，参见图13A。
为此，在要改性的层上形成由合适的掩模材料制的掩模7，该掩模对扩散粒子9而言是不可透过的。为了扩散，选择适合于明显降低电流扩展层3或半导体层15的导电性的粒子。例如扩散入锂或铜。
或者还可以对该层要改性的部分进行氧化。为此，对掩模7未保护的位置例如用O2-等离子体或者在氧化炉中在足够高的温度下进行处理。从而同样可以实现选择性降低或破坏材料的导电性，因此可以形成电流阻挡层4，参见图13B。
可直接在电流阻挡层4上形成电连接体2，随后在其上涂覆电流扩展层3，参见图13C。在一个工艺步骤中，连接体2的一部分通过选择性除去电流扩展层3而暴露出来，因此发光二极管芯片经连接体2可以与外部导电接触。
本发明并不限于借助实施例描述本发明的内容。更确切地说，本发明包括任何新特征以及特征的任何组合，尤其是专利权利要求中包含的特征的任何组合，即使该特征或该组合本身没有明确记载在专利权利要求或实施例中。本发明尤其是还可以包括不具有电流阻挡层的发光二极管芯片，其由外延半导体层序列的半导体材料，由电流扩展层的材料和/或通过半导体层序列和电流扩展层之间的界面形成。所述发光二极管芯片例如可以只具有电流阻挡层，其通过半导体层序列和电连接体之间的界面形成，例如通过肖脱基-接触形成。这种电流阻挡层同样可以有利地与所描述的不同特征进行组合。

Claims (27)

1.发光二极管芯片，该发光二极管芯片具有适合于产生电磁辐射的外延半导体层序列，电连接体，与该连接体导电连接的辐射可透过的含有TCO的电流扩展层，和至少一个适合于通过降低的电流密度而选择性防止或减少在被该电连接体横向覆盖的区域中产生辐射的电流阻挡层，其特征在于，所述电流阻挡层由外延半导体层序列的半导体材料，所述电流扩展层的材料和/或通过所述半导体层序列和所述电流扩展层之间的界面形成。
2.根据权利要求1的发光二极管芯片，其特征在于，所述发光二极管芯片含有多个电流阻挡层。
3.根据前述权利要求之任一项的发光二极管芯片，其特征在于，所述发光二极管芯片含有至少一个电流阻挡层，该电流阻挡层具有未掺杂或这样弱掺杂的半导体材料，使得其导电性小于邻接所述电流阻挡层的半导体层序列的半导体材料的导电性的十分之一。
4.根据前述权利要求之任一项的发光二极管芯片，其特征在于，所述发光二极管芯片含有至少一个电流阻挡层，该电流阻挡层具有这样导电掺杂的半导体材料，使得在发光二极管芯片运行时，该半导体材料与邻接的半导体材料一起形成一个在阻塞方向运行的pn结。
5.根据前述权利要求之任一项的发光二极管芯片，其特征在于，所述发光二极管芯片含有至少一个电流阻挡层，该电流阻挡层具有氧化的和/或通过引入的离子或原子这样改性的外延半导体层序列的半导体材料，使得其导电性小于邻接所述电流阻挡层的半导体材料的导电性的十分之一。
6.根据前述权利要求之任一项的发光二极管芯片，其特征在于，在所述半导体层序列中含有至少一个含有半导体材料的电流阻挡层以及在所述电流阻挡层和所述电流扩展层之间含有产生辐射的区。
7.根据前述权利要求之任一项的发光二极管芯片，其特征在于，所述发光二极管芯片含有至少一个电流阻挡层，该电流阻挡层含有邻接所述电流扩展层和/或所述电连接体的半导体材料。
8.根据前述权利要求之任一项的发光二极管芯片，其特征在于，所述发光二极管芯片含有至少一个包含一部分TCO的电流阻挡层，其中，该部分TCO是被氧化的和/或通过引入的离子或原子这样改性，使得其导电性小于所述电流扩展层的其余TCO的导电性的十分之一。
9.根据前述权利要求之任一项的发光二极管芯片，其特征在于，所述电流扩展层邻接外延半导体层序列的半导体层，并且所述界面具有第一部分和第二部分，在第一部分中形成所述电流扩展层和所述半导体层之间的导电接触，在第二部分中在所述电流扩展层和所述半导体层之间不形成导电接触，或者形成的导电接触的导电性小于第一部分中所述接触的导电性的十分之一。
10.根据前述权利要求之任一项的发光二极管芯片，其特征在于，所述电连接体完全或大部分与所述电流扩展层横向重叠。
11.根据前述权利要求之任一项的发光二极管芯片，其特征在于，所述电流扩展层部分或完全与至少一个电流阻挡层横向重叠。
12.根据前述权利要求之任一项的发光二极管芯片，其特征在于，所述电流扩展层的一部分布置在所述连接体的背离半导体层序列的一侧上。
13.根据前述权利要求之任一项的发光二极管芯片，其特征在于，所述发光二极管芯片含有至少一个电流阻挡层，该电流阻挡层横向完全与所述连接体重叠，并横向突出该连接体。
14.根据前述权利要求之任一项的发光二极管芯片，其特征在于，所述发光二极管芯片还含有通过所述半导体层序列和所述电连接体之间的界面形成的电流阻挡层。
15.根据前述权利要求之任一项的发光二极管芯片，其特征在于，所述发光二极管芯片含有布置在两个覆盖层之间的产生辐射的区，其中，介于所述覆盖层之一和所述电流扩展层之间的外延半导体层序列由厚度小于或等于100nm的外面部分构成。
16.根据权利要求15的发光二极管芯片，其特征在于，所述半导体层序列的外面部分的厚度小于或等于60nm。
17.制备发光二极管芯片的方法，具有以下步骤：
外延生长半导体层序列，
将含有TCO的电流扩展层涂覆在所述半导体层序列上，
将电连接体涂覆在所述半导体层序列上，
其特征在于，
在所述半导体层序列中，在所述电流扩展层中和/或在所述半导体层序列和所述电流扩展层之间的界面上形成至少一个电流阻挡层。
18.根据权利要求17的方法，其特征在于，所述电流阻挡层的形成包括，涂覆半导体层序列未掺杂的或这样弱掺杂的半导体层，使得其导电性小于邻接的半导体材料的导电性的十分之一。
19.根据权利要求17或18之任一项的方法，其特征在于，所述电流阻挡层的形成包括，这样导电掺杂半导体层序列的半导体层，使得其与邻接的半导体材料一起在要制备的发光二极管中形成阻挡二极管。
20.根据权利要求18和19之任一项的方法，其特征在于，将所述半导体层部分除去。
21.根据权利要求17至20之任一项的方法，其特征在于，所述电流阻挡层的形成包括，在半导体层序列外延生长后，将离子或原子植入该半导体层序列中。
22.根据权利要求21的方法，其特征在于，贯穿所述半导体层序列的产生辐射的区植入所述离子或原子。
23.根据权利要求17至22之任一项的方法，其特征在于，所述电流阻挡层的形成包括，对所述半导体层序列外层的一部分和/或所述电流扩展层的一部分进行氧化，或者通过扩散来赋予外来离子或外来原子，使得该部分的导电性小于邻接的半导体材料或该电流扩展层的其它部分的导电性的十分之一。
24.根据权利要求17至23之任一项的方法，其特征在于，将所述电流扩展层的第一部分这样涂覆在所述半导体层序列上，使得形成与所述半导体层序列的导电接触，并且将所述电流扩展层的第二部分这样涂覆在所述半导体层序列上，使得不形成与所述半导体层序列的导电接触，或者形成的导电接触的导电性小于所述电流扩展层的第一部分和所述半导体层序列之间接触的导电性的十分之一。
25.根据权利要求17至14之任一项的方法，其特征在于，所述电流阻挡层的形成包括，所述半导体层序列的一部分外表面被粗糙化，并将所述电流扩展层涂覆在该外表面上。
26.根据权利要求17至25之任一项的方法，其特征在于，在所述电连接体之后涂覆所述电流扩展层。
27.根据权利要求17至25之任一项的方法，其特征在于，将所述电连接体完全涂覆在所述电流扩展层上。
CN2006800484516A 2005-12-23 2006-11-21 具有电流扩展层的发光二极管芯片及其制备方法 Active CN101341604B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005061797.2A DE102005061797B4 (de) 2005-12-23 2005-12-23 Lumineszenzdiodenchip mit Stromaufweitungsschicht und Verfahren zu dessen Herstellung
DE102005061797.2 2005-12-23
PCT/DE2006/002046 WO2007076743A1 (de) 2005-12-23 2006-11-21 Lumineszenzdiodenchip mit stromaufweitungsschicht und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
CN101341604A true CN101341604A (zh) 2009-01-07
CN101341604B CN101341604B (zh) 2013-04-24

Family

ID=37888337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800484516A Active CN101341604B (zh) 2005-12-23 2006-11-21 具有电流扩展层的发光二极管芯片及其制备方法

Country Status (8)

Country Link
US (1) US8017953B2 (zh)
EP (1) EP1964183B1 (zh)
JP (1) JP2009521103A (zh)
KR (1) KR20080081189A (zh)
CN (1) CN101341604B (zh)
DE (1) DE102005061797B4 (zh)
TW (1) TWI338955B (zh)
WO (1) WO2007076743A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834249A (zh) * 2010-04-23 2010-09-15 沈光地 薄膜型发光二极管中的电流输运结构及其制备方法
CN101807634B (zh) * 2009-02-17 2012-04-04 罗信明 高亮度发光二极管芯片
CN102460863A (zh) * 2009-03-27 2012-05-16 奥斯兰姆奥普托半导体有限责任公司 半导体激光器装置
CN103367579A (zh) * 2012-03-29 2013-10-23 山东华光光电子有限公司 一种半导体发光器件的电流阻挡层及其制备方法
CN104617198A (zh) * 2013-11-05 2015-05-13 山东浪潮华光光电子股份有限公司 利用ito区域性方阻变化改善电流扩展的发光二极管及制作方法
CN106057998A (zh) * 2016-08-10 2016-10-26 山东浪潮华光光电子股份有限公司 一种具有电流阻挡层及电流扩展层的GaAs基发光二极管芯片及其制备方法
CN106129210A (zh) * 2016-06-22 2016-11-16 北京工业大学 一种电极下方有源区绝缘化的高光提取效率发光二极管
CN104835892B (zh) * 2014-02-06 2018-10-09 瑞萨电子株式会社 半导体发光元件及其制造方法
CN109087976A (zh) * 2018-06-19 2018-12-25 华灿光电（浙江）有限公司 一种发光二极管外延片的制备方法及其发光二极管外延片
CN112038459A (zh) * 2020-09-14 2020-12-04 扬州乾照光电有限公司 一种光子晶体led结构及制作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007032555A1 (de) * 2007-07-12 2009-01-15 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
KR101020945B1 (ko) 2009-12-21 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
US8597962B2 (en) * 2010-03-31 2013-12-03 Varian Semiconductor Equipment Associates, Inc. Vertical structure LED current spreading by implanted regions
TW201236197A (en) * 2011-02-23 2012-09-01 Genesis Photonics Inc Light emitting diode structure
KR20130011767A (ko) * 2011-07-22 2013-01-30 삼성전자주식회사 반도체 발광소자
TW201505209A (zh) * 2013-07-26 2015-02-01 Lextar Electronics Corp 發光二極體及其製造方法
TWI540753B (zh) * 2013-07-30 2016-07-01 隆達電子股份有限公司 發光二極體結構
FR3016081B1 (fr) * 2013-12-27 2017-03-24 Aledia Dispositif optoelectronique a diodes electroluminescentes a courant de fuite reduit
DE102014107306A1 (de) * 2014-05-23 2015-11-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN108321264A (zh) * 2017-12-22 2018-07-24 南昌凯迅光电有限公司 高亮度ito薄膜led芯片及其制造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6374033A (ja) * 1986-09-18 1988-04-04 Canon Inc パタ−ン形成方法
US5861636A (en) * 1995-04-11 1999-01-19 Nec Corporation Surface emitting visible light emiting diode having ring-shaped electrode
US5869849A (en) * 1995-10-05 1999-02-09 Industry Technology Research Institute Light-emitting diodes with high illumination
JP3207773B2 (ja) * 1996-12-09 2001-09-10 株式会社東芝 化合物半導体発光素子及びその製造方法
US5717226A (en) 1996-09-18 1998-02-10 Industrial Technology Research Institute Light-emitting diodes and method of manufacturing the same
US6057562A (en) * 1997-04-18 2000-05-02 Epistar Corp. High efficiency light emitting diode with distributed Bragg reflector
US5789768A (en) 1997-06-23 1998-08-04 Epistar Corporation Light emitting diode having transparent conductive oxide formed on the contact layer
JP3533995B2 (ja) * 1999-07-01 2004-06-07 住友電気工業株式会社 発光ダイオードおよびその製造方法
US6225648B1 (en) * 1999-07-09 2001-05-01 Epistar Corporation High-brightness light emitting diode
US6492661B1 (en) * 1999-11-04 2002-12-10 Fen-Ren Chien Light emitting semiconductor device having reflection layer structure
JP2001223384A (ja) * 2000-02-08 2001-08-17 Toshiba Corp 半導体発光素子
JP3685977B2 (ja) * 2000-04-21 2005-08-24 シャープ株式会社 半導体発光素子およびその製造方法
US6420732B1 (en) 2000-06-26 2002-07-16 Luxnet Corporation Light emitting diode of improved current blocking and light extraction structure
US6459098B1 (en) * 2000-07-26 2002-10-01 Axt, Inc. Window for light emitting diode
CN1133217C (zh) * 2000-08-15 2003-12-31 中国科学院半导体研究所 半导体面发光器件及其制造方法
JP2003046119A (ja) * 2001-07-26 2003-02-14 Hitachi Cable Ltd 発光ダイオード及びその製造方法
US20030198972A1 (en) * 2001-12-21 2003-10-23 Erlander Mark G. Grading of breast cancer
TW544953B (en) * 2002-06-03 2003-08-01 Opto Tech Corp Light emitting diode capable of increasing the light emitting efficiency
JP2004214232A (ja) * 2002-12-26 2004-07-29 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
CN1802879A (zh) * 2003-07-07 2006-07-12 先锋株式会社 有机电致发光显示板及其制造方法
TWI240439B (en) * 2003-09-24 2005-09-21 Sanken Electric Co Ltd Nitride semiconductor device and manufacturing method thereof
EP1709694B1 (de) * 2004-01-26 2017-03-15 OSRAM Opto Semiconductors GmbH Dünnfilm-led mit einer stromaufweitungsstruktur
DE102005003460A1 (de) * 2004-01-26 2005-10-13 Osram Opto Semiconductors Gmbh Dünnfilm-LED mit einer Stromaufweitungsstruktur
TWM255518U (en) * 2004-04-23 2005-01-11 Super Nova Optoelectronics Cor Vertical electrode structure of Gallium Nitride based LED
DE102004026231B4 (de) * 2004-05-28 2019-01-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bereichs mit reduzierter elektrischer Leitfähigkeit innerhalb einer Halbleiterschicht und optoelektronisches Halbleiterbauelement
DE102004057802B4 (de) * 2004-11-30 2011-03-24 Osram Opto Semiconductors Gmbh Strahlungemittierendes Halbleiterbauelement mit Zwischenschicht

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807634B (zh) * 2009-02-17 2012-04-04 罗信明 高亮度发光二极管芯片
CN102460863A (zh) * 2009-03-27 2012-05-16 奥斯兰姆奥普托半导体有限责任公司 半导体激光器装置
CN101834249A (zh) * 2010-04-23 2010-09-15 沈光地 薄膜型发光二极管中的电流输运结构及其制备方法
CN103367579A (zh) * 2012-03-29 2013-10-23 山东华光光电子有限公司 一种半导体发光器件的电流阻挡层及其制备方法
CN103367579B (zh) * 2012-03-29 2016-09-07 山东浪潮华光光电子股份有限公司 一种半导体发光器件的电流阻挡层及其制备方法
CN104617198A (zh) * 2013-11-05 2015-05-13 山东浪潮华光光电子股份有限公司 利用ito区域性方阻变化改善电流扩展的发光二极管及制作方法
CN104835892B (zh) * 2014-02-06 2018-10-09 瑞萨电子株式会社 半导体发光元件及其制造方法
CN106129210A (zh) * 2016-06-22 2016-11-16 北京工业大学 一种电极下方有源区绝缘化的高光提取效率发光二极管
CN106057998A (zh) * 2016-08-10 2016-10-26 山东浪潮华光光电子股份有限公司 一种具有电流阻挡层及电流扩展层的GaAs基发光二极管芯片及其制备方法
CN109087976A (zh) * 2018-06-19 2018-12-25 华灿光电（浙江）有限公司 一种发光二极管外延片的制备方法及其发光二极管外延片
CN112038459A (zh) * 2020-09-14 2020-12-04 扬州乾照光电有限公司 一种光子晶体led结构及制作方法

Also Published As

Publication number Publication date
DE102005061797A1 (de) 2007-07-05
TW200731581A (en) 2007-08-16
DE102005061797B4 (de) 2020-07-09
JP2009521103A (ja) 2009-05-28
EP1964183B1 (de) 2018-01-03
TWI338955B (en) 2011-03-11
US8017953B2 (en) 2011-09-13
WO2007076743A1 (de) 2007-07-12
KR20080081189A (ko) 2008-09-08
CN101341604B (zh) 2013-04-24
EP1964183A1 (de) 2008-09-03
US20090127580A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
CN101341604B (zh) 具有电流扩展层的发光二极管芯片及其制备方法
DE102007022947B4 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
EP1977457B1 (de) Optoelektronischer halbleiterchip
DE102006057747B4 (de) Halbleiterkörper und Halbleiterchip mit einem Halbleiterkörper
CN102782886B (zh) 发光二极管芯片
US7435999B2 (en) Semiconductor chip for optoelectronics and method for the production thereof
CN105845793B (zh) 一种不可见光发光二极管及其制作方法
DE102007004304A1 (de) Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
WO2014195420A1 (de) Leuchtdiode mit passivierungsschicht
CN101702399B (zh) 制造有降低了的电导率的区域的方法和光电子半导体器件
CN100454587C (zh) 发光装置及其制作方法
KR20120027201A (ko) 광전 소자의 제조 방법, 광전 소자, 및 복수 개의 광전 소자를 포함하는 소자 장치
CN101601142B (zh) 半导体芯片和用于制造半导体芯片的方法
CN1894807A (zh) 半导体发光元件及其制造方法
CN202797052U (zh) 半导体发光元件
DE102008038852B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
US10063027B2 (en) Semiconductor laser device and method of making the same
KR920008124B1 (ko) InP 함유반도체 장치의 제조방법
CN103078026A (zh) 半导体发光元件及其制造方法
WO2020121381A1 (ja) 発光素子、発光デバイス
JP2004214685A (ja) 放射透過な電気的な電流拡張層を有する発光ダイオードチップ
DE102014116141B4 (de) Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips, optoelektronischer Halbleiterchip sowie optoelektronisches Halbleiterbauelement
CN117810320A (zh) 反极性发光二极管及其制备方法
CN103367579A (zh) 一种半导体发光器件的电流阻挡层及其制备方法
CN114097100A (zh) 光电子半导体芯片以及用于制造光电子半导体芯片的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant