JP2004214232A - 発光素子及び発光素子の製造方法 - Google Patents
発光素子及び発光素子の製造方法 Download PDFInfo
- Publication number
- JP2004214232A JP2004214232A JP2002378578A JP2002378578A JP2004214232A JP 2004214232 A JP2004214232 A JP 2004214232A JP 2002378578 A JP2002378578 A JP 2002378578A JP 2002378578 A JP2002378578 A JP 2002378578A JP 2004214232 A JP2004214232 A JP 2004214232A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- light emitting
- bonding
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
【解決手段】発光素子100は、発光層部24に発光駆動電圧を印加するためのITO電極層30を有し、発光層部24からの光が、該ITO電極層30を透過させる形で取り出される。また、発光層部24とITO電極層30との間に、Inを含有したGaAsよりなる電極接合層31が、該ITO電極層30と接するように配置され、ITO電極層30の接合界面において、電極接合層31の形成領域SAと非形成領域PAとが混在する。そして、電極接合層31と発光層部24との間に、Alを含有した化合物半導体よりなるAl含有介在層20が、電極接合層31の形成領域SAと非形成領域PAとにまたがる形で配置され、かつ、電極接合層31の非形成領域PAにおいて、該Al含有介在層20のITO電極層30側の最表層部にAl系絶縁層が選択的に形成されてなる。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は発光素子に関する。
【0002】
【従来の技術】
【特許文献1】
特開平6−188455号公報
【特許文献2】
特開平1−225178号公報
【0003】
(AlxGa1−x)yIn1−yP混晶(ただし、0≦x≦1,0≦y≦1(以下、AlGaInP混晶、あるいは単にAlGaInPとも記載する)により発光層部が形成された発光素子は、薄いAlGaInP活性層を、それよりもバンドギャップの大きいn型AlGaInPクラッド層とp型AlGaInPクラッド層とによりサンドイッチ状に挟んだダブルへテロ構造を採用することにより、高輝度の素子を実現できる。また、近年では、InxGayAl1−x−yN(ただし、0≦x≦1,0≦y≦1,x+y≦1)を用いて同様のダブルへテロ構造を形成した青色発光素子も実用化されている。
【0004】
例えば、AlGaInP発光素子を例に取れば、n型GaAs基板上にヘテロエピタキシャル成長させる形にて、n型GaAsバッファ層、n型AlGaInPクラッド層、AlGaInP活性層、p型AlGaInPクラッド層をこの順序にて積層し、ダブルへテロ構造をなす発光層部を形成する。発光層部への通電は、素子表面に形成された金属電極を介して行なわれる。ここで、金属電極は遮光体として作用するため、例えば発光層部主表面の中央部のみを覆う形で形成され、その周囲の電極非形成領域から光を取り出すようにする。
【0005】
この場合、金属電極の面積をなるべく小さくしたほうが、電極の周囲に形成される光漏出領域の面積を大きくできるので、光取出し効率を向上させる観点において有利である。従来、電極形状の工夫により、素子内に効果的に電流を拡げて光取出量を増加させる試みがなされているが、電極面積の増大は避けがたく、光漏出面積の減少により却って光取出量が制限されるジレンマに陥っている。そこで、金属電極に代えて、高導電率のITO(Indium Tin Oxide:酸化インジウム錫)透明電極層にて発光層部主表面を覆い、光取出効率を高める提案が、例えば特許文献1あるいは特許文献2にてなされている。
【0006】
【発明が解決しようとする課題】
しかしながら、本発明者らが検討したところによると、ITOからなる透明導電層は、そのままでは素子側の化合物半導体層との接触抵抗が高くなりやすく、直列抵抗増大による発光効率の低下が避けがたくなることがわかった。例えば特許文献2には、InGaAs層よりなる電極接合層を、ITO透明導電層の全面に対応させる形で素子側の化合物半導体層との間に介在させ、接触抵抗を減ずる方法が提案されている。しかし、電極接合層はオーミックコンタクト確保のためバンドギャップエネルギーの低いInGaAs等で構成せざるを得ず、ごく薄く形成しても、光吸収による取出効率の低下が避け難い問題がある。また、透明電極を用いた場合でも、素子化の際には通電用ワイヤを接合するための金属製のボンディングパッドを透明電極上に配置しなければならない。この場合、導電性の良好な金属製のボンディングパッドの形成領域に駆動電圧が集中しやすいため、光取出領域となるパッドの周囲領域では電流が不足して光取出効率が低下しやすく、ひいては透明電極を採用することによる効果が必ずしも十分に発揮できない問題がある。
【0007】
本発明は、酸化物透明電極層を発光駆動用の電極として有し、かつ酸化物透明電極層による光取出効率の改善効果をより有効に引き出すことができる発光素子を提供することにある。
【0008】
【課題を解決するための手段及び作用・効果】
上記の課題を解決するために、本発明の発光素子は、
化合物半導体層からなる発光層部と、該発光層部に発光駆動電圧を印加するための酸化物透明電極層とを有し、発光層部からの光を、酸化物透明電極層を透過させる形で取り出すようにした発光素子において、
発光層部と酸化物透明電極層との間に、酸化物透明電極層の接合抵抗を減ずるための電極接合層が、該酸化物透明電極層に接するように配置され、酸化物透明電極層との接合界面において、電極接合層の形成領域と非形成領域とが混在するとともに、
電極接合層と発光層部との間に、Alを含有したAl含有介在層が電極接合層の形成領域と非形成領域とにまたがる形で配置され、該Al含有介在層は、電極接合層の形成領域において電極接合層と接するAl含有化合物半導体層と、電極接合層の非形成領域に選択的に形成された、少なくとも酸化物透明電極層側の最表層部をなすAl系絶縁層とを有することを特徴とする。
【0009】
既に説明した通り、ITO等の酸化物透明電極層は、素子側の化合物半導体層と直接接合しようとしたとき、良好なオーミック接合が必ずしも形成されず、接触抵抗に基づく直列抵抗増大により発光効率が低下することがある。しかしながら、本発明の発光素子は、酸化物透明電極層の接触抵抗を減ずるための電極接合層を、酸化物透明電極層の素子側に接するように配置することにより、酸化物透明電極層の接触抵抗を下げることができる。さらに、酸化物透明電極層との接合界面において、電極接合層の形成領域と非形成領域とを混在させることにより、電極接合層が、発光層部からの光を吸収しやすい性質を有している場合においても、電極接合層の形成領域直下にて発生した光は、これと隣接する非形成領域から漏出することにより、電極接合層による光吸収を抑制することができる。このように電極接合層を形成することにより、素子全体の光取出効率を高めることができる。
【0010】
また、本発明においては、電極接合層と発光層部との間に、Alを含有した化合物半導体よりなるAl含有介在層が、電極接合層の形成領域と非形成領域とにまたがる形で配置され、かつ、電極接合層の非形成領域において、該Al含有介在層の酸化物透明電極層側の最表層部にAl系絶縁層を選択的に形成した。これにより、電極接合層の非形成領域においては、酸化物透明電極層からの電流漏洩がAl系絶縁層により遮断され、電極接合層の形成領域に発光駆動電流を集中できるから、電極接合層の形成形態に応じて発光層部面内の所望の領域に電流を効果的に分配でき、発光効率や光取出し効率の向上に寄与できる。そして、このAl系絶縁層は、Al含有介在層の表層酸化により形成も極めて容易である。特に、電極接合層の形成領域を化学エッチングによりパターニングする際に、Al含有介在層層上に重ねて形成した電極接合層を、下地となるAl含有介在層層を残して選択的に化学エッチングする際、Al含有介在層層の少なくとも最表層部をエッチング液との接触により酸化させる。すると、電極接合層のパターニング工程にてAl系絶縁層を同時に形成できるので、効率的である。
【0011】
なお、Al含有介在層において、電極接合層の形成領域において電極接合層と接するAl含有化合物半導体層は、電極接合層の非形成領域にまたがる形で形成されていてもよい。この場合、電極接合層の非形成領域においては、Al含有介在層の最表層部のみがAl系絶縁層となり、残部がAl含有化合物半導体層となる。この構成は、電極接合層の非形成領域において、Al含有化合物半導体層の表層部のみを酸化した場合に得られる。他方、電極接合層の非形成領域においてAl含有介在層の全体がAl系絶縁層となっていてもよい。この構成は、電極接合層の非形成領域において、Al含有化合物半導体層の全体を酸化した場合に得られ、特にAl含有化合物半導体層が薄い場合は該構造となりやすい。
【0012】
電極接合層は化合物半導体又は金属にて構成できる。特に化合物半導体により構成することが、光吸収抑制の観点にて望ましい。しかしごく薄いものであれば、金属により構成することも可能である。また、後述のごとく、光取出領域の全面を電極接合層にて覆わないのであれば、電極接合層の非形成領域において光取出が可能となる。この場合、遮光性の高い金属にて電極接合層を構成することもできる。金属よりなる電極接合層は導電率が高いので、発光素子の直列抵抗低減の観点において有利である。
【0013】
発光層部は、AlGaInPにより、第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序にて積層されたダブルへテロ構造を有するものとして構成できる。これにより高輝度の発光素子を実現できる。
【0014】
酸化物透明電極層の接合界面は、ボンディングパッドの直下領域からなる第一領域と残余の第二領域とを有し、第一領域は、電極接合層の非形成領域の形成面積率を第二領域よりも大きくすることができる。上記の構成によると、光取り出し量が少ないボンディングパッドの直下領域(第一領域)において、光取り出し量が多い残余の領域(第二領域)よりも、電極接合層の非形成領域の形成面積率が大きくされ、しかも該非形成領域にAl系絶縁層が形成されていることから、第一領域における酸化物透明電極層の接触抵抗が第二領域よりも大幅に高くなる。その結果、発光素子の駆動電流は、第一領域を迂回して第二領域に流れる成分が大きくなり、光取出効率を顕著に高めることができる。
【0015】
なお、光取り出し量が少ない第一領域にはなるべく発光駆動電流が流れないことが、光取出効率向上の観点においては望ましい。従って、第一領域には電極接合層が可及的に形成されていないこと、具体的には、第一領域の全体が記電極接合層の非形成領域とされ、該非形成領域の全域においてAl系絶縁層が形成されていることが望ましい。また、電極接合層による光吸収を抑制して光取出し効率を高めるためには、酸化物透明電極層との接合界面のうち、発光層部からの光を外部へ取り出す量が多い第二領域(つまり、光取出領域)において少なくとも、電極接合層の形成領域と非形成領域とが混在してなることが望ましい。この場合も、上記電極接合層の非形成領域の全域においてAl系絶縁層が形成されていることが、発光駆動電流を第二領域の面内に均一に分配し、発光効率を高める上で望ましい。なお、前述の通り、光取出領域である第二領域に電流接合層の形成領域と非形成領域とを混在させる場合、該第二領域においては、電極接合層を化合物半導体又は金属のいずれで形成してもよい。
【0016】
酸化物透明電極層は、例えばITOにて構成できる。ITOは、酸化スズをドープした酸化インジウム膜であり、酸化スズの含有量を1〜9質量%とすることで、電極層の抵抗率を5×10−4Ω・cm以下の十分低い値とすることができる。なお、ITO電極層以外では、ZnO電極層が高導電率であり、本発明に採用可能である。また、酸化アンチモンをドープした酸化スズ(いわゆるネサ)、Cd2SnO4、Zn2SnO4、ZnSnO3、MgIn2O4、酸化イットリウム(Y)をドープしたCdSb2O6、酸化スズをドープしたGaInO3なども酸化物透明電極層の材質として使用することができる。これらの酸化物透明電極は可視光に対して良好な透過性を有し(つまり、透明であり)、発光層部への電圧印加用電極として用いる場合、光の取出しを妨げない利点がある。また、該酸化物透明電極層上に形成されるボンディングパッドを介して素子駆動用の電圧を印加したとき、電流を面内に広げて発光を均一化し高効率化する役割も担う。これらの酸化物透明電極は、公知の気相成膜法、例えば化学蒸着法(chemical vapor deposition:CVD)あるいはスパッタリングや真空蒸着などの物理蒸着法(physical vapor deposition:PVD)、あるいは分子線エピタキシャル成長法(molecular beam epitaxy:MBE)にて形成することができる。例えば、ITO層やZnO電極層は高周波スパッタリング又は真空蒸着により製造でき、また、ネサ膜はCVD法により製造できる。また、これら気相成長法に代えて、ゾル−ゲル法など他の方法を用いて形成してもよい。
【0017】
酸化物透明電極層がITO電極層である場合、リンを含有しない化合物半導体より電極接合層を形成し、Al含有介在層の酸化物透明電極層が位置しているのと反対側にリン含有化合物半導体層を接して配置し、Al含有介在層を、電極接合層よりもバンドギャップエネルギーが大きく、かつリンの含有率がリン含有化合物半導体層よりも低いリンブロック層とすることが好ましい。
【0018】
本発明者らが検討したところによると、酸化物透明電極層がITO電極層として形成されている場合、ITO電極層の下側に位置する半導体層のうち、ITO電極層の近くに形成されている化合物半導体がリンを含む化合物半導体、特に、リンをV族元素の主体とするIII−V族化合物半導体である場合に、形成したITO電極層と半導体層との密着力が低下しやすいことが判明した。
【0019】
リンを含有しない化合物半導体にて電極接合層を構成する場合、電極接合層は発光波長に対応するエネルギーよりもバンドギャップエネルギーが小さく設定されるため、発光層部からの光吸収を避けるため、3〜30nm程度の小さな膜厚で形成される。この場合、半導体層のうち電極接合層と接している部分が、GaPなどのリン含有化合物半導体にて構成されていると、ITO電極層の成膜中の熱履歴や、その後、必要に応じて行われる熱処理の影響により、上記リン含有化合物半導体からP成分が、薄い電極接合層を通過してITO層側に拡散し、これが原因となってITO電極層の密着力が低下する。
【0020】
そこで、電極接合層と発光層部との間に形成されるAl含有介在層を上記のようなリンブロック層としておけば、以下の効果が達成される。リンブロック層は、電極接合層よりもバンドギャップエネルギーが大きいため、発光層部からの発光光束に対する吸収は電極接合層より小さい。そして、電極接合層と反対側に位置するリン含有化合物半導体層よりもリンの含有率を低く設定してあるので、ITO電極層側に向けたリン拡散は生じにくい。従って、このようなリンブロック層を介挿することにより、リン含有化合物半導体層からのリン成分は、リンブロック層と電極接合層との双方を通過しなければ、ITO電極層に到達することができなくなる。その結果、ITO電極層へのリン拡散が大幅に抑制され、ITO電極層の密着強度を向上させることができる。
【0021】
リンブロック層はリンを含有しない化合物半導体により構成することが、ITO電極層へのリン拡散抑制効果を高める上でより望ましい。また、リンブロック層は、具体的にはAlGaAsにて構成することが、ITO電極層に向けたリン拡散の抑制と、発光層部からの発光光束に対する吸収抑制の双方の観点において望ましい。AlGaAsは、AlAsとGaAsとの混晶であり、AlAs混晶比をbとすると、AlbGa1−bAsと表され、発光波長エネルギーよりもバンドギャップエネルギーが大きくなるように、その混晶比bが適宜調整される(従って、活性層の材質によってbの値は異なる)。この場合、活性層のバンドギャップエネルギーよりも、AlGaAsよりなるリンブロック層のバンドギャップエネルギーは、光吸収が生じないように、最低でも0.1eV以上は大きくすることが望ましい。他方、耐湿性確保を考慮して、AlGaAsよりなるリンブロック層のAlAs混晶比bは、0.85以下の範囲で調整することが望ましい。
【0022】
電極接合層は、具体的には、Alを含有せず、かつバンドギャップエネルギーが比較的小さい(例えば1.42eV未満)化合物半導体からなるものを好適に採用することができる。このような電極接合層を用いることにより、良好なオーミックコンタクトが得られ、また、Al成分酸化による抵抗増加も生じにくい。
【0023】
電極接合層は、バンドギャップエネルギーが発光波長に対応するエネルギーよりも小さく設定されていると、発光層部からの光を吸収する作用を有するので、光取出し効率向上のため、その厚さをなるべく小さくすることが望ましく、例えば3nm以上30nm以下に設定することが望ましい。厚さが30nmを超えると光吸収の影響が大きくなり、3nm未満では、電極接合層をなす化合物半導体のバルクとしての結晶構造を維持が困難となり、接合抵抗低減効果が十分に得られなくなる。また、ITO層へのリン拡散抑制効果を顕著なものとするためには、リンブロック層(Al系介在物層)と電極接合層との合計厚さを20nm以上に調整することが望ましい。該合計厚さが20nm未満では、リン拡散抑制効果が顕著でなくなるので望ましくない。
【0024】
酸化物透明電極層がITO電極層の場合、電極接合層は、例えばInGaAs層やGaAs層を使用することができる。該電極接合層は、(少なくとも)ITO電極層との接合界面において、InxGa1−xAs(0<x≦1)となっていることにより、接触抵抗低減効果を特に高めることができる。(AlxGa1−x)yIn1−yP(ただし、0≦x≦1,0≦y≦1)により発光層を形成する場合、GaAs層をITO電極層と接するように形成し、その後、熱処理を行なうことにより、ITO電極層からGaAs層にInを拡散させて、Inを含有したGaAsよりなる電極接合層となすことができる。
【0025】
第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序にて積層されたダブルへテロ構造を有する化合物半導体により発光層部が形成された構成において、前述のボンディングパッドに通電用の電極ワイヤを接合する場合、活性層と電極接合層との間に位置する第二導電型クラッド層を含む化合物半導体層をボンディング側半導体層として、該ボンディング側化合物半導体層の厚さを0.6μm以上10μm未満とすることが望ましい。例えばワイヤの接合を、超音波溶接や、これにさらに熱を付加するサーモソニックボンディングにより行なう場合、ボンディングパッド直下の化合物半導体層には、超音波や加熱(さらには加圧)による衝撃応力が集中し、転位などの結晶欠陥が損傷として導入される。その損傷領域が活性層部に及んだ場合、具体的には次のような不具合を招く。
▲1▼発光輝度の直接的な低下。結晶欠陥による非発光遷移過程の増加が原因として考えられる。
▲2▼素子ライフの低下。転位の形成された発光層に通電を継続すると、転位に電流が集中して転位の増殖が起こりやすくなり、発光輝度の経時的な劣化を引き起こす。
【0026】
しかしながら、ボンディング側化合物半導体層の厚さを上記のごとく確保することで、ボンディングパッドに電極ワイヤを接合する際の損傷領域が仮に生じても、該損傷領域の影響はボンディング側半導体層に留まり、活性層にその影響が及びにくくなる。ただし、ボンディング側半導体層を過度に厚く形成することは、発光素子の製造能率低下につながるので、該厚さの上限は10μmとする。
【0027】
上記のようなボンディング側半導体層は、少なくとも電極接合層との境界を含む第一層と、該第一層と活性層との間に位置する第二層とを有するものとして構成でき、第二層の少なくとも第一層との境界を含む領域を、リンを含有したリン含有化合物半導体層とし、他方、第一層をリンブロック層とすることができる。これにより、リン含有化合物半導体層からITO電極層へのリン拡散が大幅に抑制され、ボンディング側半導体層に対するITO電極層の密着強度を向上させることができる。
【0028】
リンブロック層は、ボンディング側半導体層の構成に応じて種々の形態に形成できる。例えば、ボンディング側半導体層は、第二導電型クラッド層と、該第二導電型クラッド層の酸化物透明電極層側に接して配置され、第二導電型クラッド層とは異なる組成の化合物半導体によりリン含有化合物半導体層として構成されたクッション層と、該クッション層と電極接合層との間に配置されたリンブロック層とからなるものとして構成できる。クッション層の介在により、電極ワイヤを接合時に生ずる損傷領域の影響が活性層に及びにくくすることができる。また、このクッション層がリン含有化合物半導体層として構成されているにもかかわらず、リンブロック層の介在によりITO電極層へのリン拡散が大幅に抑制され、ITO電極層の密着強度を高めることができる。この場合、該クッション層は、例えば可視光に対する透明性が高いGaPにて構成すると、光取出し効率を高めることができる。
【0029】
この場合、ボンディング側半導体層の電極接合層との境界を含む部分を、該部分に対し電極接合層の反対側から接するボンディング側半導体層部分よりもバンドギャップエネルギーが小さく、電極接合層よりはバンドギャップエネルギーが大きい中間層とすることができる。ボンディング側半導体層と電極接合層とのバンド端不連続値が大きい場合は、図11に示すように、接合によるバンドの曲がりにより、形成されるヘテロ障壁の高さΔEが大きくなり、コンタクト抵抗の増大につながる。そこで、図12に示すように、上記のような中間層を挿入すると、電極接合層と中間層、及び中間層とこれに接するボンディング側半導体層部分とのそれぞれはバンド端不連続値が小さくなるので、各々形成される障壁高さΔEも小さくなる。その結果、直列抵抗が軽減されて、低い駆動電圧にて十分に高い発光強度を達成することが可能となる。なお、本明細書において電極接合層はボンディング側半導体層に属さず、中間層はボンディング側半導体層に属するものとして定義する。
【0030】
そして、該中間層をリンブロック層としても機能するものとして構成しておけば、リン含有化合物半導体層となっているボンディング側半導体層部分からの、ITO電極層へのリン拡散抑制効果も同時に達成される。特に、発光層部がAlGaInPにて構成される場合、既に例示した中間層の材質のうち、リンブロック層としても好適なものはAlGaAsである。
【0031】
また、ボンディング側半導体層は、第二導電型クラッド層と、該第二導電型クラッド層の酸化物透明電極層側に接して配置され、第二導電型クラッド層とは異なる組成の化合物半導体によりリンブロック層として構成されたクッション層とからなるものとしても構成できる。この場合、該クッション層に電極接合層が接して配置される。この場合もクッション層の介在により、電極ワイヤを接合時に生ずる損傷領域の影響を活性層に及びにくくすることができる。そして、該構成では、クッション層自体をリンブロック層として構成することで、ITO電極層へのリン拡散抑制効果も同時に達成される。このようなクッション層は、具体的にはAlGaAsにて構成することができる。
【0032】
クッション層は、第二導電型クラッド層よりも低いドーパント濃度の化合物半導体とすることが好ましい。クッション層がこれと接する第二導電型クラッド層よりも低いドーパント濃度を有していると、クッション層から第二導電型クラッド層内へのドーパント原子の流入が抑制され、素子ライフの大幅な向上を図ることができる。また、成長時にドーパントが第二導電型クラッド層に逆拡散する不具合も生じにくい。
【0033】
クッション層は、発光層部からの光をなるべく吸収しない材質にて構成することが、光取出し効率を向上させる上で望ましい。そのためには、クッション層をなす化合物半導体として、発光層部の活性層よりもバンドギャップの大きいものを使用することが有効である。AlGaInPにて発光層部を構成する場合、クッション層の具体的な材質として、AlGaAs、GaP、GaAsP、AlGaAsPを例示できる。また、クッション層を薄く形成すると、光吸収抑制の観点において有利に作用する。クッション層の厚さは、具体的には0.1μm以上5μm以下に調整することが望ましい。クッション層の厚さが0.1μm未満では、ボンディング側半導体層の全厚が不足しやすくなり、電極ワイヤ接合時の影響が発光層部へ及びやすくなる。また、クッション層の厚さが5μmを超えると、ドーパント濃度が低く抑えられている場合に層厚方向の抵抗率が増し、素子の直列抵抗増大による発光効率低下につながる。また、厚いクッション層を成長させるには長時間を要し、原料も多く必要になることから、製造能率の低下とコストの増大を招きやすい。クッション層の厚さは0.5μm以上3μm以下とすることがより望ましい。
【0034】
なお、クッション層は、第二導電型クラッド層よりも高いドーパント濃度の化合物半導体層、例えば電流拡散層とすることも可能である(ただし、本発明の第二の構成のみ)。この場合、素子ライフの向上効果については期待できないが、ITO電極層へのリン拡散抑制効果は問題なく達成することができる。
【0035】
また、ボンディング側半導体層は、厚さが0.6μm以上10μm未満の第二導電型クラッド層を有するものとしても構成できる。そして、該第二導電型クラッド層をリン含有化合物半導体層として構成する場合、該第二導電型クラッド層と接する形でリンブロック層を配置することができる。第二導電型クラッド層を上記のように十分厚く構成することにより、電極ワイヤを接合時に生ずる損傷領域の影響を活性層に及びにくくすることができる。そして、該第二導電型クラッド層と電極接合層との間にリンブロック層を介在させることにより、ITO電極層へのリン拡散抑制効果も同時に達成される。
【0036】
この場合も、リンブロック層は、第二導電型クラッド層よりもバンドギャップエネルギーが小さく、電極接合層よりはバンドギャップエネルギーが大きい中間層としておけば、素子の直列抵抗を軽減できる。具体的には、第二導電型クラッド層がAlGaInPよりなり、中間層がAlGaAsよりなる構成を例示できる。
【0037】
なお、前述のごとくAl含有介在層が薄いとき、電極接合層の非形成領域において、Al含有介在層の全体がAl系絶縁層(例えばAl酸化層)となることがあるが、該Al酸化層は、厚さが0.1μmないしそれ以上確保されていれば、リンブロック層として十分機能しうる。
【0038】
次に、本発明の発光素子の製造方法は、発光層部を有した化合物半導体層の少なくとも一方の主表面に、Al系絶縁層が主表面の一部領域をなす形で選択的に形成された発光素子の製造方法であって、
化合物半導体層を成長する際に、その表層部にAl含有化合物半導体層と、Al非含有化合物半導体層とを、Al非含有化合物半導体層が最表面側に配置されるように成長する化合物半導体層成長工程と、
Al非含有化合物半導体層の一部領域を、Al含有化合物半導体層をエッチストップ層として化学エッチングすることにより除去してパターニングするとともに、当該Al非含有化合物半導体層の除去領域に露出したAl含有化合物半導体層の少なくとも表層部を、化学エッチングのエッチング液と反応させてAl系絶縁層となす選択エッチング工程と、を含むことを特徴とする。
【0039】
上記の方法によると、化合物半導体層の表層部にAl含有化合物半導体層とAl非含有化合物半導体層とを積層形成し、Al含有化合物半導体層をエッチストップ層としてAl非含有化合物半導体層を選択エッチングすることにより、Al含有介在層層の少なくとも最表層部をエッチング液との接触により酸化する形でAl系絶縁層を形成できる。すなわち、Al含有化合物半導体層のパターニング工程にてAl系絶縁層を同時に形成できるので効率的である。例えば、Al含有化合物半導体層がAlGaAsであり、Al非含有化合物半導体層がGaAsである場合、アンモニア/過酸化水素混合溶液よりなるエッチング液が、AlGaAsに対するGaAsの選択エッチング性に優れ、かつAl酸化物よりなるAl系絶縁層を確実かつ強固に形成できるので、本発明に好適である。
【0040】
【発明の実施の形態】
図1は、本発明の一実施形態である発光素子100を示す概念図である。発光素子100は、n型GaAs単結晶基板(以下、単に「基板」ともいう)7の一方の主表面上に、n型GaAsバッファ層2を介してAlGaInPよりなる発光層部24を形成し、該発光層部24を覆うように、p型のクッション層20と、酸化物透明電極層としてのITO電極層30とをこの順序で形成したものである。さらに、ITO電極層30のほぼ中央部には、Au等にて構成されたボンディングパッド9が配置され、ここにAu等で構成された電極ワイヤ47が接合されている。他方、基板7の他方の主表面側には、Au−Ge−Ni合金等の金属からなる裏面電極層15が全面に形成されている。
【0041】
発光層部24は、各々(AlxGa1−x)yIn1−yP混晶とされるとともに、第一導電型クラッド層4、第二導電型クラッド層6、及び第一導電型クラッド層4と第二導電型クラッド層6との間に位置する活性層5からなるダブルへテロ構造とされている。具体的には、ノンドープ(AlxGa1−x)yIn1−yP(ただし、0≦x≦0.55,0.45≦y≦0.55)混晶からなる活性層5を、p型(AlxGa1−x)yIn1−yPクラッド層6とn型(AlxGa1−x)yIn1−yPクラッド層4とにより挟んだ構造となっている。図1の発光素子100では、クッション層20側にp型AlGaInPクラッド層6(p型ドーパントはZn:有機金属分子からのCもp型ドーパントとして寄与しうる)が配置されており、裏面電極層15側にn型AlGaInPクラッド層4(n型ドーパントはSi)が配置されている。なお、当業者には自明のことであるが、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行なわない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有(例えば1013〜1016/cm3程度を上限とする)をも排除するものではない。p型AlGaInPクラッド層6は、p型キャリア濃度(多数キャリア濃度)は、5×1016/cm3以上1×1018/cm3未満、望ましくは、1×1017/cm3以上7×1017/cm3以下である。
【0042】
また、クッション層20は、本実施形態ではZnをp型ドーパントとして添加したAlGaAs層(Al含有介在層:例えばAlxGa1−xAsにおいて、x=0.7程度)よりなり、p型ドーパント濃度は、4×1016/cm3以上9×1017/cm3以下、望ましくは9×1016/cm3以上6×1017/cm3以下の範囲内で、p型AlGaInPクラッド層6よりも小さく設定されている。該クッション層20の厚さt2は0.1μm以上5μm以下、望ましくは0.5μm以上3μm以下である。p型AlGaInPクラッド層6とクッション層20とはボンディング側半導体層60を構成し、その厚さt1(つまり、p型AlGaInPクラッド層6とクッション層20との合計厚さ)は0.6μm以上10μm未満である。
【0043】
ITO電極層30とクッション層20との間には、ITO電極層30との接触抵抗を低減する電極接合層31が、ITO電極層30と接する形で配置されている。該電極接合層31は、ITO電極層30との境界を含む部分が少なくともInGaAsとされた化合物半導体層である。電極接合層31は、ITO電極層30の接合界面において、その形成領域と非形成領域とが混在している。具体的には、ボンディングパッド9の直下をなす第一領域PAが電極接合層31の非形成領域であり、光取出領域をなす残余の第二領域SAが電極接合層31の形成領域である。
【0044】
そして、電極接合層31と発光層部24との間に配置された、AlGaAsよりなるクッション層20は、Alを含有した化合物半導体よりなるAl含有介在層を構成する。クッション層20は、電極接合層の形成領域(第二領域)SAと非形成領域(第一領域)PAとにまたがる形で配置されている。そして、図2に示すように、電極接合層31の非形成領域PAの全面に対応して、クッション層20(Al含有介在層)のITO電極層30側の最表層部に、Al酸化物よりなるAl系絶縁層11が選択的に形成されている。
【0045】
電流拡散効果を高めるために電流拡散層を厚く形成した従来の発光素子においては、ボンディングパッドの直下領域外に電流を迂回させるために、電流拡散層中に逆の導電型を有するブロック層を埋め込み形成していたが、構造が複雑化し、製造工数も増大する欠点がある。しかし、上記発光素子100の構成によると、ボンディングパッド9の直下の第一領域PAにおいて、電極接合層31が省略され、かつ、その全域を覆う形でAl系絶縁層11が形成されていることで、光取出領域である第二領域SAへの電流迂回効果を簡単に達成することができる。また、ITO電極層30の下側に形成されているのは、シート抵抗の比較的高いクッション層20であるから、第二領域SAへ迂回した形で流れ込んだ電流が、クッション層20内で第一領域PA側へ逆流する不具合も生じにくい。
【0046】
以下、図1の発光素子100の製造方法について説明する。
まず、図1に示すように、GaAs単結晶基板7の第一主表面に、n型GaAsバッファ層2を、次いで発光層部24として、n型AlGaInPクラッド層4、AlGaInP活性層5、及びp型AlGaInPクラッド層6(以上図1参照)、AlGaAsよりなるクッション層20(以上図3の工程(a)参照)、及び電極接合層31となるGaAs層31’をこの順序にエピタキシャル成長させ、図3の工程(b)の状態とする。ただし、この段階では、ボンディングパッドの直下領域となるべき第一領域も含めてGaAs層31’で覆ってある。
【0047】
これら各層のエピタキシャル成長は、公知の有機金属気相エピタキシャル成長(MetalOrganic Vapor Phase Epitaxy:MOVPE)法により行なうことができる。Al、Ga、In、P及びAsの各成分源となる原料ガスとしては以下のようなものを使用できる;
・Al源ガス;トリメチルアルミニウム(TMAl)、トリエチルアルミニウム(TEAl)など;
・Ga源ガス;トリメチルガリウム(TMGa)、トリエチルガリウム(TEGa)など;
・In源ガス;トリメチルインジウム(TMIn)、トリエチルインジウム(TEIn)など。
・P源ガス;ターシャルブチルホスフィン(TBP)、ホスフィン(PH3)など。
・As源ガス;ターシャルブチルアルシン(TBA)、アルシン(AsH3)など。
【0048】
また、ドーパントガスとしては、以下のようなものを使用できる;
(p型ドーパント)
・Mg源:ビスシクロペンタジエニルマグネシウム(Cp2Mg)など。
・Zn源:ジメチル亜鉛(DMZn)、ジエチル亜鉛(DEZn)など。
(n型ドーパント)
・Si源:モノシランなどのシリコン水素化物など。
【0049】
上記各層の成長は、原料ガスの切り替えにより、同一の気相成長装置内で連続的に行なうことができる。また、各層のドーパント濃度は、原料ガスに対するドーパントガスの供給比率により、所望の値に調整することができる。
【0050】
次に、GaAs層31’を、周知のフォトリソグラフィー工程により、第一領域PAに形成されたGaAs層が除去されるようにパターニングする。GaAs層31’のパターニングは、例えばアンモニア/過酸化水素混合溶液をエッチング液とした化学エッチングにより行なうことができる。この場合、下地をなすクッション層20がAlGaAsにて構成されており、上記エッチング液によるGaAsエッチングのストップ層として機能する。これにより、GaAs層31’のみを選択エッチングすることができる。そして、エッチング時にクッション層20の最表層部には、アンモニア/過酸化水素混合溶液によるAlGaAs中のAlの選択酸化により、Al酸化物を主体とするAl系絶縁層11が形成される。すなわち、エッチング液がAl酸化物形成の媒体となる。Al系絶縁層11の厚さは、例えば100nm以上200nm以下とされる。Al系絶縁層11の厚さが100nm未満では絶縁効果が不足しやすくなり、200nmを超える膜厚は形成に長時間を有し、製造能率の低下を招くことにつながる。
【0051】
次に、図3の工程(b)に示すように、クッション層20上のパターニングされたGaAs層31’を覆うように、公知の高周波スパッタリング法により、ITOよりなるITO電極層30を形成する。図1を援用して説明すれば、ITO電極層30は、第二領域SAではGaAs層31’と接し、第一領域PAでは、クッション層20上のAl系絶縁層11(図2)と接して形成される。次に、この状態で炉の中に配置して、例えば窒素雰囲気中あるいはAr等の不活性ガス雰囲気中にて、600℃以上750℃以下(例えば700℃)の低温で、5秒以上120秒以下(例えば30秒)の短時間の熱処理を施す。これにより、ITO電極層20からGaAs層にInが拡散し、電極接合層31(図1)が得られる。該熱処理により電極接合層31は、ITO電極層との境界近傍におけるIn濃度CAが、InとGaとの合計濃度に対するInの原子比にて、0.1以上0.6以下となる。また、In濃度は、ITO電極層30から厚さ方向に遠ざかるにつれ連続的に減少するものとなり、ITO電極層30との境界近傍におけるIn濃度をCAとし、これと反対側の境界位置におけるIn濃度をCBとしたとき、CB/CAが0.8以下となるように調整される。なお、電極接合層31は、これと接するボンディング側半導体層部分、すなわち、クッション層20がAlGaAsにて構成されることも考慮し、接触抵抗を低減するために、p型ドーパント濃度が高く(例えば1×1019/cm3程度)設定されている。
【0052】
そして、図3の工程(c)に示すように、基板7の第二主表面に真空蒸着法により裏面電極層15を形成する。そして、図3の工程(d)に示すように、ITO電極層30上に、各発光素子チップに対応する領域毎にボンディングパッド9を配置し、適当な温度で電極定着用のベーキングを施すことにより、発光素子ウェーハ50が得られる。該発光素子ウェーハ50は、各発光素子チップ領域を分離するために図4の工程(a)に示すようにハーフダイシングされ、さらに工程(b)に示すようにダイシング面の加工歪をメサエッチングにより除去した後、工程(c)に示すスクライビングにより発光素子チップ51に分離される。そして、工程(d)に示すように、裏面電極層15(図3参照)をAgペースト等の導電性ペーストを用いて支持体を兼ねた端子電極9aに固着する一方、ボンディングパッド9に電極ワイヤ47を接合(ボンディング)し、工程(e)に示すように樹脂モールド52を形成することにより発光素子100が得られる。
【0053】
各々Auよりなるボンディングパッド9に電極ワイヤ47を接合する場合、例えば、超音波溶接(あるいはサーモソニックボンディング)が用いられる。この超音波溶接の衝撃応力は、ITO電極層30を経てボンディングパッド9の直下のボンディング側半導体層60に及び、結晶欠陥等の損傷領域を形成する。例えば、ITO電極層30の直下に発光層部24が形成されていると、その損傷領域が発光層部24の奥深く、例えば活性層5にまで及び、発光輝度や素子ライフの低下など、特性不良につながる。しかし、本発明の発光素子においては、図1に示すように、クッション層20が介在しているため、損傷領域がクッション層20内に留まり、その影響が発光層部24の奥深くに及びにくいので、その分、発光輝度が損なわれる心配がない。
【0054】
また、このクッション層20は、p型ドーパント濃度が4×1016/cm3以上9×1017/cm3以下の範囲内で、p型AlGaInPクラッド層6よりも小さく設定されている。これにより、発光通電を継続したときに、クッション層20からp型AlGaInPクラッド層6へのp型ドーパントの拡散の、電気的促進が生じにくくなり、素子ライフが向上する。p型AlGaInPクラッド層6のp型ドーパント濃度は、5×1016/cm3以上1×1018/cm3未満であり、ボンディング側半導体層60全体で見た場合、4×1016/cm3以上1×1018/cm3未満の範囲に収まっている。
【0055】
また、クッション層20は、ドーパント濃度が低いのでシート抵抗は多少大きいが、その上に導電率が非常に大きいITO電極層30が形成されているので、該ITO電極層30内にて電流を十分に拡げることができる。そして、クッション層20は、p型ドーパント濃度を前述の範囲に調整することで、層厚方向の導電性は十分に確保されているから、結果として発光層部24への均一な通電が可能となり、発光効率を高めることができる。
【0056】
以下、本発明の発光素子の種々の変形例を説明する(図1の発光素子100との共通部分には共通の符号を付与して、詳細な説明は省略する)。図5に示す発光素子200のように、第二領域SAに形成する電極接合層31は、形成領域と非形成領域とを混在させることができる。この混在パターンは、前述のフォトリソグラフィーによるGaAs層31’のパターニングにより形成できる。該構成では、光取り出し量が多い第二領域SAにおいて電極接合層31の形成領域と非形成領域とを混在させることにより、発光層部24で生じた光は電極接合層31を透過する経路と、非形成領域において電極接合層31を迂回する経路との2通りの経路にて取り出される。このうち、後者においては、電極接合層31を透過する際の光吸収を生じないので、光取出効率を向上させることができる。また、図6に示すように、電極接合層31の非形成領域に露出するクッション層20の最表層部はAl系絶縁層11で覆われているから、発光駆動電流を電極接合層31にのみ効果的に集中できる。そして、第二領域SA内に分布する電極接合層31を介して、光取出領域直下の発光層部に電流を均一に分配できるので、発光効率をより高めることができる。
【0057】
図7(a)〜(c)に示すように、電極接合層31の形成領域は、ITO電極層30の接合界面において分散形成することにより、発光層部24における発光をより均一化し、かつ電極接合層31の非形成領域からより均一に光を取り出すことができる。図7(a)は電極接合層31の形成領域を散点状とした例であり、(b)は細長い帯状の電極接合層31の形成領域と非形成領域とを交互に形成した例である。さらに、(c)は、(a)とは逆に、電極接合層31の形成領域を背景として、散点状の非形成領域をこれに分散形成した例である。ここでは電極接合層31の形成領域を格子状に形成している。特に、正方形換算にて一辺が400μm以上の大面積の発光素子の場合、均一な面発光を可能とするため、ボンディングパッド9以外の領域の全面積に対して、電極接合層31の形成領域の面積比率を10%以上(100%含む)とすることが望ましい。また、ボンディングパッド9の被覆面積率が1%以上10%以下とすることが、光取出し効率を向上させる観点において望ましい。
【0058】
第二領域SAにおいて電極接合層31の形成領域と非形成領域とを混在させる場合、図8の発光素子300のように、金属(例えばAuGe合金)よりなる電極接合層131を分散形成してもよい。
【0059】
図9に示す発光素子400は、クッション層120をGaPにて構成している(ドーパント濃度の範囲は、AlGaAsにて構成したクッション層20と同じである:また、他の層は図1の発光素子と同様に構成する)。この場合、ITO電極層30の成膜時や、電極接合層31を形成するための熱処理時に、GaPよりなるクッション層20から、電極接合層31を経てITO電極層30にリンが拡散し、ITO電極層30の電極接合層31への密着強度が低下する可能性がある。この場合、特に、図3の工程(d)に示すボンディングパッド9のフォトリソグラフィーによるパターニング処理や、図4の工程(a)のハーフダイシング、さらには工程(b)のメサエッチング時に、ITO電極層30が剥離しやすくなり、不良や歩留まり低下を招きやすくなる。
【0060】
そこで、GaPよりなるクッション層120と電極接合層31との間に、例えばAlGaAsよりなるリンブロック層(Al含有介在層)32を介挿しておくと、クッション層20からITO電極層30へのリンの拡散を効果的に抑制することができ、また、AlGaInPよりなる発光層部からの発光光束の吸収も生じにくい。この場合、リンブロック層32はAlGaAsにて構成されることで、前述の中間層(図12参照)としての機能も果たす。なお、リンブロック層32と電極接合層31との合計厚さは、20nm以上とすることが望ましい。この実施形態では、リンブロック層32がクッション層120を覆う形で形成される一方、電極接合層31は図8と同様にパターニングされ、電極接合層31の非形成領域においてリンブロック層32の最表層部に、図2あるいは図6に示すAl系絶縁層11が形成される。
【0061】
なお、図1のように、クッション層20がAlGaAsよりなる場合(すなわち、図1の構成である)は、AlGaAsよりなるクッション層20自体がリンブロック層として機能し、クッション層20からITO電極層30へのリンの拡散がそもそも生じず(当然、クッション層20は比較的厚いので、AlGaInPよりなるクラッド層6からのリン拡散も生じにくい)、また、クッション層20とは別にリンブロック層を設ける必要もないから、工程も簡略化できる。
【0062】
なお、図1、図5、図8及び図9においては、GaPないしAlGaAsよりなるクッション層20のドーパント濃度は、クラッド層6のドーパント濃度よりも低く設定されているが、これらクッション層20の代わりに、クッション層20と同程度の厚さを有した、GaPないしAlGaAsよりなる電流拡散層を設けることもできる(電流拡散層は、クラッド層6よりものドーパント濃度が高く設定される)。
【0063】
図10の発光素子500においては、ボンディング側化合物半導体層60(中間層32を除いた部分)の全体を、p型AlGaInPクラッド層(第二導電型クラッド層)6として構成している。この場合、p型AlGaInPクラッド層6の厚さt1を0.6μm以上10μm未満とし、そのp型ドーパント濃度を4×1016/cm3以上1×1018/cm3未満に調整する。この構成では、n型AlGaInPクラッド層4は、電極ワイヤ47の接合による損傷の影響がほとんど及ばないため、その厚さt3はp型AlGaInPクラッド層6の厚さt1より小さく設定することができる。
【0064】
上記構成において、Inを含有したGaAsよりなる電極接合層31は、図11及び図12を用いて既に説明した通り、p型AlGaInPクラッド層6に直接接触させると両者の間に形成されるヘテロ障壁がやや高くなり、接触抵抗の増大を招くことがある。そこで、電極接合層31とp型AlGaInPクラッド層6との間に、AlGaAsよりなる中間層32を配置してある。そして、この中間層32がリンブロック層(Al含有介在層)を兼ねている。電極接合層31は図8と同様にパターニングされ、電極接合層31の非形成領域においてリンブロック層32の最表層部に、図2あるいは図6に示すAl系絶縁層11が形成されている。
【図面の簡単な説明】
【図1】本発明の発光素子の一実施形態を積層構造にて示す模式図。
【図2】図1の発光素子におけるAl系絶縁層の概念図。
【図3】図1の発光素子の製造工程の一例を示す説明図。
【図4】図3に続く説明図。
【図5】本発明の発光素子の第一変形例を積層構造にて示す模式図。
【図6】図5の発光素子におけるAl系絶縁層の概念図。
【図7】図5の発光素子における電極接合層の種々の形成形態を示す平面模式図。
【図8】本発明の発光素子の第二変形例を積層構造にて示す模式図。
【図9】本発明の発光素子の第三変形例を積層構造にて示す模式図。
【図10】本発明の発光素子の第四変形例を積層構造にて示す模式図。
【図11】中間層を形成しない場合の、電極接合層のバンド構造の例を示す模式図。
【図12】中間層を形成する場合の、電極接合層のバンド構造の例を示す模式図。
【符号の説明】
4 n型クラッド層(第一導電型クラッド層)
5 活性層
6 p型クラッド層(第二導電型クラッド層)
9 ボンディングパッド
11 Al系絶縁層
24 発光層部
20 クッション層(Al含有介在層、リンブロック層)
120 クッション層(リン含有半導体層)
30 ITO電極層(酸化物透明電極層)
31,131 電極接合層
32 中間層(Al含有介在層、リンブロック層)
60 ボンディング側半導体層
100,200,300,400,500 発光素子
Claims (23)
- 化合物半導体層からなる発光層部と、該発光層部に発光駆動電圧を印加するための酸化物透明電極層とを有し、前記発光層部からの光を、前記酸化物透明電極層を透過させる形で取り出すようにした発光素子において、
前記発光層部と前記酸化物透明電極層との間に、前記酸化物透明電極層の接合抵抗を減ずるための電極接合層が、該酸化物透明電極層に接するように配置され、前記酸化物透明電極層との接合界面において、前記電極接合層の形成領域と非形成領域とが混在するとともに、
前記電極接合層と前記発光層部との間に、Alを含有したAl含有介在層が前記電極接合層の形成領域と非形成領域とにまたがる形で配置され、該Al含有介在層は、前記電極接合層の形成領域において前記電極接合層と接するAl含有化合物半導体層と、前記電極接合層の非形成領域に選択的に形成された、少なくとも前記酸化物透明電極層側の最表層部をなすAl系絶縁層とを有することを特徴とする発光素子。 - 前記電極接合層は化合物半導体又は金属よりなることを特徴とする請求項1記載の発光素子。
- 前記発光層部はAlGaInPにより、第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序にて積層されたダブルへテロ構造を有するものとして構成されている請求項1又は2に記載の発光素子。
- 前記酸化物透明電極層の前記接合界面は、ボンディングパッドの直下領域からなる第一領域と残余の第二領域とを有し、前記第一領域は、前記電極接合層の非形成領域の形成面積率が、前記第二領域よりも大きいことを特徴とする請求項1又は2に記載の発光素子。
- 前記第一領域の全体が前記記電極接合層の非形成領域とされ、該非形成領域の全域において前記Al系絶縁層が形成されてなることを特徴とする請求項4に記載の発光素子。
- 前記第二領域において、前記電極接合層の形成領域と非形成領域とが混在してなり、該非形成領域の全域において前記Al系絶縁層が形成されてなることを特徴とする請求項3ないし5のいずれか1項に記載の発光素子。
- 前記第二領域において前記電極接合層が化合物半導体又は金属にて構成されることを特徴とする請求項6記載の発光素子。
- 前記酸化物透明電極層がITO電極層であり、前記電極接合層がリンを含有しない化学物半導体よりなり、前記Al含有介在層の前記酸化物透明電極層が位置しているのと反対側にリン含有化合物半導体層が接して配置され、前記Al含有介在層は、前記電極接合層よりもバンドギャップエネルギーが大きく、かつリンの含有率が前記リン含有化合物半導体層よりも低いリンブロック層とされたことを特徴とする請求項1ないし7のいずれか1項に記載の発光素子。
- 前記リンブロック層はリンを含有しない化合物半導体よりなることを特徴とする請求項8記載の発光素子。
- 前記リンブロック層がAlGaAsよりなることを特徴とする請求項9記載の発光素子。
- 前記発光層部は、第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序にて積層されたダブルへテロ構造を有する化合物半導体よりなり、
前記ボンディングパッドに通電用の電極ワイヤが接合されてなり、
さらに、前記活性層と前記電極接合層との間に位置する前記第二導電型クラッド層を含む化合物半導体層をボンディング側半導体層として、該ボンディング側化合物半導体層は、厚さが0.6μm以上10μm未満とされ、かつ、少なくとも前記電極接合層との境界を含む第一層と、該第一層と前記活性層との間に位置する第二層とを有してなり、前記第二層の少なくとも前記第一層との境界を含む領域がリンを含有したリン含有化合物半導体層とされ、他方、前記第一層が前記リンブロック層とされたことを特徴とする8ないし10のいずれか1項に記載の発光素子。 - 前記ボンディング側半導体層は、前記第二導電型クラッド層と、該第二導電型クラッド層の前記ITO電極層側に接して配置され、前記第二導電型クラッド層とは異なる組成の化合物半導体により前記リン含有化合物半導体層として構成されたクッション層と、該クッション層と前記電極接合層との間に配置された前記リンブロック層とからなることを特徴とする請求項11記載の発光素子。
- 前記クッション層がGaPよりなることを特徴とする請求項12記載の発光素子。
- 前記ボンディング側半導体層の前記電極接合層との境界を含む部分を、該部分に対し前記電極接合層の反対側から接するボンディング側半導体層部分よりもバンドギャップエネルギーが小さく、電極接合層よりはバンドギャップエネルギーが大きい中間層とし、該中間層が前記リンブロック層とされてなることを特徴とする請求項12又は13に記載の発光素子。
- 前記発光層部がAlGaInPよりなり、前記中間層がAlGaAsよりなる請求項14記載の発光素子。
- 前記ボンディング側半導体層は、前記第二導電型クラッド層と、該第二導電型クラッド層の前記酸化物透明電極層側に接して配置され、前記第二導電型クラッド層とは異なる組成の化合物半導体により前記リンブロック層として構成されたクッション層とからなり、該クッション層に前記電極接合層が接して配置されてなることを特徴とする請求項11記載の発光素子。
- 前記補クッション層がAlGaAsよりなる請求項16記載の発光素子。
- 前記クッション層が、前記第二導電型クラッド層よりも低いドーパント濃度の化合物半導体よりなることを特徴とする請求項12ないし17のいずれか1項に記載の発光素子。
- 前記ボンディング側半導体層は、厚さが0.6μm以上10μm未満の前記第二導電型クラッド層を有し、該第二導電型クラッド層が前記リン含有化合物半導体層として構成され、該第二導電型クラッド層と接する形で前記リンブロック層が配置されてなることを特徴とする請求項11記載の発光素子。
- 前記リンブロック層は、前記第二導電型クラッド層よりもバンドギャップエネルギーが小さく、電極接合層よりはバンドギャップエネルギーが大きい中間層とされてなることを特徴とする請求項19記載の発光素子。
- 前記第二導電型クラッド層がAlGaInPよりなり、
前記中間層がAlGaAsよりなることを特徴とする請求項20記載の発光素子。 - 発光層部を有した化合物半導体層の少なくとも一方の主表面に、Al系絶縁層が前記主表面の一部領域をなす形で選択的に形成された発光素子の製造方法であって、
前記化合物半導体層を成長する際に、その表層部にAl含有化合物半導体層と、Al非含有化合物半導体層とを、Al非含有化合物半導体層が最表面側に配置されるように成長する化合物半導体層成長工程と、
前記Al非含有化合物半導体層の一部領域を、前記Al含有化合物半導体層をエッチストップ層として化学エッチングすることにより除去してパターニングするとともに、当該Al非含有化合物半導体層の除去領域に露出したAl含有化合物半導体層の少なくとも表層部を、前記化学エッチングのエッチング液と反応させて前記Al系絶縁層となす選択エッチング工程と、
を含むことを特徴とする発光素子の製造方法。 - 前記Al含有化合物半導体層がAlGaAsであり、前記Al非含有化合物半導体層がGaAsであり、前記エッチング液がアンモニア/過酸化水素混合溶液であることを特徴とする請求項22記載の発光素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002378578A JP2004214232A (ja) | 2002-12-26 | 2002-12-26 | 発光素子及び発光素子の製造方法 |
US10/690,479 US6995401B2 (en) | 2002-10-23 | 2003-10-22 | Light emitting device and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002378578A JP2004214232A (ja) | 2002-12-26 | 2002-12-26 | 発光素子及び発光素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004214232A true JP2004214232A (ja) | 2004-07-29 |
Family
ID=32815367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002378578A Pending JP2004214232A (ja) | 2002-10-23 | 2002-12-26 | 発光素子及び発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004214232A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009521103A (ja) * | 2005-12-23 | 2009-05-28 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電流拡大層を有する発光ダイオードチップおよび発光ダイオードチップの製造方法 |
CN114424415A (zh) * | 2019-09-27 | 2022-04-29 | 三菱电机株式会社 | 光半导体装置以及其制造方法 |
-
2002
- 2002-12-26 JP JP2002378578A patent/JP2004214232A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009521103A (ja) * | 2005-12-23 | 2009-05-28 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電流拡大層を有する発光ダイオードチップおよび発光ダイオードチップの製造方法 |
CN114424415A (zh) * | 2019-09-27 | 2022-04-29 | 三菱电机株式会社 | 光半导体装置以及其制造方法 |
CN114424415B (zh) * | 2019-09-27 | 2023-09-19 | 三菱电机株式会社 | 光半导体装置的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4091261B2 (ja) | 半導体発光素子及びその製造方法 | |
JP4084620B2 (ja) | 発光素子及び発光素子の製造方法 | |
US9166110B2 (en) | Light-emitting diode and method of manufacturing the same | |
TW419871B (en) | Light-emitting diode device and method for fabricating the same | |
US9318656B2 (en) | Light-emitting diode and method of manufacturing the same | |
US6995401B2 (en) | Light emitting device and method of fabricating the same | |
KR20150139630A (ko) | 반도체 발광 장치를 위한 콘택트 | |
JP2009510730A (ja) | 半導体発光デバイスおよびその製造方法 | |
JP2012069860A (ja) | 半導体発光装置およびその製造方法 | |
WO2014167773A1 (ja) | 半導体発光素子及びその製造方法 | |
JP2004146539A (ja) | 発光素子の製造方法及び発光素子 | |
JP4569859B2 (ja) | 発光素子の製造方法 | |
JP4174581B2 (ja) | 発光素子の製造方法 | |
JP2004356213A (ja) | 半導体発光装置 | |
JP4918245B2 (ja) | 発光ダイオード及びその製造方法 | |
JP3633018B2 (ja) | 半導体発光装置 | |
KR100631970B1 (ko) | 플립칩용 질화물 반도체 발광소자 | |
JP2004214232A (ja) | 発光素子及び発光素子の製造方法 | |
WO2005038936A1 (ja) | 発光素子及びその製造方法 | |
JP2004288988A (ja) | 発光素子 | |
JPH09129933A (ja) | 発光素子 | |
JP2005347714A (ja) | 発光素子及びその製造方法 | |
JP2004146537A (ja) | 発光素子の製造方法及び発光素子 | |
JP2004288729A (ja) | 発光素子及び発光素子の製造方法 | |
JP2004200183A (ja) | 発光素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071122 |