CN101601142B - 半导体芯片和用于制造半导体芯片的方法 - Google Patents

半导体芯片和用于制造半导体芯片的方法 Download PDF

Info

Publication number
CN101601142B
CN101601142B CN2008800030141A CN200880003014A CN101601142B CN 101601142 B CN101601142 B CN 101601142B CN 2008800030141 A CN2008800030141 A CN 2008800030141A CN 200880003014 A CN200880003014 A CN 200880003014A CN 101601142 B CN101601142 B CN 101601142B
Authority
CN
China
Prior art keywords
bonding pad
semiconductor layer
semiconductor chip
nonmetal bonding
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800030141A
Other languages
English (en)
Other versions
CN101601142A (zh
Inventor
克里斯托夫·艾克勒
乌韦·施特劳斯
亚德里恩·斯特凡·阿夫拉梅斯库
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101601142A publication Critical patent/CN101601142A/zh
Application granted granted Critical
Publication of CN101601142B publication Critical patent/CN101601142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Abstract

本发明提出了一种半导体芯片(1)，其包括带有半导体层序列(10)的半导体本体，该半导体层序列具有有源区(12)和p型半导体层(11)。有源区(12)优选基于化合物半导体并且此外优选设计用于产生辐射。在p型半导体层(11)的背离有源区(12)的侧上设置有非金属连接区(2)，该非金属连接区导电地与p型半导体层(11)相连。非金属连接区(2)对于氢可穿透地构建。此外提出了一种用于制造半导体芯片的方法。

Description

半导体芯片和用于制造半导体芯片的方法
本发明涉及一种半导体芯片，特别是一种设计用于产生辐射的半导体芯片，本发明还涉及一种用于制造半导体芯片的方法。 
本专利申请要求德国专利申请10 2007 005 057.9和10 2007 018 307.2的优先权，其公开内容通过引用结合于此。 
基于氮化物化合物半导体的发射辐射的半导体芯片通常具有p型半导体层，该半导体层仅仅具有低的导电能力。此外，这种p型半导体层的随此出现的低的横向导电能力使得难以在横向方向上均匀地将驱动电流馈送(Einpraegung)到半导体芯片的为了产生辐射而设计的有源区中。 
本发明的一个任务是，提出一种带有p型半导体层的半导体芯片，该半导体芯片具有改进的特性，特别是关于p型半导体层的导电能力方面以及关于半导体芯片的简化的可制造性方面改进的特性。此外，要提出一种用于制造半导体芯片的方法，借助该方法可以更好地制造具有高导电能力的p型半导体层的半导体芯片。 
该任务通过根据权利要求1所述的半导体芯片或者通过根据权利要求30所述的方法来解决。本发明的有利的扩展方案和改进方案是从属权利要求的主题。 
根据一个实施形式，根据本发明的半导体芯片包括带有半导体层序列的半导体本体，该半导体层序列具有有源区和p型半导体层。有源区优选基于化合物半导体，特别是基于氮化物化合物半导体、磷化物化合物半导体或者砷化物化合物半导体，并且此外优选设计用于产生辐射。在p型半导体层的背离有源区的侧上设置有非金属连接区，该连接区导电地与p型半导体层相连。非金属连接区对于氢可穿透地构建。 
在制造半导体层序列时引入p型半导体层中的氢特别是在激活步骤中可以在非金属连接区一侧从p型半导体层逸出。p型半导体层的导电能力、特别是p型半导体层的横向导电能力于是可以升高。有利的是，在半导体芯片工作中可以更好地通过p型半导体层将载流子输送给有源区。 
在本发明的范围中，非金属连接区理解为一种层或层序列，其中该层或者该层序列中的各个层虽然可以包含金属，但是并不具有金属特性。特别地，非金属连接区可以基于半导体材料或者由半导体材料构成。
可替选地或者补充地，非金属连接区可以包含TCO材料。 
TCO材料是透明导电氧化物(transparent conductive oxides，缩写为“TCO”)，通常为金属氧化物，例如氧化锌、氧化锡、氧化镉、氧化钛、氧化铟或者氧化铟锡(ITO)。除了二元的金属氧化合物例如ZnO、SnO2或者In2O3，三元的金属氧化合物例如Zn2SnO4、CdSnO3、ZnSnO3、MgIn2O4、GaInO3、Zn2In2O5或者In4Sn3O12或者不同的透明导电氧化物的混合物也属于TCO的族。此外，TCO并不一定对应于化学计量学上的组成，并且也可以p掺杂或者n掺杂。 
非金属连接区优选借助对于在有源区中产生的辐射可透射的材料来形成。在半导体芯片工作中(该半导体芯片优选实施为LED半导体芯片，特别是实施为发光二极管半导体芯片)所产生的辐射由此可以通过非金属连接区从半导体芯片中射出。 
此外，非金属连接区优选直接与p型半导体层邻接。在半导体芯片工作中，由此载流子可以直接地从非金属连接区注入到p型半导体层中。 
在另一优选的扩展方案中，非金属连接区具有半导体层。该半导体层可以是n掺杂的或者未掺杂的。术语“未掺杂的半导体层”也包括一种半导体层，其具有(譬如由于在半导体层中的污物导致的)小的剩余掺杂(Restdotierung)。与有目的地掺杂的半导体层相比，未掺杂的半导体层于是具有小的掺杂浓度。 
此外，非金属连接区的半导体层优选包含化合物半导体，特别优选为氮化物化合物半导体，特别是基于InyGa1-yN(其中0＜y≤1)、砷化物化合物半导体或者磷化物化合物半导体。 
特别是，氮化物化合物半导体理解为一种III/V化合物半导体，其包含氮。优选的是，氮化物化合物半导体包含材料AlxInyGa1-x-yN，其中0≤x≤1，0≤y≤1并且x+y≤1。在此，该材料不必一定具有根据上式的数学上准确的组成。更确切地说，该材料可以具有一种或多种掺杂材料以及附加的组成部分，这些组成部分基本上不改变AlxInyGa1-x-yN材料的典型物理特性。然而出于简单的原因，上式仅仅包含晶格的主要组成部分(Al，Ga，In，N)，即使这些组成部分可以部分地通过少量的其他材料替代。 
 相应地，磷化物化合物半导体特别是理解为一种III/V化合物半导体，其包含磷。磷化物化合物半导体优选基于材料AlnInmGa1-n-mP，其中0≤n≤1，0≤m≤1并且n+m≤1。在此，该材料不必一定具有根据上式的数学上准确的组成。更确切地说，该材料可以具有一种或多种掺杂材料以及附加的组成部分，这些组成部分基本上不改变该材料的物理特性。然而出于简单的原因，上式仅仅包含晶格的主要组成部分(Al，Ga，In，P)，即使这些组成部分可以部分地通过少量的其他材料替代。 
与此类似地，砷化物化合物半导体特别是理解为一种III/V化合物半导体，其包含砷。砷化物化合物半导体优选基于材料AlnInmGa1-n-mAs，其中0≤n≤1，0≤m≤1并且n+m≤1。在此，该材料不必一定具有根据上式的数学上准确的组成。更确切地说，该材料可以具有一种或多种掺杂材料以及附加的组成部分，这些组成部分基本上不改变该材料的物理特性。然而出于简单的原因，上式仅仅包含晶格的主要组成部分(Al，Ga，In，As)，即使这些组成部分可以部分地通过少量的其他材料替代。 
化合物半导体层的制造、特别是氮化物化合物半导体层、砷化物化合物半导体层或者磷化物化合物半导体层的制造优选借助外延的沉积、譬如借助MOVPE或者MBE来进行。 
在一个优选的改进方案中，非金属连接区具有另一半导体层，该半导体层优选基于氮化物化合物半导体，譬如GaN。 
此外，非金属连接区可以具有优选交替的半导体层顺序。例如，可以交替地将AlxInyGa1-x-yN半导体层(其中0＜y≤1并且0≤x≤1)、优选为InyGa1-yN半导体层(其中0＜y≤1)以及GaN半导体层相叠沉积。在此，非金属连接区的半导体层优选分别n掺杂或者未掺杂地实施。 
在一个实施变形方案中，非金属连接区集成到半导体本体中。半导体本体于是包括非金属连接区。非金属连接区在这种情况下具有至少一个优选为n掺杂的或者未掺杂的半导体层，该半导体层设置在p型半导体层的背离有源区的侧上。 
在一种可替选的实施变形方案中，非金属连接区借助设置在半导体本体上的层来形成。设置在半导体本体上的层沉积在预制的半导体本体上并且由此设置在半导体本体之外。 
在一个优选的改进方案中，非金属连接区的设置在半导体本体上的层包含TCO材料。 
在半导体芯片工作中借助这种TCO层可以将载流子以简化的方式大面积地注入到p型半导体层中，其中同时有利地在该材料中对半导体本体 中产生的辐射的吸收是低的。 
在另一优选的扩展方案中，非金属连接区具有一个凹处或者多个凹处。通过该凹处或者通过这些凹处，特别是在制造半导体芯片期间的激活步骤中氢可以从p型半导体层逸出。通过激活步骤，通过如下方式提高了p型半导体层的导电能力：在制造p型半导体层时装入这些半导体层中的氢与p型半导体层中的受体(譬如Mg原子或者元素周期表的第二主族中的其他原子)解离。通过氢从凹处中逸出，可以更好地执行激活步骤。有利的是，于是可以制造具有改进的导电能力的p型半导体层。 
优选的是，凹处实施为并且相对于彼此地布置为，使得特别是在激活p型半导体层中的受体时可以使氢尽可能大面积地从p型半导体层中逸出。通过这种方式，可以简化地实现具有比较大的横向导电能力(即在横向方向上大的导电能力)的p型半导体层。在此，横向方向理解为垂直于半导体层序列的沉积方向走向的方向。 
在另一优选的扩展方案中，凹处或者凹处中的至少一个沿着半导体层序列的沉积方向延伸穿过非金属连接区。借助凹处于是形成通道，氢可以通过该通道从p型半导体层逸出。 
在一个实施变形方案中，非金属连接区关联地实施。 
在一个可替选的实施变形方案中，非金属连接区划分为至少两个彼此间隔的部分区域。非金属连接区的部分区域于是构建为岛状。特别地，非金属连接区的分离可以借助凹处或者凹处的至少之一来实现。 
在另一优选的扩展方案中，非金属连接区借助凹处来构建，使得提高了在半导体芯片的有源区中产生的辐射的耦合输出效率。在非金属连接区中的凹处或者非金属连接区的岛状区域例如可以有规律地、譬如矩阵状地布置。 
此外，非金属连接区可以借助凹处至少局部微透镜状地、棱锥形地或者截顶棱锥形地构建。 
在半导体芯片的俯视图中，凹处可以例如具有圆形、椭圆形或者多边形譬如矩形的基本形状。 
在一个优选的改进方案中，非金属连接区借助凹处根据光子晶体来成形。为了形成光子晶体，非金属连接区特别是在两个彼此垂直的方向上可以具有周期性的结构。该结构的周期长度、即结构周期性根据其来重复的长度优选在非金属连接区的材料中在有源区中产生的辐射的波长范围中。 特别优选的是，该结构的周期长度在非金属连接区的材料中在有源区中产生的辐射的波长的0.1倍至10倍的范围中(包括端点)。该波长通过将真空中在有源区中产生的辐射的波长除以非金属连接区的折射率来得到。在此，在有疑问的情况下，非金属连接区的折射率理解为非金属连接区的沿着沉积方向的平均折射率。 
在另一扩展方案中，非金属连接区的凹处不规则地布置。优选的是，凹处构建为毫微通道(Nanokanaele)。此外，这些毫微通道优选构建在非金属连接区的半导体层中，并且可以已经在沉积半导体层期间形成。有利地，不需要随后将非金属连接区结构化用于构建凹处。 
此外优选的是，毫微通道在半导体层序列的沉积方向上延伸穿过非金属连接区。毫微通道例如可以具有棱锥或者截顶棱锥的基本形状，其中棱锥的基本面优选垂直于半导体层序列的沉积方向地走向。 
在非金属连接区中的毫微通道优选具有106cm-2至1012cm-2的面密度(包括端点)，特别优选地具有108cm-2至1010cm-2的面密度(包括端点)。在该扩展方案中，非金属连接区于是具有多个凹处，特别是在激活步骤期间氢可以通过这些凹处从p型半导体层中逸出。 
在一个优选的改进方案中，在非金属连接区中的毫微通道在横向方向上具有1nm到1μm之间的结构大小(包括端点)，特别优选的是50nm到300nm之间的结构大小(包括端点)。通过这些毫微通道，特别是在激活p型半导体层的受体时，氢可以从p型半导体层中并且由此从半导体芯片中穿过非金属连接区逸出。 
在另一优选的扩展方案中，在非金属连接区上设置有接触层。接触层特别是用于半导体芯片的外部接触，并且合乎目的地导电地、优选金属地实施。接触层优选位于非金属连接区的背离p型半导体层的侧。非金属连接区于是至少局部地设置在接触层和p型半导体层之间。 
在半导体芯片工作中，可以在接触层上施加外部电压，使得载流子经过接触层通过非金属连接区注入到p型半导体层中。随后，载流子可以由p型半导体层注入到有源区中并且在那里在发射辐射的情况下复合。 
此外，非金属连接区的可能彼此间隔的部分区域可以借助接触层彼此导电连接。通过接触层于是可以通过非金属连接区的不同的、彼此间隔的部分区域来进行p型半导体层的馈电。 
在另一优选的扩展方案中，p型半导体层具有横向方向上被包围的区 域，在该区域中p型半导体层具有比在横向包围的区域之外更小的导电能力。于是，p型半导体层的导电能力在横向方向上有目的地变化。通过这种方式，可以改变在半导体芯片工作中在横向方向上从p型半导体层至有源区中的载流子注入。 
在一个优选的改进方案中，在横向方向上被包围的、较小导电能力的区域在半导体芯片的平面图中与接触层交叠。在半导体芯片工作中，由此主要在横向上包围的区域之外将载流子由p型半导体层注入到有源区中。于是，可以有利地减小由接触层对在有源区中产生的辐射的吸收。 
在另一优选的扩展方案中，在非金属连接区上施加有线路层。线路层优选实施为对有源区中产生的辐射是可透射的。特别优选的是，线路层具有TCO材料或者由TCO材料构成。借助线路层，可以在半导体芯片工作中将载流子简单地注入到连接区域中。特别地，非金属连接区的彼此间隔的部分区域可以通过线路层导电地彼此相连。 
线路层优选至少局部地设置在非金属连接区和接触层之间。 
在另一优选的扩展方案中，非金属连接区具有至少10nm的厚度，优选为至少20nm的厚度，特别优选为至少100nm的厚度。相应地，于是必要时接触层与p型半导体层间隔至少10nm，优选至少20nm，特别优选至少100nm。非金属连接区实施得越厚，则非金属连接区的横向导电能力就可以越高。由此简化了大面积地将载流子注入到p型半导体层中。非金属连接区的厚度、并且由此可能接触层与p型半导体层的间距因此也可以为200nm或者更大，特别是500nm或者更大。 
此外，非金属连接区的厚度可以实施为使得提高有源区中产生的辐射从半导体芯片的耦合输出效率。非金属连接区例如可以实现防反射的功能。此外，非金属连接区在其横向结构方面(该结构借助凹处来形成)以及在其厚度方面，即总之在三个空间方向上都可以针对有效的辐射耦合输出来合适地设计。 
在另一优选的扩展方案中，在p型半导体层的背离有源区的侧上构建有隧道结。借助隧道结，在半导体芯片工作中使载流子注入到p型半导体层中简化。隧道结例如可以借助n掺杂的半导体层来形成，该半导体层与p型半导体层紧邻。特别地，n掺杂的半导体层优选比较高地掺杂。此外，该n掺杂的半导体层优选是非金属连接区的部分。在这种情况中，隧道结于是构建在p型半导体层和非金属连接区之间。 
在另一优选的扩展方案中，半导体芯片包括支承体，在该支承体上设置有半导体本体。支承体可以借助用于半导体层序列的沉积衬底来形成。可替选地，支承体可以与沉积衬底不同。在这种情况中，支承体不必满足对用于外延地沉积半导体层序列的沉积衬底的高要求。可以在考虑到其他的特性、特别是机械、热学或者光学特性的情况下来选择支承体。 
在一个优选的改进方案中，半导体层序列的沉积衬底被薄化或者去除。沉积衬底的薄化或者去除可以完全地或者至少局部地进行。半导体芯片于是可以实施为薄膜半导体芯片。 
此外，薄膜半导体芯片、譬如薄膜发光二极管在本发明的范围中特征可以在于以下典型特征之一： 
-在包括带有有源区的半导体层序列的半导体本体的、朝向有源区的第一主面上，特别是在外延层序列上，施加有反射层，或者反射层作为布拉格反射器在半导体层序列中集成地构建，该反射层至少将半导体层序列中产生的辐射的一部分反射回该半导体层序列中； 
-半导体层序列具有20μm或者更小、特别是10μm的范围中的厚度；和/或 
-半导体层序列包含具有至少一个如下的面的至少一个半导体层，该面具有混匀结构，该混匀结构在理想情况下导致光在半导体层序列中近似各态历经的分布，即其具有尽可能各态历经的随机散射特性。 
薄膜发光二极管芯片的基本原理例如在I.Schnitzer等人的Appl.Phys.Lett.63(16)，1993年10月18日，第2174-2174页进行了描述，其公开内容通过引用结合到本申请中。 
一种用于制造根据本发明的半导体芯片的方法，该半导体芯片具有带有半导体层序列的半导体本体，其中半导体层序列包括优选基于氮化物化合物半导体的有源区和p型半导体层。所述方法包括以下步骤。 
首先提供生长衬底用于沉积半导体层序列。在该沉积衬底上沉积有源区。此外，沉积含有受体的半导体层，优选沉积在有源区上。在含有受体的半导体层上构建非金属连接区，气体、特别是氢可以通过该非金属连接区从含有受体的半导体层中逸出。p型半导体层借助激活在含有受体的半导体层中的受体来制造。最后，完成半导体芯片。 
受体的激活优选以热学方式进行，即通过在激活步骤期间调节有源区的合适温度、譬如在600℃到900℃之间的温度的情况下进行。激活优选 在制成之后进行，即在沉积和必要时在构建非金属连接区的凹处之后进行。 
在一个优选的扩展方案中，在构建非金属连接区时至少沉积一个半导体层。 
在一个扩展方案中，在沉积至少一个用于非金属连接区的半导体层之后，在非金属连接区中构建一个或多个凹处，在激活受体时氢可以通过所述凹处从含有受体的半导体层中逸出。凹处的构建例如可以借助刻蚀、譬如借助湿化学或者干化学刻蚀来进行。在此，非金属连接区优选在凹处的区域中在半导体层序列的沉积方向上被完全地刻蚀穿(durchaetzen)。此外，可以继续构建凹处，使得p型半导体层的材料也被局部地去除。 
在一个可替选的扩展方案中，为非金属连接区沉积至少一个半导体层，使得在所述至少一个半导体层中构建多个优选为毫微通道形式的凹处，氢可以通过这些凹处从含有受体的半导体层中逸出。可以有利地省去随后的对非金属连接区的结构化。 
在另一可替选的扩展方案中，用于非金属连接区的所述至少一个半导体层在横向上结构化地构建在半导体本体上。为此，所述至少一个半导体层的沉积可以借助预制的p型半导体层的过生长来进行。在这种情况下，p型半导体层可以在沉积用于非金属连接区的至少一个半导体层期间局部地被横向结构化的辅助层覆盖。所述至少一个半导体层随后构建在半导体层序列的没有辅助层的区域中。过生长是第二外延沉积步骤，该步骤在已经在前面的沉积步骤中完成的p型半导体层上进行。随后可以去除辅助层。在这种扩展方案中，已经在沉积非金属连接区时制造凹处。可以有利地省去随后的借助去除、譬如借助刻蚀事先沉积的材料来构建凹处。 
本发明的其他特征、有利的扩展方案和合乎目的性由以下的结合附图对实施例的描述来得到。 
其中： 
图1A和1B以图1A的示意性俯视图和图1B的示意性截面图示出了根据本发明的半导体芯片的第一实施例， 
图2A和2B以图2A的示意性俯视图和图2B的示意性截面图示出了根据本发明的半导体芯片的第二实施例， 
图3A和3B以图3A的示意性俯视图和图3B的示意性截面图示出了根据本发明的半导体芯片的第三实施例， 
图4A和4B以图4A的示意性俯视图和图4B的示意性截面图示出了根据本发明的半导体芯片的第四实施例， 
图5A和5B以图5A的示意性俯视图和图5B的示意性截面图示出了根据本发明的半导体芯片的第五实施例， 
图6A和6B以图6A的示意性俯视图和图6B的示意性截面图示出了根据本发明的半导体芯片的第六实施例， 
图7A和7B以图7A的示意性俯视图和图7B的示意性截面图示出了根据本发明的半导体芯片的第七实施例， 
图8A和8B以图8A的示意性俯视图和图8B的示意性截面图示出了根据本发明的半导体芯片的第八实施例， 
图9A和9B以图9A的示意性俯视图和图9B的示意性截面图示出了根据本发明的半导体芯片的第九实施例， 
图10A和10B以图10A的示意性俯视图和图10B的示意性截面图示出了根据本发明的半导体芯片的第十实施例， 
图11以示意性截面图示出了根据本发明的半导体芯片的第十一实施例， 
图12以示意性截面图示出了根据本发明的半导体芯片的第十二实施例， 
图13以示意性截面图示出了根据本发明的半导体芯片的第十三实施例， 
图14A至14C借助在截面图中示意性地示出的中间步骤示出了根据本发明的方法的第一实施例， 
图15A至15D借助示在截面图中意性地示出的中间步骤示出了根据本发明的方法的第一实施例， 
图16A至16C借助在截面图中示意性地示出的中间步骤示出了根据本发明的方法的第一实施例。 
在附图中相同的、类似的和作用相同的要素设置有相同的参考标记。 
在图1A和1B中示意性示出了根据本发明的半导体芯片的第一实施例。在此，图1B示出了沿着线A-A穿过图1A中所示的半导体芯片1的截面图。 
半导体芯片1包括具有半导体层序列10的半导体本体。该半导体层序列包括有源区12、p型半导体层11和n型半导体层13。有源区于是设置在p型半导体层和n型半导体层之间。 
在p型半导体层的背离有源区12的侧上设置有非金属连接区2。该非金属连接区借助半导体层21来形成。非金属连接区于是集成到半导体本体10中。 
非金属连接区2的半导体层21是n掺杂的。在p型区域11和非金属连接区2之间于是构建有隧道结14。通过这种隧道结，在半导体芯片工作中载流子可以容易地注入到p型半导体层中。 
非金属连接区优选具有至少10nm、优选为至少20nm、特别优选为至少100nm的厚度，即沿着半导体层序列的沉积方向的延伸。非金属连接区越厚，则非金属连接区的横向导电能力可以越大。 
非金属连接区2被关联地实施并且具有多个凹处25，这些凹处以矩阵的形式、即有规律地布置。沿着沉积方向、即垂直于半导体层序列10的半导体层的主延伸方向，凹处25完全地延伸穿过非金属连接区。借助凹处25于是形成了通道，氢特别是在激活p型半导体层中的受体期间可以从半导体本体、特别是从p型半导体层中逸出。 
在半导体芯片的俯视图中，凹处具有矩形的基本形状。与此不同，凹处也可以具有其他的多边形的基本形状或者具有至少局部弯曲的边界面的形状。 
在非金属连接区2的背离p型半导体层的侧上构建有第一接触层41。另一接触层42构建在支承体18的背离有源区12的侧上。 
在半导体芯片1工作中(该半导体芯片实施为发光二极管芯片并且设计用于产生非相干的辐射)，可以通过在第一接触层41和第二接触层42之间施加外部电压来将载流子注入到半导体本体中并且在有源区12中在发射辐射的情况下复合。 
接触层41和接触层42导电地、优选金属地实施。优选的是，第一接触层41和/或第二接触层42包含金属，例如Au、Pt、Cu、Al、Ni或者Ti，或者至少包含所提及的金属之一的金属合金。 
支承体18合乎目的地导电地构建。例如，支承体可以借助用于半导体层序列10的沉积衬底来形成。沉积衬底例如可以包含蓝宝石或者SiC。沉积衬底优选合适地、特别是n型地掺杂。 
与此不同，支承体18也可以不同于用于半导体层序列10的沉积衬底。在这种情况中，支承体不必满足例如在外延沉积半导体层序列时对沉积衬底的晶体特性的高要求。更确切地说，可以在考虑到其他的特性例如热学、机械和/或光学特性的情况下来选择支承体。半导体芯片于是可以实施为薄膜半导体芯片，其中沉积衬底至少被局部地去除或者薄化。半导体芯片例如可以借助晶片接合来固定在不同于沉积衬底的支承体18上。 
p型半导体层11优选以Mg掺杂。在p型半导体层11的例如借助MOCVD的外延沉积中，镁装在带有氢的复合体中并且在电学上并不活动，也即所装入的Mg并不用作电学上活动的受体。受体的激活可以借助热激活、即譬如通过加热半导体本体10来进行。由此释放的氢可以通过凹处25从p型半导体层中逸出。由于连接区2实施为对氢是可穿透的，于是氢可以在激活时在非金属连接区一侧从p型半导体层中并且由此从半导体芯片中逸出。 
凹处25优选实施为使得氢可以在横向方向上比较均匀地从p型半导体层11中逸出。p型半导体层于是可以在横向方向上连续地具有比较高的导电能力。由此可以简化载流子通过p型半导体层11至有源区12中的注入。 
半导体本体优选基于化合物半导体氮化镓。特别地，有源区优选基于AlxInyGa1-x-yN，其中0≤x≤1，0≤y≤1并且x+y≤1。 
在图2A(俯视图)和2B(截面图)中示意性示出了根据本发明的半导体芯片的第二实施例。该第二实施例基本上对应于结合图1所描述的第一实施例。 
不同于第一实施例，非金属连接区2具有多个半导体层。在此，仅仅示例性地示出了一种情况，其中第一半导体层21和另一半导体层22以交替的顺序相继沉积。当然，在此半导体层的数目可以不同于4。半导体层21和/或另外的半导体层22优选基于InyGa1-yN，其中0≤y≤1。在此，半导体层21和另外的半导体层22可以在考虑到In含量y的情况下和/或在考虑到掺杂的情况下不同地构建。特别地，可以构建半导体层21和/或没有In的半导体层，即y＝0。特别优选的是，半导体层21和/或另外的半导体层22被实施n掺杂或者未掺杂。 
在图3A中以俯视图以及在图3B中以截面图示意性地示出了根据本发明的半导体芯片的第三实施例。第三实施例基本上对应于第一实施例。 
不同于第一实施例，非金属连接区具有半导体层21和层27，其设置在半导体本体10上。设置在半导体本体上的层27设置在p型半导体层11的背离有源区12的侧上。设置在半导体本体上的层27导电地实施并且优选包含TCO材料或者由TCO材料构成，例如氧化锌、氧化锡、氧化镉、氧化钛、氧化铟或者氧化铟锡(ITO)。也可以应用三元的TCO材料。 
不同于图3B中示出的第三实施例，在非金属连接区2中也可以省去半导体层21。在这种情况中，非金属连接区于是完全设置在半导体本体10之外。 
设置在半导体本体上的层27例如借助PVD方法或者CVD方法沉积在预制的半导体本体10上。特别地，设置在半导体本体上的层可以被溅射或者气相淀积。 
在图4A和4B中以俯视图或者以截面图示意性地示出了根据本发明的半导体芯片的第四实施例。在此，第四实施例基本上对应于第一实施例。 
不同于第一实施例，在非金属连接区2中的凹处25具有至少局部弯曲的边缘。在此，凹处按照环的部分区域来实施。这些环区段式的凹处25彼此间隔地实施。在这种情况中，于是非金属连接区2也是关联的。在半导体芯片工作中通过接触层41注入的载流子于是可以在共同的区域中被注入到p型半导体层中，其中在共同的区域中非金属连接区覆盖了p型半导体层。 
在图5A和5B中示意性示出了根据本发明的半导体芯片的第五实施例。不同于第一实施例，凹处25在非金属连接区2中根据光子晶体26来成形。凹处25沿着两个彼此垂直的轴线以周期性的顺序布置。周期长度、即非金属连接区2的结构根据其来重复的长度优选在有源区12中产生的辐射的波长的量级。特别优选的是，该结构的周期长度在非金属连接区的材料中在有源区中产生的辐射的波长的0.1倍至10倍的范围中(包括端点)。 
凹处例如圆形地实施。当然，其他的形状，例如具有多边形的基本形状的凹处或者具有至少局部弯曲的边缘的凹处的形状也是合适的。 
图6A和6B以俯视图或者截面图示意性示出了根据本发明的半导体芯片的第六实施例。第六实施例基本上对应于第一实施例。 
不同于第一实施例，非金属连接区2具有多个部分区域24，这些部 分区域借助凹处25完全彼此分离。部分区域24在横向方向上彼此间隔。 
非金属连接区的部分区域24示例性地矩阵式地布置。与此不同的布置、特别是还有部分区域的不规则的布置同样是可能的。 
在非金属连接区2上又设置有接触层41。不同于第一实施例，接触层41具有接触区44和接片式的部分区域43。借助接触层41，特别是借助接触层41的接片式的部分区域43，非金属连接区2的部分区域24彼此导电连接。在半导体芯片工作中，在该实施例中，载流子于是通过非金属连接区2的彼此间隔的部分区域24注入到p型半导体层11中。 
在图7A和7B中示意性示出了根据本发明的半导体芯片的第七实施例。该第七实施例基本上对应于第六实施例。特别是非金属连接区2又具有多个彼此间隔的部分区域24。 
不同于第六实施例，在第七实施例中在非金属连接区2和接触层41之间设置了线路层3。线路层3导电地实施并且优选构建为对有源区12中产生的辐射是透明的或者半透明的。优选的是，线路层包含TCO材料或者由TCO材料构成，例如氧化锌、氧化锡、氧化镉、氧化钛、氧化铟或者氧化铟锡(ITO)。也可以使用三元TCO材料。 
在半导体芯片1工作中注入到接触层41中的载流子可以借助线路层3输送给非金属连接区2的彼此间隔的部分区域24。线路层3可以完全地或者仅仅局部地覆盖p型半导体层11。优选的是，线路层在横向方向上实施为使得所有为了注入载流子而设计的非金属连接区2的部分区域24借助线路层3彼此电连接。于是可以有利地使得在横向方向上尽可能均匀地将载流子注入到p型半导体层11中变得容易。 
与图7A中示出的第七实施例不同，线路层3可以例如格栅状地覆盖半导体本体10，其中非金属连接区2的部分区域24借助格栅彼此导电地连接。也可以通过线路层完全覆盖非金属连接区。 
在图8A和8B中示意性示出了根据本发明的半导体芯片的第八实施例。第八实施例基本上对应于第一实施例。不同于第一实施例，非金属连接区2在非金属连接区被接触层41覆盖的区域中没有凹处25。非金属连接区2于是在横向方向上仅仅在一个区域中具有凹处25，其中在该区域中非金属连接区在背离p型半导体层11的侧上没有接触层41。 
在制造半导体芯片1期间激活p型半导体层11的受体时，在p型半导体层11的横向上被包围的区域15中(在半导体芯片1的平面图中该区 域与接触层41交叠)的氢的逸出由于在该横向上被包围的区域15中缺少凹处而变得困难。这导致在该区域15中的p型半导体层的导电能力较小。在与部分区域15之外相比导电能力更小的部分区域15中，因此较少的载流子通过p型半导体层11注入到有源区12中。这导致在有源区12中在p型半导体层的横向方向上被包围的区域15之下并且由此在接触层41之下产生比较少的辐射。由此有源区中的辐射在其中辐射可以简化地从半导体芯片1中逸出的地方增强地产生。p型半导体层11的导电能力在横向方向上于是有针对性地变化，使得提升有源区中产生的辐射的耦合输出效率。在有源区中产生的辐射功率保持相同的情况下，于是可以有利地提高从半导体芯片1中射出的辐射功率。 
在图9A(俯视图)中和图9B(截面图)中示意性示出了根据本发明的半导体芯片的第九实施例。该第九实施例基本上对应于第八实施例。不同于第八实施例，凹处25具有相对于半导体层序列10的沉积方向倾斜走向的侧面251。 
特别地，非金属连接区2可以有利地借助该倾斜走向的侧面251来构建，使得提高在半导体芯片的有源区中产生的辐射的耦合输出效率。在所示的实施例中，凹处示例性地实施为截顶棱锥形，其中棱锥形的基本面实施为矩形。与此不同，其他的多边形基本形状也是合适的。同样，凹处例如可以圆锥形或者截顶圆锥形地构建。 
在图10A和10B中示意性地示出了根据本发明的半导体芯片的第十实施例。第十实施例基本上对应于第一实施例。 
不同于第一实施例，非金属连接区2借助半导体层来形成，该半导体层具有多个不规则地布置的凹处。这些凹处构建为毫微通道255并且具有棱锥形的或者截顶棱锥形的基本形状。不同于第一实施例，已经在沉积非金属连接区2期间构建了在第十实施例中的凹处。在制造半导体层期间的沉积参数于是选择为使得形成具有凹处的半导体层。如结合图2所描述的那样，非金属连接区也可以具有多个半导体层，其中毫微通道优选完全穿过多个半导体层延伸。 
非金属连接区的毫微通道255优选具有106cm-2至1012cm-2的面密度(包括端点)，特别优选地具有108cm-2至1010cm-2的面密度(包括端点)。在横向方向上，毫微通道优选具有在1nm到1μm之间的结构大小(包括端点)，特别优选具有在50nm到300nm之间的结构大小(包括端点)。 
在该实施例中，于是非金属连接区具有的凹处的密度非常高，使得在制造半导体芯片时在激活p型半导体层11中的受体期间，氢可以特别均匀地从p型半导体层中逸出。于是可以有利地实现在横向方向上特别均匀地激活受体。 
在图11中借助示意性截面图示出了根据本发明的半导体芯片的第十一实施例。根据第十一实施例的半导体芯片基本上对应于第一实施例。 
不同于第一实施例，支承体18具有侧面181，这些侧面在横向方向上形成支承体的边界并且至少局部相对于半导体层序列10的沉积方向倾斜走向。支承体18随着距半导体本体10增大的距离而逐渐变细。这些倾斜的侧面能够实现提高在有源区中产生的辐射12从半导体芯片1中的耦合输出。特别地，可以有利地避免耦合输入到支承体18中的辐射在支承体内的波引导(Wellenfuehrung)。当然，支承体18的这种倾斜的侧面181也适于根据第二至第十实施例的半导体芯片。这种具有倾斜的侧面的支承体例如可以借助从背离半导体本体10的侧锯割支承体来制造。 
在图12中借助示意性截面图示出了根据本发明的半导体芯片1的第十二实施例。根据第十二实施例的半导体芯片基本上对应于结合图1A和1B所描述的第一实施例。 
不同于第一实施例，半导体层序列10的n型半导体层13从半导体本体10的背离支承体的侧开始暴露。在暴露的区域中设置了另外的接触层42。不同于第一实施例，在此接触层41和另外的接触层42设置在支承体18的相同侧上。接触层41和另外的接触层42于是可以从支承体18的相同侧到达。这可以简化半导体芯片1与外部的连接导体的接触。此外，在这种情况中支承体18也可以电绝缘地构建。支承体于是可以与其导电特性无关地选择。 
在图13中借助示意性截面图示出了根据本发明的半导体芯片的第十三实施例。第十三实施例基本上对应于第一实施例，其中半导体芯片1实施为薄膜半导体芯片。 
不同于第一实施例，半导体本体10设置为使得非金属连接区2设置在p型半导体层11和支承体18之间。半导体本体10借助连接层5固定在支承体18上。连接层5优选导电地实施并且可以例如借助焊料来形成。可替选地，连接层例如可以包含优选导电的粘合剂。 
半导体层序列10的沉积衬底被完全去除并且因此在图13中并未示 出。与此不同，沉积衬底也可以被薄化或者仅仅局部地被去除。 
在图14A至14C中借助在截面图中示意性地示出的中间步骤示出了根据本发明的用于制造半导体芯片的方法的第一实施例。 
首先提供沉积衬底18。在沉积衬底上沉积半导体层序列10。在此，首先沉积n型半导体层13并且随后沉积有源区12。在有源区12上沉积含有受体的半导体层111。在沉积非金属连接区2之后，在图14A中所示的半导体本体情况下在非金属连接区2中构建凹处。凹处优选借助湿化学或者干化学刻蚀方法来制造。 
在构建凹处25之后，进行含受体的半导体层111的受体的激活。激活优选以热学方式进行，其中半导体本体置于400℃至1100℃之间的温度。耦合到受体(优选为Mg)上的氢可以在激活期间与受体分离并且通过非金属连接区2的凹处25在非金属连接区一侧从半导体本体10逸出。这样形成了p型半导体层11。 
在图14B中借助箭头8示意性示出了氢通过凹处的逸出。随后，可以制成半导体芯片。 
在图14C中示出了制成的半导体芯片。接触层41和另外的接触层42优选以PVD方法或者CVD方法来制造。特别优选的方法是气相淀积和溅射。不同于所示的实施例，接触层41也可以在激活含有受体的半导体层111之前施加在半导体本体上。当不是非金属连接区2的所有凹处25都被接触层41覆盖使得氢可以通过凹处25从半导体本体10逸出时，这是特别合乎目的的。含有受体的半导体层111的导电能力可以通过这种方法以简单的方式改进。 
在图15A至15D中示出了根据本发明的方法的第二实施例。如结合图14A所描述的那样，首先在所提供的沉积衬底上沉积n型半导体层13、有源区12和含有受体的半导体层111(参见图15A)。不同于第一实施例，为了制造非金属连接区首先将辅助层6施加在含有受体的半导体层111上，并且局部地去除，使得辅助层并不完全覆盖含有受体的半导体层。这在图15B中示意性地示出。辅助层例如可以是氧化层或者漆层，该层借助光刻来结构化。 
随后将非金属连接区2沉积在含有受体的半导体层上。该沉积优选外延地、例如借助MOCVD或者MBE来进行。含有受体的半导体层于是局部地过生长。在此，辅助层6保持没有用于连接区2的半导体材料。于 是，在沉积非金属连接区2期间已经在非金属连接区中形成凹处25。这在图15C中示出。随后，可以去除辅助层6，这在图15D中示出。另外的用于制造半导体芯片的步骤、特别是施加接触层以及激活受体可以如结合第一实施例所描述的那样来进行。在此，可以在去除辅助层6之前或者之后进行激活p型半导体层中的受体。 
在图16A至16C中借助在截面图中示意性示出的中间步骤示出了根据本发明的方法的第三实施例。 
如结合图14A所描述的那样，首先将n型半导体层13、有源区12和含有受体的半导体层111沉积到所提供的沉积衬底上(参见图16A)。 
不同于第一实施例，在沉积期间已经制造了非金属连接区2中的凹处。连接区在此优选借助至少一个半导体层来形成。非金属连接区2的沉积参数选择为使得在非金属连接区中在沉积期间构建毫微通道形式的凹处。这在图16B中示出。可以有利地省去在沉积非金属连接区之后在非金属连接区2中构建凹处。 
随后，可以如结合第一实施例所描述的那样激活含有受体的半导体层111的受体，其中氢可以通过毫微通道从半导体本体10中逸出。根据图16C的另外的用于制造半导体芯片1的步骤可以如结合第一实施例所描述的那样进行。 
本发明并未受到借助实施例的描述限制。更确切地说，本发明包括任意新的特征以及特征的任意组合，特别是包含在权利要求中的特征的任意组合，即使该特征或者该组合本身并未明确地在权利要求中或者实施例中说明。 

Claims (36)

1.一种半导体芯片(1)，其包括带有半导体层序列(10)的半导体本体，该半导体层序列具有有源区(12)和p型半导体层(11)，其中
-在p型半导体层的背离有源区(12)的侧上设置有非金属连接区(2)，
-该非金属连接区(2)导电地与p型半导体层(11)相连，并且
-非金属连接区(2)对于氢能够穿透地构建，其中非金属连接区(2)具有一个凹处(25)或者多个凹处(25)并且氢能够通过凹处从p型半导体层(11)中逸出，其中凹处(25)沿着半导体层序列(10)的沉积方向延伸穿过非金属连接区(2)。
2.根据权利要求1所述的半导体芯片，其中非金属连接区(2)借助对于在有源区(12)中产生的辐射能够透射的材料来形成。
3.根据权利要求1或2所述的半导体芯片，其中非金属连接区(2)具有半导体层(21)。
4.根据权利要求3所述的半导体芯片，其中半导体层(21)是n掺杂的或者未掺杂的。
5.根据权利要求3所述的半导体芯片，其中半导体层(21)基于AlxInyGa1-x-yN，其中0≤x≤1并且0＜y≤1。
6.根据权利要求3所述的半导体芯片，其中非金属连接区(2)具有另一半导体层(22)，该半导体层基于GaN。
7.根据权利要求3所述的半导体芯片，其中非金属连接区(2)集成到半导体本体中。
8.根据权利要求3所述的半导体芯片，其中非金属连接区(2)借助设置在半导体本体(10)上的层(27)来形成。
9.根据权利要求8所述的半导体芯片，其中设置在半导体本体(10)上的层(27)包含TCO材料。
10.根据权利要求1或2所述的半导体芯片，其中非金属连接区直接与p型半导体层邻接。
11.根据权利要求1或2所述的半导体芯片，其中非金属连接区(2)借助凹处(25)来构建，使得提高了在有源区(12)中产生的辐射的耦合输出效率。
12.根据权利要求1或2所述的半导体芯片，其中非金属连接区(2)借助凹处(25)至少局部微透镜状地、棱锥形地或者截顶棱锥形地构建。
13.根据权利要求1或2所述的半导体芯片，其中非金属连接区(2)借助凹处(25)根据光子晶体(26)来成形。
14.根据权利要求1或2所述的半导体芯片，其中非金属连接区(2)的凹处(25)构建为毫微通道(255)。
15.根据权利要求14所述的半导体芯片，其中在非金属连接区(2)中的毫微通道(255)具有106cm-2至1012cm-2的面密度，其中包括端点，优选具有108cm-2至1010cm-2的面密度，其中包括端点。
16.根据权利要求14所述的半导体芯片，其中在非金属连接区中的毫微通道(255)在横向方向上具有1nm到1μm之间的结构大小，其中包括端点，优选的是50nm到300nm之间的结构大小，其中包括端点。
17.根据权利要求1或2所述的半导体芯片，其中非金属连接区(2)被分为至少两个横向彼此间隔的部分区域(24)。
18.根据权利要求1或2所述的半导体芯片，其中在非金属连接区上至少局部地设置有接触层(41)，并且接触层(41)导电地与非金属连接区(2)相连。
19.根据权利要求17所述的半导体芯片，其中非金属连接区(2)的彼此间隔的部分区域(24)借助接触层(41)彼此导电连接。
20.根据权利要求18所述的半导体芯片，其中p型半导体层(11)在垂直于半导体层序列的沉积方向走向的横向方向上被包围的区域(15)中具有比在所述横向方向上被包围的区域之外更小的导电能力。
21.根据权利要求20所述的半导体芯片，其中p型半导体层(11)在所述横向方向上被包围的区域(15)在半导体芯片的平面图中与接触层(41)交叠。
22.根据权利要求18所述的半导体芯片，其中在非金属连接区(2)上设置有线路层(3)。
23.根据权利要求22所述的半导体芯片，其中线路层(3)包含TCO材料。
24.根据权利要求22所述的半导体芯片，其中线路层(3)设置在非金属连接区(2)和接触层(41)之间。
25.根据权利要求1或2所述的半导体芯片，其中非金属连接区(2)具有至少10nm的厚度，优选为至少20nm的厚度，特别优选为至少100nm的厚度。
26.根据权利要求1或2所述的半导体芯片，其中在p型半导体层(11)的背离有源区(12)的侧上构建有隧道结(14)。
27.根据权利要求1或2所述的半导体芯片，其中用于半导体层序列的沉积衬底(18)至少被局部地薄化或者去除。
28.根据权利要求1或2所述的半导体芯片，其中有源区(12)基于III-V化合物半导体材料系，优选基于氮化物化合物半导体材料系，特别优选基于AlxInyGa1-x-yN，其中0≤x≤1，0≤y≤1并且x+y≤1。
29.一种用于制造半导体芯片(1)的方法，该半导体芯片具有带有半导体层序列(10)的半导体本体，其中半导体层序列(10)包括有源区(12)和p型半导体层(11)，所述方法包括以下步骤：
a)提供沉积衬底(18)，
b)在该沉积衬底(18)上沉积有源区，
c)沉积含有受体的半导体层(111)，
d)构建非金属连接区，气体能够通过该非金属连接区从含有受体的半导体层(111)中逸出，其中非金属连接区(2)具有一个凹处(25)或者多个凹处(25)并且氢能够通过凹处从p型半导体层(11)中逸出，其中凹处(25)沿着半导体层序列(10)的沉积方向延伸穿过非金属连接区(2)，
e)借助激活含有受体的半导体层(111)中的受体来制造p型半导体层(11)，以及
f)完成半导体芯片(1)。
30.根据权利要求29所述的方法，其中在步骤d)中为非金属连接区沉积至少一个半导体层(21)。
31.根据权利要求30所述的方法，其中在沉积所述至少一个半导体层(21)之后，在非金属连接区(2)中构建至少一个凹处(25)，在步骤e)中氢能够通过所述至少一个凹处从含有受体的半导体层(111)中逸出。
32.根据权利要求30所述的方法，其中在步骤d)中沉积所述至少一个半导体层(21)，使得在所述至少一个半导体层(21)中构建多个凹处(25)，氢能够通过所述凹处从含有受体的半导体层(111)中逸出。
33.根据权利要求30所述的方法，其中所述至少一个半导体层(21)横向上结构化地构建在沉积衬底(18)上。
34.根据权利要求33所述的方法，其中用于非金属连接区(21)的所述至少一个半导体层借助局部的作为第二外延沉积步骤的过生长而构建在含有受体的半导体层(111)上。
35.根据权利要求29所述的方法，其中在步骤d)中将非金属连接区(2)沉积在预制的半导体本体(10)上。
36.根据权利要求29至35中的任一项所述的方法，其中制造根据权利要求1至28中的任一项所述的半导体芯片(1)。
CN2008800030141A 2007-01-26 2008-01-23 半导体芯片和用于制造半导体芯片的方法 Active CN101601142B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102007005057.9 2007-01-26
DE102007005057 2007-01-26
DE102007018307.2 2007-04-18
DE102007018307A DE102007018307A1 (de) 2007-01-26 2007-04-18 Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
PCT/DE2008/000123 WO2008089739A1 (de) 2007-01-26 2008-01-23 Halbleiterchip und verfahren zur herstellung eines halbleiterchips

Publications (2)

Publication Number Publication Date
CN101601142A CN101601142A (zh) 2009-12-09
CN101601142B true CN101601142B (zh) 2012-02-08

Family

ID=39420440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800030141A Active CN101601142B (zh) 2007-01-26 2008-01-23 半导体芯片和用于制造半导体芯片的方法

Country Status (6)

Country Link
EP (1) EP2111650B1 (zh)
KR (1) KR101422313B1 (zh)
CN (1) CN101601142B (zh)
DE (1) DE102007018307A1 (zh)
TW (1) TWI443856B (zh)
WO (1) WO2008089739A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006061167A1 (de) 2006-04-25 2007-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102008028345A1 (de) * 2008-06-13 2009-12-17 Osram Opto Semiconductors Gmbh Halbleiterkörper und Verfahren zur Herstellung eines Halbleiterkörpers
KR101034053B1 (ko) * 2010-05-25 2011-05-12 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US11411137B2 (en) * 2016-02-05 2022-08-09 The Regents Of The University Of California III-nitride light emitting diodes with tunnel junctions wafer bonded to a conductive oxide and having optically pumped layers
DE102020112414A1 (de) * 2020-05-07 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlung emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Strahlung emittierenden Halbleiterbauelements
CN115606010A (zh) * 2020-06-11 2023-01-13 苏州晶湛半导体有限公司（Cn） 半导体结构及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1588659A (zh) * 2004-07-16 2005-03-02 北京工业大学 n－pin结构半导体发光二极管

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2868081B2 (ja) * 1996-09-17 1999-03-10 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US6291840B1 (en) * 1996-11-29 2001-09-18 Toyoda Gosei Co., Ltd. GaN related compound semiconductor light-emitting device
US5926726A (en) * 1997-09-12 1999-07-20 Sdl, Inc. In-situ acceptor activation in group III-v nitride compound semiconductors
US6287947B1 (en) * 1999-06-08 2001-09-11 Lumileds Lighting, U.S. Llc Method of forming transparent contacts to a p-type GaN layer
DE10107472A1 (de) * 2000-05-23 2001-12-06 Osram Opto Semiconductors Gmbh Bauelement für die Optoelektronik und Verfahren zu dessen Herstellung
DE20111659U1 (de) * 2000-05-23 2001-12-13 Osram Opto Semiconductors Gmbh Bauelement für die Optoelektronik
US6420732B1 (en) * 2000-06-26 2002-07-16 Luxnet Corporation Light emitting diode of improved current blocking and light extraction structure
TW493287B (en) * 2001-05-30 2002-07-01 Epistar Corp Light emitting diode structure with non-conductive substrate
JP4084620B2 (ja) * 2001-09-27 2008-04-30 信越半導体株式会社 発光素子及び発光素子の製造方法
US6839370B2 (en) 2001-12-31 2005-01-04 Agilent Technologies, Inc. Optoelectronic device using a disabled tunnel junction for current confinement
JP2004134750A (ja) * 2002-09-19 2004-04-30 Toyoda Gosei Co Ltd ｐ型ＩＩＩ族窒化物系化合物半導体の製造方法
JP4223797B2 (ja) * 2002-12-19 2009-02-12 株式会社東芝 窒化物系半導体発光素子およびその製造方法
US7012279B2 (en) * 2003-10-21 2006-03-14 Lumileds Lighting U.S., Llc Photonic crystal light emitting device
US20050173714A1 (en) * 2004-02-06 2005-08-11 Ho-Shang Lee Lighting system with high and improved extraction efficiency
TWI237402B (en) * 2004-03-24 2005-08-01 Epistar Corp High luminant device
US7582910B2 (en) * 2005-02-28 2009-09-01 The Regents Of The University Of California High efficiency light emitting diode (LED) with optimized photonic crystal extractor
JP2006066518A (ja) 2004-08-25 2006-03-09 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
TWI269463B (en) * 2004-10-29 2006-12-21 Epitech Technology Corp Method for manufacturing high brightness light-emitting diode
KR100682873B1 (ko) * 2004-12-28 2007-02-15 삼성전기주식회사 반도체 발광 소자 및 그 제조 방법
DE202007005057U1 (de) 2007-04-05 2007-06-14 Tsai, Po-Chuan, Ren-Te Shiang Hebevorrichtung für eine Stuhlarmlehne

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1588659A (zh) * 2004-07-16 2005-03-02 北京工业大学 n－pin结构半导体发光二极管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J. J. Wierer, et. al..InGaN/GaN quantum-well heterostructure light-emitting diodes employing photonic crystal structures.《APPLIED PHYSICS LETTERS》.2004,第84卷(第19期),3885页右栏第3段至3887页右栏第2段、图1-2. *

Also Published As

Publication number Publication date
KR20090111856A (ko) 2009-10-27
WO2008089739A1 (de) 2008-07-31
TWI443856B (zh) 2014-07-01
EP2111650A1 (de) 2009-10-28
KR101422313B1 (ko) 2014-07-22
EP2111650B1 (de) 2018-03-07
TW200840101A (en) 2008-10-01
DE102007018307A1 (de) 2008-07-31
CN101601142A (zh) 2009-12-09

Similar Documents

Publication Publication Date Title
TWI472062B (zh) 半導體發光裝置及其製造方法
CN102176502B (zh) 光电子半导体本体及其制造方法
CN101675539B (zh) 半导体芯片和用于制造半导体芯片的方法
CN101427392B (zh) 光电子半导体芯片
US7994519B2 (en) Semiconductor chip and method for producing a semiconductor chip
US8067783B2 (en) Radiation-emitting chip comprising at least one semiconductor body
CN101601142B (zh) 半导体芯片和用于制造半导体芯片的方法
CN102760815A (zh) 半导体发光元件
KR100999806B1 (ko) 반도체 발광소자 및 그 제조방법
US20100230698A1 (en) Optoelectronic Semiconductor Body
US9978911B2 (en) Light-emitting diode device for enhancing light extraction efficiency and current injection efficiency
KR20100036617A (ko) 발광 소자 및 그것을 제조하는 방법
CN103026510A (zh) 发射辐射的半导体芯片和用于制造发射辐射的半导体芯片的方法
US7196348B2 (en) GaN system semiconductor light emitting device excellent in light emission efficiency and light extracting efficiency
CN101834242B (zh) 发光器件
KR100748247B1 (ko) 질화물계 반도체 발광다이오드 및 그 제조방법
US20160365496A1 (en) Light-emitting device
CN102106008B (zh) 光电子半导体芯片
KR101025948B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20130044909A (ko) 발광소자 및 그 제조방법
KR101761310B1 (ko) 발광 소자 및 그 제조 방법
CN202797052U (zh) 半导体发光元件
JP7254790B2 (ja) オプトエレクトロニクス半導体部品、及びオプトエレクトロニクス半導体部品の製造方法
CN101752332B (zh) 光电半导体装置
KR101364773B1 (ko) 개별 전류 경로의 단위셀들을 갖춘 발광다이오드 및 그제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant