CN101312125A - 制备半导体衬底的方法 - Google Patents

制备半导体衬底的方法 Download PDF

Info

Publication number
CN101312125A
CN101312125A CNA2007101045692A CN200710104569A CN101312125A CN 101312125 A CN101312125 A CN 101312125A CN A2007101045692 A CNA2007101045692 A CN A2007101045692A CN 200710104569 A CN200710104569 A CN 200710104569A CN 101312125 A CN101312125 A CN 101312125A
Authority
CN
China
Prior art keywords
wafer
active layer
ion
hydrogen
hydrogen ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101045692A
Other languages
English (en)
Other versions
CN101312125B (zh
Inventor
村上贤史
森本信之
西畑秀树
远藤昭彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN101312125A publication Critical patent/CN101312125A/zh
Application granted granted Critical
Publication of CN101312125B publication Critical patent/CN101312125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种制备半导体衬底的方法，其涉及甚至在氧化物膜厚度比传统氧化物膜薄的层压晶片中抑制缺陷如空穴或气泡出现的方法，其中将氢离子注入具有的氧化物膜厚度不超过50nm的活性层晶片以形成氢离子注入层，注入不同于氢的其它离子直到自氢离子注入表面侧计算的深度比氢离子注入层浅的位置，并且通过氧化物膜将活性层晶片层压到支承衬底的晶片上，然后使活性层晶片在氢离子注入层处剥落。

Description

制备半导体衬底的方法
技术领域
本发明涉及一种制备半导体衬底的方法，更确切地说涉及一种在埋置氧化物膜厚度较薄状态下通过层压方法制备半导体衬底的方法。
背景技术
最近，具有其中硅层或所谓的SOI层形成在氧化物膜上的SOI结构的半导体衬底作为高性能LSI晶片用于电子设备，原因在于它们能够适应设备加速并且耗能低，具有优异的耐压、耐环境等性能。
关于半导体衬底的制备方法，公知的有所谓的SIMOX方法和被称为层压方法的方法，在前一方法中硅片注入高浓度氧离子，然后在较高温度下进行热处理以在其内部形成氧化物膜。在所述层压方法中，氧化物膜在下述至少一个晶片上形成：用于形成SOI层的活性层晶片和用于支撑衬底的晶片，使所述两种晶片通过氧化物膜彼此层压，然后使活性层晶片薄化以产生其中SOI层形成在作为绝缘层的埋置氧化物膜上的半导体衬底。
此外，层压方法可分类为研磨抛光法、PACE(等离子辅助化学蚀刻)法、离子注入剥落方法(又称为Smart Cut(注册商标)法)、ELTRAN法等。其中，基于获得的活性层结晶性良好、活性层厚度均匀性良好和表面平整度良好等优点，离子注入剥落方法常常被采用。
通过所述层压方法制备半导体衬底的制备步骤示于图1.具体是，预先提供用于活性层的晶片1和用于支撑衬底的晶片2(步骤(a))，在所述两种晶片(在示例实施方案中的活性层晶片1)中的至少一种晶片上形成氧化物膜3(步骤(b))，然后将氢离子(或惰性气体离子)注入用于活性层的晶片1以在活性层晶片1内部形成离子注入层4(步骤(c))。之后，通过氧化物膜3将活性层晶片1注入离子的一面层压到支撑衬底晶片2上(步骤(d))，并且进行剥落热处理以使活性层晶片1在离子注入层处作为分离面(剥落面)局部剥落(步骤(e))，然后再次进行氧化处理以除去在活性层表面形成的损坏层(步骤(f))，然后通过除去所形成的氧化物膜的步骤(g)进行平坦化处理以产生其中硅层6形成在埋置氧化物膜5上的半导体衬底7。
近期，需要制备在高度集成半导体设备方面具有较高质量的SOI晶片。为此，对于使埋置氧化物膜厚度更薄，例如，直到厚度约20nm，或不利用氧化物膜直接彼此层压硅片以制备层压晶片的需求日益增多。
当层压晶片通过使埋置的氧化物膜变薄或不形成氧化物膜通过离子注入剥落方法制备时，活性层晶片和支承衬底晶片通过使形成在任意晶片上的氧化物膜变薄或不形成氧化物膜彼此层压。
但是，在制备具有较薄氧化物膜晶片的过程中，其中包括埋置氧化物膜没有形成的情况，当剥落热处理在层压后实施，在支承衬底晶片与氧化物膜之间产生气泡，或气泡的产生由氧化物膜延伸到活性层。
也就是说，在通过层压方法制备半导体衬底的传统过程中，缺陷如气泡或空穴可在层压界面产生。特别是，随着两个半导体衬底之间存在的埋置氧化物膜厚度变薄，这些空穴或气泡缺陷存在更频繁发生的趋势，这在具有较薄氧化物膜或无氧化物膜的层压半导体衬底制备中发展为一个严重问题。
关于空穴或气泡随着两个半导体晶片之间存在的埋置氧化物膜厚度变薄而频繁产生的应对措施，JP-A-2004-259970建议：提高用于活性层的晶片厚度以提高活性层的厚度，借此提高活性层的硬度。
但是，即使在活性层厚度较厚情况下，如果埋置氧化物膜的厚度较薄，气泡或空穴自然产生。还有，当活性层的薄化得到加强时，为了提高硬度，活性层的厚度在中间步骤被增厚，这样在后续的薄化处理中占有大量劳力并且导致质量恶化。确切地说，当活性层厚度在中间步骤较厚时，需要通过热氧化处理+除去氧化物膜或通过研磨或抛光处理进行活性层薄化以获得期望的活性层最终厚度。在后一种情况下，由于处理量(氧化量、蚀刻量、研磨或抛光量)增加，活性层厚度均匀性下降。
发明内容
因此，本发明的目的在于提供一种甚至在具有的氧化物膜厚度比传统氧化物膜薄的层压晶片制备中抑制缺陷如空穴或气泡出现的方法。
本发明人对在层压晶片制备中氧化物膜较薄情况下频繁产生缺陷如空穴和气泡的原因进行了广泛研究并获得以下知识。
即，空穴或气泡的产生基于下述事实：注入活性层的氢离子在剥落热处理中扩散进入层压界面形成氢气，后者减弱了活性层晶片与用于支撑衬底的晶片之间的结合强度。如果形成在活性层晶片上氧化物膜较厚，由于氢离子注入的注入能量变大，从而导致了下述现象：氢离子使氧由氧化物膜溅射并因此将氧注入活性层。
当用于活性层的晶片层压到用于支撑衬底的晶片并且进行剥落热处理时，新近发现：注入活性层的氧捕获氢离子以抑制氢离子扩散进入层压界面并因此抑制缺陷如空穴或气泡产生。而且，还发现当适当剂量的氧被注入活性层时，用于活性层的晶片变硬，这样还有助于抑制空穴或气泡出现。
与之对比，当为了减小埋置氧化物膜厚度使形成在活性层晶片上氧化物膜变薄时，或者当要形成的氧化物膜厚度在图1的步骤(b)变薄时，在后续步骤(c)由氢离子注入溅射且注入活性层的氧浓度变小，因而在剥落热处理中不能控制氢扩散而且产生缺陷如空穴或气泡。
基于上述发现，本发明人对于，甚至在氧化物膜厚度变小情况下，能够将适当剂量氧注入活性层的方法进行了各种研究。
首先，本发明人在实验中对于上述氧的各种因素对抑制氢扩散的作用提出等式(I)：
ND＝NHO+NIO+NID........(I)
其中ND：产生抑制氢扩散作用的因素总量，
NHO：通过氢离子注入引入活性层的氧，
NIO：通过不同于氢的离子注入引入活性层的氧，
NID：通过不同于氢的离子注入引入活性层的缺陷。
基于上述等式(I)，本发明人设定了各种情况并且寻求在氧化物膜厚度变薄情况下避免缺陷的最佳条件。
首先，当氢离子以注入能50keV与剂量6×106原子/cm2按照传统方式注入具有常规厚度150nm氧化物膜的活性层晶片时，由二次离子质谱(SIMS)数据获知无缺陷的良好产物为NHO＝4.2×1014原子/cm2。另外，由于不同于氢的离子没有注入，NHO＝0和NID＝0，所以ND＞4.2×1014原子/cm2是充分的。
其次，认为在改变氧化物膜厚度情况下，所述的获得良好产物的条件仅通过氢离子注入得到满足。
当所述条件为NHO＝DH(氢剂量)×tbox(氧化物膜厚度)×KHO(系数)........(II)，由NHO＝4.2×1014原子/cm2，DH＝6×1016原子/cm2和tbox＝150nm，得到KHO＝4.2×1014/{(6×1016)×(150×10-7)}＝4.67×102(/cm)。
由上述等式(II)，DH(氢剂量)与tbox(氧化物膜厚度)之间的关系为DH＝A·1/tboxA＝NHO/KHO。
通过DH和tbox调整的关系的结果示于图2。在该图中，当所述关系超过氢离子剂量上限时，出现自我剥落；而当低于下限时，剥落不因热处理而产生，因此假定氢剂量在上限和下限之间。
根据上述关系，如果打算使氧化物膜薄到不超过50nm，如图2所示，仅通过氢离子注入难以满足ND。
因此，为了满足ND，已经发现有必要注入不同于氢的其它离子弥补氢离子注入不能满足的部分，结果，完成了本发明。
换句话说，本发明可概述如下：
(1)一种制备半导体衬底的方法，其包括下述步骤：在形成硅层的活性层晶片上形成厚度不超过50nm的氧化物膜，将氢离子注入活性层晶片以形成氢离子注入层，注入不同于氢的其它离子直到自氢离子注入表面侧计算的深度比氢离子注入层浅的位置，通过氧化物膜将活性层晶片层压到支承衬底的晶片上，然后使活性层晶片在氢离子注入层处剥落(第一发明)。
(2)一种制备半导体衬底的方法，其包括下述步骤：在形成硅层的活性层晶片上形成厚度不超过50nm的氧化物膜，注入不同于氢的其它离子到活性层晶片中直到比活性层晶片剥落区域浅的位置，将氢离子注入剥落区域以形成氢离子注入层，通过氧化物膜将活性层晶片层压到支承衬底的晶片上，然后使活性层晶片在氢离子注入层处剥落(第二发明)。
(3)一种如上述(1)或(2)项所述的制备半导体衬底的方法，其中在层压活性层晶片与支承衬底晶片之前进行等离子处理。
依照本发明，由硅晶片彼此直接通过厚度比传统氧化物膜薄的氧化物膜或不形成氧化物膜形成的半导体衬底可以在不导致空穴或气泡缺陷的稳定质量下制备。
附图说明
图1是说明通过传统层压方法制备半导体衬底的步骤流程图；
图2为说明获得良好产物的氢剂量与氧化物膜厚度范围的关系图；
图3是说明依照本发明制备半导体衬底的步骤流程图；
图4是说明每种元素的原子质量与元素注入中反冲(recoiled)氧原子与每种元素离子比之间关系的曲线图；
图5是说明氩离子和氧离子充分注入剂量的曲线图；和
图6是说明依照本发明制备半导体衬底的步骤的流程图。
具体实施方式
本发明在于当半导体衬底由硅晶片彼此直接通过厚度比传统氧化物膜薄的氧化物膜或不形成氧化物膜形成时，除为了使活性层晶片剥落的氢离子之外，注入不同于氢的其它离子以从氧化物膜溅射必要量的氧并将其注入活性层，为此将对具体方法单独解释。
在依照图3所示的第一发明的方法中，预先提供活性层晶片1和用于支承衬底的晶片2(步骤(a))。在活性层晶片1上形成氧化物膜3(步骤(b))，然后将氢离子注入活性层晶片1以在活性层晶片1内部形成离子注入层4(步骤(c))。
之后，将不同于氢的其它离子如氧离子或氩离子注入直到自氢离子注入表面侧计算的深度比氢离子注入层4浅的位置(步骤(d)。当氧离子或氩离子的注入与氢离子注入一起进行时，这些离子从氧化物膜中溅射氧并将抑制空穴或气泡缺陷需要的氧注入活性层。
然后，通过氧化物膜3将活性层晶片1从离子注入侧层压到支承衬底晶片2上(步骤(e))，并且施加剥落热处理以使活性层晶片1在离子注入层4处作为分离面(剥落面)局部剥落(步骤(f))，然后再次进行氧化处理(步骤(g))，除去氧化物膜4(步骤(h))并且进行平坦化处理(步骤(i))以产生其中硅层6形成在埋置氧化物膜5上的半导体衬底7。
关于平坦化处理，适合在Ar或H2气氛下在高于1100℃的温度下进行。
在上述方法中，除在先前步骤注入氢离子，不同于氢的离子特别在步骤(d)注入，以便使在步骤(f)剥落热处理中氢进入层压界面的扩散受到在这些步骤充分溅射的氧抑制从而抑制空穴或气泡出现，借此获得具有薄厚度的氧化物膜的半导体衬底。
下面将详细解释，除注入氢离子以利用这些离子从氧化物膜溅射氧之外，通过氧离子或氩离子注入抑制活性层中空穴或气泡缺陷需要的氧的条件。
为了通过注入不同于氢的离子使上述等式(I)定义的ND满足ND＞4.2×1014原子/cm2，有必要用NIO(通过不同于氢的其它元素引入活性层的氧)和NID(通过不同于氢的离子注入引入活性层的缺陷)弥补NHO(通过氢离子注入引入活性层的氧)的不足。
通常注入晶片的元素有B、P和As。表1显示了通过如此元素离子注入的反冲现象引入的氧剂量。图4显示了依照每种元素的原子质量与元素注入中反冲的氧原子与元素离子之比(反冲比)关系安排的结果。反冲现象指，当所述元素离子注入通过氧化物膜，氧原子由于注入的离子由氧化物膜溅射穿透进入Si晶体的现象。
由图4的结果，某种元素的反冲比Rz可以用下述等式(III)表示：
Rz＝0.0007×qz1.325......(III)
其中qz是原子质量。
表1：氧化物膜厚度：1nm，离子剂量：1.00×1013原子/cm2
  元素   原子质量   反冲氧原子/注入的元素离子   由反冲现象引入的氧浓度
  B   11   0.0150   1.50×1018
  P   31   0.0680   6.80×1018
  As   75   0.1900   1.90×1018
氢、氧和氩各自的反冲比依照等式(III)确定如下：
氢：RH＝0.0007(qH＝1)
氧：RO＝0.0277(qO＝16)
氩：RAr＝0.0934(qAr＝40)
当氩离子在氢离子以剂量：6×1016原子/cm2和注入能：50keV注入之后注入时，确定氩离子的注入剂量与氧化物膜的厚度之间的关系以使等式(I)定义的ND满足ND＞4.2×1014原子/cm2.
首先，等式(I)在氩离子注入中表达如下：
ND＝NHO+NArO+NArD........(I)
当NHO、NArO和NArD为
NHO＝DH(氢剂量)×tbox(氧化物膜厚度)×KHO(系数)........(II)，(其中DH＝6×1016原子/cm2和kHO＝4.76×102(/cm))
NArO＝DAr(氩剂量)×tbox(氧化物膜厚度)×KArO(系数)(其中kAro＝RAr/RH×KHO＝0.0934/0.0007×4.67×102＝6.23×1014)和NArD＝DAr，上述等式(I)为
ND＝NHO+NArO+NArD＝DH×tbox×KHO+DAr×tbox×KArO+DAr＝4.2×1014原子/cm2，由此氩离子的注入剂量为DAr＝(4.2×1014-6.0×1016×tbox×4.67×102)/(tbox×6.23×104+1)。
同样地，当氧离子在氢离子以剂量：6×1016原子/cm2和注入能：50keV注入之后注入时，确定氧离子的注入剂量与氧化物膜的厚度之间的关系以使等式(I)定义的ND满足ND＞4.2×1014原子/cm2。
首先，等式(I)在氧离子注入中表达如下：
ND＝NHO+NOO+NOD........(I)
当NHO、NOO和NOD为
NHO＝DH(氢剂量)×tbox(氧化物膜厚度)×KHO(系数)........(II)，(其中DH＝6×1016原子/cm2和kHO＝4.76×102(/cm))
NOO＝DO(氧剂量)×tbox(氧化物膜厚度)×KOO(系数)(其中kOO＝RO/RH×KHO＝0.0277/0.0007×4.67×1012＝1.85×1014)和NOD＝DO，上述等式(I)为
ND＝NHO+NOO+NOD＝DH×tbox×KHO+DO×tbox×KOO+DO＝4.2×1014原子/cm2，由此氧离子的注入剂量为DO＝(4.2×1014-6.0×1016×tbox×4.67×102)/(tbox×1.85×104+1)。
图5中显示了通过氧化物膜厚度调整上述氩离子和氧离子的充分剂量的结果。虽然通过氩离子或氧离子注入在活性层引入了缺陷，但是如果注入剂量过大，活性层的结晶度受到破坏，不能获得良好的活性层。基于这样的观点，图5中存在着氩离子和氧离子注入剂量的上限。实验确定，在氩离子情况下上限为1×1016原子/cm2，在氧离子情况下上限为2×1016原子/cm2。
在依照图6所示的第二发明方法中，预先提供活性层晶片1和用于支承衬底的晶片2(步骤(a))。首先，在活性层晶片1上形成氧化物膜3(步骤(b))，并且将不同于氢的其它离子如氧离子或氩离子注入活性层晶片1直到比活性层晶片1剥落区域浅的位置(步骤(c))。之后，将氢离子注入剥落区以形成氢离子注入层4(步骤(d))。
由于在氢离子注入之外进行了氧离子或氩离子的注入，氧通过这些离子从氧化物膜溅射以将抑制空穴或气泡缺陷需要的氧注入活性层。
然后，通过氧化物膜3将活性层晶片1从离子注入侧层压到支承衬底的晶片2上(步骤(e))，并且施加剥落热处理以使活性层晶片1在注入层4处作为分离面(剥落面)局部剥落(步骤(f))，然后再次进行氧化处理(步骤(g))，除去氧化物膜(步骤(h))并且进行平坦化处理(步骤(i))以产生其中硅层6形成在埋置氧化物膜5上的半导体衬底7。
在上述方法中，除在随后步骤注入氢离子之外，不同于氢的离子特别在步骤(c)注入，以便使在步骤(f)剥落热处理中氢进入层压界面的扩散受到在这些步骤充分溅射的氧抑制从而抑制空穴或气泡出现，借此获得具有薄厚度的氧化物膜的半导体衬底。
即使在图6方法中，优选在图5所示的优选范围内进行氩离子或氧离子注入。
在图3和6所述的任意一种方法中，优选在层压活性层晶片1与支承衬底晶片2之前进行等离子处理以增强层压界面的粘合强度。由于等离子处理具有活化层压界面并且除去粘附在表面的有机物质的作用，层压界面的粘合强度得到改善以产生减少空穴或气泡的作用。此外，等离子处理的条件没有特别限制，但是通常在氧气、氮气、氢或类似气氛下处理晶片数十秒就可获得类似效果。
对比例1
依照图1所示的方法，通过下述步骤制备层压半导体衬底：在活性层晶片表面形成厚度150nm的氧化物膜，注入氢离子以出现达到自活性层晶片表面深度500nm位置的注入剂量峰(离子注入层)，然后将活性层晶片层压到支承衬底的晶片上并且进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
对比例2
依照图1所示的方法，通过下述步骤制备层压半导体衬底：在活性层晶片表面形成厚度20nm的氧化物膜，注入氢离子以出现达到自活性层晶片表面深度500nm位置的注入剂量峰(离子注入层)，将活性层晶片层压到支承衬底的晶片上并进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
对比例3
依照图1所示的方法，通过下述步骤制备层压半导体衬底：在活性层晶片表面形成厚度20nm的氧化物膜，注入氢离子以出现达到自活性层晶片表面深度500nm位置的注入剂量峰(离子注入层)，然后对活性层晶片和支承衬底晶片的表面进行氧等离子处理并且将活性层晶片层压到支承衬底的晶片上，进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
本发明实施例1(第一发明)
依照图3所示的方法，通过下述步骤制备层压半导体衬底：在活性层晶片表面形成厚度20nm的氧化物膜，注入氢离子以出现达到自活性层晶片表面深度500nm的位置的注入剂量峰(离子注入层)，进一步注入氧离子以出现达到自活性层晶片表面深度50nm位置的注入剂量峰，然后在注入两种离子后将活性层晶片从其离子注入侧层压到支承衬底的晶片上，并且进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
本发明实施例2(第一发明)
依照图3所示的方法，通过下述步骤制备层压半导体衬底：在活性层晶片表面形成厚度20nm的氧化物膜，注入氢离子以出现达到自活性层晶片表面深度500nm位置的注入剂量峰(离子注入层)，进一步注入氩离子以出现达到自活性层晶片表面深度50nm位置的注入剂量峰，然后在注入两种离子后将活性层晶片从其离子注入侧层压到支承衬底的晶片上，并且进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
本发明实施例3(第二发明)
依照图6所示的方法，通过下述步骤制备层压半导体衬底：在活性层晶片表面形成厚度20nm的氧化物膜，注入氧离子以出现达到自活性层晶片表面深度50nm位置的注入剂量峰，进一步注入氢离子以出现达到自活性层晶片表面深度500nm位置的注入剂量峰(离子注入层)，然后在注入两种离子后将活性层晶片从其离子注入侧层压到支承衬底的晶片上，并且进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
本发明实施例4(第二发明)
依照图6所示的方法，通过下述步骤制备层压半导体衬底：在活性层晶片表面形成厚度20nm的氧化物膜，注入氩离子以出现达到自活性层晶片表面深度50nm位置的注入剂量峰，进一步注入氢离子以出现达到自活性层晶片表面深度500nm位置的注入剂量峰(离子注入层)，然后在注入两种离子后将活性层晶片从其离子注入侧层压到支承衬底的晶片上，并且进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
本发明实施例5-8
在这些实施例中，分别重复与本发明实施例1-4相同的步骤，但是在层压活性层晶片与支承衬底晶片之前对活性层晶片和支承衬底晶片表面进行氧等离子处理。而且，等离子处理在下述条件下进行：在用氧气置换的反应室内部变成真空状态后所述晶片保持20秒。
关于由此获得的半导体衬底，缺陷数量通过在高强聚光灯或荧光灯下计算缺陷数目视测量。结果示于表2。正如表2所看到的，即使在埋置氧化物膜较薄或氧化物膜不存在的条件下，缺陷的出现在本发明半导体衬底中得到了抑制。而且，优选先注入不同于氢的其它离子，因为当先注入氢离子时，存在于晶片表面的有机物质存在固定于晶片上的倾向以致担心出现气泡。更优选地，在注入不同于氢的离子后，清洁晶片然后注入氢离子。
表2
  氧化物膜厚度(nm)   离子注入1   离子注入2   等离子处理   缺陷数(缺陷/300nm晶片)
  对比例1   150   H   -   -   不超过2
  对比例2   20   H   -   -   50
  对比例3   20   H   -   0   30
  本发明实施例1   20   H   O   -   不超过10
  本发明实施例2   20   O   H   -   不超过2
  本发明实施例3   20   H   Ar   -   不超过10
  本发明实施例4   20   Ar   H   -   不超过2
  本发明实施例5   20   H   O   0   不超过5
  本发明实施例6   20   O   H   0   不超过1
  本发明实施例7   20   H   Ar   0   不超过5
  本发明实施例8   20   Ar   H   0   不超过1

Claims (3)

1.一种制备半导体衬底的方法，其包括下述步骤：在形成硅层的活性层晶片上形成厚度不超过50nm的氧化物膜，将氢离子注入活性层晶片以形成氢离子注入层，注入不同于氢的其它离子直到自氢离子注入侧的深度比氢离子注入层浅的位置，通过氧化物膜将活性层晶片层压到支承衬底的晶片上，然后使活性层晶片在氢离子注入层处剥落(第一发明)。
2.一种制备半导体衬底的方法，其包括下述步骤：在形成硅层的活性层晶片上形成厚度不超过50nm的氧化物膜，注入不同于氢的其它离子到活性层晶片中直到比活性层晶片的剥落区域浅的位置，将氢离子注入剥落区域以形成氢离子注入层，通过氧化物膜将活性层晶片层压到支承衬底的晶片上，然后使活性层晶片在氢离子注入层处剥落(第二发明)。
3.一种如权利要求1或2所述的制备半导体衬底的方法，其中在层压活性层晶片与支承衬底晶片之前进行等离子处理。
CN2007101045692A 2006-05-25 2007-05-25 制备半导体衬底的方法 Active CN101312125B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006145718A JP5082299B2 (ja) 2006-05-25 2006-05-25 半導体基板の製造方法
JP2006-145718 2006-05-25
JP2006145718 2006-05-25

Publications (2)

Publication Number Publication Date
CN101312125A true CN101312125A (zh) 2008-11-26
CN101312125B CN101312125B (zh) 2011-06-22

Family

ID=38616392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101045692A Active CN101312125B (zh) 2006-05-25 2007-05-25 制备半导体衬底的方法

Country Status (6)

Country Link
US (2) US7795117B2 (zh)
EP (1) EP1863082B1 (zh)
JP (1) JP5082299B2 (zh)
CN (1) CN101312125B (zh)
SG (1) SG137776A1 (zh)
TW (1) TWI344677B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105431936A (zh) * 2013-03-14 2016-03-23 太阳能爱迪生半导体有限公司 用于减小光点缺陷和表面粗糙度的绝缘体上半导体晶片的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP5499428B2 (ja) * 2007-09-07 2014-05-21 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP5298700B2 (ja) * 2008-08-20 2013-09-25 信越半導体株式会社 シリコンウェーハの製造方法
JP4666189B2 (ja) * 2008-08-28 2011-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US20120309172A1 (en) * 2011-05-31 2012-12-06 Epowersoft, Inc. Epitaxial Lift-Off and Wafer Reuse
US11342498B2 (en) * 2018-01-08 2022-05-24 Integrated Silicon Solution (cayman) Inc. High density 3D magnetic random access memory (MRAM) cell integration using wafer cut and transfer
CN113990845B (zh) * 2021-12-28 2022-03-18 广州粤芯半导体技术有限公司 检测结构及其制备方法、膜层内空洞的检测方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JPH11251207A (ja) 1998-03-03 1999-09-17 Canon Inc Ｓｏｉ基板及びその製造方法並びにその製造設備
JP2001168308A (ja) * 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US20020187619A1 (en) * 2001-05-04 2002-12-12 International Business Machines Corporation Gettering process for bonded SOI wafers
EP1453096B1 (en) * 2001-12-04 2017-02-22 Shin-Etsu Handotai Co., Ltd. Method for producing a bonded wafer
US6995075B1 (en) * 2002-07-12 2006-02-07 Silicon Wafer Technologies Process for forming a fragile layer inside of a single crystalline substrate
US6979630B2 (en) * 2002-08-08 2005-12-27 Isonics Corporation Method and apparatus for transferring a thin layer of semiconductor material
JP2004087768A (ja) * 2002-08-27 2004-03-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
JP3864886B2 (ja) * 2002-10-18 2007-01-10 信越半導体株式会社 Ｓｏｉウエーハ
US6808748B2 (en) * 2003-01-23 2004-10-26 Applied Materials, Inc. Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
EP1662549B1 (en) * 2003-09-01 2015-07-29 SUMCO Corporation Method for manufacturing bonded wafer
JPWO2005024916A1 (ja) * 2003-09-05 2007-11-08 株式会社Sumco Ｓｏｉウェーハの作製方法
WO2005024925A1 (ja) * 2003-09-05 2005-03-17 Sumco Corporation Ｓｏｉウェーハの作製方法
EP1667218B9 (en) * 2003-09-08 2019-11-20 SUMCO Corporation Soi wafer and its manufacturing method
EP1667209B1 (en) * 2003-09-08 2012-05-09 SUMCO Corporation Method for manufacturing soi wafer
JP4552858B2 (ja) * 2003-09-08 2010-09-29 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
WO2005024917A1 (ja) * 2003-09-08 2005-03-17 Sumco Corporation 貼り合わせウェーハの製造方法
FR2864336B1 (fr) * 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
JP4285244B2 (ja) * 2004-01-08 2009-06-24 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP4539098B2 (ja) * 2004-01-29 2010-09-08 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
US20050181210A1 (en) * 2004-02-13 2005-08-18 Doering Patrick J. Diamond structure separation
US7235812B2 (en) * 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
EP1792339A1 (en) * 2004-09-21 2007-06-06 S.O.I.Tec Silicon on Insulator Technologies Method for obtaining a thin layer by implementing co-implantation and subsequent implantation
JP2006173568A (ja) * 2004-12-14 2006-06-29 Korea Electronics Telecommun Ｓｏｉ基板の製造方法
US7344957B2 (en) * 2005-01-19 2008-03-18 Texas Instruments Incorporated SOI wafer with cooling channels and a method of manufacture thereof
US7553772B1 (en) * 2005-01-31 2009-06-30 Lsi Corporation Process and apparatus for simultaneous light and radical surface treatment of integrated circuit structure
US7494899B2 (en) * 2005-04-14 2009-02-24 Sumco Corporation Method for manufacturing semiconductor substrate
JP5109287B2 (ja) * 2006-05-09 2012-12-26 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP2008004900A (ja) * 2006-06-26 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
EP2075830A3 (en) * 2007-10-11 2011-01-19 Sumco Corporation Method for producing bonded wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105431936A (zh) * 2013-03-14 2016-03-23 太阳能爱迪生半导体有限公司 用于减小光点缺陷和表面粗糙度的绝缘体上半导体晶片的制造方法
CN105431936B (zh) * 2013-03-14 2018-07-13 太阳能爱迪生半导体有限公司 用于减小光点缺陷和表面粗糙度的绝缘体上半导体晶片的制造方法

Also Published As

Publication number Publication date
EP1863082A3 (en) 2008-02-13
US20090075453A1 (en) 2009-03-19
CN101312125B (zh) 2011-06-22
US20070275566A1 (en) 2007-11-29
US7795117B2 (en) 2010-09-14
SG137776A1 (en) 2007-12-28
TWI344677B (en) 2011-07-01
TW200809972A (en) 2008-02-16
US7951692B2 (en) 2011-05-31
EP1863082B1 (en) 2010-09-22
JP5082299B2 (ja) 2012-11-28
JP2007317878A (ja) 2007-12-06
EP1863082A2 (en) 2007-12-05

Similar Documents

Publication Publication Date Title
CN101312125B (zh) 制备半导体衬底的方法
US7867877B2 (en) Method for manufacturing SOI wafer
US7521334B2 (en) Method for producing direct bonded wafer and direct bonded wafer
EP1780794B1 (en) Method for manufacturing bonded wafer
CN100539025C (zh) 制备半导体衬底的方法
US20050118789A1 (en) Method of producing soi wafer and soi wafer
CN105140171B (zh) 一种绝缘体上材料的制备方法
KR20000011407A (ko) Ｓｏｉ웨이퍼의제조방법및이방법으로제조된ｓｏｉ웨이퍼
WO2004012268A1 (ja) Ｓｏｉウェーハの製造方法
EP2251895B1 (en) Method for manufacturing bonded wafer
CN101101891A (zh) 绝缘体上硅及其制备工艺
US20090023272A1 (en) Method of producing bonded wafer
EP2329523A1 (en) Process for locally dissolving the oxide layer in a semiconductor-on-insulator type structure
US8497190B2 (en) Process for treating a semiconductor-on-insulator structure
US7749861B2 (en) Method for manufacturing SOI substrate and SOI substrate
US20040187769A1 (en) Method of producing SOI wafer
US7320944B1 (en) Deposition of phosphosilicate glass film
JP2006013179A (ja) Ｓｏｉウェーハの製造方法
KR100527578B1 (ko) 반도체소자의 제조방법
US20130012008A1 (en) Method of producing soi wafer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant