CN101295682A - 薄膜覆晶封装结构 - Google Patents

薄膜覆晶封装结构 Download PDF

Info

Publication number
CN101295682A
CN101295682A CNA2007100742105A CN200710074210A CN101295682A CN 101295682 A CN101295682 A CN 101295682A CN A2007100742105 A CNA2007100742105 A CN A2007100742105A CN 200710074210 A CN200710074210 A CN 200710074210A CN 101295682 A CN101295682 A CN 101295682A
Authority
CN
China
Prior art keywords
flip chip
package
structure membrane
package structure
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100742105A
Other languages
English (en)
Inventor
冯沙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Shenzhen Co Ltd
Innolux Corp
Original Assignee
Innolux Shenzhen Co Ltd
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Shenzhen Co Ltd, Innolux Display Corp filed Critical Innolux Shenzhen Co Ltd
Priority to CNA2007100742105A priority Critical patent/CN101295682A/zh
Publication of CN101295682A publication Critical patent/CN101295682A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种薄膜覆晶封装结构，其包括一薄膜基底，该薄膜基底包括一第一表面和一与之相对的第二表面；一导线层，位于该第一表面，其包括多个电极；一驱动芯片，其包括与该多个电极相对应的多个突起，该多个突起通过异方性导电膜与该多个电极电连接；和一散热元件，其位于该第二表面。

Description

薄膜覆晶封装结构
技术领域
本发明涉及一种薄膜覆晶封装结构，尤其是一种具有散热结构的薄膜覆晶封装结构。
背景技术
随着半导体工艺的发展，芯片的封装技术也得到不断发展，目前的封装技术主要有：COB(Chip on Board，板上贴装)、TAB(TapeAutomated Bonding，卷带接合)、COG(Chip on Glass，玻璃覆晶)和COF(Chip on Film或Chip on Flex，薄膜覆晶)。COF是由TAB技术衍生而来的，其将驱动芯片和被动元件直接与薄膜接合，再以异方性导电膜(Anisotropic Conductive Film，ACF)作接口材料结合在玻璃基板上。COF封装结构的承载驱动芯片的基底为两层式卷带结构，驱动芯片与基底下表面间的最小距离可达30微米，并且可将驱动芯片与被动元件直接焊接到两层卷带上。此封装结构由于具有体积薄、重量轻、可弯折、设计自由度高、容易修复、为高密度间距封装等优点，已成为目前最新的发展技术。
请参阅图1，是一种现有技术薄膜覆晶封装结构的截面示意图。该薄膜覆晶封装结构10包括一薄膜基底11、一导线层12、一异方性导电膜13、一驱动芯片14和一阻焊(Solder Resist)层16。
该导线层12通过粘胶粘贴在该薄膜基底11，其也可通过电镀的方法形成在该薄膜基底11，该导线层包括多个电极121。该驱动芯片14上具有与该多个电极121一一对应的多个突起141(Bump)，该驱动芯片14通过该异方性导电膜13压接在该导线层12上，夹在该多个突起141与该多个电极121之间的异方性导电粒子的绝缘膜破裂，从而使该驱动芯片14的多个突起141与该导线层12的多个电极121实现电连接，而没有夹在该多个突起141与该多个电极121之间的异方性导电粒子维持绝缘状态，防止该多个突起141或该多个电极121短路。该阻焊层16喷涂在该导线层12作为保护膜。
该薄膜基底11的材料为聚酰亚胺(Polyimide)、聚酰胺(Polyamide)或聚乙烯-对苯二酸脂(Polyethylene-terephthalate)。该导电层12为延压铜或氧化铟锡(Indium Tin Oxide，ITO)导电膜。该突起141的材料为锡金合金(AuSn)或锡铅合金(PbSn)。该异方性导电膜13的材料为热硬化粘结剂或树脂粒子。该阻焊层16为绿漆。
该薄膜覆晶封装结构10被广泛应用于显示器的驱动电路，随着显示器向更大尺寸和更高分辨率方向发展，该驱动芯片14的耗电量和发热量也更多，如果不能及时将该驱动芯片14过多的热量散发，将会影响到该驱动芯片14的性能，当热量积累到过高时甚至会烧毁该驱动芯片14。
发明内容
为了解决上述问题，提供一种具有较好散热效果的薄膜覆晶封装结构实为必要。
一种薄膜覆晶封装结构，其包括一薄膜基底，其包括一第一表面和一与之相对的第二表面；一导线层，位于该第一表面，其包括多个电极；一驱动芯片，其包括与该多个电极相对应的多个突起，该多个突起通过异方性导电膜与该多个电极电连接；和一散热元件，其位于该第二表面。
相较于现有技术，由于该薄膜覆晶封装结构包括一散热元件，其可将该驱动芯片产生的热量均匀分散，从而避免该薄膜覆晶封装结构上的驱动芯片的温度过高。
附图说明
图1是一种现有技术薄膜覆晶封装结构的截面示意图。
图2是本发明薄膜覆晶封装结构第一实施方式的截面示意图。
图3是本发明薄膜覆晶封装结构第二实施方式的截面示意图。
具体实施方式
请参阅图2，是本发明薄膜覆晶封装结构第一实施方式的截面示意图。该薄膜覆晶封装结构20包括一薄膜基底21、一导线层22、一异方性导电膜23、一驱动芯片24、一阻焊层26和一散热元件27。
该薄膜基底21包括相对的第一表面211和第二表面212，该导线层22通过粘胶粘贴在该薄膜基底21的第一表面211，其也可以电镀的方法形成在该第一表面211。该导线层包括多个电极221，该驱动芯片24具有与该多个电极221一一对应的多个突起241。该驱动芯片24通过该异方性导电膜23压接在该导线层22上，夹在该多个突起241与该多个电极221之间的异方性导电粒子的绝缘膜破裂，从而使该驱动芯片24与该导线层22实现电连接，而没有夹在该多个突起241与该多个电极221之间的异方性导电粒子维持绝缘状态，防止该多个突起241或该多个电极221短路。该阻焊层26喷涂在该导线层22上作为保护膜。该散热元件27为一金属散热层，其为延压铜箔或铝箔，其是通过粘胶粘贴在该薄膜基底21的第二表面212，或者通过电镀的方法形成在该第二表面212。
该薄膜基底21的材料为聚酰亚胺(Polyimide)、聚酰胺(Polyamide)或聚乙烯-对苯二酸脂(Polyethylene-terephthalate)，其厚度为18微米到38微米。该导电层22为延压铜或氧化铟锡导电膜，其厚度为5微米到15微米。该突起241的材料为锡金合金或锡铅合金。该异方性导电膜23的材料为热硬化粘结剂或树脂粒子。该阻焊层26为绿漆或油墨。该散热元件27的材料为铜或铝，其厚度为5微米到20微米，其面积可与该驱动芯片24的面积相当或覆盖整个薄膜基底21的第二表面212。
由于该薄膜覆晶封装结构20包括一散热元件27，其可将该驱动芯片24产生的热量均匀分散，从而避免该薄膜覆晶封装结构20的驱动芯片24的温度过高。
请参阅图3，是本发明薄膜覆晶封装结构第二实施方式的截面示意图。该薄膜覆晶封装结构30包括一薄膜基底31、一导线层32、一异方性导电膜33、一驱动芯片34、一阻焊层36和一散热元件37。
该薄膜基底31包括相对的第一表面311和第二表面312，该导线层32通过粘胶粘贴在该薄膜基底31的第一表面311，该导线层包括多个电极321，该驱动芯片34上具有与该多个电极321一一对应的多个突起341。该驱动芯片34通过该异方性导电膜33压接在该导线层32上，夹在该多个突起341与该多个电极321之间的异方性导电粒子的绝缘膜破裂，从而使该驱动芯片34与该导线层32实现电连接，而没有夹在该多个突起341与该多个电极321之间的异方性导电粒子维持绝缘状态，防止该多个突起341或该多个电极321短路。该阻焊层36喷涂在该导线层32上作为保护膜。该散热元件37为一金属散热层，其是通过粘胶粘贴在该薄膜基底31的第二表面312，或者通过电镀的方法形成在该第二表面312。
该薄膜覆晶封装结构30与该薄膜覆晶封装结构20相比，其区别仅在于：该薄膜基底31包括多个导热孔313，该多个导热孔313的位置与该多个电极321相对应或相错开，该多个导热孔313内填充具良好热传导性的绝缘物质，如硅胶，以便于该驱动芯片34上的热量更好的传导到该散热元件37。

Claims (10)

1.一种薄膜覆晶封装结构，其包括：一薄膜基底，其包括一第一表面和一与之相对的第二表面；一导线层，位于该第一表面，其包括多个电极；一驱动芯片，其包括与该多个电极相对应的多个突起，该多个突起与该多个电极通过异方性导电膜电连接；其特征在于：该薄膜覆晶封装结构进一步包括一散热元件，其位于该第二表面。
2.如权利要求1所述的薄膜覆晶封装结构，其特征在于：该散热元件为一金属散热层。
3.如权利要求2所述的薄膜覆晶封装结构，其特征在于：该散热元件的材料为铜。
4.如权利要求1所述的薄膜覆晶封装结构，其特征在于：该散热元件通过粘胶粘贴到该薄膜基底的第二表面。
5.如权利要求1所述的薄膜覆晶封装结构，其特征在于：该散热元件是通过电镀方法形成在该薄膜基底的第二表面。
6.如权利要求1所述的薄膜覆晶封装结构，其特征在于：该散热元件的厚度为5微米到15微米。
7.如权利要求1所述的薄膜覆晶封装结构，其特征在于：该散热元件的面积与该驱动芯片的面积相当。
8.如权利要求1所述的薄膜覆晶封装结构，其特征在于：该散热元件的面积与该薄膜基底的面积相当。
9.如权利要求1所述的薄膜覆晶封装结构，其特征在于：该薄膜基底包括多个导热孔，该多个导热孔内填充具良好热传导性的硅胶，其用于将该驱动芯片上的热量传导到该散热元件。
10.如权利要求1所述的薄膜覆晶封装结构，其特征在于：该薄膜覆晶封装结构进一步包括一阻焊层，该阻焊层位于该导线层上。
CNA2007100742105A 2007-04-25 2007-04-25 薄膜覆晶封装结构 Pending CN101295682A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007100742105A CN101295682A (zh) 2007-04-25 2007-04-25 薄膜覆晶封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007100742105A CN101295682A (zh) 2007-04-25 2007-04-25 薄膜覆晶封装结构

Publications (1)

Publication Number Publication Date
CN101295682A true CN101295682A (zh) 2008-10-29

Family

ID=40065845

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100742105A Pending CN101295682A (zh) 2007-04-25 2007-04-25 薄膜覆晶封装结构

Country Status (1)

Country Link
CN (1) CN101295682A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584437A (zh) * 2020-05-08 2020-08-25 Tcl华星光电技术有限公司 覆晶薄膜封装结构及显示装置
CN112038322A (zh) * 2020-08-20 2020-12-04 武汉华星光电半导体显示技术有限公司 薄膜覆晶封装结构以及薄膜覆晶封装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584437A (zh) * 2020-05-08 2020-08-25 Tcl华星光电技术有限公司 覆晶薄膜封装结构及显示装置
CN112038322A (zh) * 2020-08-20 2020-12-04 武汉华星光电半导体显示技术有限公司 薄膜覆晶封装结构以及薄膜覆晶封装方法
CN112038322B (zh) * 2020-08-20 2022-02-22 武汉华星光电半导体显示技术有限公司 薄膜覆晶封装结构以及薄膜覆晶封装方法
WO2022036763A1 (zh) * 2020-08-20 2022-02-24 武汉华星光电半导体显示技术有限公司 薄膜覆晶封装结构以及薄膜覆晶封装方法
US11916008B2 (en) 2020-08-20 2024-02-27 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Chip-on-film packaging structure and chip-on-film packaging method

Similar Documents

Publication Publication Date Title
JP3053585B2 (ja) 電子パッケージ
US20140029201A1 (en) Power package module and manufacturing method thereof
US20060071325A1 (en) Semiconductor device and electronic apparatus
JP2002198395A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO2004112129A1 (ja) 電子装置
CN113260134B (zh) 用于通孔和表面安装的散热
JP5169800B2 (ja) 電子装置
US6552907B1 (en) BGA heat ball plate spreader, BGA to PCB plate interface
TW201241978A (en) Flip chip device
JP6422736B2 (ja) パワーモジュール
CN107248539B (zh) 一种led封装工艺
JP2004128056A (ja) 半導体装置及びその製造方法
CN1437233A (zh) 封装的半导体器件及其形成方法
CN101295682A (zh) 薄膜覆晶封装结构
CN104517912A (zh) 薄膜覆晶封装结构
JP2004342766A (ja) 回路基板および電子部品実装体
WO2010070779A1 (ja) 異方性導電樹脂、基板接続構造及び電子機器
CN112056011B (zh) 电路结构体及电连接箱
JP2004134653A (ja) 基板接続構造およびその基板接続構造を有する電子部品の製造方法
CN101459151A (zh) 焊接基板、采用该焊接基板的电子封装构造及其封装方法
JP6985599B2 (ja) 電子装置及び電子装置の製造方法
JPH1098127A (ja) 表面実装用半導体パッケージ
JP2008166711A (ja) 半導体装置およびその製造方法並びに半導体装置の実装構造
JP2004014870A (ja) 回路モジュール及びその製造方法
JP4699089B2 (ja) チップオンフィルム半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081029