CN101288177A - 带有触发元件的低电容硅控整流器 - Google Patents
带有触发元件的低电容硅控整流器 Download PDFInfo
- Publication number
- CN101288177A CN101288177A CNA2006800379558A CN200680037955A CN101288177A CN 101288177 A CN101288177 A CN 101288177A CN A2006800379558 A CNA2006800379558 A CN A2006800379558A CN 200680037955 A CN200680037955 A CN 200680037955A CN 101288177 A CN101288177 A CN 101288177A
- Authority
- CN
- China
- Prior art keywords
- voltage
- terminal
- district
- well region
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 230000004044 response Effects 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 230000008859 change Effects 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000002955 isolation Methods 0.000 description 21
- 230000004224 protection Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 239000002019 doping agent Substances 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 10
- 230000004069 differentiation Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000006378 damage Effects 0.000 description 6
- 230000001066 destructive effect Effects 0.000 description 5
- 239000006185 dispersion Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical group NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0817—Thyristors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66121—Multilayer diodes, e.g. PNPN diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/0403—Modifications for accelerating switching in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/08108—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in thyristor switches
Abstract
本发明提供一种带有可选择触发电压和保持电压的硅整流器半导体装置，其包括触发元件(522)。在半导体主体(502)内形成第一传导类型的第一阱区(504)。在所述第一阱区内形成所述第一传导类型的第一区(510)。在所述第一阱区内形成第二传导类型的第二区(512)。在所述半导体主体内邻近于所述第一阱区而形成具有所述第二传导类型的第二阱区(506)。在所述第二阱区内形成所述第一传导类型的第三区(514)。在所述第二阱区内形成所述第二传导类型的第四区(516)。所述触发元件连接到所述第一区，且将基极触发电压和基极保持电压更改为经更改触发电压和经更改保持电压。第一端子或垫(518)连接到所述第二区。第二端子(502)连接到所述第三区、所述第四区和所述触发元件。在操作中，所述第一端子在低阻抗状态期间响应于正被施加到所述第一端子的所述经更改触发电压而将电流传导到所述第二端子。
Description
技术领域
本发明大体上涉及半导体装置，且更明确地说，涉及并入有触发元件的硅控整流器(SCR)装置和制造及操作方法。
背景技术
集成电路(IC)可能会受到静电放电(ESD)事件的严重破坏，ESD事件致使将相当大的电压施加在装置上。从ESD事件施加的电压通常大于电路的操作电压。ESD偶发事件可能是由于在人体或金属物体上累积的电荷放电的缘故而发生的。ESD偶发事件也可能是由于在IC本身上累积的电荷放电的缘故而发生的。
随着对较高操作速度、较小操作电压、较高组装密度和降低成本的需要驱使所有装置尺寸的减小，IC中的ESD现象正变得越来越重要。这通常暗示着较薄介电层、具有较急剧掺杂过渡的较高掺杂水平和较高电场——归因于对破坏性ESD事件的敏感性增加的所有因素。
金属氧化物半导体(MOS)IC中所使用的一些常见保护方案依赖于与nMOS装置相关联的寄生双极晶体管，其漏极连接到待保护的引脚且其源极系到接地。可通过改变nMOS装置的栅极氧化物下方的从漏极到源极的nMOS装置宽度来设置保护水平或故障阈值。在应力条件下，受保护引脚与接地之间的主要电流传导路径包含所述nMOS装置的寄生双极晶体管。此寄生双极晶体管在引脚相对于接地应力事件为正的情况下在骤回崩溃区(snapback region)中操作。
在骤回崩溃条件下作为寄生双极二极管而操作的nMOS保护装置中出现的主要故障机制是二次击穿的开始。二次击穿是在由载流子发热补偿冲击电离电流的减少的任何情况下在装置中引发热失控的现象。在由自身发热产生的应力下在装置中起始二次击穿。已知起始二次击穿时的峰值nMOS装置温度随应力电流水平的增加而增加。
另一常见ESD保护方案采用硅控整流器(SCR)作为抵制ESD的保护装置，其中触发机制是围绕保护装置的一部分的n阱与p型衬底之间的界面处的雪崩传导。高度掺杂区连接到寄生电阻器，寄生电阻器接着连接到受保护节点。位于n阱与衬底之间的交叉点处的寄生电阻器和高度掺杂区提供额外的电流源以在较低电压下发生雪崩。然而，如此形成的SCR装置对于许多半导体装置来说不够快。
发明内容
本发明促进静电放电保护，同时满足低且/或超低电容要求。因而，可在不对性能造成负面影响的情况下执行高速操作。本发明采用具有新配置和触发元件的硅控整流器(SCR)装置。所述新配置准许具有高速操作的低且/或超低电容。另外，所述新配置避免过大的触发电压。所述触发元件允许(例如)根据待保护装置的操作特征来为SCR装置调整和/或选择触发电压和保持电压。
根据本发明的一个方面，具有可选择触发电压和保持电压的硅整流器半导体装置包括触发元件。在半导体主体内形成第一传导类型的第一阱区。在所述第一阱区内形成所述第一传导类型的第一区。在所述第一阱区内形成具有第二传导类型的第二区。在邻近于第一阱区的半导体主体内形成具有所述第二传导类型的第二阱区。在所述第二阱区内形成第一传导类型的第三区。在第二阱区内形成第二传导类型的第四区。触发元件连接到第一区，且将基极触发电压和基极保持电压更改为经更改触发电压和经更改保持电压。第一端子或垫连接到第二区。第二端子连接到第三区、第四区和触发元件。在操作中，第一端子在低阻抗状态期间响应于正被施加到所述第一端子的经更改触发电压而将电流传导到第二端子。本发明还揭示其它装置和方法。
附图说明
图1A是常规硅控整流器(SCR)装置的横截面图。
图1B说明图1A的装置的等效示意图。
图2是说明常规SCR装置的典型电流-电压特征的曲线图。
图3A是根据本发明一个方面的硅控整流器(SCR)装置的横截面图。
图3B说明根据本发明一个方面的图3A的装置的等效示意图。
图4是说明根据本发明的SCR装置的说明性电流-电流特征的曲线图。
图5A是根据本发明一个方面的硅控整流器(SCR)装置的横截面图。
图5B说明根据本发明一个方面的图5A的装置的等效示意图。
图6是说明根据本发明的具有触发元件的SCR装置的说明性电流-电压特征的曲线图。
图7A是根据本发明一个方面的利用一系列二极管作为触发元件的SCR装置的横截面图。
图7B是根据本发明一个方面的利用接地栅极NMOS晶体管作为触发元件的SCR装置的横截面图。
图7C是根据本发明一个方面的利用栅极耦合NMOS晶体管作为触发元件的SCR装置的横截面图。
图7D是根据本发明一个方面的利用级联NMOS电路作为触发元件的SCR装置的横截面图。
图7E是根据本发明一个方面的利用接地漏极PMOS晶体管作为触发元件的SCR装置的横截面图。
图7F是根据本发明一个方面的利用栅极耦合PMOS晶体管作为触发元件的SCR装置的横截面图。
图7G是根据本发明一个方面的利用级联PMOS电路作为触发元件的SCR装置的横截面图。
图8是根据本发明一个方面的制造和利用具有触发元件的SCR装置的方法的流程图。
图9是根据本发明一个方面的形成可与SCR ESD装置一起采用的触发元件的方法。
具体实施方式
本发明促进静电放电保护，同时满足低且/或超低电容要求。因而，可在不对性能造成负面影响的情况下执行高速操作。本发明采用具有新配置和触发元件的硅控整流器(SCR)装置。所述新配置准许具有高速操作的低且/或超低电容。另外，所述新配置避免过大的触发电压。所述触发元件允许(例如)根据待保护装置的操作特征来为SCR装置调整和/或选择触发电压和保持电压。
图1A是常规硅控整流器(SCR)装置100的横截面图。提供装置100作为常规SCR装置的实例。装置100是npnp结构，且用于半导体装置以通过在静电放电事件和耗散电流期间接通或操作来减轻来自静电放电事件的破坏。因而，保护半导体装置以免受静电放电事件影响。
装置100包含半导体主体102，其由一个或一个以上半导体层组成，其中包括半导体衬底(例如硅)。在半导体主体102内通过选择性地植入n型掺杂剂来形成n阱区104。在半导体主体102内且在邻近于所述n阱区104处通过选择性地植入p型掺杂剂来形成p阱区106。在半导体主体102内形成一个或一个以上隔离结构108，以隔离装置100的各个区并界定有源区。
在所述n阱区104中形成具有n型传导性的第一区110。在n阱区104中形成具有p型传导性的第二区112，且通过所述隔离结构108中的一者将所述第二区112与第一区分离。在p阱区106中形成具有n型传导性的第三区114，且通过所述隔离结构108中的一者将所述第三区114与第二区112分离。还在p阱区106中形成具有p型传导性的第四区116，且通过所述隔离结构108中的另一者将所述第四区116与第三区114分离。
第一区110和第二区112连接到待保护装置的垫118。第三区114和第四区116连接到处于参考电位的第二端子(通常是接地)。装置100在所述垫118与所述第二端子120之间存在高阻抗的情况下在高阻抗状态下操作，且在所述垫118与所述端子120之间存在低阻抗的情况下在低阻抗状态下操作。可使装置100进入低阻抗状态以减轻或防止将高电压施加到受保护装置。
最初，在不施加电压的情况下，装置100处于高阻抗状态。然而，当相对于第二端子120向垫118施加触发电压或更高电压时，装置100从高阻抗状态改变为低阻抗状态。此时，n阱区104变成反向偏置且击穿。击穿效应是注射在第二端子120处收集的正载流子。因而，装置进入低阻抗，且将电流从垫118传导到第二端子120。只要相对于第二端子120向垫118施加保持电压或更高电压，装置100便保持低阻抗状态。
图1A还包括上覆于装置的横截面图上的等效示意图。将n阱区104的电阻描绘为RN，将半导体主体102的电阻描绘为RSUB，将由第二区112、n阱区104和半导体主体102形成的pnp晶体管描绘为TN，且将由n阱区104、p阱区106和第三区114形成的npn晶体管描绘为TP。
图1B说明图1A的装置100的等效示意图。所述等效示意图在本质上是说明性的，且没有必要俘获装置100的所有操作特性。
图1B的示意图包括RN电阻器、TN晶体管、TP晶体管和RSUB电阻器，所述电阻器和晶体管在上文中也相对于图1A进行描述。垫118连接到RN电阻器的第一端子和TN晶体管的发射极，所述TN晶体管是PNP型双极结晶体管。TN晶体管的基极连接到RN电阻器的第二端子和TP晶体管的集电极，所述TP晶体管是NPN型双极结晶体管。TN晶体管的集电极连接到RSUB电阻器的第一端子和TP晶体管的基极。TP晶体管的发射极和RSUB电阻器的第二端子连接到第二端子120。
在没有向垫118和第二端子120施加电压的情况下，示意图最初处于高阻抗状态。TN晶体管和TP晶体管两者均是断开的，且防止实质电流流动穿过其。在相对于第二端子120向垫118施加触发电压或更高电压时，所述示意图从高阻抗状态转移到低阻抗状态。在施加触发电压或更高电压时，n阱区104发生击穿且电流实质上并联流动穿过TN晶体管和RSUB电阻器。向垫118施加至少保持电压，以便通过保持TN晶体管接通来维持低阻抗状态。在施加到垫118的电压降落为低于保持电压时，TN晶体管断开且示意图返回到高阻抗状态。
图2是说明常规SCR装置(例如图1A的装置100)的典型电流-电压特征的曲线图。出于说明性目的提供所述曲线图，以便识别与常规SCR装置(例如图1A的装置100)相关联的问题。
x轴涉及施加到常规SCR装置的垫(例如图1A的装置100的垫118)的电压。x轴以伏特为单位。y轴涉及流动穿过常规SCR装置(例如从图1的装置100的垫118流到第二端子120)的电流。线201表示常规SCR装置的说明性电流-电压响应。
最初，向垫施加低于触发电压202的电压，这致使装置保持高阻抗状态。因而，由于高阻抗状态的缘故，少量或没有电流流动穿过装置。一旦所施加的电压达到触发电压202，装置接通且从高阻抗状态改变为低阻抗状态。在所述说明性常规SCR装置中，触发电压恰高于10伏。一旦装置处于低阻抗状态，电流增加开始流动穿过装置，如线201所示。流动穿过装置的电流用以降低所施加的电压并耗散电流和功率，且进而保护另一半导体装置或电路。只要向垫施加至少保持电压203(在此实例中，其恰低于2伏)，装置便保持低阻抗状态。
一般来说，对于ESD保护，合适ESD装置应在达到破坏性电压电平之前启动，耗散多余的电压和电流，且一旦获得安全电压电平，便断开或钝化。经常采用常规SCR装置来用于ESD保护，因为其提供相对较高的性能且同时需要有限的电路小片区域或者每单位面积提供较高的ESD性能。然而，线201说明本发明的发明人已经注意到的与常规SCR装置有关的许多问题。常规SCR装置的一个问题是所需的触发电压太高，例如对于触发电压202来说恰高于10伏。此类高触发电压不能向受保护电路和/或装置供应足够的电压保护。作为实例，许多电路和/或半导体装置可能在低于10伏的电压(例如，高于6伏的施加电压)下受到破坏或毁坏。举例来说，薄氧化物可受高于或等于6伏的电压破坏或毁坏。常规SCR装置的另一问题是所需的保持电压太低，例如对于保持电压203为低于2伏。此类低保持电压防止常规SCR装置在返回到正常操作条件时断开或钝化，且可趋向于锁定。
图3A是根据本发明一个方面的硅控整流器(SCR)装置300的横截面图。装置300是低电容和每单位面积高性能装置。另外，装置300采用正向注射触发机制来代替电击穿，例如图1A的常规SCR装置100所采用的电击穿机制。装置300是PNPN结构，且用于半导体装置以通过在静电放电事件和耗散电流期间接通或操作来减轻静电放电事件的破坏。因而，保护半导体装置以免受静电放电事件影响。
装置300包含半导体主体302，其由一个或一个以上半导体层组成，其中包括半导体衬底(例如硅和/或一个或一个以上外延层)。在半导体主体302内通过选择性地植入n型掺杂剂而形成n阱区304。在半导体主体302内且在邻近于n阱区304处通过选择性地植入p型掺杂剂而形成p阱区306。在半导体主体302内形成一个或一个以上隔离结构308，以隔离装置300的各个区且界定有源区。
在n阱区304中形成具有n型传导性的第一区310。在n阱区304中形成具有p型传导性的第二区312，且通过所述隔离结构308中的一者将所述第二区312与第一区分离。在p阱区306中形成具有n型传导性的第三区314，且通过所述隔离结构308中的一者将所述第三区314与第二区312分离。还在p阱区306中形成具有p型传导性的第四区316，且通过所述隔离结构308中的另一者将所述第四区316与第三区314分离。
第二区312连接到待保护装置的垫318。第一区310、第三区314和第四区316连接到处于参考电位的第二端子320(通常是接地)。装置300在所述垫318与所述第二端子320之间存在高阻抗的情况下在高阻抗状态下操作，且在所述垫318与所述端子320之间存在低阻抗的情况下在低阻抗状态下操作。可使装置300进入低阻抗状态以减轻或防止将高电压施加到受保护装置。
在没有将电压施加在垫318和第二端子320上的情况下，装置300处于高阻抗状态(还称为断开或钝化状态)。然而，当相对于第二端子320向垫318施加触发电压或更高电压时，装置300从高阻抗状态改变为低阻抗状态(还称为接通或启动状态)。此时，发生正向注射且导致造成低阻抗并将电流从垫318传导到第二端子320。只要相对于第二端子320向垫318施加保持电压或更高电压，装置300便保持低阻抗状态。
装置300所获得的触发电压和保持电压被称为基极或未修改触发电压和保持电压。一般来说，基极触发电压和保持电压太低而不能用于对一些装置进行ESD保护。在另一方面中，下文所描述，添加准许选择且/或调整触发电压和保持电压的触发元件。
图3A还包括上覆于装置的横截面图上的等效示意图。将n阱区304的电阻描绘为RN，将半导体主体302的电阻描绘为RSUB，将由第二区312、n阱区304和半导体主体302形成的pnp晶体管描绘为TN，且将由n阱区304、p阱区306和第三区314形成的npn晶体管描绘为TP。
还应注意到，本发明还包括若干替代方面，其中颠倒所述导电性，从而产生NPNP结构。
图3B说明根据本发明一个方面的图3A的装置300的等效示意图。所述等效示意图在本质上是说明性的，且没有必要俘获装置300的所有操作特性。
图3B的示意图包括RN电阻器、TN晶体管、TP晶体管和RSUB电阻器，所述电阻器和晶体管也在上文中相对于图3A进行描述。垫318连接到TN晶体管的发射极，所述TN晶体管是PNP型双极结晶体管。TN晶体管的基极连接到RN电阻器的第一端子和TP晶体管的集电极，所述TP晶体管是NPN型双极结晶体管。TN晶体管的集电极连接到RSUB电阻器的第一端子和TP晶体管的基极。TP晶体管的发射极、RSUB电阻器的第二端子和RN电阻器的第二端子连接到第二端子320。
在没有向垫318和第二端子320施加电压的情况下，示意图最初处于高阻抗状态。TN晶体管和TP晶体管两者均是断开的，且防止实质电流流动穿过其。在相对于第二端子320向垫318施加触发电压或更高电压时，所述示意图从高阻抗状态转移到低阻抗状态。在施加触发电压或更高电压时，发生正向注射且电流实质上流动穿过TN晶体管和RSUB电阻器。向垫318施加至少保持电压，以便通过保持TN晶体管接通来维持低阻抗状态。在施加到垫318的电压降落为低于保持电压时，TN晶体管断开且示意图返回到高阻抗状态。
图4是说明根据本发明的SCR装置(例如图3A的装置300)的说明性电流-电压特征的曲线图。出于说明性目的提供所述曲线图，以便促进理解本发明。
x轴涉及施加到所述SCR装置的垫(例如图3A的装置300的垫318)的电压。y轴涉及流动穿过所述SCR装置(例如从图3的装置300的垫318流到第二端子320)的电流。线401表示所述SCR装置的说明性电流-电压响应。
开始，向垫施加低于触发电压402的电压，这致使装置保持高阻抗状态。因而，由于高阻抗状态的缘故，少量或没有电流流动穿过装置。增加施加到垫和第二端子的电压，直到其达到触发电压402为止。此时，装置启动且从高阻抗状态改变为低阻抗状态。请注意，在此实例中，触发电压402相对较低(约2伏)。此触发电压402比常规SCR装置的触发电压202低得多。然而，触发电压402可能对于一些待保护的半导体装置和/或电路来说太低。因而，SCR装置可能会通过在不需要时交互或启动来干扰此类装置的正常操作。
一旦装置处于低阻抗状态或启动，电流便流动穿过装置，如线401所示。流动穿过装置的电流用以降低所施加电压且耗散电流和功率，且进而保护另一半导体装置或电路。只要施加至少保持电压403(在此实例中，其高于1伏)，装置便保持低阻抗状态。在此实例中，保持电压403低于图2的常规SCR装置的保持电压203，然而，本发明不限于低于常规SCR装置的保持电压，且可包括等于且/或高于常规SCR装置的保持电压。保持电压403在此实例中相对较低，且可导致例如锁定条件等问题。
图5A是根据本发明一个方面的硅控整流器(SCR)装置500的横截面图。装置500是低电容和每单位面积高性能装置且包括触发元件，所述触发元件准许调整且/或选择经更改触发电压和保持电压而并非基极触发电压和保持电压。类似于图3的装置300，装置500改为采用正向注射触发机制。装置500是PNPN结构，且用于半导体装置以通过在静电放电事件和耗散电流期间接通或操作来减轻来自静电放电事件的破坏。因而，保护主体半导体装置以免受静电放电事件影响。
装置500在结构和配置上类似于图3的装置300，只是在第一区510与第二端子520之间存在触发元件522。因此，省略对共同元件的一些描述。
装置500包含半导体主体502，其中在半导体主体502内通过选择性地植入n型掺杂剂而形成n阱区504。在半导体主体502内且在邻近于n阱区504处通过选择性植入p型掺杂剂而形成p阱区506。在半导体主体502内形成一个或一个以上隔离结构508，以隔离装置500的各个区且界定有源区。
在n阱区504中形成具有n型传导性的第一区510。在n阱区504中形成具有p型传导性的第二区512，且通过所述隔离结构508中的一者将所述第二区512与第一区分离。在p阱区506中形成具有n型传导性的第三区514，且通过所述隔离结构508中的一者将所述第三区514与第二区512分离。还在p阱区506中形成具有p型传导性的第四区516，且通过所述隔离结构508中的另一者将所述第四区516与第三区514分离。在半导体主体502内部或上方形成触发元件522。在本发明的替代方面中，触发元件可形成为与半导体主体502分离。
第二区512连接到待保护装置的垫518。触发元件522、第三区514和第四区516连接到处于参考电位的第二端子520(通常是接地)。第一区510连接到触发元件522。装置500在所述垫518与所述第二端子520之间存在高阻抗的情况下在高阻抗状态下操作，且在所述垫518与所述端子520之间存在低阻抗的情况下在低阻抗状态下操作。可使装置500进入低阻抗状态以减轻或防止将高电压施加到受保护装置。
触发元件522产生并准许用于装置500的经更改触发电压和保持电压来代替图3的装置300的基极触发电压和保持电压。所述经更改触发电压大于或等于基极触发电压，且所述经更改保持电压大于或等于基极保持电压。
触发元件522在第一区510与第二端子520之间形成电压差或电压偏移。所形成的电压偏移添加到基极触发电压和基极保持电压以获得经更改触发电压和经更改保持电压。触发元件522可包含一个或一个以上单独组件，以便获得电压偏移。在一个实例中，触发元件522仅仅是短路，其产生等于基极触发电压的经更改触发电压和等于基极保持电压的经更改保持电压。在另一实例中，触发元件522包含一个或一个以上二极管，其产生较高的经更改触发电压和经更改保持电压。在又一实例中，NMOS或PMOS晶体管装置与接地栅极或栅极耦合一起采用，以便获得经更改触发电压和保持电压。下文描述可用于触发元件522的合适配置的一些更具体实例。
在没有将电压施加在垫518和第二端子520上的情况下，装置500处于高阻抗状态(还称为断开或钝化状态)。然而，当相对于第二端子520向垫518施加经更改触发电压或更高电压时，装置500从高阻抗状态改变为低阻抗状态(还称为接通或启动状态)。此时，发生正向注射且导致造成低阻抗并将电流从垫518传导到第二端子520。只要相对于第二端子520向垫518施加经更改保持电压或更高电压，装置500便保持低阻抗状态。
由于触发元件522的缘故，装置500所获得的触发电压和保持电压是可选择的且/或可配置的。因而，可选择经更改触发电压，以便对特定装置提供ESD保护。通常，将经更改触发电压选择为大于操作电压但小于特定装置的毁坏性或破坏性电压。类似地，可选择经更改保持电压，以便准许ESD保护而不会遇到锁定条件。通常，将经更改保持电压选择为低于特定受保护装置的操作电压范围。
另外，图5A包括上覆于装置的横截面图上的等效示意图。出于说明性目的来提供等效示意图。将n阱区504的电阻描绘为RN，将半导体主体502的电阻描绘为RSUB，将由第二区512、n阱区504和半导体主体502形成的pnp晶体管描绘为TN，且将由n阱区504、p阱区506和第三区514形成的npn晶体管描绘为TP。
图5B说明根据本发明一个方面的图5A的装置500的等效示意图。所述等效示意图在本质上是说明性的，且没有必要俘获装置500的所有操作特性。
图5B的示意图包括RN电阻器、触发元件522、TN晶体管、TP晶体管和RSUB电阻器，所述元件也在上文中相对于图5A进行描述。垫518连接到TN晶体管的发射极，所述TN晶体管是PNP型双极结晶体管。TN晶体管的基极连接到RN电阻器的第一端子和TP晶体管的集电极，所述TP晶体管是NPN型双极结晶体管。TN晶体管的集电极连接到RSUB电阻器的第一端子和TP晶体管的基极。TP晶体管的发射极和RSUB电阻器的第二端子连接到第二端子520。RN电阻器的第二端子连接到触发元件522，触发元件522本身连接到第二端子520。
在没有向垫518和第二端子520施加电压的情况下，示意图最初处于高阻抗状态。TN晶体管和TP晶体管两者均是断开的，且防止实质电流流动穿过其。在相对于第二端子520向垫518施加触发电压或更高电压时，所述示意图从高阻抗状态转移到低阻抗状态。由于触发元件522的缘故，经更改触发电压至少等于基极触发电压。在所施加电压现在等于或大于经更改触发电压时，发生正向注射且电流实质上流动穿过TN晶体管和RSUB电阻器。向垫518施加至少经更改保持电压，以便通过保持TN晶体管接通来维持低阻抗状态。在施加到垫518的电压降落为低于保持电压时，TN晶体管断开且示意图返回到高阻抗状态。
图6是说明根据本发明的具有触发元件的SCR装置(例如图5A的装置500)的说明性电流-电压特征的曲线图。所述装置的触发元件准许经更改触发电压和保持电压与所述SCR装置一起采用。出于说明性目的提供所述曲线图，以便促进理解本发明。
x轴涉及施加到所述SCR装置的垫(例如图5A的装置500的垫518)的电压。y轴涉及流动穿过所述SCR装置(例如从图5的装置500的垫518流到第二端子520)的电流。
图6中描绘三条不同曲线，其描绘触发元件的各种实施方案。线601表示利用短路作为触发元件的第一SCR装置的说明性电流-电压响应。此第一SCR装置在基极触发电压602和基极保持电压603下操作。另一线611表示利用单个二极管作为触发器元件的第二SCR装置的说明性电流-电压响应。此第二SCR装置在经更改触发电压612和经更改保持电压613下操作，所述经更改电压从基极触发电压和保持电压增加单个二极管上的电压降。又一线621表示利用串联连接的两个二极管作为触发元件的第三SCR装置的说明性电流-电压响应。第三SCR装置用经更改触发电压622和经更改保持电压623进行操作，所述经更改电压从基极触发电压和保持电压增加所述串联连接的两个二极管上的电压降，所述电压降是第二SCR装置的量的两倍。
图6的曲线图说明如何通过更改触发元件来获得不同的经更改触发电压和保持电压。因此，可配置触发元件，以便获得对于待保护的半导体装置来说恰当或合适的经更改触发电压和保持电压。
下文提供图7A到7G以便说明可根据本发明而采用的合适触发元件的实例。所述实例在本质上是说明性的，且不希望限制或防止根据本发明采用其它合适的触发元件。另外，根据本发明准许对以下实例作出改变。
图7A是根据本发明一个方面的利用一系列二极管作为触发元件722的SCR装置700的横截面图。所述装置700是低电容和每单位面积高性能装置且包括触发元件，所述触发元件准许调整且/或选择经更改触发电压和保持电压而并非基极触发电压和保持电压。
装置700在结构和配置上类似于图3的装置500，只是在第一区710与第二端子720之间存在触发元件722。因此，省略对共同元件的一些描述。
装置700包含半导体主体702，其中在半导体主体702内通过选择性地植入n型掺杂剂而形成n阱区704。在半导体主体702内且在邻近于n阱区704处通过选择性地植入p型掺杂剂而形成p阱区706。在半导体主体702内形成一个或一个以上隔离结构708，以隔离装置700的各个区且界定有源区。
在n阱区704中形成具有n型传导性的第一区710。在n阱区704中形成具有p型传导性的第二区712，且通过所述隔离结构708中的一者将所述第二区712与第一区分离。在p阱区706中形成具有n型传导性的第三区714，且通过所述隔离结构708中的一者将所述第三区714与第二区712分离。还在p阱区706中形成具有p型传导性的第四区716，且通过所述隔离结构708中的另一者将所述第四区716与第三区714分离。在半导体主体702内部或上方形成触发元件722。在本发明的替代方面中，触发元件可形成为与半导体主体702分离。
第二区712连接到待保护装置的垫718。触发元件722、第三区714和第四区716连接到处于参考电位的第二端子720(通常是接地)。第一区710连接到触发元件722。在第二区712与第三区714之间需要最小间隔724，以获得装置的恰当操作。
触发元件722由连接在第一区710与第二端子720之间的一系列二极管组成。所存在的二极管的数目决定触发电压。举例来说，所述二极管可在半导体主体702内形成作为形成在n阱区内的p型传导性区。
图7B是根据本发明一个方面的利用接地栅极NMOS晶体管作为触发元件722的SCR装置700的横截面图。此视图在本质上是说明性的，且经提供以促进理解本发明。
此处，采用接地栅极NMOS晶体管作为触发元件来代替一系列二极管。NMOS晶体管的栅极连接到第二端子(或接地)。接地栅极NMOS晶体管的击穿会更改装置700的触发电压和保持电压。
图7C是根据本发明一个方面的利用栅极耦合NMOS晶体管作为触发元件722的SCR装置700的横截面图。此视图在本质上是说明性的，且经提供以促进理解本发明。
此处，采用栅极耦合NMOS晶体管作为触发元件722。电容器的第一端子和NMOS晶体管的源极连接到第一区710。晶体管的栅极连接到电容器的第二端子、电阻器的第一端子和第二端子720。电阻器的第二端子和晶体管的漏极还连接到第二端子720。NMOS晶体管的击穿电压决定所述经更改触发电压和所述经更改保持电压。
图7D是根据本发明一个方面的利用级联NMOS电路作为触发元件722的SCR装置700的横截面图。此视图在本质上是说明性的，且经提供以促进理解本发明。
所述级联电路包含第一NMOS晶体管726和第二NMOS晶体管728。所述第一NMOS晶体管726的源极连接到第一区710。所述NMOS晶体管726的漏极连接到所述第二NMOS晶体管728的源极。第一NMOS晶体管726的栅极、第二NMOS晶体管728的栅极和第二NMOS晶体管的漏极连接到第二端子720。级联电路的击穿值决定装置700的经更改触发电压和保持电压。
图7E是根据本发明一个方面的利用接地漏极PMOS晶体管作为触发元件722的SCR装置700的横截面图。此视图在本质上是说明性的，且经提供以促进理解本发明。
触发元件722包含PMOS晶体管。所述晶体管的漏极连接到第二端子720，且晶体管的源极和栅极连接到第一区710。接地漏极PMOS晶体管的击穿值决定装置700的触发电压和保持电压。
图7F是根据本发明一个方面的利用栅极耦合PMOS晶体管作为触发元件722的SCR装置700的横截面图。此视图在本质上是说明性的，且经提供以促进理解本发明。
触发元件722包含PMOS晶体管。所述晶体管的漏极连接到第二端子720。所述晶体管的源极连接到第一区710和电阻器的第一端子。晶体管的栅极连接到电阻器的第二端子和电容器的第一端子。电容器的第二端子还连接到第二端子720。栅极耦合PMOS晶体管的击穿值决定装置700的触发电压和保持电压。
图7G是根据本发明一个方面的利用级联PMOS电路作为触发元件722的SCR装置700的横截面图。此视图在本质上是说明性的，且经提供以促进理解本发明。
所述级联电路包含第一PMOS晶体管726和第二PMOS晶体管728。第一PMOS晶体管726和第二PMOS晶体管728可形成在单独n阱区或共同n阱区中。如果形成在单独n阱区中，其导致比在形成在共同n阱区中的情况高的触发电压。
第一NMOS晶体管726的源极连接到第一区710。第一NMOS晶体管726的漏极连接到第二NMOS晶体管728的源极。第一NMOS晶体管726的栅极、第二NMOS晶体管728的栅极和第二NMOS晶体管的漏极连接到第一区710。级联PMOS电路的击穿值决定装置700的经更改触发电压和保持电压。
图8是根据本发明一个方面的制造和利用具有触发元件的SCR装置的方法800的流程图。方法800制造具有产生相对较低电容和每单位面积高性能的配置的SCR装置。所述方法800包括形成允许调节和/或选择触发电压和保持电压的触发元件。
尽管出于简化解释目的，将所述方法800描绘为连续执行。但应了解和明白，本发明不受所说明的次序限制，因为一些方面可根据本发明以不同次序和/或与除本文描绘和描述之外的方面同时发生。此外，可能并不需要所有所说明的特征来实施根据本发明一个方面的方法。
所述方法800在方框802处开始，其中在半导体主体内形成隔离区，进而在其间界定有源区。隔离区可形成为浅沟道隔离区(STI)或其它合适的隔离结构。半导体主体由一个或一个以上半导体层组成，例如硅衬底、外延层、掺杂层、未掺杂层等。
在方框804处，在半导体主体的有源区内形成n阱区。通过选择性地植入n型掺杂剂来形成所述n阱区。在方框806处，还在半导体主体的有源区内形成p阱区。通过选择性地植入p型掺杂剂来形成所述p阱区。应了解，根据本发明的替代方法，可替代地通过采用经适当掺杂的衬底材料来形成所述n阱区和p阱区中的一者，例如针对p阱区采用p掺杂外延层。
在方框808处，在n阱区中形成具有n型传导性的第一区。通过选择性地以选定剂量和浓度植入n型掺杂剂来形成第一区。在方框810处，在n阱区中形成具有p型传导性的第二区，且通过所述隔离结构中的一者将其与第一区分离。通过以选定剂量和浓度选择性地植入p型掺杂剂来形成所述第二区。
在方框812处，在p阱区中形成具有n型传导性的第三区，且通过所述隔离结构中的一者将其与第二区分离。通过以选定剂量和浓度选择性地植入n型掺杂剂来形成所述第三区。在方框814处，还在p阱区中形成具有p型传导性的第四区，且通过所述隔离结构中的另一者将其与第三区分离。
在方框816处，与第一区接触地形成触发元件。在一个实例中，所述触发元件可形成在半导体主体内、上或上方。在另一实例中，触发元件可形成在单独装置中。
触发元件形成为一个或一个以上独立装置，例如二极管、NMOS、PMOS晶体管等，其经一起配置以产生经更改触发电压和经更改保持电压。触发元件经形成以使得经更改触发电压和经更改保持电压适合于受保护装置。
在方框818处形成通常连接到待保护的装置或电路的垫，且其连接到第二区。所述垫由传导材料(例如铜或钨)组成。此到第二区的连接可以是(例如)传导插销或触点、传导层和/或其组合。
在方框820处将第二端子形成为与触发元件、第三区和第四区接触。通常，第二端子连接到接地或通常比所述垫所位于的电位低的另一参考电位。此到触发元件、第三区和第四区的连接可以是(例如)传导插销或触点、传导层和/或其组合。第二端子也由传导材料组成。
图9是根据本发明一个方面的形成可与SCR ESD装置一起采用的触发元件的方法900。所述方法900形成触发元件，以便提供根据受保护装置的操作特征而选择的经更改触发电压和经更改保持电压。
尽管出于简化解释目的，将方法900描绘为连续执行。应了解和理解，本发明不受所说明的次序限制，因为一些方面可根据本发明以不同次序和/或与除本文描绘和描述之外的方面同时发生。此外，可能并不需要所有所说明的特征来实施根据本发明一个方面的方法。
所述方法在方框902处开始，其中提供SCR ESD装置，其由正向注射触发且具有基极触发电压和基极保持电压。SCR装置类似于由图8的方法800形成的装置、图3的装置300、图5的装置500和其合适变体。
在方框904处提供受保护装置的操作特征。所述操作特征包括最大或击穿电压、操作电压范围等。
在方框906处通过从基极触发电压减去基极保持电压来确定所述装置的SCR偏移电压。在替代方面，可在方框902中提供所述偏移电压，进而避免在方框906处对其进行确定。
在方框908处根据至少所述操作特征和SCR偏移电压来选择经更改触发电压和经更改保持电压。一般来说，所述经更改触发电压经选择以便小于或等于所述受保护装置的最大或击穿电压。这准许在向受保护装置施加破坏性电压电平之前触发SCR ESD装置。所述经更改保持电压通常经选择以便小于或低于受保护装置的操作电压范围。因而，可减轻锁定条件等。请注意，在本发明的此方面中，经更改触发电压与经更改保持电压之间的差值大约等于所述偏移值。
在方框910处根据所述经更改触发电压和经更改保持电压来选择触发元件的组合。一般来说，所述触发元件经组成以便产生更改的电压偏移，其添加到基极触发电压和基极保持电压以产生经更改触发电压和经更改保持电压。所述更改的电压偏移是触发元件的传导特征的函数。
作为实例，许多二极管单独具有约0.7伏的压降、约2伏的基极触发电压和约1伏的基极保持电压。而且，选择约4.1伏的经更改触发电压和约3.1伏的经更改保持电压。串联连接的二极管中的三个二极管产生2.1伏的更改的电压偏移，且产生本实例的经更改触发电压和经更改基极电压。
接着，在方框912处根据选定组合来形成触发元件。触发元件经形成以便与在方框902处提供的SCR ESD装置的第一区和第二端子接触。作为实例，可通过在半导体主体内形成一个或一个以上n型阱区且在其中形成p型区来形成二极管。可接着形成传导层和/或触点以串联连接所述二极管并将所述二极管连接到SCR ESD装置。请注意，触发元件对SCR装置的电容值具有相对微小作用或没有作用。这是由于耗散或流动穿过SCR装置的电流实质上不会流动穿过触发元件的事实。
本发明所属领域的技术人员将容易了解，可在不脱离所主张发明的范围的情况下对所描述的示范性实施例和所实施的其它实施例作出修改。
Claims (11)
1.一种硅整流器半导体装置，其包含：
在半导体主体内形成的第一传导类型的第一阱区；
在所述第一阱区内形成的所述第一传导类型的第一区；
在所述第一阱区内形成的第二传导类型的第二区；
在所述半导体主体内邻近于所述第一阱区而形成的所述第二传导类型的第二阱区；
在所述第二阱区内形成的所述第一传导类型的第三区；
在所述第二阱区内形成的所述第二传导类型的第四区；
连接到所述第一区的触发元件，其将基极触发电压和基极保持电压更改为经更改触发电压和经更改保持电压；
连接到所述第二区的第一端子；
连接到所述第三区、所述第四区和所述触发元件的第二端子；且
其中所述第一端子在低阻抗状态期间响应于施加到所述第一端子的所述经更改触发电压而将电流传导到所述第二端子。
2.根据权利要求1所述的装置，其中所述第一传导类型是n型，且所述第二传导类型是p型；其中所述第一端子是阳极，且所述第二端子是阴极；且其中所述第一端子是垫，且所述第二端子是接地。
3.根据权利要求1或2所述的装置，其中响应于低于施加到所述第一端子的所述经更改保持电压的电压而退出所述低阻抗状态且进入高阻抗状态。
4.根据权利要求1或2所述的装置，其进一步包含连接到所述第一端子的受保护电路。
5.根据权利要求6所述的装置，其中所述经更改保持电压小于所述受保护电路的操作电压，且所述经更改触发电压大于所述受保护电路的所述操作电压且小于所述受保护电路的击穿电压。
6.根据权利要求1所述的装置，其中所述触发元件包含形成在所述半导体主体内且连接到所述第二端子的所述第一传导类型的第五区，和形成在所述半导体主体内且连接到所述第五区和所述第一区的所述第二传导类型的第六区。
7.根据权利要求1所述的装置，其中所述触发元件包含多个二极管。
8.根据权利要求1所述的装置，其中所述触发元件包含具有接地漏极或接地栅极配置的MOS装置。
9.一种形成并操作带有触发元件的硅控整流器装置的方法，其包含：
在半导体主体内形成第一传导类型的第一阱区；
在所述第一阱区内形成所述第一传导类型的第一区；
在所述第一阱区内形成第二传导类型的第二区；
在所述半导体主体内邻近于所述第一阱区而形成所述第二传导类型的第二阱区；
在所述第二阱区内形成所述第一传导类型的第三区；
在所述第二阱区内形成所述第二传导类型的第四区；
根据经更改触发电压和经更改保持电压与所述第一区接触地形成触发元件；
形成连接到所述第二区的第一端子；
形成连接到所述第三区、所述第四区和所述触发元件的第二端子；
在将小于所述经更改触发电压的电压施加到所述第一端子时维持所述第一端子与所述第二端子之间的高阻抗状态；
在将至少为所述经更改触发电压的电压施加到所述第一端子时进入所述第一端子与所述第二端子之间的低阻抗状态；以及
在将小于所述经更改保持电压的电压施加到所述第一端子时退出所述第一端子与所述第二端子之间的所述低阻抗状态。
10.根据权利要求9所述的方法，其进一步包含根据受保护电路来选择所述经更改触发电压和所述经更改保持电压。
11.根据权利要求9或10所述的方法，其中所述第一传导类型是n型，且所述第二传导类型是p型。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/247,452 | 2005-10-11 | ||
| US11/247,452 US7728349B2 (en) | 2005-10-11 | 2005-10-11 | Low capacitance SCR with trigger element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101288177A true CN101288177A (zh) | 2008-10-15 |
Family
ID=37943525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006800379558A Pending CN101288177A (zh) | 2005-10-11 | 2006-10-11 | 带有触发元件的低电容硅控整流器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7728349B2 (zh) |
| EP (1) | EP1946381A4 (zh) |
| JP (1) | JP2009512217A (zh) |
| CN (1) | CN101288177A (zh) |
| TW (1) | TWI335660B (zh) |
| WO (1) | WO2007044843A2 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840918A (zh) * | 2010-04-14 | 2010-09-22 | 电子科技大学 | 一种二极管触发的可控硅整流式静电释放保护电路结构 |
| CN103296075A (zh) * | 2012-03-02 | 2013-09-11 | 瑞萨电子株式会社 | 半导体器件 |
| CN105552074B (zh) * | 2015-12-23 | 2018-12-18 | 电子科技大学 | 一种基于锗硅异质结工艺的scr器件 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1560030A1 (en) * | 2004-01-28 | 2005-08-03 | Koninklijke Philips Electronics N.V. | Method and apparatus for testing integrated circuits for susceptibility to latch-up |
| JP2010067846A (ja) * | 2008-09-11 | 2010-03-25 | Panasonic Corp | 静電放電保護回路を備えた半導体装置 |
| US8253165B2 (en) * | 2008-11-04 | 2012-08-28 | Macronix International Co., Ltd. | Structures for lowering trigger voltage in an electrostatic discharge protection device |
| US8693148B2 (en) * | 2009-01-08 | 2014-04-08 | Micron Technology, Inc. | Over-limit electrical condition protection circuits for integrated circuits |
| CN101814498B (zh) * | 2010-03-10 | 2011-09-07 | 浙江大学 | 一种内嵌nmos辅助触发可控硅结构 |
| CN102208455B (zh) * | 2011-03-29 | 2016-01-06 | 上海华虹宏力半导体制造有限公司 | 硅控整流器 |
| US8724268B2 (en) | 2011-08-30 | 2014-05-13 | Micron Technology, Inc. | Over-limit electrical condition protection circuits and methods |
| US8963202B2 (en) * | 2012-02-09 | 2015-02-24 | United Microelectronics Corporation | Electrostatic discharge protection apparatus |
| US9035352B2 (en) | 2012-04-30 | 2015-05-19 | Texas Instruments Incorporated | Twin-well lateral silicon controlled rectifier |
| CN102938403B (zh) * | 2012-11-28 | 2015-05-06 | 辽宁大学 | 一种用于esd保护的低压触发scr器件 |
| US9594172B1 (en) * | 2013-09-09 | 2017-03-14 | The United States Of America, As Represented By The Secretary Of The Navy | Solid-state spark chamber for detection of radiation |
| US9368486B2 (en) * | 2014-02-17 | 2016-06-14 | Allegro Microsystems, Llc | Direct connected silicon controlled rectifier (SCR) having internal trigger |
| JP6468015B2 (ja) * | 2015-03-18 | 2019-02-13 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
| US9318481B1 (en) | 2015-05-15 | 2016-04-19 | Allegro Microsystems, Llc | Electrostatic discharge protection device |
| KR102440181B1 (ko) * | 2016-02-12 | 2022-09-06 | 에스케이하이닉스 주식회사 | 정전기방전 보호를 위한 게이트-커플드 엔모스 소자 |
| US9929141B2 (en) | 2016-04-04 | 2018-03-27 | Allegro Microsystems, Llc | Devices with an embedded zener diode |
| US10446537B2 (en) * | 2017-06-20 | 2019-10-15 | Texas Instruments Incorporated | Electrostatic discharge devices |
| US11848321B2 (en) * | 2021-04-23 | 2023-12-19 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device for providing spike voltage protection and manufacturing method thereof |
| US11967650B2 (en) | 2022-05-05 | 2024-04-23 | Allegro Microsystems, Llc | Snapback electrostatic discharge protection device with tunable parameters |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5012317A (en) | 1986-04-11 | 1991-04-30 | Texas Instruments Incorporated | Electrostatic discharge protection circuit |
| EP0477947B1 (en) | 1990-09-28 | 1998-07-15 | Hewlett-Packard Company | Switch for sharing a peripheral device |
| US5856214A (en) * | 1996-03-04 | 1999-01-05 | Winbond Electronics Corp. | Method of fabricating a low voltage zener-triggered SCR for ESD protection in integrated circuits |
| US5734543A (en) * | 1996-03-27 | 1998-03-31 | Clemson University | Method and apparatus to improve the performance of AC solenoid devices during lapses in power quality |
| US6016002A (en) * | 1996-12-20 | 2000-01-18 | Texas Instruments Incorporated | Stacked silicon-controlled rectifier having a low voltage trigger and adjustable holding voltage for ESD protection |
| US6850397B2 (en) | 2000-11-06 | 2005-02-01 | Sarnoff Corporation | Silicon controlled rectifier electrostatic discharge protection device for power supply lines with powerdown mode of operation |
| DE60130028T2 (de) | 2000-11-06 | 2008-06-26 | Sarnoff Corp. | Schutzvorrichtung gegen elektrostatische Entladung mit gesteuertem Siliziumgleichrichter mit externem On-Chip-Triggern und kompakten inneren Abmessungen für schnelles Triggern |
| US6876957B1 (en) | 2000-12-27 | 2005-04-05 | Cisco Technology, Inc. | Electronic equipment simulated earthquake survivability test system and method |
| EP1368875A1 (en) * | 2001-03-16 | 2003-12-10 | Sarnoff Corporation | Electrostatic discharge protection structures having high holding current for latch-up immunity |
| US6822294B1 (en) | 2001-06-29 | 2004-11-23 | National Semiconductor Corporation | High holding voltage LVTSCR |
| US6764892B2 (en) | 2001-09-05 | 2004-07-20 | Texas Instruments Incorporated | Device and method of low voltage SCR protection for high voltage failsafe ESD applications |
| US7332748B2 (en) * | 2002-12-04 | 2008-02-19 | Nec Electronics Corporation | Electro-static discharge protection device |
| JP4290468B2 (ja) * | 2002-05-24 | 2009-07-08 | Ｎｅｃエレクトロニクス株式会社 | 静電気放電保護素子 |
| US6791146B2 (en) | 2002-06-25 | 2004-09-14 | Macronix International Co., Ltd. | Silicon controlled rectifier structure with guard ring controlled circuit |
| US6911679B1 (en) | 2003-01-09 | 2005-06-28 | National Semiconductor Corp. | LVTSCR with compact design |
| US6909149B2 (en) | 2003-04-16 | 2005-06-21 | Sarnoff Corporation | Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies |
| US6919603B2 (en) | 2003-04-30 | 2005-07-19 | Texas Instruments Incorporated | Efficient protection structure for reverse pin-to-pin electrostatic discharge |
-
2005
- 2005-10-11 US US11/247,452 patent/US7728349B2/en active Active
-
2006
- 2006-10-11 CN CNA2006800379558A patent/CN101288177A/zh active Pending
- 2006-10-11 WO PCT/US2006/039834 patent/WO2007044843A2/en active Application Filing
- 2006-10-11 TW TW095137397A patent/TWI335660B/zh active
- 2006-10-11 JP JP2008535661A patent/JP2009512217A/ja not_active Abandoned
- 2006-10-11 EP EP06816769A patent/EP1946381A4/en not_active Ceased
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840918A (zh) * | 2010-04-14 | 2010-09-22 | 电子科技大学 | 一种二极管触发的可控硅整流式静电释放保护电路结构 |
| CN103296075A (zh) * | 2012-03-02 | 2013-09-11 | 瑞萨电子株式会社 | 半导体器件 |
| CN103296075B (zh) * | 2012-03-02 | 2017-11-24 | 瑞萨电子株式会社 | 半导体器件 |
| CN105552074B (zh) * | 2015-12-23 | 2018-12-18 | 电子科技大学 | 一种基于锗硅异质结工艺的scr器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1946381A4 (en) | 2008-12-10 |
| WO2007044843A3 (en) | 2007-11-22 |
| US20070090392A1 (en) | 2007-04-26 |
| EP1946381A2 (en) | 2008-07-23 |
| TWI335660B (en) | 2011-01-01 |
| WO2007044843A2 (en) | 2007-04-19 |
| US7728349B2 (en) | 2010-06-01 |
| TW200723502A (en) | 2007-06-16 |
| JP2009512217A (ja) | 2009-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101288177A (zh) | 带有触发元件的低电容硅控整流器 | |
| US6538266B2 (en) | Protection device with a silicon-controlled rectifier | |
| JP2699654B2 (ja) | トリガ電圧を低減したｓｃｒ保護構造および回路 | |
| US8044466B2 (en) | ESD protection device in high voltage and manufacturing method for the same | |
| US6861711B2 (en) | Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors | |
| CN106684080B (zh) | 包括硅可控整流器的静电放电保护装置 | |
| JP2006523965A (ja) | シリコンオンインシュレータ技術を対象とする静電放電（ｅｓｄ）保護用低電圧シリコン制御整流器（ｓｃｒ） | |
| US9029910B2 (en) | Programmable SCR for ESD protection | |
| US9627372B2 (en) | Electrostatic discharge protection device | |
| WO2006001990A1 (en) | Fast turn-on and low-capacitance scr esd protection | |
| US8963288B2 (en) | ESD protection circuit | |
| CN107799517B (zh) | 用于半导体结构的esd装置 | |
| KR100750588B1 (ko) | 정전기 방전 보호회로 | |
| US8324688B2 (en) | Electrostatic discharge protection device for high voltage operation | |
| US20170287895A1 (en) | Electrostatic discharge protection apparatus and applications thereof | |
| CN111009524A (zh) | 经过栅极提升的nmos esd保护装置 | |
| US6680493B1 (en) | ESD protective transistor | |
| JPH09326472A (ja) | パッド保護ダイオード構成体 | |
| US20200051970A1 (en) | Electrostatic discharge protection apparatus having at least on junction and method for operating the same | |
| KR100612948B1 (ko) | 낮은 항복전압을 갖는 정전기 보호회로의 트랜지스터 | |
| CN112447703A (zh) | 静电放电防护元件 | |
| US9991173B2 (en) | Bidirectional semiconductor device for protection against electrostatic discharges | |
| EP0568341A2 (en) | Electrostatic discharge protection structure | |
| CN104851877A (zh) | 半导体装置 | |
| CN110649015A (zh) | 一种可控硅整流器的静电放电保护装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |