TWI335660B - Low capacitance scr with trigger element - Google Patents

Low capacitance scr with trigger element Download PDF

Info

Publication number
TWI335660B
TWI335660B TW095137397A TW95137397A TWI335660B TW I335660 B TWI335660 B TW I335660B TW 095137397 A TW095137397 A TW 095137397A TW 95137397 A TW95137397 A TW 95137397A TW I335660 B TWI335660 B TW I335660B
Authority
TW
Taiwan
Prior art keywords
region
voltage
terminal
trigger
conductivity type
Prior art date
Application number
TW095137397A
Other languages
English (en)
Other versions
TW200723502A (en
Inventor
Gianluca Boselli
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of TW200723502A publication Critical patent/TW200723502A/zh
Application granted granted Critical
Publication of TWI335660B publication Critical patent/TWI335660B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0817—Thyristors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0403—Modifications for accelerating switching in thyristor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08108—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in thyristor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Rectifiers (AREA)
  • Thyristors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

1335660 九、發明說明： 【發明所屬之技術領域】 本發明一般關於半導體裝置’且更明確地說，關於含有 一觸發器元件之矽控整流器（SCR)裝置以及製造與操作的 方法。 【先前技術】 積體電路（1C)可因會導致橫跨裝置施加相當大電壓之靜 電放電（ESD)事件而受到嚴重毀損。由ESD事件施加的電 壓通常會比該電路的操作電壓大。由於在人體或金屬物件 上堆積之電荷的放電可使ESD事件發生。ESD事件亦可因 一 1C自身上所堆積之電荷的放電而發生。 1C中的ESD現象隨著對更高操作速度、更小操作電壓、 更尚封裝密度與降低成本的需求驅使所有裝置尺寸縮小而 漸形重要。以上所述通常意味著較薄介電層、具更多驟然 之摻雜轉變的較高摻雜位準與較高電場，所有這些因子皆 導致對毀損性ESD事件的敏感度提高。 於金氧半導體（MOS)IC中所使用的一些常見保護方案依 賴與nMOS裝置相關的寄生雙極電晶體，其中該nMOS裝置 之汲極係連接至欲加以保護的接針，而nMOS裝置之源極 則連接至接地。該保護位準或故障臨界可藉由改變該 nMOS裝置之閘極氧化物下從該汲極至該源極的nMOS裝置 寬度來加以設定。在應力情形下，介於受保護之接針與接 地間之主要電流引導路徑包含該nMOS裝置之寄生雙極電 晶體。此寄生雙極電晶體會在相對於所發生之接地應力事 115321.doc 件而言接針為正的情況下，於h突返區域中操作。 一主要故障機制（發現在突返情形中操作成一寄生雙極 電晶體的nMOS保護裝置中）係第二崩潰的開始。該第二崩 /貝係一種只要該碰撞游離電流之減少因載子之熱產生而偏 移便會引起該裝置中之熱逸的現象。第二崩潰係在自體加 熱所產生之應力下’起始於一裝置中。第二崩潰所起始之 峰值nMOS裝置溫《，一 &習知會與該應力電流位準一起 提升。 另*見ESD保護方案運用一矽控整流器（SCR)作為一 抵銷ESD的保護裝置’纟中該觸發機制係在環繞該保護裝 置之一部分的n井與該p型基板間介面處的突崩引導。一高 度摻雜區域係連接至一寄生電阻器，其隨後係連接至該受 保護之節點。該寄生電阻器與介於該n井與基板間之交會 處的重度摻雜區域會提供一額外的電流來源，以在一較低 電壓時發生突崩 '然而’如此形成之♦控整流器裝置對許 多半導體裝置而言不夠快。 【發明内容】 本發明在遭遇低及/或超低電容需求時會促進靜電放電 保》蒦故而可執行兩速操作，而不會對效能產生負面的 影響。本發明運用一具新的組態與一觸發器元件的矽控整 流器(SCR)。該新的組態允許在高速操作之下能具低及/或 超低電容》此外，該新的組態能避免過大的觸發電壓。該 觸發器元件使該矽控整流器裝置能夠(例如)根據一欲加以 保護之裝置的操作特性來調整及/或選擇觸發與保留電 115321.doc 1335660 根據本發明之一方面，一具可選擇觸發與保留電壓之矽 整流器半導體裝置包括一觸發器元件。一第一導電率類型 之一第一井區域係形成於一半導體主體内。該第一導電率 類型之一第一區域係形成於該第一井區域内。一第二導電 率類型之一第二區域係形成於該第一井區域内。具該第二 導電率類型之一第二井區域係形成於鄰接該第一井區域之 半導體主體内。該第一導電率類型之一第三區域係形成於 該第二井區域内。該第二導電率類型之一第四區域係形成 於该第二井區域内。該觸發器元件係連接至該第一區域， 並會將一基極觸發電壓與一基極保留電壓變更成一經變更
【實施方式】 本發月在遇低及/或超低電容需求時會促進靜電放電 保濩故*，可執行尚速操作，而不會對效能產生負面的 影響。本發明運用一具. 一具新的組態與一觸發器元件的矽控整
壓:該觸發器it件使該SCR裝置能夠（例如）根據—欲加以 保羞之裝置之操作特性來調整及/或選擇觸發與保留電 保留電 115321.doc 1335660
圖1A係一傳統矽控整流器（SCR)裝置100的斷面圖。所 提供之該裝置1 00係作為傳統矽控整流器裝置的—項範 例。該裝置1 00係一 npnp結構，且係於半導體裝置中笋由 在靜電放電事件與電流耗散期間之開啟或操作而用以減輕 因靜電放電事件所造成的毁損。故而，便可保護該（等）半 導體裝置免受該靜電放電事件的侵害。
該裝置100包括一含一或更多半導體層之半導體主體 102，其包括一半導體基板，例如矽。一 n井區域1〇4係藉 由選擇性植入（若干）n型摻雜物而形成於該半導體主體 内。一P井區域106係藉由選擇性植入（若干）p型摻雜物而形 成於該半導體主體102内，且鄰接該n井區域1〇4。一或更 多隔離結構108係形成於該半導體主體1〇2内，以隔離該裝 置100之區域並界定作用區域。 一具η型導電率之第一區域11〇係形成於該η井區域 中。一具Ρ型導電率之第二區域112係形成於該η井區域1〇4 中，並藉由該等隔離結構1〇8其中一者而與該第一區域分 離開來。一纟η型導電率之第三區域U4係形成於該ρ井區 域106中，並藉由該等隔離結構1〇8其中一者而與該第二區 域112分離開來。一具ρ型導電率之第四區域ιΐ6係形成於 該Ρ井區域106中’並藉由該等隔離結構1〇8其中另—者而 與該第三區域114分離開來。 該第一區域110與該第 之裝置的觸點118。該第 二區域112係連接至一欲加以保護 二區域114與該第四區域ι16係在 115321.doc 1335660 一參考電位下連接至一第二端子，通常為接地。該裝置 100會在一高阻抗狀態與一低阻抗狀態中操作，其中高阻 抗會出現在該觸點118與該第二端子120之間，而低阻抗狀 態亦出現在該觸點118與該端子120之間。可使該裝置1〇〇 處於低阻抗狀態，以減輕或避免將高電壓施加至該受保護 之裝置。 初始時，在無施加任何電壓下，該裝置1〇〇係處於該高 φ 阻抗狀態。然而，一旦相對於該第二端子120將一觸發電 壓或更大者施加至該觸點118時，則該裝置i 〇〇便會從該高 阻抗狀態改變成該低阻抗狀態。此時，該n井區域Μ1會變 為反向偏壓並崩潰。崩潰的效果係集結於該第二端子丨2〇 之正載子的注入❶於是，該裝置會進入該低阻抗，且會將 電流從該觸點118引導至該第二端子12〇。只要相對於該第 二端子120將一保留電壓或更大者施加至該觸點118，則該 裝置100便會維持在該低阻抗狀態。 一 TN電晶體、一 TP電晶 1 圖1 A於該裝置之斷面圖上亦包括一等效方案。該n井區 域1〇4之電阻係以RN表示；該半導體主體1〇2之電阻係以 RSUB表示；-由該第二區域112、該n井區域ι〇4與該半導 體主體102所形成之ρηρ電晶體係#ΤΝ表示；以及一由該η 井區域104、該ρ井區域106與該第三區域u4所形成之叩η 電晶體係以TP表示。 圖1B說明圖1A之裝置1〇〇的等效方案。該等效方案本質 上係用以說明，而無須獲取該裝置1〇〇的所有操作特質。 圖1B之方案包括一 rn電阻器、 115321.doc 1335660 體與-RSUB電阻器’其在上文之⑽中亦有加以說明。 一觸點118係連接至該RN電阻器之一第一端子與該tn電晶 體（其係一 ΡΝΡ型雙極接合電晶體）之一射極。該ΤΝ電晶體 之基極係連接至该RN電阻器之一第二端子與該τρ電晶 體（其係一ΝΡΝ型雙極接合電晶體）之一集極。該ΤΝ電晶體 之一集極係連接至該RSUB電阻器之一第一端子與該τρ電 ββ體之基極。该ΤΡ電晶體之一射極與該rsUB電阻器之 一第一端子係連接至一第二端子丨2〇。 忒方案初始時係處於一高阻抗狀態，而對該觸點丨丨8與 5亥第二端子120無施加任何電壓。該TN電晶體與該電晶 體一者皆關閉且均避免實質之電流從其上流過。在相對於 該第二端子120對該觸點118施加一觸發電壓或更大者之 後該方案會立即從該高阻抗狀態轉變成一低阻抗狀態。 在施加該觸發電壓或更大者之後，該n井區域1〇4的崩潰會 立即發生，且電流實質上會平行地流過該ΤΝ電晶體與該 RSUB電阻器。對該觸點118會施加至少一保留電壓，以因 使該TN電晶體保持開啟而維持該低阻抗狀態。在對該觸 點118所施加之電壓降至該保留電壓之下後，該TN電晶體 會立即關閉’且該方案會回復至該高阻抗狀態。 圖2係說明一傳統矽控整流器裝置（例如，圖1A之裝置 1 00)之典型電流_電壓特性的曲線圖。該曲線圖係針對說明 之目的而提供，以便能發現與傳統矽控整流器裝置（例 如，圖1A之裝置10〇)相關的（若干）問題。 X轴關於對該傳統矽控整流器裝置之觸點（例如，圖1A之 115321.doc • 10· 1335660 裝置100的觸點118)所施加的電壓β χ軸的單位為伏特。y 軸關於流過該傳統矽控整流器裝置的電流，例如從圖 裝置100的觸點118流至該第二端子12〇。線2〇1代表該傳統 石夕控整流器裝置的說明性電流-電壓回應。 初始時，對該觸點所施加係一低於一觸發電壓2们的電 壓，其會使該裝置維持於一高阻抗狀態。於是，由於該高 阻抗狀態，少許或無任何電流會流過該裝置。一旦所施加 • 之電壓達該觸發電壓202，則該裝置會開啟並從該高阻抗 狀態改變成一低阻抗狀態。於該說明性傳統矽控整流器裝 置中，該觸發電壓恰超過10伏特一些。一旦該裝置係處於 該低阻抗狀態，則提升之電流便開始流過該裝置，如同線 201所顯示。流過該裝置之電流作為降低所施加之電壓與 消耗電流及電源，從而並保護其他半導體裝置或電路。只 要對該觸點施加至少一保留電壓203(其在此範例中係恰小 於2伏特一些），則該裝置便會維持在該低阻抗狀態。 • 通常，就ESD保護而言，一合適ESD裝置應在達到毁損 電壓位準之前啟動；消耗過多的電壓與電流；以及在獲得 女全電壓位準之後，便立即關閉或停用。傳統矽控整流 器裝置經常會用作ESD保護，因為其在需要有限晶粒面積 時可產生相當高的效能，或每單位面積產生高ESD效能。 然而，線201卻說明本案發明者已注意到之關於傳統矽控 整流器裝置的許多問題。伴隨傳統矽控整流器裝置的其中 一個問題在於所需觸發電壓太高，例如恰超過丨〇伏特一些 的觸發電壓202。此等高觸發電壓無法對受保護電路及/或 115321.doc 1335660 裝置提供足夠的電壓保護。舉例而言，許多電路及/或半 導體裝置在接近1 〇伏特的電壓下（例如，所施加之電壓大 於6伏特）便可能受到毁損或破壞。例如，薄氧化物可能會 因大於或等於6伏特之電壓而受到毀損或破壞。伴隨傳統 矽控整流器裝置的另一個問題在於所需保留電壓太低，例 如小於2伏特的保留電壓2〇3。此等低保留電壓可在回復正 常操作條件時避免該等傳統矽控整流器裝置的關閉或停 用’並可能會易於鎖存。 圖3 A係根據本發明一方面之矽控整流器（SCR)裝置3⑼ 的斷面圖。該裝置300係一種每單位面積具低電容與高效 能之裝置。此外，該裝置3〇〇會運用一正向注入觸發機 制，而非電性崩潰，例如圖丨A之傳統矽控整流器裝置】〇〇 所運用的電性崩潰機制。該裝置3〇〇係一pNpN結構，且係 於半導體裝置中藉由在靜電放電事件與電流耗散期間之開
啟或操作而用以減輕因靜電放電事件所造成的毀損。I 而，便可保護該（等）半導體裝置免受該靜電放電事件的侵 害。 & 该裝置300包括一含一或更多半導體層之半導體主體 3〇2，其包括一半導體基板，例如矽及/或一或更多磊晶 層。一η井區域304係藉由選擇性植入（若干）n型摻雜物而= 成於該半導體主體3〇2内。一p井區域3〇6係藉由選擇性植 入（若干）p型摻雜物而形成於該半導體主體3〇2内且鄰接 該η井區域304。一或更多隔離結構3〇8係形成於該半導體 主體302内’以隔離該裝置3⑽之區域並界定作用區域。 115321.doc -12· 1335660 一具η型導雷座夕楚r r-， 午之第一區域310係形成於該η井區域304 中、具Ρ型導電率之第二區域312係形成於該η井區域3〇4 中，並秸由該等隔離結構3〇8其中一者而與該第一區域分 離開來。一具η型導電率之第三區域314係形成於該ρ井區 域306 t ’並藉由該等隔離結構谓其中—者而與該第二區 域312分離開來。一具P型導電率之第四區域316係形成於 6亥P井區域306中，並藉由該等隔離結構3〇8其中另一者而 與該第三區域314分離開來。 該第一區域3 12係連接至一欲加以保護之觸點3〗8。該第 一區域310'該第三區域3 M與該第四區域316係在一參考 電位下連接至一第二端子320，通常為接地。該裝置3〇〇會 在一高阻抗狀態與一低阻抗狀態中操作，其中高阻抗會出 現在該觸點318與該第二端子320之間，而低阻抗狀態亦出 現在該觸點318與該端子320之間。可使該裝置3〇〇處於低 阻抗狀態，以減輕或避免將高電壓施加至該受保護之裝 置。 在沒有橫跨該觸點318與該第二端子32〇施加一電壓的情 況下’該裝置300會處於高阻抗狀態，亦稱為一關閉或停 用的狀態。然而’一旦相對於該第二端子320將一觸發電 壓或更大者施加至該觸點3 1 8時，則該裝置3〇〇便會從該高 阻抗狀態改變成一低阻抗狀態，亦稱為一開啟或啟動的狀 態。此時’正向注入會發生並因而導致低阻抗且會從該觸 點3 18將電流引導至該第二端子320。只要相對於該第二端 子320對該觸點318施加一保留電壓或更大者，該裝置3〇〇 U532J.doc 13 叫660 便會保持在該低阻抗狀態。’ 由-玄裝置300所獲得之觸發電壓與保留電壓係稱為基極 或^經修正觸發與保留電麼。一般而言，欲用來對一些裝 置行ESD保護的基極觸發與保留電愿係太低。於另一方面 (乂下將有所說明）中，添加—觸發器元件便能對該等觸發 與保留電壓加以選擇及/或調整。 圖3Α於該裝置之斷面圖上亦包括—等效方案井區 鲁 域304之電阻係以RN表該半導體主體302之電阻係以 RSUB表示；_由該第二區域312、該n井區域3〇4與該半導 體主體302所形成之pnp電晶體係以TN表示；以及一由該n 井區域304、t亥ρ井區域3〇6與該第三區域3ΐ4所形成之η” 電晶體係以TP表示。 亦應注意的是本發明亦包括替代性方面，其中該導電率 係經反向而產生一 NPNP結構。 圖3B說明根據本發明一方面之圖3A裝置3〇〇的等效方 _ 案。該等效方案本質上係用以說明，而無須獲取該裝置 300的所有操作特質。 圖3B之方案包括一 RN電阻器、_ TN電晶體'一 電晶 體與-RSUB電阻器’其在上文之圖3A中亦有加以說明。 一觸點3 18係連接至該tn電晶體（其係一 pnp型雙極接合電 晶體）之一射極。該TN電晶體之一基極係連接至該RN電阻 器之一第一端子與該TP電晶體（其係一 NPn型雙極接合電 晶體）之一集極。該ΤΝ電晶體之一集極係連接至該rsub電 阻器之一第一端子與該TP電晶體之一基極。該τρ電晶體 115321.doc 14 1335660 之一射極、該RSUB電阻器之一第二端子與該RN電阻器之 一第二端子係連接至一第二端子320。 該方案初始時係處於一高阻抗狀態，而對該觸點3丨8與 該第二端子320無施加任何電壓。該TN電晶體與該TP電晶 體二者皆關閉且均避免實質之電流從其上流過。在相對於 該第二端子320對該觸點318施加一觸發電壓或更大者之 後’該方案會立即從該高阻抗狀態轉變成一低阻抗狀態。 在施加δ玄觸發電壓或更大者之後，正向注入會立即發生， 且電流實質上會流過該ΤΝ電晶體與該RSUB電阻器。對該 觸點3 1 8會施加至少一保留電壓，以因使該ΤΝ電晶體保持 開啟而維持該低阻抗狀態。在對該觸點3丨8所施加之電壓 降至該保留電壓之下後，該TN電晶體會立即關閉，且該 方案會回復至該高阻抗狀態。 圖4係說明根據本發明之矽控整流器裝置說明性電流·電 壓特性的曲線圖’例如圖3A之裝置300。所提供之曲線圖 係供說明用，以便能夠較容易瞭解本發明。 X軸關於對該矽控整流器裝置之觸點（例如，圖3 A之裝置 300的觸點318)所施加的電壓。y轴關於流過該矽控整流器 裝置的電流’例如從圖3之裝置3〇〇的觸點318流至該第二 端子320。線4〇1代表該矽控整流器裝置的說明性電流-電 壓回應。 開始時對该觸點所施加係一低於一觸發電壓402的電 壓，其會使該裝置維持於一高阻抗狀態。於是，由於該高 阻抗狀態’少許或無任何電流會流過該裝置。橫跨該觸點 11532l.doc 15 1335660 與该第二端子所施加之電壓在達該觸發電壓4〇2之前會持 續提升。此時，該裝置會啟動，並從該高阻抗狀態改變成 一低阻抗狀態。應注意，於此範例中該觸發電壓4〇2係相 當低（約2伏特）。此觸發電壓4〇2會比該傳統矽控整流器裝 置的觸發電麼202低許多。然而，該觸發電塵術對欲加以 保„蒦的一些半導體裝置及/或電路而言亦可能太低。因
此’該梦控整流器裝置便可藉由相互作用或在不需要時啟 動而干涉此類裝置的正常操作。 亥裝置係處於該低阻抗狀態，或啟動電流流過該裝 置’如同線4〇1所顯示。流過該裝置之電流作為降低所施 加之電壓與消耗電流及電源，從而並保護其他半導體裝置 或電路〃要有至J 一保留電塵4〇3(其在此範例中係恰超 ^伏特—些），則該裝置便會維持在該低阻抗狀態。於此 la例中’儘管該保留電壓 θ比圖2之傳統矽控整流器裝 置的保留電壓203低，然而本發 令赞明並未限制保留電壓必須 低於傳統矽控整流器裝f 、 穑““ 裒置而疋亦可包括等於及/或大於 傳統矽控整流器裝置的保 ,,^ 示留電壓。該保留電壓403於此範 例中係相當低，並可能會產 厓生問碭，例如鎖存之情形。 圖5A係根據本發明—方 外牲班 之夕控整流l§(SCR)裝置50〇 的斷面圖。該裝置500係一 能之# W ^ ^ 母早位面積具低電容與高效 月匕之裝置’並包括一觸發器 m m , ° 件’其能夠調整及/或選擇 A差更之觸發與保留電愿， F w 500^ ϋΐ^ ^ _基極觸發與保留電壓。該 裝置500與圖3之裝置3〇〇相仿 機制。該裝置500係一 PNpN 、疋-正向注入觸發 、，°構’且係於半導體裝置中藉 115321.doc 1335660 由在靜電放電事件與電流耗散期間之開啟或操作而用以減 因靜電放電事件所造成的毀損。故而，便可保護該（等） 主要的半導體裝置免受該靜電放電事件的侵害。 該裝置500在結構與組態方面與圖3之裝置3〇〇相仿，除 了 一觸發器元件522會出現在一第一區域51〇與一第二蠕子 520之間以外。因此，對於該等通用元件的一些說明便得 以省略。 于 • +該裝置500包括一半導體主體5〇2，其中一n井區域5〇4係 藉由選擇性植入（若干）n型摻雜物而形成於該半導體主體 5〇2内。一 p井區域5〇6係藉由選擇性植入（若干&型摻雜物 而形成於該半導體主體502内，且鄰接該n井區域5〇4。— 或更多隔離結構508係形成於該半導體主體5〇2内，以隔離 β玄裝置500之區域並界定作用區域。 一具η型導電率之第一區域51〇係形成於該η井區域5〇4 中 具15型導電率之第二區域512係形成於該η井區域5〇4 • 中，並藉由該等隔離結構508其中一者而與該第一區域分 離開來。一具η型導電率之第三區域514係形成於該ρ井區 域506中，並藉由該等隔離結構5〇8其中一者而與該第二區 域512分離開來。一具ρ型導電率之第四區域516係形成於 該Ρ井區域506中，並藉由該等隔離結構5〇8其中另一者而 與該第三區域514分離開來。該觸發器元件522係形成於該 半導體主體502之内或之上。於本發明之替代性方面中， 可將該觸發器元件形成為與該半導體主體5〇2分離。 该第二區域512係連接至一欲加以保護之觸點^卜該觸 II5321.doc 17 1335660 發益7G件522、該第三區域514與該第四區域516係在一參 考電位下連接至一第二端子520，通常為接地。該第一區 域510係連接至該觸發器元件522。該裝置5〇〇會在—高阻 抗狀態與-低阻抗狀態中操作，其中高阻抗會出現在該觸 點518與該第二端子52〇之間’而低阻抗狀態亦出現在該觸 點518與該端子520之間。可使該裝置5〇〇處於低阻抗狀 態，以減輕或避免將高電壓施加至該受保護之裝置。 • 該觸發器元件522會對該裝置500產生並允許一經變更觸 發電壓與保留電壓，而非圖3之裝置3〇〇的基極觸發與保留 電壓。該經變更觸發電壓會大於或等於一基極觸發電壓， 且該經變更保留電壓會大於或等於一基 該觸發器元㈣會在該第-區域51〇與該第^端子52〇 之間產生-電壓差或電麼偏移。所產生之電虔偏差會添加 至該基極觸發電壓與該基極保留電屢，以獲得該經變更觸 發電壓與該經變更保留電壓。該觸發器元件522可包括一 i 或更多個別組件，以獲得該電m偏差。於其中一範例中， 該觸發器元件522單純地係一短路，其會產生一等於該基 極觸發電壓之經變更觸發電壓與一等於該基極保留電壓之 經變更保留電愿。於另一範例中，該觸發器元件522包括 一或更多二極體，其會產生更高的經變更觸發電壓與經變 更保留電壓。於又另一範例中，NM〇s或pM〇s電晶體裝 置會與接地閘極或閉極輕合一起運用，以獲得該等經變更 觸發與保留電壓。一些關於可供該觸發器元件兄2運用之 合適配置的更特殊範例係於下文中加以說明。 H532I.doc -18 - 在没有橫跨該觸點518與該第二端子520施加一電壓的情 況下，該裝置500會處於高阻抗狀態，亦稱為一關閉或停 的狀態。然而，一旦相對於該第二端子52〇將一經變更 觸發電屋或更大者施加至該觸點518時，則該裝置5〇〇便會 從5亥向阻抗狀態改變成一低阻抗狀態，亦稱為一開啟或啟 動的狀態。此時’正向注入會發生並因而導致低阻抗且會 從该觸點518將電流引導至該第二端子52〇。只要相對於該 端子520對该觸點5〗8施加一經變更保留電壓或更大 者，該裝置500便會保持在該低阻抗狀態。 該裝置500所獲得之觸發電壓與保留電壓由於該觸發器 元件522而可選擇及/或可配置。於是，便可選擇該經變更 觸發電遷’以便能為一特定裝置提供esd保護。通常，會 十對"亥特定裝置而將該經變更觸發電壓選擇為大於一操作 電屡’且小於一破壞性或毁損電磨。同樣地，可選擇該經 變更保留電壓’以便能允許保護’而不會遭遇鎖存之 情形。通常，會將該經變更保留電壓選擇為低於該特定受 保護裝置之操作電壓範圍。 ★此外，圖5A於該裝置之斷面圖上亦包括一等效方案。該 等效方案係針對說明之目的而提供。該η井區域5G4之電阻 係以RN表示；該半導體主體5〇2之電阻係以rsub表示； :由該第二區域512、該n井區域504與該半導體主體5〇2所 形成之ρηρ電晶體係以ΤΝ表示；以及一由該η井區域$⑸、 該Ρ井區域506與該第三區域514所形成之ηρη電晶體係以π 表示。 115321.doc •19- 山）660 圖5B說明根據本發明一方面之圖5A裝置5⑼的等效方 案。該等效方案本質上係用以說明，而無須獲取該裝置 500的所有操作特質。 圖之方案包括一RN電阻器、一觸發器元件522、一 TN電晶體、—TP電晶體與一 RSUB電阻器，其在上文之圓 5A中亦有加以說明。一觸點518係連接至該tn電晶體（其 係PNP型雙極接合電晶體）之一射極。該丁!^電晶體之一 • 基極係連接至該RN電阻器之一第一端子與該TP電晶體（其 係NPN型雙極接合電晶體）之一集極。該TN電晶體之一 集極係連接至該RSUB電阻器之一第一端子與該Τρ電晶體 之基極。該TP電晶體之一射極與該RSUB電阻器之一第 一蚝子係連接至一第二端子52〇。該rn電阻器之一第二端 子係連接至該觸發器元件522，其本身係連接至該第二端 子 520。 該方案初始時係處於一高阻抗狀態，而對該觸點518與 • 該第二端子520無施加任何電壓。該TN電晶體與該τρ電晶 體二者皆關閉且均避免實質之電流從其上流過。在相對於 該第二端子520對該觸點5 1 8施加一觸發電壓或更大者之 後，該方案會立即從該高阻抗狀態轉變成一低阻抗狀態。 該經改變觸發電壓由於該觸發器元件522故而至少等於該 基極觸發電壓。隨著所施加電壓現等於或大於該經變更觸 發電壓’正向注入會立即發生且電流實質上會流過該ΤΝ 電晶體與該RSUB電阻器。對該觸點5 i 8會施加至少一經變 更保留電壓，以因使該TN電晶體保持開啟而維持該低阻 115321.doc -20· 1335660 抗狀態。在對該觸點518所施加之電壓降至該保留電壓之 下後，該™電晶體會立即關閉’且該方案會回復至該高 阻抗狀態。
圖6係說明根據本發明之具觸發器元件之矽控整流器裝 置（例如，圖5A之裝£ 500)說明性電流·電塵特性的曲線 圖。該裝置之觸發器元件會使經變更觸發與保留電麼能夠 與該石夕控整流器裝置-起運用。所提供之曲線圖係供說明 用’以便能夠較容易瞭解本發明。 X軸關於對該等矽控整流器裝置之觸點（例如，圖之裝 置500的觸點518)所施加的電壓。y軸關於流過該等石夕控整 流器裝置的電流’例如從圖5之裝置5〇〇的觸點518流至該 第二端子520。 一圖6中說明三不同的標繪圖，其說明觸發器元件的各種 實施方案。線601代表一具觸發器元件短路之第一矽控整 流器裝置的說明性電流-電壓回應。此第—矽控整流器裝 置會在一基極觸發電壓602與一基極保留電壓6〇3下操作。'^ 另一線611代表一具一單一二極體作為觸發器元件之第二 矽控整流器裝置的說明性電流_電壓回應。此第二矽控整 流^裴置會在從該等基極觸發與保留電壓藉由橫跨該單一 二極體之電壓降提升而來的一經變更觸發電壓與一經 變更保留電壓613下操作。又另一線621代表一具兩串聯二 極體作為觸發器元件之第三石夕控整流器裝置的說明性電 流-電壓回應。該第三矽控整流器裝置會在從該等基極觸 發與保留電壓藉由橫跨該等兩串聯二極體之電壓降提升而 II532 丨doc •21 · 1335660 來的-經變更觸發電塵622與丄經變更保留電壓⑶（其係 該第二矽控整流器裝置之總量的兩倍）下操作。 圖6之曲線圖說明藉由變更該等觸發^件可獲得之瘦 變更觸發與保留電壓有多大的不同。因此，可將觸發器元 件加以配置，遂得以獲得對欲加以保護之（若干）半導體裝 置適當或合適的經變更觸發與保留電壓。 以下所提供之圖7八請係用以說明根據本發明可加以 運用之合適觸發器元件的範例。該等範例本質上係用以說 明，且根據本發明不希望用以限制或免除對其他合適觸發 ^牛的運用。此外，根據本發明允許有關於該等以 例的變異。 圖7讀根據本發明—方面具㈣：極體作為觸發器元件 之石夕控整流器裝置700的斷面圖。該裝置係一種每 單位面積具低電容與高效能 兴门效此之裝置，並包括一觸發器元 件，其能夠調整及/或選擇經變更之觸發與保留電壓，而 非基極觸發與保留電壓。 該裝置700在結構與組態方面與圖3之裝置5〇〇相仿，除 了 一觸發器元件722會出現在—第—區域m與—第二端子 72〇之間以外。因此，對於辞·莖，s 以省略。 對於…用兀件的一些說明便得 从該裝置700包括一半導體主體702，其中一η井區域704係 措由選擇植入（若干）η型摻雜物而形成於該半導體主體 2 —Ρ井區域706係藉由選擇性植入（若干）ρ型換雜物而形 成於該半導體主體702内，且鄰接該η井區域7(Μ…或更 115321.doc -22· 1335660 夕隔離結構708係形成於該半導體主體7〇2内，以隔離該裝 置700之區域並界定作用區域。 具η型導電率之第—區域71〇係形成於該井區域7〇4 中。具13型導電率之第二區域712係形成於該η井區域704 中，並藉由該等隔離結構7〇8其中一者而與該第一區域分 離開來 具η型導電率之第三區域714係形成於該ρ井區 域706中，並藉由該等隔離結構7〇8其中一者而與該第二區 • 域712分離開來。一具Ρ型導電率之第四區域716係形成於 忒Ρ井區域706中，並藉由該等隔離結構7〇8其中另一者而 與該第二區域714分離開來。該觸發器元件722係形成於該 半導體主體702之内或之上。於本發明之替代性方面中， 可將該觸發器元件形成為與該半導體主體702分離。 該第二區域712係連接至一欲加以保護裝置之觸點718。 該觸發器元件722、該第三區域714與該第四區域716係在 一參考電位下連接至一第二端子72〇，通常為接地。該第 • 區域710係連接至該觸發器元件在該第二區域η: 與該第二區域714之間必須有一最小間隔724，以獲得該裝 置的適切操作。 該觸發器元件722由連接於該第一區域71〇與該第二端子 720之間的串聯二極體組成。出現的二極體數目會決定該 觸發電壓。該等二極體可（例如）形成於該半導體主體 内’以作為η井區域内的ρ型導電率區域。 圖7Β係根據本發明一方面具接地閘極nm〇s電晶體作為 觸發器元件722之矽控整流器裝置7〇〇的斷面圖。此圖本質 115321.doc -23· 4 41335660 上係供說明用，且係提供以便能夠較容易瞭解本發明。 此處，是將該接地閘極NMOS電晶體用作為該觸發器元 件，而非該等串聯二極體。該NMOS電晶體之閘極係連接 至該第二端子（或接地）。該接地閘極NMOS電晶體之崩潰 會變更該裝置700的觸發與保留電壓。 圖7C係根據本發明一方面具閘極耦合NMOS電晶體作為 觸發器元件722之矽控整流器裝置700的斷面圖。此圖本質 上係供說明用，且係提供以便能夠較容易瞭解本發明。 此處，是將該閘極耦合NMOS電晶體用作為該觸發器元 件722。一電容器之一第一端子與該NMOS電晶體之一源極 係連接至該第一區域710。該電晶體之一閘極係連接至該 電容器之一第二端子、一電阻器之一第一端子並連接至該 第二端子720。該電阻器之一第二端子與該電晶體之一汲 極亦連接至該第二端子720。該NMOS電晶體之一崩潰電壓 會決定該經變更觸發電壓與該經變更保留電壓。 圖7D係根據本發明一方面具串疊NMOS電路作為觸發器 元件722之矽控整流器裝置700的斷面圖。此圖本質上係供 說明用，且係提供以便能夠較容易瞭解本發明。 該串疊電路包括一第一 NMOS電晶體726與一第二NMOS 電晶體728。該第一NMOS電晶體726之一源極係連接至該 第一區域710。該第一NMOS電晶體726之一汲極係連接至 該第二NMOS電晶體728之一源極。該第一NMOS電晶體 726之一閘極、該第二NMOS電晶體728之一閘極與該第二 NMOS電晶體之一汲極係連接至該第二端子720。該串疊電 115321.doc -24- 1335660 路之崩潰值會決定該裝置700之經變更觸發與保留電壓。 圖7E係根據本發明一方面具接地汲極PMOS電晶體作為 觸發器元件722之矽控整流器裝置700的斷面圖。此圖本質 上係供說明用，且係提供以便能夠較容易瞭解本發明。 該觸發器元件722包括一 PMOS電晶體。該電晶體之一汲 極係連接至該第二端子720，而該電晶體之源極與閘極係 連接至該第一區域710。該接地汲極PMOS電晶體之崩潰值 會決定該裝置700之觸發與保留電壓。 圖7F係根據本發明一方面具閘極耦合PMOS電晶體作為 觸發器元件722之矽控整流器裝置700的斷面圖。此圖本質 上係供說明用，且係提供以便能夠較容易瞭解本發明。 該觸發器元件722包括一PMOS電晶體。該電晶體之一汲 極係連接至該第二端子720。該電晶體之一源極係連接至 該第一區域710與一電阻器之一第一端子。該電晶體之一 閘極係連接至該電阻器之一第二端子與一電容器之一第一 端子。該電容器之一第二端子亦連接至該第二端子720。 該閘極耦合PMOS電晶體之崩潰值會決定該裝置700之觸發 與保留電壓。 圖7G係根據本發明一方面具串疊PMOS電路作為觸發器 元件722之矽控整流器裝置700的斷面圖。此圖本質上係供 說明用，且係提供以便能夠較容易瞭解本發明。 該串疊電路包括一第一 PMOS電晶體726與一第二PMOS 電晶體728。可將該第一PMOS電晶體726與該第二PMOS電 晶體72 8形成於分離的η井區域中或形成於一共用η井區域 115321.doc -25- 1335660 中。若於分離的η井區域中形成，便會產生比於一共用11井 區域中形成之情形高的觸發電壓。 忒第一 NMOS電晶體726之一源極係連接至該第一區域 710。該第一NMOS電晶體726之一汲極係連接至該第二 NMOS電晶體728之一源極。該第一 NM〇s電晶體726之一 閘極、該第二NM0S電晶體728之一閘極與該第二nm〇s電 曰曰體之及極係連接至該第一區域710。該串疊pm〇S電路 之朋潰值會決定該裝置7〇〇之經變更觸發與保留電壓。 圖8係一根據本發明一方面製造並利用具觸發器元件之 夕控整机器裝置的方法8〇〇之流程圖。該方法會製造具 $夠每單位面積產生較低電容與較高效能之組態的矽控整 八器裝置。忒方法8〇〇包括形成一能夠調整及/或選擇觸發 與保留電壓的觸發器元件。 然而，為能夠扼要地加以說明，遂將該方法8〇〇描述成 串列執行。應當瞭解與明白的是，本發明並不限於所說明 之順序，如同由本文中所描述與說明者得知，部分方面 (根據本發明）可以不同順序及/或與其他方面同時存在。此 外’根據本發明之一方面’欲實施一方法並不一定需要所 有的說明特徵。 該方法800始於步驟8〇2，其中隔離區域係形成於一半導 内從而此在其間界定作用區域。可將該等隔離區 導形成為淺溝渠隔離區域（STI)或其他適當隔離結構。該半 體主體由-或更多半導體層組成，例如石夕基板、蟲晶 播雜層、未摻雜層與其類似物。 115321.doc -26- 1335660 於步驟804’ 一 n井區域係形成於該半導體主體之—作用 區域内。該η井區域係藉由選擇性植入(若干沁型 形成。於步驟806, 一 ρ井區域亦形成於該半導體主體之— 作用區域内。該ρ井區域係藉由選擇性植入(若干型摻雜 物而形成。應明白的是，該等η井與ρ井區域的其中一者可 根據本發明之替代性方法藉由運用一合適播雜基板材料而 替代地形成，例如針對該ρ井區域運用ρ推雜蟲晶層。 於步驟謂，-具η型導電率之第一區域係形成於該η井 區域中。該第一區域係藉由選擇性植入（若干）具選定之劑 莖與濃度的η型摻雜物而形成。於步驟8ι〇，一具ρ型導電 率之第二區域係形成於該η井區 並藉由該等隔離結 構的其中一者而與該第一區域分 珲刀離開來。該第二區域係藉 由選擇性植入（若干）且選定 θ 篁與濃度的Ρ型摻雜物而形 成0 於步驟812’ 一具η型導電率坌一 电手之第二區域係形成於該卩井 區域中，並藉由該等隔離社 雕、°構的其中一者而與該第二區域 分離開來。該第三區域係藉由 Τ楮宙選擇性植入（若干）具選定之 劑量與濃度的η型摻雜物而形士 雑物而形成。於步驟814，一具ρ型導 電率之第四區域係形成於該 ^ 、°^井£域中’並藉由該等隔離 、.°構的另—者而與該第三區域分離開來。 於步驟816，一觸發器元件 ， ▼'接觸該第一區域而形成。 該觸發器元件（於一項範例中 乾^中）可形成於該半導體主體之内 、上面或上方。於另一 r 丄 ' 乾例中’該觸發器元件可形成於 一分離裝置中。 115321.doc •27- 1J3566〇 該觸發器兀件係形成為一或更多個別裝置，例如二極 體NMOS、PMOS電晶體與其類似物，其會配置在一 起，以產生一經變更觸發電壓與一經變更保留電壓。所形 成之觸發Is 7C件會使得該經變更觸發電壓與該經變更保留 電壓適合該受保護之裝置。 於步驟818，所形成係通常會連接至-欲加以保護之裝 f或電路的—觸點’並將其連接至該第二區域。該觸點由、 修 導電材料組成，例如銅或鶴。以上所述之對該第二區域 的連接可為（例如）—導電插塞或接點、一導電層及/或其之 組合〇 ^ 820，一第二端子係接觸該觸發器元件、該第三 f域與:第四區域而形成。通常，該第：端子係連接至接 ^ 通㊉會低於該觸點所位處者的參考電位。以上所 述之對該觸發H元件、該第三區域與該第四區域的連接可
^例如導電插塞或接點、—導電層及/或其之組合。該 第二端子亦由一導電材料組成。 口 >饰一種根據本發明一方面之矽控整流器esd裝置一 用的觸發盗凡件之形成方法_。該方法_會形成該 觸發器# ，以便能提供根據一受保護裝置之操作特性所 、炒的一經變更觸發電壓與一經變更保留電壓。 串為能夠扼要地加以說明’遂將該方法_描述成 之2行。應當瞭解與明白的是’本發明並不限於所說明 ^如同由本文中所描述與說明者得知，部分方面 V很據本取Ηη、π \月）可以不同順序及/或與其他方面同時存在。此 H532l.d〇i -28- 1335660 外，根據本發明之—方面，欲實施一方 有的說明特徵。 疋·^要所 該方法始於步驟9〇2，苴中裎视7 丄 八中鍉供了一由正向注入所觸發 極觸發電塵與—基極保留㈣时控整流器咖 "°亥矽控整流器裝置係與由圖8之方法8〇〇所形成者、 圖3之裝置3〇〇、圖5之奘番〜八也甘 <裝置500與其之適當變異相類似。 於步驟904 ’對-受保護裝置提供了操作特性。該等操 作特!·生包括-最大或崩溃電虔 '操作電塵之範圍與其類似 物。 於步驟906,藉由自該基極觸發電麼減去該基極保留電 壓決定該裝置的矽控整流器偏移電壓。於一替代性方面 中，可在步驟902中提供該偏移電壓，並從而可免除於步 驟906關於其所作之決定。 於步驟908，一經變更觸發電壓與一經變更保留電壓係 根據至少該等操作特性與該矽控整流器偏移電壓而選定。 一般而言，選定該經變更觸發電壓以便小於或等於該受保 護裝置的最大或崩潰電壓。以上所述使得在對該受保護裝 置施加一毀損電壓位準之前’便能觸發該矽控整流器ESD 裝置。選定該經變更保留電壓以便小於或低於該受保護裝 置之操作電壓的範圍。於是，便可減輕鎖存之情形與其類 似物。應注意的是，於本發明之此方面中，該經變更觸發 電壓與該經變更保留電壓之間的差係大約等於該偏移值。 於步驟910 ’該觸發器元件之組成係根據該經變更觸發 電壓與該經變更保留電壓而選定。一般而言，會組成該觸 H532l.doc -29- 1335660 發器元件，以便能產生一變更電壓偏移，其會添加至該基 極觸發電壓與該基極保留電壓，進而能產生該經變更觸= 電壓與該經變更保留電壓。該變更電壓偏移係該觸發器元 件之導電特性的函數。 舉例而言’分別會降約0.7伏特的數個二極體、約2伏特 的基極觸發電壓與約1伏特的基極保留電壓。同時，亦會 選定一經變更觸發電壓為約4.丨伏特以及一經變更保留電 壓為約3.1伏特。三個串聯的二極體會產生該21變更電壓 偏移並產生本範例之經變更觸發電壓與經變更基極電壓。 於步驟912，該觸發器元件隨後係根據該選定組成而形 成。該觸發器元件係形成’以便能接觸於方塊9〇2所提供 之石夕控整流器ESD裝置的第一區域與第二端子。舉例而 言’二極體可藉由於一半導體主體内形成一或更多η型井 區域而形成’同時並於其中形成ρ型區域。隨後可形成導 電層及/或接點’以將該等二極體串聯起來，並將該等二 極體連接至該矽控整流器ESD裝置。應注意的是，該等觸 發器元件對該矽控整流器裝置之電容值具一較小或不存在 的影響。此係由於電流穿過該矽控整流器之耗散或流動實 質上並沒有流過該觸發器元件的事實所致。 與本發明相關之熟悉本技術人士將明白，可對所說明之 範例具體實施例與所實施之其他具體實施例作出修改，而 不致脫離本發明申請專利範圍之範疇。 【圖式簡單說明】 圖1Α係一傳統矽控整流器（SCR)裝置的斷面圖》 115321.doc -30- 1335660 圖1B說明圖1A之裝置的等效方案。 圖2係說明一傳統矽控整流器裝置之典型電流·電壓特性 的曲線圖。 圖3Α係根據本發明一方面之矽控整流器（SCR)裝置的斷 面圖。 圖3B說明根據本發明一方面之圖3A裝置的等效方案。
圖4係說明根據本發明之矽控整流器裝置說明性電流-電 壓特性的曲線圖。 圖5A係根據本發明一方面之矽控整流器（scr)裝置的斷 面圖β 圖5Β說明根據本發明一方面之圖5Α裝置的等效方案。 圖6係說明根據本發明之具觸發器元件矽控整流器裝置 說明性電流-電屋特性的曲線圖。 圖7 Α係根據本發明一方面且由树--tc a* ^ 力67具串聯一極體作為觸發器元件 之石夕控整流器裝置的斷面圖。 圖7B係根據本發明一方面具接地閘極NMOS電晶體作為 觸發器元件之矽控整流器裝置的斷面圖。 w 圖7C係根據本發明—方面具閘極麵合觀⑽電晶 觸發器元件之矽控整流器裝置的斷面圖。 ’”、 _圖D係根據本發明一方面具串疊觀電路作為觸 元件之矽控整流器裝置的斷面圖。 ° 體作為 體作為 圖7E係根據本發明—方面具接賴極PMOS電晶 觸發器元件之矽控整流器裝置的斷面圖。 圖7F係根據本發明一方面具閘極輕合pM〇s電晶 115321.doc 1335660 觸發器元件之矽控整流器裝置的斷面圖。 圖7G係根據本發明一方面具串疊pM〇s電路作為觸發器 元件之矽控整流器裝置的斷面圖。 ° 圖8係一根據本發明一方面製造並利用具觸發器元件之 矽控整流器裝置的方法流程圖。 圖9係一根據本發明一方面之石夕控整流器esd裝置一起 運用的觸發器元件之形成方法。
【主要元件符號說明】 100 傳統矽控整流器（SCR)裝 102 半導體主體 104 η井區域 106 ρ井區域 108 隔離結構 110 第一區域 112 第二區域 114 第三區域 116 第四區域 118 觸點 120 第二端子 201 線 202 觸發電壓 203 保留電壓 300 矽控整流器（SCR)裝置 302 半導體主體
115321.doc -32- 1335660
304 η井區域 306 ρ井區域 308 隔離結構 310 第一區域 312 第二區域 314 第三區域 316 第四區域 318 觸點 320 第二端子 401 線 402 觸發電壓 403 保留電壓 500 矽控整流器（SCR)裝置 502 半導體主體 504 η井區域 506 ρ井區域 508 隔離結構 510 第一區域 512 第二區域 514 第三區域 516 第四區域 518 觸點 520 第二端子 522 觸發器元件 115321.doc -33- 1335660
601 線 602 基極觸發電壓 603 基極保留電壓 611 線 612 經變更觸發電壓 613 經變更保留電壓 621 線 622 經變更觸發電壓 623 經變更保留電壓 700 矽控整流器（SCR)裝置 702 半導體主體 704 η井區域 706 ρ井區域 708 隔離結構 710 第一區域 712 第二區域 714 第三區域 716 第四區域 718 觸點 720 第二端子 722 觸發器元件 724 最小間隔 726 第一 NMOS電晶體 728 第二NMOS電晶體 115321.doc •34- 1335660 ΤΝ ρηρ電晶體 TP ηρη電晶體
115321.doc •35-

Claims (1)

1335660 十、申請專利範圍： 1 · 一種矽整流器半導體裝置，其包括： 一第一導電率類型之一第一井區域，其形成於一半導 體主體内； 該第一導電率類型之一第一區域’其形成於該第一井 區域内； 一第二導電率類型之一第二區域，其形成於該第一井 $ 區域内； 該第二導電率類型之—第二井區域，其形成於鄰接該 第一井區域之半導體主體内； 該第一導電率類型之一第三區域，其形成於該第二井 區域内； 該第二導電率類型之一第四區域，其形成於該第二井 區域内； 一觸發器元件，其連接至該第一區域，並會將—基極 φ 觸發電壓與一基極保留電壓變更成一經變更觸發電壓與 一經變更保留電壓； 一第一端子，其連接至該第二區域； 一第二端子，其連接至該第三區域、該第四區域與該 觸發器元件；以及 其中’該第一端 更觸發電壓而在一 端子。 一端子會回應對該第一端子所施加之經變 在一低阻抗狀態期間將電流引導至該第二
H5321.doc 3. 第一導電率類型係型立 气皆_ P -中6亥第-端子係-陽極，而 。乂第一端子係一陰極 兮楚 且其中該第-端子係-觸點，而 s亥第二端子係接地。 如請求項1或2之裝置，1中庙 八中回應低於對該第一端子所施 加之經變更保留電壓的一 電造而離開該低阻抗狀態並 進入—高阻抗狀態。 如請求項1或2之裝置，立 一 且，、進步包括連接至該第一端子 的一受保護電路。 如明求項6之裝置’其中該經變更保留電壓係小於該受 保》蒦電路之一操作電壓，而該經變更觸發電壓係大於該 受保護電路之該操作電壓並小於該受保護電路之一崩潰 電壓。 6如清求項1之裝置，其中該觸發器元件包括：該第一導 電率類型之一第五區域，其形成於該半導體主體内並連 接至該第二端子；以及該第二導電率類型之一第六區 域’其形成於該半導體主體内並連接至該第五區域與該 第一區域》 •如晴求項1之裝置，其中該觸發器元件包括複數個二極 體0 8 -ifn 上主 • 請求項1之裝置，其中該觸發器元件包括一 MOS裝 置’其為一接地汲極或接地閘極組態。 9’ 一種形成與操作具一觸發器元件之一矽控整流器裝置的 方法’其包括： 於—半導體主體内形成一第一導電率類型之一第一井 U532l.doc 丄幻：)66〇 區域； 於該第一井區域内形成該第一導電率類型之—第— 域； 於該第一井區域内形成一第二導電率類型之一第二 域； —。° 於鄰接該第一井區域之半導體主體内形成該第二導電 率類型之一第二井區域； • 於5亥第二井區域内形成該第一導電率類型之—第=區 域； 一 °° 於該第二井區域内形成該第二導電率類型之一第四區 域； 。° 根據一經變更觸發電壓與一經變更保留電壓，接觸該 第一區域形成一觸發器元件； 形成一連接至該第二區域之第一端子； 形成一連接至該第三區域、該第四區域與該觸發器元 • 件之第二端子； 由於對該第一端子施加小於該經變更觸發電壓之一電 壓，而在該第一端子與該第二端子之間維持一高阻抗狀 態； 由於對该第一端子施加為至少該經變更觸發電壓之— 電壓，而在該第一端子與該第二端子之間進入一低阻抗 狀態；以及 由於對該第一端子施加小於該經變更保留電壓之一電 壓，而在該第一端子與該第二端子之間離開該低阻抗狀 115321.doc 1335660
態。 10. 如請求項9之方法，其進一步包括根據一受保護裝置選 擇該經變更觸發電壓與該經變更保留電壓。 11. 如請求項9或10之方法，其中該第一導電率類型係η型而 該第二導電率類型係ρ型。 115321.doc
TW095137397A 2005-10-11 2006-10-11 Low capacitance scr with trigger element TWI335660B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/247,452 US7728349B2 (en) 2005-10-11 2005-10-11 Low capacitance SCR with trigger element

Publications (2)

Publication Number Publication Date
TW200723502A TW200723502A (en) 2007-06-16
TWI335660B true TWI335660B (en) 2011-01-01

Family

ID=37943525

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095137397A TWI335660B (en) 2005-10-11 2006-10-11 Low capacitance scr with trigger element

Country Status (6)

Country Link
US (1) US7728349B2 (zh)
EP (1) EP1946381A4 (zh)
JP (1) JP2009512217A (zh)
CN (1) CN101288177A (zh)
TW (1) TWI335660B (zh)
WO (1) WO2007044843A2 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1560030A1 (en) * 2004-01-28 2005-08-03 Koninklijke Philips Electronics N.V. Method and apparatus for testing integrated circuits for susceptibility to latch-up
JP2010067846A (ja) * 2008-09-11 2010-03-25 Panasonic Corp 静電放電保護回路を備えた半導体装置
US8253165B2 (en) * 2008-11-04 2012-08-28 Macronix International Co., Ltd. Structures for lowering trigger voltage in an electrostatic discharge protection device
US8693148B2 (en) * 2009-01-08 2014-04-08 Micron Technology, Inc. Over-limit electrical condition protection circuits for integrated circuits
CN101814498B (zh) * 2010-03-10 2011-09-07 浙江大学 一种内嵌nmos辅助触发可控硅结构
CN101840918B (zh) * 2010-04-14 2011-12-21 电子科技大学 一种二极管触发的可控硅整流式静电释放保护电路结构
CN102208455B (zh) * 2011-03-29 2016-01-06 上海华虹宏力半导体制造有限公司 硅控整流器
US8724268B2 (en) 2011-08-30 2014-05-13 Micron Technology, Inc. Over-limit electrical condition protection circuits and methods
US8963202B2 (en) * 2012-02-09 2015-02-24 United Microelectronics Corporation Electrostatic discharge protection apparatus
JP5820311B2 (ja) * 2012-03-02 2015-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US9035352B2 (en) 2012-04-30 2015-05-19 Texas Instruments Incorporated Twin-well lateral silicon controlled rectifier
CN102938403B (zh) * 2012-11-28 2015-05-06 辽宁大学 一种用于esd保护的低压触发scr器件
US9594172B1 (en) * 2013-09-09 2017-03-14 The United States Of America, As Represented By The Secretary Of The Navy Solid-state spark chamber for detection of radiation
US9368486B2 (en) * 2014-02-17 2016-06-14 Allegro Microsystems, Llc Direct connected silicon controlled rectifier (SCR) having internal trigger
JP6468015B2 (ja) * 2015-03-18 2019-02-13 セイコーエプソン株式会社 回路装置及び電子機器
US9318481B1 (en) 2015-05-15 2016-04-19 Allegro Microsystems, Llc Electrostatic discharge protection device
CN105552074B (zh) * 2015-12-23 2018-12-18 电子科技大学 一种基于锗硅异质结工艺的scr器件
KR102440181B1 (ko) * 2016-02-12 2022-09-06 에스케이하이닉스 주식회사 정전기방전 보호를 위한 게이트-커플드 엔모스 소자
US9929141B2 (en) 2016-04-04 2018-03-27 Allegro Microsystems, Llc Devices with an embedded zener diode
US10446537B2 (en) * 2017-06-20 2019-10-15 Texas Instruments Incorporated Electrostatic discharge devices
US11848321B2 (en) * 2021-04-23 2023-12-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device for providing spike voltage protection and manufacturing method thereof
US11967650B2 (en) 2022-05-05 2024-04-23 Allegro Microsystems, Llc Snapback electrostatic discharge protection device with tunable parameters

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012317A (en) 1986-04-11 1991-04-30 Texas Instruments Incorporated Electrostatic discharge protection circuit
DE69129779T2 (de) 1990-09-28 1999-03-11 Hewlett-Packard Co., Palo Alto, Calif. Schalter zur gemeinsamen Benutzung eines Peripheriegeräts
US5856214A (en) * 1996-03-04 1999-01-05 Winbond Electronics Corp. Method of fabricating a low voltage zener-triggered SCR for ESD protection in integrated circuits
US5734543A (en) * 1996-03-27 1998-03-31 Clemson University Method and apparatus to improve the performance of AC solenoid devices during lapses in power quality
US6016002A (en) * 1996-12-20 2000-01-18 Texas Instruments Incorporated Stacked silicon-controlled rectifier having a low voltage trigger and adjustable holding voltage for ESD protection
JP2004531047A (ja) 2000-11-06 2004-10-07 サーノフ コーポレイション 高速トリガリングのためのコンパクト内部寸法及び外部オンチップ・トリガリングを有するシリコン制御整流器静電放電保護デバイス
US6850397B2 (en) 2000-11-06 2005-02-01 Sarnoff Corporation Silicon controlled rectifier electrostatic discharge protection device for power supply lines with powerdown mode of operation
US6876957B1 (en) 2000-12-27 2005-04-05 Cisco Technology, Inc. Electronic equipment simulated earthquake survivability test system and method
WO2002075892A1 (en) * 2001-03-16 2002-09-26 Sarnoff Corporation Electrostatic discharge protection structures having high holding current for latch-up immunity
US6822294B1 (en) 2001-06-29 2004-11-23 National Semiconductor Corporation High holding voltage LVTSCR
US6764892B2 (en) 2001-09-05 2004-07-20 Texas Instruments Incorporated Device and method of low voltage SCR protection for high voltage failsafe ESD applications
US7332748B2 (en) * 2002-12-04 2008-02-19 Nec Electronics Corporation Electro-static discharge protection device
JP4290468B2 (ja) * 2002-05-24 2009-07-08 Ｎｅｃエレクトロニクス株式会社 静電気放電保護素子
US6791146B2 (en) 2002-06-25 2004-09-14 Macronix International Co., Ltd. Silicon controlled rectifier structure with guard ring controlled circuit
US6911679B1 (en) 2003-01-09 2005-06-28 National Semiconductor Corp. LVTSCR with compact design
US6909149B2 (en) 2003-04-16 2005-06-21 Sarnoff Corporation Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US6919603B2 (en) 2003-04-30 2005-07-19 Texas Instruments Incorporated Efficient protection structure for reverse pin-to-pin electrostatic discharge

Also Published As

Publication number Publication date
JP2009512217A (ja) 2009-03-19
TW200723502A (en) 2007-06-16
WO2007044843A3 (en) 2007-11-22
EP1946381A2 (en) 2008-07-23
CN101288177A (zh) 2008-10-15
EP1946381A4 (en) 2008-12-10
WO2007044843A2 (en) 2007-04-19
US20070090392A1 (en) 2007-04-26
US7728349B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
TWI335660B (en) Low capacitance scr with trigger element
US20220165725A1 (en) High Voltage ESD Protection Apparatus
US9576945B2 (en) Methods and apparatus for increased holding voltage in silicon controlled rectifiers for ESD protection
US6909149B2 (en) Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US8471292B2 (en) Semiconductor ESD device and method of making same
JP4401500B2 (ja) 静電放電における寄生バイポーラ効果を低減する半導体装置および方法
CN106684080B (zh) 包括硅可控整流器的静电放电保护装置
US20050212051A1 (en) Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
TWI295101B (en) Low voltage triggering silicon controlled rectifier and circuit thereof
US8390096B2 (en) Adjustable holding voltage ESD protection device
CN105556667B (zh) 用于高hbm esd保护能力的横向二极管和垂直scr混合结构
US9029910B2 (en) Programmable SCR for ESD protection
US7064358B2 (en) Triggered back-to-back diodes for ESD protection in triple-well CMOS process
US20060175663A1 (en) Electrostatic discharge circuit and method of dissipating an electrostatic current
KR100684180B1 (ko) 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
CN111009524A (zh) 经过栅极提升的nmos esd保护装置
TW200400613A (en) Protection circuit for electrostatic discharge
US9224727B2 (en) ESD protection apparatus
TW200534460A (en) Silicon controlled rectifier
JP5274882B2 (ja) 横方向シリコン制御整流素子及びこれを備えるｅｓｄ保護素子
CN111435685B (zh) 双集成硅控整流器晶体管和相关方法