CN101278491A - 调制器、滤波器、滤波器增益控制方法和代码调制方法 - Google Patents

Abstract

一种尺寸小、成本低、功耗低、生热少并且寄生信号少的调制器。该调制器包括用于对所接收的发射数据(D(n)，C(n))进行代码调制并输出调制数据的乘法器(101，102)，复数计算部件(120)，用于生成增益控制信号的数据信道增益因子信号生成器(106)，控制信道增益因子信号生成器(107)和用于接收复数计算部件(120)的输出并且控制升余弦滤波器(110到113)的增益的加权系数设定信号生成器(108，109)。

Description

调制器、滤波器、滤波器增益控制方法和代码调制方法

技术领域

本发明涉及调制器、滤波器、滤波器增益控制方法和代码调制方法，并且更具体地涉及用于无线通信等的可以针对通过编码而复用的每一信道设定其振幅电平的数字调制器、调制器所包括的滤波器、滤波器增益控制方法和代码调制方法。

背景技术

在使用W-CDMA(宽带码分多址)通信方法的通信系统中，在通过从移动站到基站的上行链路进行通信时，HPSK(混合相移键控)调制器被用于实现信号调制。

在图7中示出HPSK调制器的一个配置示例。在3GPP(第三代合作伙伴计划)的技术规范3GPP TS 25.213中提出HPSK调制器，3GPP是移动通信系统的标准规范。

在图7中，将经由多个信号信道发射的数据被示出为DPDCH1(专用物理数据信道1)数据到DPDCH6数据的每个、DPCCH(专用物理控制信道)数据和HS-DPCCH(高速DPCCH)数据。每条数据是一个比特的时序数据(time-series data)。该调制器具有多个乘法器901到908以及多个乘法器910到917，所述多个乘法器901到908和乘法器910到917的每个对应于每个信道。在每个乘法器901到908中，为了信道复用，将数据DPDCH1到数据DPDCH6中的每条、数据DPCCH和数据HS-DPCCH与每个信道化代码Cd1到Cd6、Cc和Chs相乘，所述每个信道化代码Cd1到Cd6，Cc和Chs是将被用于信道识别的一个比特的时序数据。接下来，在每个乘法器910到917中，为了对每一信道进行电平设定，将数据DPDCH1到数据DPDCH6中的每条、数据DPCCH和数据HS-DPCCH与每个增益因子βd1到βd6、βc和βhs相乘。所述每个增益因子βd1到βd6、βc和βhs是具有多个比特宽度的时序数据。因此，乘法器910到917的每个输出也是具有多个比特宽度的时序数据。

在图7的示例中，乘法器910到917的输出被分组为用于同相信道的数据和用于正交信道的数据，并且乘法器910到913的每个输出被作为实数输入到同相信道加法器919用于加法运算，乘法器914到917的每个输出被作为实数输入到正交信道加法器920用于加法运算。同相信道加法器919的实数输出I和正交信道加法器920的实数输出Q被输入到复数计算部件930。复数计算部件930包括复数乘法器921、复数乘法器922和复数加法器923。

在复数计算部件930中，在复数乘法器922中将正交信道加法器920的输出Q与虚部单位“j”相乘，然后在复数加法器923中将该乘积与同相信道加法器919的输出I相加，从而输出被处理为复数信号(I+jQ)。在复数乘法器921中将复数信号(I+jQ)与移动站特有的用于识别移动站的扰码(Si+jSq)相乘，并且因此生成复数信号(I’+jQ’)。扰码(Si+jSq)是实部为Si并且虚部系数为Sq的复数，代码Si和Sq的每个都是一个比特的时序数据。将其实部I’与其虚部系数Q’分离，并且将I’与Q’作为实数从复数计算部件930输出。在每个升余弦滤波器924和925(此后，在附图中，简单称作“升COS滤波器”)中对复数信号(I’+jQ’)执行了用于限制带宽和用于提供滚降特性的滤波之后，信号Iout和Qout被从那里输出。

在图8中示出升余弦滤波器的配置示例。通常将FIR(有限脉冲响应)滤波器用作升余弦滤波器。

升余弦滤波器被配置用于通过提供如下的输入信号来对发射频率带宽施加限制而不会引起所接收的经解调信号的码间串扰，所述输入信号具有有路由滚降特性的矩形波形，并且被配置用于构成与安装在接收机一侧的滤波器一起的匹配滤波器。

此后，在附图中，符号X(n)表示数据串X中的第n个数据。符号“n”(整数)表示时序串并且具有较大“n”的数据表示在时间方面较迟的数据。具体地，在W-CDMA通信方法中，在如下的频率处执行过采样操作，所述频率是通过将用作参考频率的3.84MHz的码片速率(chiprate)频率与整数相乘而获得的，并且在此“n”对应于离散时间。

如图8所示，升余弦滤波器包括移位寄存器801、多个乘法器802到805、多个加权系数生成器806到809(在图8中，示出为“T0”，“T1”，…，“Tm-2”，“Tm-1”)和加法器810。

数据X(n)被输入m个比特(“m”是整数)的移位寄存器801。在该时间点，移位寄存器801同时地输出数据X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)。数据X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)分别被输入乘法器802到805，并且在乘法器802到805中被分别与加权系数T(0)，T(1)，…，T(m-2)，T(m-1)相乘，然后在加法器810中被相加用于输出。加权系数T(0)，T(1)，…，T(m-2)，T(m-1)分别由加权系数生成器806到809生成。

通过参考图8和图9来描述HPSK调制器的时序运算。在此，为简单起见，示出其中在图7中示出的同相信道组仅包括DPDCH1信道并且在图7中示出的正交信道组仅包括DPCCH信道的情况。

在乘法器701中将DPDCH1信道数据D(n)与信道化代码Cd(n)相乘，在乘法器703中进一步将乘积与增益因子βd(n)相乘，并且乘积成为复数计算部件710的同相输入数据I(n)。用如下的等式(1)示出数据I(n)。

I(n)＝D(n)·Cd(n)·βd(n)        …(1)

在乘法器702中将DPCCH信道数据C(n)与信道化代码Cc(n)相乘，在乘法器704中进一步将乘积与增益因子βc(n)相乘，并且乘积成为复数计算部件710的正交输入数据Q(n)。用如下的等式(2)示出数据Q(n)。

Q(n)＝C(n)·Cc(n)·βc(n)        …(2)

当取回同相输入数据I(n)和正交输入数据Q(n)时，复数计算部件710首先通过乘法器706将正交输入数据Q(n)与虚部单位“j”相乘，然后在加法器707中将乘积与同相输入数据I(n)相加，以生成复数数据(I(n)+jQ(n))。在乘法器705中将复数数据(I(n)+jQ(n))与作为复数数据的扰码{Si(n)+jSq(n)}相乘以生成复数数据(I’(n)+jQ’(n))。用如下的等式(3)示出复数数据(I’(n)+jQ’(n))。

I′(n)+jQ′(n)＝{I(n)+jQ(n)}·{Si(n)+jSq(n)}

＝{I(n)·Si(n)-Q(n)·Sq(n)}+j{I(n)·Sq(n)+Q(n)·Si(n)}    …(3)

复数计算部件710将复数数据{I’(n)+jQ’(n)}的实部I’(n)和虚部系数Q’(n)作为实数数据输出到每个升余弦滤波器708和709。因为实部和虚部彼此不相关，所以为了使得等式(3)始终不变，将I’(n)和Q’(n)给出为如下的等式(4)和(5)。

I′(n)＝I(n)·Si(n)-Q(n)·Sq(n)    …(4)

Q′(n)＝I(n)·Sq(n)+Q(n)·Si(n)    …(5)

通过将等式(1)和(2)分别代入等式(4)和(5)并且整理等式，可以获得如下的等式(6)和(7)。

I′(n)＝{D(n)·Cd(n)·Si(n)}·βd(n)-{C(n)·Cc(n)·Sq(n)}·βc(n) …(6)

Q′(n)＝{D(n)·Cd(n)·Sq(n)}·βd(n)+{C(n)·Cc(n)·Si(n)}·βc(n) …(7)

当升余弦滤波器708和709由加权系数为T0，T1，…，Tm-1的“m”阶FIR滤波器构成时，用如下的等式(8)和(9)分别示出它们的输出Iout(n)和Qout(n)。

Iout(n)＝T0·I′(n)+T1·I′(n-1)+…+Tm-2·I′(n-m+2)+

             Tm-1·I′(n-m+2)  …(8)

Qout(n)＝T0·Q′(n)+T1·Q′(n-1)+…+Tm-2·Q′(n-m+2)+

             Tm-1·Q′(n-m+2)  …(9)

I’(n)和Q’(n)的每个都包含作为乘积的因子的增益因子，因此它们由多个比特构成。此外，加权系数Tk(K＝0，1，…，m-1)是由多个比特组成的数据。因此，根据等式(8)和(9)，在每个升余弦滤波器的计算中，由多个比特组成的数据之间的乘法将出现阶数次。

通过将等式(6)和(7)分别代入等式(8)和(9)并且整理这些等式，可以获得如下的等式(10)和(11)。

因此，在如上所述的升余弦滤波器中，在多个比特之间的乘法所出现的次数是每单位时间内通过将FIR滤波器的阶数与时钟频率相乘而获得的乘积(码片速率频率和过采样率的乘积)的两倍，这导致庞大的运算量。

这引出如下的问题：计算电路在规模上变得较大，进而导致小型化困难并且增大了调制器成本。此外，用于操作电路的功耗增大，这导致热生成增大。出现的另一问题是，当计算精度被提高以改善信号质量时，计算量也增大，这使得计算电路在规模上进一步变大并且增大了功耗，更进一步导致改善信号质量困难。

Iout(n)＝T0·{βd(n)·D(n)·Cd(n)·Si(n)-βc(n)·C(n)·Cc(n)·Sq(n)}+T1·{βd(n-1)·D(n-1)·Cd(n-1)·Si(n-1)-βc(n-1)·C(n-1)·Cc(n-1)·Sq(n-1)}+…+Tm-2·{βd(n-m+2)·D(n-m+2)·Cd(n-m+2)·Si(n-m+2)-βc(n-m+2)·C(n-m+2)·Cc(n-m+2)·Sq(n-m+2)}+Tm-1·{βd(n-m+1)·D(n-m+1)·Cd(n-m+1)·Si(n-m+1)-βc(n-m+1)·C(n-m+1)·Cc(n-m+1)·Sq(n-m+1)}

                                          …(10)

Qout(n)＝T0·{βd(n)·D(n)·Cd(n)·Sq(n)+βc(n)·C(n)·Cc(n)·Si(n)}+T1·{βd(n-1)·D(n-1)·Cd(n-1)·Sq(n-1)+βc(n-1)·C(n-1)·Cc(n-1)·Si(n-1)}+…+Tm-2·{βd(n-m+2)·D(n-m+2)·Cd(n-m+2)·Sq(n-m+2)+βc(n-m+2)·C(n-m+2)·Cc(n-m+2)·Si(n-m+2)}+Tm-1·{βd(n-m+1)·D(n-m+1)·Cd(n-m+1)·Sq(n-m+1)+βc(n-m+1)·C(n-m+1)·Cc(n-m+1)·Si(n-m+1)}

                                          …(11)

例如，在日本专利申请特开Nos.2001-339365(专利参考1)和2001-156679(专利参考2)中公开了用于解决上述问题的传统技术。在专利参考1和2中，公开了尝试通过用装置改变计算顺序来减小计算量的技术。

在被输入用于计算的数据之中，由多个比特组成的数据是增益因子和加权系数。因为除那些数据外的输入数据是一个比特的数据，针对这样的数据可以将专用OR电路用作乘法器，所以计算电路在规模上可以较小，从而降低功耗。在专利参考1和2中，尝试通过将复数比特乘法计算向计算次序的后端移位来解决上述问题。

发明内容

本发明要解决的问题

然而，在上述两个专利参考中所描述的传统调制器可被进一步改进。专利参考2所描述的技术具有如下的问题：因为增益因子乘法处理部件被放置在升余弦滤波器的后一级中，所以当改变增益因子时所出现的阶梯形(step-like form)的信号电平改变并未被升余弦滤波器滤除，因此，信号频谱扩展导致将在邻近信道中生成寄生信号(spurious signal)。

为了防止该问题，在专利参考1所公开的调制器中，设置了用于执行生成增益因子的方法的装置。也就是说，同样在专利参考1所描述的技术中，在时间上在完成升余弦滤波器乘法之后执行增益因子的乘法，然而，以在类似斜坡(ramp-like)的状态中被改变的方式从包络生成器中供应增益因子，从而使得能够防止出现寄生信号。

然而，该技术存在另一问题，即具有数字滤波电路的包络生成器需要完成上述乘法，这导致电路规模的增大。此外，每次改变增益因子时所出现的包络行为并不是通过升余弦滤波器的滤波操作获得的，而是仅通过执行如下的近似处理而获得的，通过该近似处理包络特性被从阶梯形变为斜坡形。因此，出现寄生信号的问题仍然存在，基本上没有被解决。

总之，在上述两个专利参考中所描述的传统调制器可被进一步改进。也就是说，第一点是庞大的计算量导致执行计算的计算电路在规模上较大，因此使得调制器的小型化困难。

第二点是庞大的计算量导致执行计算的计算电路在规模上较大，因此导致成本增大。第三点是庞大的计算量导致执行计算的计算电路在规模上较大，因此导致功耗增大。第四点是庞大的计算量导致执行计算的计算电路在规模上较大，这导致功耗增大，因此导致热生成量增大。

第五点是需要进一步增大计算量来提高计算精度，这导致出现上述的四个问题，并且因此不能够通过提高计算精度来改善信号质量。第六点是，如果为了减小计算量而将增益因子乘法部件放置在升余弦滤波器的后一级，那么每次改变增益因子时所出现的阶梯形的信号电平变化未通过升余弦滤波器进行滤波，从而导致信号频谱向上扩展到临近的信道，并且因此当改变增益因子时在临近的信道中出现寄生信号。

第七点是，如果调制器具有用于防止出现寄生信号(即上述的第六个问题)的包络生成器，那么计算量增大，这导致执行计算的计算电路在规模上较大，因此电路的小型化很难。第八点是，如果调制器具有用于防止出现寄生信号(即上述的第六个问题)的包络生成器，那么计算量增大，这导致执行计算的计算电路在规模上较大，因此成本增大。

第九点是，如果调制器具有用于防止出现寄生信号(即上述的第六个问题)的包络生成器，那么计算量增大，这导致执行计算的计算电路在规模上较大，因此功耗增大。第十点是，如果调制器具有用于防止出现寄生信号(即上述的第六个问题)的包络生成器，那么计算量增大，这导致执行计算的计算电路在规模上较大，因此功耗增大，因此导致热生成量的增大。

第十一点是，即使调制器具有用于防止出现寄生信号(即上述的第六个问题)的包络生成器，也因升余弦滤波器的滤波操作导致每次改变增益因子时并不发生包络行为，并且仅通过如下的近似处理来获得包络行为，通过该近似处理包络特性被从阶梯形变为斜坡形，因此，残余寄生信号存在。

考虑到上述问题，本发明的目的是提供小尺寸、低成本、低功耗并且较少热生成的调制器。本发明的另一目的是提供能够通过提高计算精度来容易地改善信号质量的调制器。本发明的另一目的是提供能够减少寄生信号的调制器。

解决问题的装置

根据本发明，提供一种调制器，包括：

代码调制单元，用于接收经发射的数据以对该数据执行代码调制，并且用于输出经代码调制的数据；

增益控制信号生成单元，用于生成增益控制信号；

滤波单元，用于接收代码调制单元的输出以对经接收的信号执行带宽限制(bandwidth restriction)，并且用于输出经带宽限制的信号；以及

增益控制单元，用于接收增益控制信号生成单元的输出，并且用于控制滤波单元的增益。

在此，增益控制信号代表例如表示在W-CDMA通信方法中的代码信道之间的电平比的增益因子信号。

根据本发明，可以根据增益控制信号动态地控制滤波器的增益，因此，可以获得等于当在升余弦滤波器的前一级处控制增益时所获得的结果的计算结果，并且当在滤波器的前一级处控制增益时，可以使作为由多个比特构成的时序数据的被输入滤波器中的信号变为一个比特的时序数据，这使得能够减小运算量。因此，能够使电路在尺寸上较小，并且能够降低成本、功耗和热生成。此外，通过使配置简单来实现对应于减小的计算量的为改善计算精度调制器电路在规模上的扩展，从而改善信号质量。此外，当增益因子被改变时，没有寄生信号生成，这改善了信号质量。因为不需要抑制寄生信号的装置，所以调制器的小型化是可能的，这使得能够降低成本、功耗和热生成。

根据本发明，提供了一种调制器，包括：

第一代码调制单元，用于接收第一经发射数据以对经发射数据执行代码调制，从而输出第一经代码调制的输出；

第二代码调制单元，用于接收第二经发射数据以对经发射数据执行代码调制，从而输出第二经代码调制的输出；

第一增益控制信号生成单元，用于生成第一增益控制信号；

第二增益控制信号生成单元，用于生成第二增益控制信号；

第一滤波单元，用于接收第一代码调制单元的输出以对所接收的数据执行带宽限制，并且用于输出经带宽限制的数据；

第二滤波单元，用于接收第二代码调制单元的输出以对所接收的数据执行带宽限制，并且用于输出经带宽限制的数据；

加法器，用于接收第一和第二滤波单元的输出，并且用于合成这些输出；

第一增益控制单元，用于接收第一增益控制信号生成单元的输出，并且用于控制第一滤波单元的增益；以及

第二增益控制单元，用于接收第二增益控制信号生成单元的输出，并且用于控制第二滤波单元的增益。

在上述的调制器中，可以为通过编码而复用的多个信道的每一信道安装第一和第二滤波器。

在上述的调制器中，滤波单元包括时序数据生成部件和设定部件，所述时序数据生成部件用于输出由包含过去的输入信号的多个信号构成的时序数据，所述设定部件用于接收增益控制信号生成单元的输出，并且用于设定多个加权系数的每个从而根据输出的值使其与由时序数据生成部件所生成的时序数据构成的多个信号的每个相关联。

在上述的调制器中，滤波器单元包括移位寄存部件，用于对输入信号执行移位处理以输出作为由包含过去的输入信号的多个信号构成的时序数据的信号；多个寄存部件，用于接收增益控制信号单元的输出并且每个都存储多个加权系数；多个乘法器，用于彼此同步地接收由寄存部件所输出的时序数据构成的多个信号和从多个寄存器中输出的多个加权系数，从而将这些信号与加权系数相乘并且输出乘积；以及加法器，用于将多个乘法器的输出相加。

在上述的调制器中，滤波器单元包括移位寄存部件，用于对输入信号执行移位处理，并且用于输出作为由包含过去的输入信号的多个信号构成的时序数据的信号；移位寄存器，用于接收增益控制信号生成单元的输出以执行移位处理，并且用于输出作为由包含过去的增益控制信号的多个信号构成的时序数据的信号；多个第一乘法器，用于将移位寄存器所输出的多个信号的每个与多个指定系数的每个相乘并且用于将乘积作为多个加权系数输出；多个第二乘法器，用于彼此同步地接收从移位寄存部件中输出的多个信号的每个和从第一乘法器中输出的多个加权系数的每个，从而将这些信号与加权系数相乘并且输出乘积；以及加法器，用于将多个第二乘法器的输出相加。

在上述的调制器中，滤波器单元包括移位寄存部件，用于对输入信号执行移位处理，并且用于输出作为由包含过去的输入信号的多个信号构成的时序数据的信号；多个寄存部件，用于接收对应于增益控制信号生成单元的输出的第一和第二加权系数，用于存储加权系数，用于根据从移位寄存部件中输出的多个信号值来切换第一和第二加权系数之一，并且用于输出加权系数；以及加法器，用于将多个寄存部件的输出相加。

在上述的调制器中，滤波器单元包括移位寄存部件，用于对输入信号执行移位处理，并且用于输出作为由包含过去的输入信号的多个信号构成的时序数据的信号；移位寄存器，用于接收增益控制信号生成单元的输出以执行移位处理，并且用于输出作为由包含过去的增益控制信号的多个信号构成的时序数据的信号；多个乘法器，用于将移位寄存器所输出的多个信号的每个与多个指定的第一和第二系数的每个相乘，从而输出多个第一和第二加权系数；多个寄存部件，用于接收从多个乘法器输出的第一和第二加权系数，用于存储加权系数，用于根据从移位寄存部件中输出的多个信号值来切换第一和第二加权系数之一，并且用于输出加权系数；以及加法器，用于将多个寄存部件的输出相加。

在上述的调制器中，被输入滤波部件的信号可以是一个比特的数据。在传统调制器中，当在滤波器的前一级控制增益时，其输入信号是由多个比特构成的时序数据，然而，根据本发明的调制器，通过根据增益控制信号动态地控制滤波器的加权系数，被输入滤波器的信号可以是一个比特的时序数据。这使得能够减小计算量。

根据本发明，提供了一种对经代码调制的信号执行带宽限制的并且输出经带宽限制的信号的滤波器，包括：

时序数据生成单元，用于输出由包含过去的输入信号的多个信号构成的时序数据，以及

系数设定单元，用于根据增益控制信号设定多个加权系数，从而将每个加权系数与时序数据生成单元所输出的时序数据的多个信号的每个相关联，

增益控制单元，用于根据由系数设定单元所设定的多个加权系数来控制增益。

在本发明中，通过根据增益控制信号动态地改变加权系数，使得能够对滤波器执行理想的增益控制。通过使用该滤波器，可以实现上述的调制器。

根据本发明，提供了一种用于限制经代码调制的输入信号的带宽的滤波器增益控制方法，包括：

输出由包含过去的输入信号的多个信号构成的时序数据的步骤；

根据增益控制信号设定多个加权系数从而将其与在输出时序数据的步骤中所输出的由时序数据构成的多个信号的每个相关联的步骤；以及

根据经设定的多个加权系数来控制增益的步骤。

根据本发明，提供了一种代码调制方法，包括：

生成增益控制信号的步骤；

接收在对输出进行代码调制的步骤中所生成的输出并且执行带宽限制以输出经带宽限制的数据的步骤；以及

接收在增益控制信号的步骤中所生成的输出并且控制在执行带宽限制的步骤中所设定的增益的步骤。

此外，上述组分元件的任一组合以及通过在上述的方法、装置、系统、存储介质、计算程序等之间进行转换而获得的任一表达式也可以被用作本发明的各个方面。

本发明的效果

根据本发明，提供了一种在尺寸上较小、低成本、低功耗、较少热生成和寄生信号的调制器。此外，本发明提供了可以通过增加计算精度而容易地改善信号质量的调制器。此外，本发明提供了可以减少寄生信号的调制器。

附图说明

图1是示出根据本发明的第一实施例的调制器的配置的框图。

图2是示出根据本发明的第一实施例的FIR滤波器的配置的框图。

图3是示出根据本发明的第二实施例的FIR滤波器的配置的框图。

图4是示出根据本发明的第三实施例的FIR滤波器的配置的框图。

图5是示出根据本发明的第四实施例的FIR滤波器的配置的框图。

图6是示出根据本发明的第五实施例的调制器的配置的框图。

图7是示出在W-CDMA通信方法的3GPP规范中提出的调制器的配置的一个示例的示图。

图8是示出图7中的调制器所使用的升余弦滤波器的配置的一个示例的示图。

图9是对在W-CDMA通信方法的3GPP规范中提出的调制器的运算进行说明的示图。

标号说明

101，102：乘法器

103到105：复数乘法器

106：数据信道增益因子信号生成器

107：控制信道增益因子信号生成器

108，109：加权系数设定信号生成器

110到113：升余弦滤波器

114，115：加法器

120：移位寄存器

201：移位寄存器

202到205：乘法器

206到209：寄存器

210：加法器

301：移位寄存器

302：移位寄存器

303到306：乘法器

307到310：乘法器

311：加法器

401：移位寄存器

402到405：寄存器

406：加法器

501：移位寄存器

502：移位寄存器

503到506：寄存器

507到510：乘法器

511：加法器

601到604：乘法器

605到610：复数乘法器

611，613：数据信道增益因子信号生成器

612，614：控制信道增益因子信号生成器

615到618：加权系数设定信号生成器

619到626：升余弦滤波器

627，628：加法器

具体实施方式

此后，通过参考附图来描述本发明的一些优选实施例。在所有的附图中，相同标号被分配给相同组件，并且因此省略对它们的描述。

第一实施例

图1是示出本发明的第一实施例的调制器的配置的示图。第一实施例的调制器包括用于接收经发射的数据从而对所接收数据进行代码调制并且用于输出经代码调制的数据的代码调制部件(由乘法器101和102、复数计算部件120组成)，用于生成增益控制信号的增益控制信号生成部件(由数据信道增益因子信号生成器106和控制信道增益因子信号生成器107组成)，用于接收代码调制器的输出、用于限制带宽并且用于输出带宽限制信号的滤波部件(由升余弦滤波器110到113组成)，和用于接收增益控制信号生成部件的输出并且用于控制滤波部件的增益的增益控制部件(由加权系数设定信号生成器108和109组成)。

本发明的调制器的特征在于，通过为每个代码信道提供用于控制带宽限制滤波器的增益的作为带宽限制滤波器的升余弦滤波器来控制每个代码信道的增益。

也就是说，第一实施例的调制器，如图1所示，包括用于接收第一发射数据{DPDCH1信道数据D(n)}，用于对数据进行代码调制，并且用于输出第一经代码调制的输出的第一代码调制部件(乘法器101和复数乘法器103)，用于接收第二发射数据{DPCCH信道数据C(n)}，用于对数据进行代码调制，并且用于输出第二代码调制输出的第二代码调制部件(乘法器102、复数乘法器104和复数乘法器105)，用于生成第一增益控制信号的第一增益控制信号生成部件(数据信道增益因子信号生成器106)，用于生成第二增益控制信号的第二增益控制信号生成部件(控制信道增益因子信号生成器107)，用于接收第一代码调制输出以限制带宽并且用于输出带宽限制信号的第一滤波部件(升余弦滤波器110和111)，用于接收第二代码调制输出以限制带宽并且用于输出带宽限制信号的第二滤波部件(升余弦滤波器112和113)，用于接收第一和第二滤波部件的输出以合成数据并且用于输出经合成的信号的添加部件(加法器114和115)，用于控制第一滤波部件的增益的第一增益控制部件(加权系数设定信号生成器108)，以及用于控制第二滤波部件的增益的第二增益控制部件(加权系数设定信号生成器109)。

此外，还可以用如下的硬件的组合来实现调制器的每个组件，所述硬件包括给定的计算机CPU(中央处理单元)、存储器、存储在存储器中用于实现图1所示的各个组件的程序、诸如存储程序的硬盘之类的存储单元，以及用于连接到网络和软件的接口。本领域中的技术人员将理解，可以对该实现方法和这样的设备作出各种修改。以下描述的附图并不是示出硬件单元的配置而是示出功能单元块。

更具体地，第一实施例的调制器包括乘法器101和102、复数计算部件120、数据信道增益因子信号生成器(在图1中被示出为“βd(n)生成器”)106、控制信道增益因子信号生成器(在图1中被示出为“βc(n)生成器”)107、加权系数设定信号生成器108和109、升余弦滤波器(被示出为“升COS滤波器”)110到113以及加法器114和115。

在所有的实施例中，除非另外明确地描述，应理解根据与公共时钟信号同步的定时来操作组件。与时序数据D的时间“n”相对应的值被表示为D(n)。在此，时间“n”是与时钟信号的单个脉冲相关联的离散时间。具有斜率的信号线示出这样的信号线，通过该信号线由多个比特组成的时序数据被发射。此外，一个比特的值具有“-1”或者“1”的二进制值。

乘法器101和102的每个都构成信道代码调制装置，该信道代码调制装置用于执行信号信道代码操作从而使得多个输入信号中的每个信号都可以被识别。乘法器101接收作为一个比特的时序数据的数据信道DPDCH1的数据D(n)和作为数据信道化代码生成器(未示出)的输出并且作为一个比特的时序数据的数据信道的信道化代码Cd(n)，并且输出一个比特的时序数据I(n)。

乘法器102接收作为一个比特的时序数据的控制信道DPCCH的数据C(n)和作为控制信道化代码生成器(未示出)的输出并且作为一个比特的时序数据的控制信道的信道化代码Cc(n)，并且输出一个比特的时序数据Q(n)。

此外，复数计算部件120构成扰码调制装置，该扰码调制装置用于叠加对于每个信号信道而言共用的扰码并且用于将从乘法器输出的数据划分为用于同相信道和用于正交信道的数据。复数计算部件120由复数乘法器103、104和105以及用于生成扰码{Si(n)+jSq(n)}的扰码生成器(未示出)构成。在此，Si(n)和Sq(n)是一个比特的时序数据并且“j”表示虚部单位。因此，{Si(n)+jSq(n)}表示由实部Si(n)和虚部系数Sq(n)组成的复数。

复数乘法器103接收乘法器101的输出I(n)和扰码Si(n)+jSq(n)并且执行复数乘法以输出Ii1(n)+jIq1(n)。这是由实部Ii1(n)和虚部系数Iq1(n)组成的复数值，并且Ii1(n)和Iq1(n)的每个都是一个比特的时序数据。

复数乘法器104接收乘法器102的输出Q(n)并且将该输出与虚部单位“j”相乘以输出复数值jQ(n)。复数乘法器105接收来自复数乘法器104的输出Q(n)和扰码{Si(n)+jSq(n)}并且执行复数乘法以输出{Qi1(n)+jQq1(n)}。这是由实部Qi1(n)和虚部系数Qq1(n)组成的复数值，并且Qi1(n)和Qq1(n)的每个都是一个比特的时序数据。

复数计算部件120输出作为复数乘法器103的输出的{Ii1(n)+jIq1(n)}的系数Ii1(n)和Iq1(n)，和作为复数乘法器105的输出的{Qi1(n)+jQq1(n)}的系数Qi1(n)和Qq1(n)，这些系数分别是作为一个比特的时序数据的实数值。此外，信道代码装置和扰码调制装置作为一个整体被称作代码调制装置。

数据信道增益因子信号生成器106生成数据信道增益因子信号βd(n)并且将该信号输出到加权系数设定信号生成器108。信号βd(n)是由多个比特组成的时序数据。加权系数设定信号生成器108接收作为数据信道增益因子信号生成器106的输出的数据信道增益因子信号βd(n)，并且将数据信道加权系数设定信号输出到升余弦滤波器110和111。数据信道加权系数设定信号是由多个比特组成的时序数据。

控制信道增益因子信号生成器107生成控制信道增益因子信号βc(n)并且将该信号输出到加权系数设定信号生成器109。信号βc(n)是由多个比特组成的时序数据。加权系数设定信号生成器109接收作为控制信道增益因子信号生成器107的输出的控制信道增益因子信号βc(n)，并且将控制信道加权系数设定信号输出到升余弦滤波器112和113。控制信道加权系数设定信号是由多个比特组成的时序数据。

加权系数设定信号生成器108和109构成增益控制信号生成装置，该增益控制信号生成装置用于生成用以控制滤波装置增益的控制信号。

升余弦滤波器110、111、112和113的每个都对代码调制装置所生成的用于每一同相信道和用于每一正交信道的每一信号执行带宽限制操作，并且构成控制其增益的滤波装置。

升余弦滤波器110接收复数计算部件120的输出Ii1(n)和作为加权系数设定信号生成器108的输出的数据信道加权系数设定信号，并且输出作为由多个比特组成的时序数据的数据Ii2(n)。升余弦滤波器111接收复数计算部件120的输出Iq1(n)和作为加权系数设定信号生成器108的输出的数据信道加权系数设定信号，并且输出作为由多个比特组成的时序数据的数据Iq2(n)。

升余弦滤波器112接收复数计算部件120的输出Qi1(n)和作为加权系数设定信号生成器109的输出的控制信道加权系数设定信号，并且输出作为由多个比特组成的时序数据的数据Qi2(n)。升余弦滤波器113接收复数计算部件120的输出Qq1(n)和作为加权系数设定信号生成器109的输出的控制信道加权系数设定信号，并且输出作为由多个比特组成的时序数据的数据Qq2(n)。

加法器114接收升余弦滤波器110的输出Ii2(n)和升余弦滤波器112的输出Qi2(n)，并且输出作为由多个比特组成的时序数据的调制器同相分量输出Iout(n)。加法器115接收作为升余弦滤波器111的输出的数据Iq2(n)和作为升余弦滤波器113的输出的数据Qq2(n)，并且输出作为由多个比特组成的时序数据的调制器正交分量输出Qout(n)。

加法器114和115构成添加装置，该添加装置用于针对每一同相信道并且针对每一正交信道来合成作为滤波装置的升余弦滤波器110到113的输出。

图2示出每个升余弦滤波器110到113的配置的一个示例。第一实施例的升余弦滤波器是这样的滤波器，它用于对经代码调制的信号执行带宽限制操作并且用于输出经代码调制的信号，它还包括时序数据生成部件(移位寄存器201)、系数设定部件(寄存器206、207、208和209)和增益控制部件(乘法器202、202、204和205)，所述时序数据生成部件用于输出由多个信号(包含过去输入的信号)组成的时序数据，所述系数设定部件用于根据增益控制信号将多个加权系数与从所述时序数据生成部件中输出的时序数据的多个信号的每一个相关联，并且所述增益控制部件用于利用所述系数设定部件所设定的多个加权系数来控制增益。

第一实施例的特征在于，通过将FIR滤波器用作升余弦滤波器并且通过动态地控制升余弦滤波器的增益来控制升余弦滤波器的增益。

在此，在FIR滤波器中，使加权系数之间的比保持不变，如果将所有的系数与相同的常数相乘(例如，与β相乘)，那么在频率特性中，全部的增益被统一地乘以β并且在给定的两个频率之间的增益的相对差保持不变。与上述情况相反的，如果改变加权系数之间的比，那么增益的相对差可以被改变，这使得在某些情况下能够获得期望的截频特性(cutoffcharacteristic)和衰减量。

通常，在从采用W-CDMA通信方法的移动终端去向基站的上行链路中，具有滚降特性的滤波器被插入以限制带宽而不出现码间串扰。基本上，在信号发送器一侧和信号接收器一侧两处都插入了该滤波器，该滤波器被称作“路由滚降滤波器”。在本发明的每个实施例中，在移动终端的发送器一侧的路由滚降滤波器被实现为由FIR滤波器构成的升余弦滤波器。用被称作滚降因子的系数来表示滚降特性，根据用于W-CDMA通信方法的3GPP规范所述系数被指定为0.22。

此外，在使用W-CDMA通信方法的移动终端发射系统中，原则上，设计系统从而使得仅通过使用升余弦滤波器来获得路由滚降特性，然而，实际上，除升余弦滤波器外的电路(此后称作其他电路)的频率特性以叠加的方式被包括。因此，通过校准升余弦滤波器从而使得该其他电路的频率特性被校正，如果在整个发射系统中路由滚降特性被满足，那么发射信号的质量可以被改善。

因为该其他电路的频率特性根据每一便携式终端而变化，优选地，构成升余弦滤波器的FIR滤波器的加权系数之间的比被允许改变为给定的值从而使得变化可以被适应。

此外，在某些情况下，相同的发射设备覆盖多种信号形式。例如，在CDMA通信方法中，在3GPP2规范中提出的窄带CDMA方法可用，所述窄带CDMA方法对应于3GPP规范所指定的W-CDMA，并且当这些发射信号在相同的发射系统中被生成时，升余弦滤波器的截频(cutoff)特性和滚降特性必需满足系统需求。因此，为了相同的发射设备能够覆盖多种信号形式，期望构成升余弦滤波器的FIR滤波器的加权系数之间的比能够被改变为给定的值。

第一实施例的升余弦滤波器包括移位寄存部件(移位寄存器201)、多个寄存部件(寄存器206、207、208和209)、多个乘法器202、203、204和205和加法器210，所述移位寄存部件用于对输入信号X(n)执行移位运算并且用于输出作为时序数据X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)的信号，这些时序数据的每个都由包含过去的输入信号的多个信号组成，所述多个寄存部件的每个都存储多个根据每个控制信号的加权系数Z0(n)，Z1(n)，…，Zm-2(n)，Zm-1(n)，并且输出这些加权系数的每一个，所述多个乘法器的每个都彼此同步地接收从所述移位寄存部件输出的时序数据的多个信号并且对其执行乘法并且输出乘积，所述加法器用于将多个乘法器的输出相加。

移位寄存器201是用于对输入信号执行移位处理并且取回当前和过去的输入信号的寄存器，它接收输入信号X(n)并且输出m份输出，即X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)。在此，信号X(n)是与输入信号相同的值，X(n-1)是存在于一个时钟之前的输入信号，在这之后以相同的方式那么，信号X(n-m+2)是存在于(m-2)个时钟之前的输入信号，并且信号X(n-m+1)是存在于(m-1)个时钟之前的输入信号。所有这些信号都是一个比特的时序数据。此外，在图2中，虽然仅四个寄存器206、207、208和209并且仅四个乘法器202、203、204和205被示出，然而可以以与移位寄存器201的m份输出相对应的方式来设置m组寄存器和乘法器。

多个寄存器206、207、208和209的每个接收每个加权系数设定信号，即从图1所示的加权系数设定信号生成器108和109输出的每个信号，并且存储这些输出然后将它们输出到乘法器202、203、204和205的每个。如图2所示，寄存器206、207、208和209的每个存储加权系数Z0(n)，Z1(n)，Zm-2(n)，Zm-1(n)的每个并且还输出这些系数。此外，每个加权系数Z0(n)，Z1(n)，Zm-2(n)，Zm-1(n)是由多个比特组成的时序数据，它们是与多个信号X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)的每个信号同步输出的。

从图1所示的加权系数设定信号生成器108和109输入到寄存器的加权系数设定信号包含每个都是由多个比特组成的时序数据的加权系数Z0(n)，Z1(n)，Zm-2(n)，Zm-1(n)，并且用于将每个加权系数写入每个寄存器206到209的寄存器指定信号，和从移位寄存器201输出的同步控制信号以及多个信号X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)的每个与加权系数Z0(n)，Z1(n)，Zm-2(n)，Zm-1(n)的每个相关联。

多个乘法器202、203、204和205的每个接收从多个寄存器206、207、208和209中输出的加权系数Z0(n)，Z1(n)，Zm-2(n)，Zm-1(n)的每个，并且将这些加权系数与从移位寄存器201中输出的多个输出X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)相乘，并且将每个都是由多个比特组成的时序数据的乘法结果输出到加法器210。

加法器210接收乘法器202、203、204和205的输出并且将输出相加并且生成作为由多个比特组成的时序数据的滤波器输出Y(n)。

虽然已经如上所述地详细描述了第一实施例的配置，然而图1所示的乘法器101和102、复数乘法器103、104和105、加法器114和115以及图2所示的移位寄存器201、乘法器202、203、204和205、加法器210是本领域的技术人员所熟知的，并且与本发明并不直接相关，因此省略对它们的详细描述。

在下文中，通过参考图1来描述如上配置的第一实施例的调制器的运算。

在图1中，数据信道DPDCH1的数据D(n)是被输入乘法器101的一个比特的时序数据，并且与同样是一个比特时序数据的并且将被转换为一个比特的时序数据I(n)的数据信道的信道化代码Cd(n)相乘。用如下的等式(12)示出数据I(n)。

I(n)＝D(n)×Cd(n)…(12)

控制信道DPCCH的数据C(n)是被输入乘法器102的一个比特的时序数据，并且与同样是一个比特时序数据的并且将被转换为一个比特的时序数据Q(n)的控制信道的信道化代码Cc(n)相乘。用如下的等式(13)示出数据Q(n)。

Q(n)＝C(n)×Cc(n)…(13)

然后，一个比特的时序数据I(n)和Q(n)被输入复数计算部件120。在复数计算部件120中，一个比特的时序数据I(n)被输入复数乘法器103并且被乘以扰码生成器(未示出)所生成的扰码{Si(n)+jSq(n)}，并且输出{Ii1(n)+jIq1(n)}。在此，“j”表示虚部单位并且{Si(n)+jSq(n)}表示具有实部Si(n)和虚部系数Sq(n)的复数。Si(n)和Sq(n)的每个也是一个比特的时序数据。用如下的等式(14)、(15)和(16)分别示出{Ii1(n)+jIq1(n)}，Ii1(n)，Iq1(n)。

Ii1(n)+jIq1(n)＝I(n)×{Si(n)+jSq(n)}  …(14)

Ii1(n)＝I(n)×Si(n)

      ＝D(n)×Cd(n)×Si(n)  …(15)

Iq1(n)＝I(n)×Sq(n)

      ＝D(n)×Cd(n)×Sq(n)  …(16)

另一方面，在复数计算部件120中，一个比特的时序数据Q(n)被视为正交分量输入。因此，当Q(n)被输入时被乘以虚部单位“j”，此后数据Q(n)被作为正交分量用于计算。更具体地，Q(n)被输入复数乘法器104并且被乘以虚部单位“j”并且被输出。来自复数乘法器104的输出jQ(n)被输入复数乘法器105并且被乘以扰码生成器(未示出)所生成的扰码{Si(n)+jSq(n)}，并且{Qi1(n)+jQq1(n)}被输出。用如下的等式(17)、(18)和(19)分别示出输出{Qi1(n)+jQq1(n)}，Qi1(n)，Qq1(n)。

Qi1(n)+jQq1(n)＝jQ(n)×{Si(n)+jSq(n)}  …(17)

Qi1(n)＝-Q(n)×Sq(n)

      ＝-C(n)×Cc(n)×Sq(n)  …(18)

Qq1(n)＝Q(n)×Si(n)

      ＝C(n)×Cc(n)×Si(n)   …(19)

复数计算部件120具有如下的功能：将乘法器103和105的复数输出的系数Ii1(n)，Iq1(n)和Qi1(n)，Qq1(n)的每个分离为实数值，并且将每个系数作为一个比特的时序数据输出。

数据信道增益因子信号生成器106生成数据信道增益因子信号βd(n)。数据信道增益因子信号βd(n)是由多个比特组成的时序数据，用于将数据信道DPDCH1的调制器增益设定为调制器输出的数据信道DPDCH1的电平。

数据信道增益因子信号βd(n)被输入加权系数设定信号生成器108并且被转换为作为由多个比特组成的时序数据的数据信道加权系数设定信号。数据信道加权系数设定信号被输入升余弦滤波器110和111。

作为一个比特的时序数据的复数计算部件120的输出Ii1(n)和作为由多个比特组成的时序数据的数据信道加权系数设定信号被输入升余弦滤波器110，并且作为由多个比特组成的时序数据的信号Ii2(n)被输出。

作为一个比特的时序数据的复数计算部件120的输出Iq1(n)和作为由多个比特组成的时序数据的数据信道加权系数设定信号被输入升余弦滤波器111，并且作为由多个比特组成的时序数据的信号Iq2(n)被输出。

控制信道增益因子信号生成器107生成控制信道增益因子信号βc(n)。控制信道增益因子信号βc(n)是由多个比特组成的时序数据，用于将控制信道DPCCH的调制器增益设定为调制器输出的控制信道DPCCH的电平。

控制信道增益因子信号βc(n)被输入加权系数设定信号生成器109并且被转换为作为由多个比特组成的时序数据的控制信道加权系数设定信号。控制信道加权系数设定信号被输入升余弦滤波器112和113。

作为一个比特的时序数据的复数计算部件120的输出Qi1(n)和作为由多个比特组成的时序数据的控制信道加权系数设定信号被输入升余弦滤波器112，并且作为由多个比特组成的时序数据的信号Qi2(n)被输出。

作为一个比特的时序数据的复数计算部件120的输出Qq1(n)和作为由多个比特组成的时序数据的控制信道加权系数设定信号被输入升余弦滤波器113，并且作为由多个比特组成的时序数据的信号Qq2(n)被输出。

作为升余弦滤波器110的输出的数据Ii2(n)和作为升余弦滤波器112的输出的数据Qi2(n)被输入加法器114并且在那里被相加，并且被作为调制器同相分量输出Iout(n)输出，Iout(n)是由多个比特组成的时序数据。用如下的等式(20)示出输出Iout(n)。

Iout(n)＝Ii2(n)+Qi2(n)  …(20)

作为升余弦滤波器111的输出的数据Iq2(n)和作为升余弦滤波器113的输出的数据Qq2(n)被输入加法器115并且在那里被相加，并且被作为调制器正交分量输出Qout(n)输出，Qout(n)是由多个比特组成的时序数据。用如下的等式(21)示出输出Qout(n)。

Qout(n)＝Iq2(n)+Qq2(n)  …(21)

接下来，通过参考图2来描述第一实施例的升余弦滤波器的运算。如上所述，由FIR滤波器构成第一实施例的升余弦滤波器。此后，在时间“n”的滤波器的运算状态被说明，然而，其运算与任何其他时间的运算相同。

当作为一个比特的时序数据的输入信号X(n)被输入具有(m-1)个级的移位寄存器时，m份一个比特的时序数据X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)被作为信号输出从移位寄存器中输出。在此，信号X(n)是与输入信号相同的值，信号X(n-1)是存在于一个时钟之前的输入信号，在这之后以相同的方式那么，信号X(n-m+2)是存在于(m-2)个时钟之前的输入信号，并且信号X(n-m+1)是存在于(m-1)个时钟之前的输入信号。

输出X(n)被输入乘法器202，输出X(n-1)被输入乘法器203，输出X(n-m+2)被输入乘法器204，并且输出X(n-m+1)被输入乘法器205。

另一方面，根据加权系数设定信号，每个都是具有多个比特的数据的加权系数Z0(n)，Z1(n)，Zm-2(n)，Zm-1(n)被分别存储在寄存器206、207、208和209中，并且这些加权系数被输出到每个乘法器202、203、204和205。在此，用如下的等式(22)给出加权系数Zk(n)。此后，K＝0，1，…，m-2和m-1。

Zk(n)＝Tk·β(n-k)  …(22)

值Tk是静态加权系数，它确定FIR滤波器的静态滤波基本特性，是由多个比特构成的数据，并且不随时间改变。数据β(n-k)是作为由多个比特构成的数据的时间(n-k)的增益因子。根据上述说明很清楚加权系数Zk(n)是随时间“n”改变的值。

移位寄存器201的输出X(n)，X(n-1)，X(n-m+2)，X(n-m+1)和作为寄存器206、207、208和209的输出的加权系数Z0(n)，Z1(n)，Zm-2(n)，Zm-1(n)分别被输入乘法器202、203、204和205，并且在那里相乘。乘法器202、203、204和205的每个输出是由多个比特组成的数据。所有的数据被输入加法器210并且在那里被相加，并且被作为滤波器输出Y(n)输出。滤波器输出Y(n)是由多个比特构成的数据。用如下的等式(23)示出滤波器输出Y(n)。

Y(n)＝Z0(n)·X(n)+Z1(n)·X(n-1)+…+Zm-2(n)·X(n-m+2)+Zm-1(n)·X(n-m+1)＝T0·β(n)·X(n)+T1·β(n-1)·X(n-1)+…+Tm-2·β(n-m+2)·X(n-m+2)+Tm-1·β(n-m+1)·X(n-m+1)  …(23)

当对于图1所示的调制器而言FIR滤波器被用作升余弦滤波器时，β(n-k)对应于由数据信道增益因子信号生成器106生成的数据信道增益因子信号βd(n)和控制信道增益因子信号βc(n)。在加权系数设定信号生成器108和109的每个中这些信号的每个被乘以静态加权系数Tk，并且被转换为加权系数Zk(n)并且被作为加权系数设定信号输入升余弦滤波器110、111、112和113。

每个数据Ii1(n)、Iq1(n)、Qi1(n)和Qq1(n)依次对应于升余弦滤波器110、111、112和113的输入X(n)，并且每个数据Ii2(n)、Iq2(n)、Qi2(n)和Qq2(n)依次对应于升余弦滤波器110、111、112和113的输出Y(n)。

作为升余弦滤波器110的输出的数据Ii2(n)和作为升余弦滤波器112的输出的数据Qi2(n)被输入加法器114并且在那里被相加，然后被作为调制器同相分量输出Iout(n)输出。通过使用上述等式(23)来整理上述等式(20)的输出Iout(n)，可以获得如下的等式(24)。

Iout(n)＝Ii2(n)+Qi2(n)＝T0·βd(n)·Ii1(n)+T1·βd(n-1)·Ii1(n-1)+…+Tm-2·βd(n-m+2)·Ii1(n-m+2)+Tm-1·βd(n-m+1)·Ii1(n-m+1)+T0·βc(n)·Qi1(n)+T1·βc(n-1)·Qi1(n-1)+…+Tm-2·βc(n-m+2)·Qi1(n-m+2)+Tm-1·βc(n-m+1)·Qi1(n-m+1)＝T0·{βd(n)·Ii1(n)+βc(n)·Qi1(n)}+…+T1·{βd(n-1)·Ii1(n-1)+βc(n-1)·Qi1(n-1)}+…+Tm-2·{βd(n-m+2)·Ii1(n-m+2)+βc(n-m+2)·Qi1(n-m+2)}+Tm-1·{βd(n-m+1)·Ii1(n-m+1)+βc(n-m+1)·Qi1(n-m+1)}

                                       …(24)

此外，作为升余弦滤波器111的输出的数据Iq2(n)和作为升余弦滤波器113的输出的数据Qq2(n)被输入加法器115并且在那里被相加，然后被作为调制器正交分量输出Qout(n)输出。通过使用上述等式(23)来整理上述等式(21)中的Qout(n)，可以获得如下的等式(25)。

Qout(n)＝Iq2(n)+Qq2(n)＝T0·βd(n)·Iq1(n)+T1·βd(n-1)·Iq1(n-1)+…+Tm-2·βd(n-m+2)·Iq1(n-m+2)+Tm-1·βd(n-m+1)·Iq1(n-m+1)+T0·βc(n)·Qq1(n)+T1·βc(n-1)·Qq1(n-1)+…+Tm-2·βc(n-m+2)·Qq1(n-m+2)+Tm-1·βc(n-m+1)·Qq1(n-m+1)＝T0·{βd(n)·Iq1(n)+βc(n)·Qq1(n)}+…+T1·{βd(n-1)·Iq1(n-1)+βc(n-1)·Qq1(n-1)}+…+Tm-2·{βd(n-m+2)·Iq1(n-m+2)+βc(n-m+2)·Qq1(n-m+2)}+Tm-1·{βd(n-m+1)·Iq1(n-m+1)+βc(n-m+1)·Qq1(n-m+1)}

                                    …(25)

通过将等式(15)、(16)、(18)和(19)代入上述等式(24)和(25)，并且通过整理这些等式，可以获得如下的等式(26)和(27)。

Zk(n)＝Tk·β(n-k)

Y(n)＝Z0(n)·X(n)+Z1(n)·X(n-1)+…+Zm-2(n)·X(n-m+2)+Zm-1(n)·X(n-m+1)＝T0β(n)·X(n)+T1β(n-1)·X(n-1)+…+Tm-2β(n-m+2)·X(n-m+2)+Tm-1β(n-m+1)·X(n-m+1)±Tm-1·β(n-m+1)·X(n)

                                    …(26)

Qout(n)＝T0·{βd(n)·D(n)·Cd(n)·Sq(n)+βc(n)·C(n)·Cc(n)·Si(n)}++T1·{βd(n-1)·D(n-1)·Cd(n-1)·Sq(n-1)+βc(n-1)·C(n-1)·Cc(n-1)·Si(n-1)}+…+Tm-2·{βd(n-m+2)·D(n-m+2)·Cd(n-m+2)·Sq(n-m+2)+βc(n-m+2)·C(n-m+2)·Cc(n-m+2)·Si(n-m+2)}+Tm-1·{βd(n-m+1)·D(n-m+1)·Cd(n-m+1)·Sq(n-m+1)+βc(n-m+1)·C(n-m+1)·Cc(n-m+1)·Si(n-m+1)}

                                    …(27)

应理解，根据上述等式(26)和(27)而获得的输出与根据上述等式(10)和(11)而获得的输出相同，上述等式(10)和(11)表示通过使用升余弦滤波器对在3GPP规范中指定的调制器输出执行带宽限制而生成的输出。

如上所述，根据第一实施例的调制器，可以根据数据信道增益因子信号βd(n)和控制信道增益因子信号βc(n)来控制构成升余弦滤波器的FIR滤波器的加权系数，因此，FIR滤波器的输入信号变为一个比特的数据，因此使得能够减小计算量。

因此，可以实现这样的效果：使得电路能够在尺寸上较小、低成本、低功耗并且低热生成量。此外，由于减小了计算量，用于改善计算精度的电路规模的扩展裕度可以较大，从而提供了能够容易地改善信号质量的效果。

此外，根据第一实施例的调制器，可以根据数据信道增益因子信号和控制信道增益因子信号来动态地改变构成升余弦滤波器的滤波器的加权系数，因此，根据等式(26)和(27)可以理解，可以实现这样的效果：计算结果等于当在升余弦滤波器的前一级控制增益时而获得的结果。

因此，与专利参考1和专利参考2所公开的技术不同，当增益因子改变时没有寄生信号出现，这可以改善信号质量。此外，不需要寄生抑制装置，这使得电路能够小型化并且使得能够降低成本、功耗和热生成量。

此外，第一实施例中的升余弦滤波器的数目是4个，当与图7所示的其中升余弦滤波器的数目为2的配置相比较时，该数目较大。然而，如果加权系数相同，在第一实施例中输入由一个比特组成，然而，在基于3GPP规范所指定的调制器的配置示例中，输入由10个比特或者更多比特组成，因此，很明显计算量被减小。在专利参考1和2中也示出这一点。

此外，当加权系数被生成时，构成数据信道或者控制信道的增益因子的多个比特被乘以构成静态加权系数的多个比特，然而，仅在增益因子被改变时出现该计算。另一方面，在W-CDMA通信方法中，因为在至少256个码片或者更多码片的时间间隔处出现增益因子的改变，所以与升余弦滤波器的频率相比较而言该乘法的出现频率较小，这并不损害减小计算量的效果。

此外，在W-CDMA通信方法中，增益因子信号(β)表示代码信道之间的电平比(等于振幅)。在移动终端通信中，与增益因子信号(β)相分离地指定射频发射功率。增益因子信号(β)表示在射频发射功率中每个代码信道功率的击穿(breakdown)。

在发射功率具有其上叠加了β为1的代码信道A和β为2的代码信道B的50mW的射频发射功率的情况下，代码信道A的功率分量是10mW并且代码信道B的功率分量是40mW。另一方面，在发射功率具有其上叠加了β为0.1的代码信道A和β为0.2的代码信道B的50mW的射频发射功率的情况下，代码信道A的功率分量是10mW并且代码信道B的功率分量是40mW。在调制器输出中，β为1的编码信道A和β为2的编码信道B的输出功率比β为0.1的代码信道A和β为0.2的代码信道B的输出功率大100倍，然而，在随后的级处在发射放大器中增益被补偿。

在W-CDMA通信方法中，由基站接收移动发射信号，并且针对每一代码信道监测信号品质。基于监测的结果，基站将关于每一信道所接收信号的质量的信息返回移动终端。通过将关于所接收信号的质量的信息用作参考信息，移动终端确定用于每一发射代码信道的功率值。此外，基站向移动终端发射用于所有发射功率的控制信号。

移动终端还暂时地改变诸如发射代码信道的出现和消失、扩频速率等之类的发射信号条件。移动终端自身在将来自基站的指令信息添加到其自身的发射信号条件的同时，确定β值并且为调制器提供指令。

第二实施例

第二实施例的升余弦滤波器包括移位寄存部件(移位寄存器301)、移位寄存器(移位寄存器302)、多个第一乘法器(乘法器307、308、309和310)、多个第二乘法器(303、304、305和306)和加法器311，所述移位寄存部件(移位寄存器301)用于对输入信号X(n)执行移位运算并且用于输出作为时序数据X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)的信号，这些时序数据的每个都由包含过去的输入信号的多个信号组成，所述移位寄存器用于接收增益控制信号β(n)并且用于对其执行移位运算并且用于输出作为时序数据β(n-1)，…，β(n-m+2)，β(n-m+1)的信号，这些时序数据的每个都由包含过去的增益控制信号的多个信号组成，所述多个第一乘法器用于将从移位寄存器302输出的多个信号与多个指定系数(T0，T1，…，Tm-2，Tm-1)相乘并且用于将乘积作为多个加权系数Z0(n)，Z1(n)，…，Zm-2(n)，Zm-1(n)输出，所述多个第二乘法器用于彼此同步地接收多个信号和多个加权系数并且用于对其执行乘法，所述加法器用于对多个第二乘法器输出执行相加运算。

移位寄存器301接收输入信号X(n)并且输出m份输出，即X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)。信号X(n)是与输入信号相同的值，X(n-1)是存在于一个时钟之前的输入信号，在这之后以相同的方式那么，信号X(n-m+2)是存在于(m-2)个时钟之前的输入信号，并且信号X(n-m+1)是存在于(m-1)个时钟之前的输入信号。所有这些信号都是一个比特的时序数据。移位寄存器301构成移位寄存装置，该移位寄存装置用于对输入信号执行移位运算并且用于取回当前和过去的输入信号。

在图3中，每个乘法器303、304、305和306和每个乘法器307、308、309和310配对，并且虽然仅四组对被示出，然而可以以与移位寄存器301的m份输出相对应的方式来设置m组乘法器。

移位寄存器302接收加权系数设定信号β(n)并且输出m份输出，即β(n)，β(n-1)，…，β(n-m+2)，β(n-m+1)。信号β(n)是与输入信号相同的值，β(n-1)是存在于一个时钟之前的输入信号，在这之后以相同的方式，信号β(n-m+2)是存在于(m-2)个时钟之前的输入信号，并且信号β(n-m+1)是存在于(m-1)个时钟之前的输入信号。所有这些信号都是一个比特的时序数据。移位寄存器302构成移位寄存装置，该移位寄存装置用于对输入信号执行移位运算并且用于取回当前和过去的输入信号。用于确定FIR滤波器的静态滤波基本特性的静态加权系数T0，T1，…，Tm-2和Tm-1被内部地存储于其中。这些信号的每个都由多个比特构成。

乘法器307接收来自移位寄存器302的由多个比特组成的时序输出β(n)和被内部地存储在滤波器中的静态加权系数T0，并且将作为由多个比特组成的时序数据的加权系数Z0(n)输出到乘法器303。类似地，乘法器308、309和310的每个接收来自移位寄存器302的每个都由多个比特组成的时序输出β(n-1)，β(n-m+2)和β(n-m+1)和内部存储的静态加权系数T1，Tm-2，Tm-1，并且将每个都是由多个比特组成的时序数据的加权系数Z1(n)，Zm-2(n)，Zm-1(n)分别输出到乘法器304、305和306。

移位寄存器302和乘法器307到310构成加权系数生成装置，该加权系数生成装置用于根据作为增益控制信号的加权系数设定信号来生成FIR滤波器的加权系数。

乘法器303接收移位寄存器301的输出X(n)和乘法器307的输出Z0(n)并且将这些输出相乘并且输出每个都是由多个比特组成的时序数据的乘法结果。类似地，乘法器304、305和306的每个接收移位寄存器301的输出X(n-1)，X(n-m+2)，X(n-m+1)和乘法器308、309和310的输出加权系数Z1(n)，Zm-2(n)，Zm-1(n)并且将这些输出相乘并且输出每个都是由多个比特组成的时序数据的乘法结果。

加法器311接收包括彼此具有相同功能的乘法器303、304、305和306的所有乘法器的输出，并且对所接收的输出执行相加运算。因此，加法器311输出作为由多个比特组成的时序数据的滤波器输出Y(n)。

在下文中，通过参考图3来说明如上所述地配置的FIR滤波器的运算。

当作为一个比特的时序数据的输入信号X(n)被输入具有(m-1)个级的移位寄存器301时，m份一个比特的时序数据的输出X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)被从移位寄存器301中输出。信号X(n)是与输入信号相同的值，X(n-1)是存在于一个时钟之前的输入信号，在这之后以相同的方式，信号X(n-m+2)是存在于(m-2)个时钟之前的输入信号，并且信号X(n-m+1)是存在于(m-1)个时钟之前的输入信号。

当作为由多个比特组成的时序数据的加权系数设定信号β(n)被输入具有(m-1)个级的移位寄存器302时，m份作为由多个比特组成的时序数据的输出β(n)，β(n-1)，…，β(n-m+2)，β(n-m+1)被从移位寄存器302中输出。信号β(n)是与输入信号相同的值，β(n-1)是存在于一个时钟之前的输入信号，在这之后以相同的方式，那么信号β(n-m+2)是存在于(m-2)个时钟之前的输入信号，并且信号β(n-m+1)是存在于(m-1)个时钟之前的输入信号。

移位寄存器301的每个输出X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)被输入每个乘法器303、304、305和306。

移位寄存器302的输出β(n)被输入乘法器307并且被乘以静态加权系数T0，并且被作为加权系数Z0(n)输出到乘法器303。类似地，每个输出β(n-1)，…，β(n-m+2)和β(n-m+1)被输入到每个乘法器308、309和310并且被乘以静态加权系数T1，Tm-2，Tm-1，并且被作为加权系数Z1(n)，Zm-2(n)和Zm-1(n)输出到乘法器304、305和306。在此，用如下的等式(28)给出加权系数Zk(n)。此后，k＝0，1，…，m-2，m-1。

Zk(n)＝Tk·β(n-k)  …(28)

通过配置乘法器307、308、309和310使得这些乘法器仅在输入值被改变时执行乘法计算，可以减小计算量。具体地，在W-CDMA通信方法中，因为在至少256个码片或者更多个码片的时间间隔处出现增益因子的改变，所以当与在如下的频率处工作的升余弦滤波器中的计算量相比较时，计算量可以被减小到完全可忽略的量，所述频率是通过将码片速率频率与过采样率相乘而得到的。

加权系数Z0(n)被输入乘法器303并且被乘以移位寄存器301的输出X(n)，并且相乘的结果Z0(n)·X(n)被输出到加法器311。类似地，每个加权系数Z1(n)，Zm-2(n)和Zm-1(n)被输入到每个乘法器304、305和306，并且被乘以输出X(n-1)，X(n-m+2)，X(n-m+1)，并且每个相乘结果Z1(n)·X(n-1)，Zm-2(n)·X(n-m+2)，Zm-1(n)·X(n-m+1)被输出到加法器311。

这些结果在加法器311中被相加并且滤波器输出Y(n)被生成。用如下的等式(29)示出滤波器输出Y(n)。

Y(n)＝Z0(n)·X(n)+Z1(n)·X(n-1)+…+Zm-2(n)·X(n-m+2)+Zm-1(n)·X(n-m+1)＝T0β(n)·X(n)+T1β(n-1)·X(n-1)+…+Tm-2·β(n-m+2)·X(n-m+2)+Tm-1·β(n-m+1)·X(n-m+1)

                                            …(29)

该等式与示出图2所示的FIR滤波器的滤波器输出的等式(23)相同。因此，应注意到图3所示的FIR滤波器与图2所示的FIR滤波器的功能相同。

当将第二实施例的FIR滤波器用于图1所示的调制器中时，加权系数设定信号β(n)是由数据信道增益因子信号生成器106生成的数据信道增益因子信号βd(n)和由控制信道增益因子信号生成器107生成的控制信道增益因子信号βc(n)，因此，所期望的是加权系数108和109可以输出这些值。因此，当使用第二实施例的FIR滤波器时，当采用图2所示的第一实施例的FIR滤波器时在加权系数设定信号生成器108和109中所需要的乘以静态加权系数的处理以及将不同的加权系数设定给各个寄存器的处理不再被需要，这使得调制器能够在尺寸上较小、低成本、低功耗并且低热生成。

因此，根据第二实施例，因为静态加权系数被内部地存储在FIR滤波器中，所以简单地通过输入数据信道增益因子信号和控制信道增益因子，可以自动地生成加权系数，因此，在加权系数设定信号生成器中的乘以静态加权系数的处理以及将不同的加权系数设定给各个寄存器的处理不再被需要，从而提供这样的效果：使得调制器能够在尺寸上较小、低成本、低功耗并且低热生成。

第三实施例

图4是示出本发明的第三实施例的升余弦滤波器的配置的框图。第三实施例的升余弦滤波器的基本配置与第一实施例中的那些升余弦滤波器的配置相同，并且区别在于采用了另一种不同的设定FIR滤波器的加权系数的方法。

第三实施例的升余弦滤波器包括移位寄存部件(移位寄存器401)、多个寄存部件(移位寄存器402、403、404和405)和加法器406，所述移位寄存部件(移位寄存器401)用于对输入信号X(n)执行移位运算并且用于输出作为时序数据X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)的信号，这些时序数据的每个都由包含过去的输入信号的多个信号组成，所述多个寄存部件用于接收并存储根据增益控制信号的第一和第二加权系数，并且用于根据从寄存部件输出的多个信号来切换用于输出的第一和第二加权系数，所述加法器用于对多个寄存部件的输出执行相加运算。

移位寄存器401接收输入信号X(n)并且输出m份输出X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)。信号X(n)是与输入信号相同的值，X(n-1)是存在于一个时钟之前的输入信号，在这之后以相同的方式，信号X(n-m+2)是存在于(m-2)个时钟之前的输入信号，并且信号X(n-m+1)是存在于(m-1)个时钟之前的输入信号。移位寄存器401是移位寄存装置，该移位寄存装置用于对输入信号执行移位运算并且取回当前和过去的输入信号。

此外，在图4中，虽然仅四个寄存器402、403、404和405被示出，然而可以以与移位寄存器401的m份输出相对应的方式来设置m个寄存器。

移位寄存器402接收均是加权系数设定信号的地址信号和数据信号，移位寄存器401的输出X(n)，并且将其存储的数据输出到加法器406。类似地，每个寄存器403、404和405接收均是加权系数设定信号的地址信号和数据信号，移位寄存器401的输出X(n-1)，…，X(n-m+2)，X(n-m+1)，并且将它们所存储的数据输出到加法器406。每个寄存器402、403、404和405所存储的数据是由多个比特组成的数据。寄存器402、403、404和405构成移位寄存装置，该移位寄存装置用于存储根据加权系数设定信号即增益控制信号的FIR滤波器的加权系数，并且用于通过来自移位寄存装置的信号来切换输出。

加法器406接收包括寄存器402、403、404和405的所有寄存器的输出，并且对所接收的输出执行相加运算。因此，加法器406输出作为由多个比特组成的时序数据的滤波器输出Y(n)。

在下文中描述如上所述地配置的FIR滤波器的运算。

当作为一个比特的时序数据的输入信号X(n)被输入具有(m-1)个级的移位寄存器401时，m份一个比特的时序数据的输出X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)被从移位寄存器401中输出。在此，信号X(n)是与输入信号相同的值，X(n-1)是存在于一个时钟之前的输入信号，在这之后以相同的方式，信号X(n-m+2)是存在于(m-2)个时钟之前的输入信号，并且信号X(n-m+1)是存在于(m-1)个时钟之前的输入信号。

加权系数设定信号由地址信号和数据信号构成，并且经由地址信号所指定的寄存器中的数据信号来存储加权系数信息。

在寄存器402中，通过加权系数设定信号将二进制值T0·β(n)和-T0·β(n)存储在时间“n”。在该时间点处，值X(n)已经被输入寄存器402。在此，X(n)是值为1或者-1的一个比特的时序数据。移位寄存器402具有切换输出的功能从而使得当X(n)是1时，值T0·β(n)被输出，并且X(n)是-1时，值-T0·β(n)被输出。因此，寄存器402的输出等于输出T0·β(n)·X(n)。类似地，在寄存器403、404和405中，通过加权系数设定信号分别存储了±T1·β(n-1)，±Tm-2·β(n-m+2)和±Tm-1·β(n-m+1)。然后，根据值X(n-1)，X(n-m+2)和X(n-m+1)，分别输出等于T1·β(n-1)·X(n-1)，Tm-2·β(n-m+2)·X(n-m+2)和Tm-1·β(n-m+1)·X(n-m+1)的值。

寄存器402、403、404和405的值被输入加法器406并且在那里被相加以生成滤波器输出Y(n)。用如下的等式(30)示出滤波器输出Y(n)。

Y(n)＝T0·β(n)·X(n)+T1·β(n-1)·X(n-1)+…+Tm-2·β(n-m+2)·X(n-m+2)+Tm-1·β(n-m+1)·X(n-m+1)

                                        …(30)

上述的等式(30)与示出图2的FIR滤波器的滤波器输出的等式(23)相同。因此，应理解图4所示的FIR滤波器与图2和图3的FIR滤波器的功能相同。

当将第三实施例的FIR滤波器用于图1所示的调制器时，加权系数设定信号生成器108和109执行生成由地址信号和数据信号组成的加权系数设定信号的功能以及将上述值设定给每个寄存器的功能。

第三实施例的FIR滤波器的特征在于不使用乘法器。乘法器，因为为了将信号与加权系数相乘而配置乘法器，所以如果不用一直被监测的输入信息来控制，那么乘法器必须一直连续运算。另一方面，在第三实施例的滤波器中，如果寄存器值不被改变，那么仅执行从寄存器中读取值。因此，不仅功耗而且热生成可被减小。

作为类似的替代，如下的方法可用：通过该方法多个数据对被存储在每个寄存器中。

在上述的示例中，一对正负值被存储在每个寄存器中。然而，通过存储所有成对的值并且根据加权系数设定信号的数据信号来指定将被输出的一组成对的值，加权系数设定信号的数目可以被减少，这使得能够减轻图1的加权系数设定信号生成器108和109的负担。

在此假设将被存储在寄存器中的值由20个比特构成，或者由一对10个比特构成。如果预测的成对值是16个可能的对，那么这些值可以通过4个比特的数据信号被指定，因此，当与其中数据信号所传输的值具有20个比特的情况相比较时，信息量可以被减少到20％。在这种情况下，加权系数设定信号生成器108和109通过加权系数设定信号的数据信号来输出成对的值的指定信息。

因此，根据第三实施例，在将FIR滤波器的输入信号乘以加权系数的处理中，通过采用寄存器来替代乘法器并且通过根据输入信号来切换寄存器，可以实现低功耗和低热生成。

第四实施例

图5是示出本发明的第四实施例的升余弦滤波器的配置的框图。第四实施例的升余弦滤波器的基本配置与第一实施例中的那些升余弦滤波器的配置相同，并且区别在于采用了另一种不同的设定FIR滤波器的加权系数的方法。

第四实施例的升余弦滤波器包括移位寄存部件(移位寄存器501)、移位寄存器502、多个乘法器(乘法器507、508、509和510)、多个寄存部件(寄存器503、504、505和506)和加法器511，所述移位寄存部件(移位寄存器501)用于对输入信号X(n)执行移位运算并且用于输出作为时序数据X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)的信号，这些时序数据的每个都由包含过去的输入信号的多个信号组成，所述移位寄存器502用于接收增益控制信号β(n)并且用于对其执行移位运算并且用于输出每个都由包含过去的增益控制信号的多个信号组成的时序数据β(n)，β(n-1)，…，β(n-m+2)，β(n-m+1)，所述多个乘法器用于将从移位寄存器502输出的多个信号与多个指定的第一和第二系数(±T0，±T1，…，±Tm-2，±Tm-1)相乘并且用于输出多个第一和第二加权系数，所述多个寄存部件用于接收并存储从多个乘法器输出的多个第一和第二加权系数，并且用于根据从移位寄存部件输出的多个信号切换用于输出的每个第一和第二加权系数，并且所述加法器511用于将来自多个寄存部件的输出相加。

移位寄存器501接收输入信号X(n)并且输出m份输出X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)。信号X(n)是与输入信号相同的值，X(n-1)是存在于一个时钟之前的输入信号，在这之后以相同的方式那么，信号X(n-m+2)是存在于(m-2)个时钟之前的输入信号，并且信号X(n-m+1)是存在于(m-1)个时钟之前的输入信号。所有这些信号都是一个比特的时序数据。移位寄存器501构成移位寄存装置，该移位寄存装置用于对输入信号执行移位处理并且取回当前和过去的输入信号。

在图5中，虽然仅四个寄存器503、504、505和506并且仅四个乘法器507、508、509和510被示出，然而可以以与移位寄存器501的m份输出相对应的方式来设置m个寄存器和乘法器。

移位寄存器502接收加权系数设定信号β(n)并且输出m份输出，即β(n)，β(n-1)，…，β(n-m+2)，β(n-m+1)。信号β(n)是与输入信号相同的值，β(n-1)是存在于一个时钟之前的输入信号，在这之后以相同的方式，信号β(n-m+2)是存在于(m-2)个时钟之前的输入信号，并且信号β(n-m+1)是存在于(m-1)个时钟之前的输入信号。所有这些信号都是由多个比特组成的时序数据。移位寄存器502构成移位寄存装置，该移位寄存装置用于执行移位处理并且用于取回当前和过去的输入信号。

确定FIR滤波器的静态滤波基本特性的M对静态加权系数(±T0，±T1，…，±Tm-2，±Tm-1)被内部地存储于其中，这M对静态加权系数的每一对都是由一对正负值构成的。这些系数是具有多个比特的数据。

乘法器507接收作为由多个比特组成的时序数据的来自移位寄存器502的输出β(n)和被内部地存储在滤波器中的一对正负静态加权系数±T0，并且将作为由多个比特组成的时序数据的一对正负静态加权系数±Z0(n)输出到寄存器503。类似地，乘法器508、509和510接收每个都是由多个比特组成的时序数据的来自移位寄存器502的输出β(n-1)，β(n-m+2)和β(n-m+1)和内部存储的一对正负静态加权系数±T1，±Tm-2，±Tm-1，并且将一对正负静态加权系数±Z1(n)，±Zm-2(n)，±Zm-1(n)输出到寄存器504、505和506。

移位寄存器502和乘法器507到510构成加权系数生成装置，该加权系数生成装置用于根据作为增益控制信号的加权系数设定信号来生成FIR滤波器的加权系数。

寄存器503接收乘法器507的输出±Z0(n)以存储它们。寄存器503接收移位寄存器501的输出X(n)并且输出所存储的二进制值±Z0(n)的任一个以对应于输出X(n)。类似地，每个寄存器504、505和506接收每个都是每一乘法器508、509和510的输出的加权系数±Z1(n)，±Zm-2(n)，±Zm-1(n)的每个并且存储它们。此外，每个寄存器接收移位寄存器501的输出X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)并且输出所存储的每个二进制值±Z1(n)，±Zm-2(n)，±Zm-1(n)的任一个以对应于上述输出。每个寄存器503到506构成寄存器装置，该寄存器装置用于存储FIR滤波器的加权系数并且通过来自移位寄存装置的输入信号来切换输出。

加法器511接收包括彼此具有相同功能的寄存器503、504、505和506的所有寄存器的输出，并且对所接收的输出执行相加运算。因此，加法器511输出作为由多个比特组成的时序数据的滤波器输出Y(n)。

在下文中，描述如上所述地配置的FIR滤波器的运算。

当作为一个比特的时序数据的输入信号X(n)被输入具有(m-1)个级的移位寄存器501时，m份一个比特的时序数据X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)被作为输出从移位寄存器501中输出。在此，信号X(n)是与输入信号相同的值，X(n-1)是存在于一个时钟之前的输入信号，在这之后以相同的方式，信号X(n-m+2)是存在于(m-2)个时钟之前的输入信号，并且信号X(n-m+1)是存在于(m-1)个时钟之前的输入信号。

当作为由多个比特组成的时序数据的加权系数设定信号β(n)被输入具有(m-1)个级的移位寄存器502时，m份每个都是由多个比特组成的时序数据的输出β(n)，β(n-1)，…，β(n-m+2)，β(n-m+1)被从移位寄存器502中输出。信号β(n)是与输入信号相同的值，β(n-1)是存在于一个时钟之前的输入信号，在这之后以相同的方式，那么信号β(n-m+2)是存在于(m-2)个时钟之前的输入信号，并且信号β(n-m+1)是存在于(m-1)个时钟之前的输入信号。

移位寄存器501的输出X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)分别被输入寄存器503、504、505和506。

移位寄存器502的输出β(n)被输入乘法器507并且被乘以一对正负静态加权系数±T0，并且被作为加权系数±Z0输出到寄存器503。类似地，移位寄存器502的输出β(n)，β(n-1)，…，β(n-m+2)和β(n-m+1)分别被输入到乘法器508、509和510并且被乘以一对正负静态加权系数±T1，±Tm-2，±Tm-1，并且被作为加权系数±Z1(n)，±Zm-2(n)，±Zm-1(n)输出到寄存器504、505和506。在此，用如下的等式(31)给出加权系数Zk(n)。假设k＝0，1，…，m-2和m-1。

Zk(n)＝Tk·β(n-k)  …(31)

通过配置乘法器507、508、509和510使得这些乘法器仅在输入值被改变时执行乘法，可以减小计算量。具体地，在W-CDMA通信方法中，因为在至少256个码片或者更多个码片的时间间隔处出现增益因子的改变，所以当与在如下的频率处工作的升余弦滤波器中的计算量相比较时，计算量可以被减小到完全可忽略的量，所述频率是通过将码片速率频率与过采样率相乘而得到的。仅在乘法被完成时执行寄存器503到506的输出

(寄存器存储值的改变)。

在时间“n”，寄存器503接收来自乘法器507的加权系数±Z0(n)的二进制值以存储这些值。在该时间点，X(n)已经被输出寄存器503。在此，X(n)是值为1或者-1的一个比特的时序数据。寄存器503具有切换功能从而使得当X(n)是1时，Z0(n)被输出，并且当X(n)是-1时，-Z0(n)被输出。因此，寄存器503的输出等于输出Z0(n)·X(n)。

类似地，寄存器504、505和506分别接收来自乘法器508、509和510的加权系数±Z1(n)，±Zm-2(n)，±Zm-1(n)以存储这些系数，然后根据值X(n)，X(n-1)，…，X(n-m+2)，X(n-m+1)输出等于Z1(n)·X(n-1)，Zm-2(n)·X(n-m+2)，Zm-1(n)·X(n-m+1)的值。

寄存器503、504、505和506的输出被输入加法器511，并且在那里被相加以生成滤波器输出Y(n)。用如下的等式(32)示出滤波器输出Y(n)。

Y(n)＝Z0(n)·X(n)+Z1(n)·X(n-1)+…+Zm-2(n)·X(n-m+2)+Zm-1(n)·X(n-m+1)＝T0·β(n)·X(n)+T1·β(n-1)·X(n-1)+…+Tm-2·β(n-m+2)·X(n-m+2)+Tm-1·β(n-m+1)·X(n-m+1)

                                            …(32)

等式(32)与示出图2的FIR滤波器的滤波器输出的等式(23)相同。因此，应理解图5的FIR滤波器与图2到图4所示的FIR滤波器的功能相同。

当将第四实施例的FIR滤波器用于图1所示的调制器中时，加权系数设定信号β(n)是由数据信道增益因子信号生成器106生成的数据信道增益因子信号βd(n)和由控制信道增益因子信号生成器107生成的控制信道增益因子信号βc(n)，因此，所期望的是加权系数108和109可以输出这些值。因此，当使用第四实施例的FIR滤波器时，在加权系数设定信号生成器108和109中不再需要当采用图2所示的第一实施例的FIR滤波器时所需要的处理。也就是说，不再需要乘以静态加权系数的处理以及将不同的加权系数设定给各个寄存器的处理。这使得能够进一步小型化、低成本、低功耗并且低热生成。

此外，第四实施例的FIR滤波器的另一特征在于，在将输入信号与加权系数相乘的处理中未使用乘法器。乘法器，因为其被配置用于将信号与加权系数相乘，所以如果不用一直被监测的输入信息来控制，那么乘法器必须一直连续运算。另一方面，在第四实施例的滤波器中，如果寄存器值不被改变，那么仅执行从寄存器中读取值。因此，不仅功耗而且热生成可被减小。

因此，根据第四实施例，因为静态加权系数被内部地存储在FIR滤波器中，所以简单地通过输入数据信道增益因子信号和控制信道增益因子，可以自动地生成加权系数，因此，在加权系数设定信号生成器中的乘以静态加权系数的处理以及将不同的加权系数设定给各个寄存器的处理不再被需要，从而提供这样的效果：使得调制器能够在尺寸上较小、低成本、低功耗并且低热生成。

此外，在将FIR滤波器的输入信号乘以加权系数的处理中，通过采用寄存器来替代乘法器并且通过根据输入信号来切换寄存器，可以实现低功耗和低热生成。

第五实施例

图6是示出本发明的第五实施例的调制器配置的框图。第五实施例的调制器与每个上述的调制器的区别在于，设置了3个信道或者更多信道(在图6中示出4个信道)的输入。

第五实施例的调制器与第一实施例的调制器的区别在于组件的集合，也就是说，用于对信道化代码执行乘法的乘法器、用于对扰码执行乘法的复数乘法器、信道增益因子生成器、加权系数设定信号生成器、同相分量升余弦滤波器、正交分量升余弦滤波器随着附加信道的增多而增多，并且这些经增加的组件的输出在加法器627和628中被相加。

也就是说，对应于发射数据DPDCH1的调制器的配置包括乘法器601、复数乘法器605、数据信道增益因子信号生成器611(在图6中被示出为“βd(n)生成器”)、加权系数设定信号生成器615、升余弦滤波器619(在图6中，所有的升余弦滤波器都被示出为“升COS滤波器”)和升余弦滤波器620。

对应于发射数据HS-DPCCH的调制器的配置包括乘法器602、复数乘法器606、控制信道增益因子信号生成器612(在图6中，被示出为“βhs(n)生成器”)、加权系数设定信号生成器616、升余弦滤波器621和升余弦滤波器622。

对应于发射数据DPDCH2的调制器的配置包括乘法器603、复数乘法器607、复数乘法器608、数据信道增益因子信号生成器613(在图6中，被示出为“βd2(n)生成器”)、加权系数设定信号生成器617、升余弦滤波器623和升余弦滤波器624。

对应于发射数据DPCCH的调制器的配置包括乘法器604、复数乘法器609、复数乘法器610、控制信道增益因子信号生成器614(在图6中，被示出为“βc(n)生成器”)、加权系数设定信号生成器618、升余弦滤波器625和升余弦滤波器626。这些组分元件与第一实施例中的组分元件相同，因此省略对它们的描述。

加法器627将升余弦滤波器619、升余弦滤波器621、升余弦滤波器623和升余弦滤波器625的输出相加，并且输出同相分量输出Iout(n)。加法器628将升余弦滤波器620、升余弦滤波器622、升余弦滤波器624和升余弦滤波器626的输出相加，并且输出正交分量输出Qout(n)。

因此，通过参考附图已经描述了本发明的一些优选实施例，然而，这些实施例仅是示例并且除上述配置外的各种配置可以被采用。

例如，在每个上述的实施例中，在使用W-CDMA通信方法的通信系统中，对将被用于上行链路中的调制器所采用的升余弦滤波器的示例进行了说明，然而，本发明并不局限于此，并且不仅根据W-CDMA通信方法的并且根据一般的CDMA通信方法的将被用于下行链路的使用QPSK(正交相移键控)或者16-QAM(16态正交幅度调制)的调制器可以被包括在本发明中。

工业应用

本发明是对将被用于经由从移动站到基站的上行链路的通信的HPSK调制器的改进。本发明提供在尺寸上较小、低成本、低功耗、低热生成并且产生较少寄生信号的调制器，调制器所包含的滤波器，在滤波器中所采用的增益控制方法，以及代码调制方法，它们提供了在使用W-CDMA方法的通信系统中的出色效果。

Claims (23)

1.一种调制器，包括：

代码调制单元，用于接收经发射的数据以对所述数据执行代码调制，并且用于输出经代码调制的数据；

增益控制信号生成单元，用于生成增益控制信号；

滤波单元，用于接收来自所述代码调制单元的输出以对所述接收的信号执行带宽限制，并且用于输出经带宽限制的信号；以及

增益控制单元，用于接收来自所述增益控制信号生成单元的输出，并且用于控制所述滤波单元的增益。

2.一种调制器，包括：

第一代码调制单元，用于接收第一经发射数据以对所述第一经发射数据执行代码调制，从而输出第一经代码调制的输出；

第二代码调制单元，用于接收第二经发射数据以对所述第二经发射数据执行代码调制，从而输出第二经代码调制的输出；

第一增益控制信号生成单元，用于生成第一增益控制信号；

第二增益控制信号生成单元，用于生成第二增益控制信号；

第一滤波单元，用于接收来自所述第一代码调制单元的所述第一经代码调制的输出以对所述接收的输出执行带宽限制，并且用于输出第一经带宽限制的输出；

第二滤波单元，用于接收来自所述第二代码调制单元的所述第二经代码调制的输出以对所述接收的输出执行带宽限制，并且用于输出第二经带宽限制的输出；

加法器，用于接收来自所述第一和第二滤波单元的输出以合成接收到的输出，并且用于输出合成的输出；

第一增益控制单元，用于接收来自所述第一增益控制信号生成单元的所述输出，并且用于控制所述第一滤波单元的所述增益；以及

第二增益控制单元，用于接收来自所述第二增益控制信号生成单元的所述输出，并且用于控制所述第二滤波单元的所述增益。

3.如权利要求2所述的调制器，其中针对通过编码而被复用的每个信道安装所述第一和第二滤波单元。

4.如权利要求1到3的任一项所述的调制器，其中所述滤波单元包括：

时序数据生成部件，用于输出由包含过去的输入信号的多个信号构成的时序数据；以及

设定部件，用于接收来自所述增益控制信号生成单元的增益控制信号，以设定多个加权系数中的每个，从而根据所述增益控制信号的值使其与构成所述时序数据生成部件所输出的所述时序数据的多个信号中的每个相关联。

5.如权利要求4所述的调制器，其中所述滤波单元包括FIR(有限脉冲响应)滤波器。

6.如权利要求4或5所述的调制器，其中所述滤波单元包括：

移位寄存部件，用于对输入信号执行移位处理并且用于输出作为由包含过去的输入信号的多个信号构成的时序数据的信号；

多个寄存部件，用于接收来自所述增益控制信号单元的输出，并且用于存储和输出加权系数；

多个乘法器，用于彼此同步地接收构成从所述移位寄存部件输出的所述时序数据的多个信号和从所述多个寄存器输出的所述多个加权系数，从而将所述信号与加权系数相乘并且输出乘积；以及

加法器，用于将来自所述多个乘法器的输出相加。

7.如权利要求4或5所述的调制器，其中所述滤波单元包括：

移位寄存部件，用于对输入信号执行移位处理，并且用于输出作为由包含过去的输入信号的多个信号构成的时序数据的信号；

移位寄存器，用于接收来自所述增益控制信号生成单元的增益控制信号以对接收到的所述增益控制信号执行移位处理，并且用于输出作为由包含过去的增益控制信号的多个信号构成的时序数据的信号；

多个第一乘法器，用于将从所述移位寄存器输出的所述多个信号中的每个与多个指定系数中的每个相乘，并且用于将乘积作为多个加权系数输出；

多个第二乘法器，用于彼此同步地接收从所述移位寄存部件输出的所述多个信号中的每个和从所述第一乘法器输出的所述多个加权系数中的每个，从而将所述信号与加权系数相乘并且输出乘积；以及

加法器，用于将来自所述多个第二乘法器的输出相加。

8.如权利要求4或5所述的调制器，其中所述滤波单元包括：

移位寄存部件，用于对输入信号执行移位处理，并且用于输出作为由包含过去的输入信号的多个信号构成的时序数据的信号；

多个寄存部件，用于接收对应于来自所述增益控制信号生成单元的增益控制信号的第一和第二加权系数，用于存储所述加权系数，用于根据从所述移位寄存部件输出的多个信号值来切换所述第一和第二加权系数之一，并且用于输出所述加权系数；以及

加法器，用于将来自所述多个寄存部件的输出相加。

9.如权利要求4或5所述的调制器，其中所述滤波单元包括：

寄存部件，用于对输入信号执行移位处理，并且用于输出作为由包含过去的输入信号的多个信号构成的时序数据的信号；

移位寄存器，用于接收来自所述增益控制信号生成单元的增益控制信号以对接收到的所述增益控制信号执行移位处理，并且用于输出作为由包含过去的增益控制信号的多个信号构成的时序数据的信号；

多个乘法器，用于将从所述移位寄存器输出的所述多个信号中的每个与多个指定的第一和第二系数中的每个相乘，并且用于输出多个第一和第二加权系数；

多个寄存部件，用于接收从所述多个乘法器输出的第一和第二加权系数，用于存储所述加权系数，用于根据从所述移位寄存部件输出的多个信号值来切换所述第一和第二加权系数之一，并且用于输出所述加权系数；以及

加法器，用于将来自所述多个寄存部件的输出相加。

10.如权利要求1到9的任一项所述的调制器，其中所述滤波部件的输入信号是一个比特的数据。

11.一种用于对经代码调制的信号执行带宽限制并且用于输出所述经代码调制的信号的滤波器，包括：

时序数据生成单元，用于输出由包含过去的输入信号的多个信号构成的时序数据；

系数设定单元，用于根据增益控制信号设定多个加权系数，从而将所述加权系数中的每个与由所述时序数据生成单元输出的所述时序数据的所述多个信号中的每个相关联；以及

增益控制单元，用于根据由所述系数设定单元所设定的所述多个加权系数来控制增益。

12.如权利要求11所述的滤波器，其中所述滤波器是FIR滤波器。

13.如权利要求11或12所述的滤波器，还包括：

移位寄存部件，用于对输入信号执行移位处理并且用于输出作为由包含过去的输入信号的多个信号构成的时序数据的信号；

多个寄存部件，每个寄存部件根据所述增益控制信号来存储和输出所述多个加权系数中的每个；

多个乘法器，用于彼此同步地接收构成从所述移位寄存部件输出的所述时序数据的所述多个信号中的每个和从所述多个寄存部件输出的所述多个加权系数中的每个，从而将所述信号与加权系数相乘并且输出乘积；以及

加法器，用于将来自所述多个乘法器的输出相加。

14.如权利要求11或12所述的滤波器，还包括：

移位寄存部件，用于对输入信号执行移位处理，以输出作为由包含过去的输入信号的多个信号构成的时序数据的信号；

移位寄存器，用于接收所述增益控制信号以对所述信号执行移位处理，并且用于输出作为由包含过去的增益控制信号的多个信号构成的时序数据的信号；

多个第一乘法器，用于将从所述移位寄存器输出的所述多个信号中的每个与多个指定系数中的每个相乘，并且用于将乘积作为多个加权系数输出；

多个第二乘法器，用于彼此同步地接收从所述移位寄存部件输出的所述多个信号中的每个和从所述第一乘法器输出的所述多个加权系数中的每个，从而将所述信号与所述加权系数相乘并且输出乘积；以及

加法器，用于将来自所述多个第二乘法器的输出相加。

15.如权利要求11或12所述的滤波器，还包括：

移位寄存部件，用于对输入信号执行移位处理，并且用于输出作为由包含过去的输入信号的多个信号构成的时序数据的信号；

多个寄存部件，用于根据所述增益控制信号接收和存储第一和第二加权系数，并且用于根据从所述移位寄存部件输出的多个信号值来切换所述第一和第二加权系数；以及

加法器，用于将来自所述多个寄存部件的输出相加。

16.如权利要求11或12所述的滤波器，还包括：

移位寄存部件，用于对输入信号执行移位处理，并且用于输出作为由包含过去的输入信号的多个信号构成的时序数据的信号；

移位寄存器，用于接收所述增益控制信号以对该信号执行移位处理，并且用于输出作为由包含过去的增益控制信号的多个信号构成的时序数据的信号；

多个乘法器，用于将从所述移位寄存器输出的所述多个信号中的每个与多个指定的第一和第二系数中的每个相乘，并且用于输出多个第一和第二加权系数；

多个寄存部件，用于接收和存储从所述多个乘法器输出的所述第一和第二加权系数，并且用于根据从所述移位寄存部件输出的多个信号值来切换所述第一和第二加权系数；

加法器，用于将来自所述多个寄存部件的输出相加。

17.如权利要求11到16的任一项所述的滤波器，其中输入到所述滤波器的信号是一个比特的数据。

18.一种用于限制经代码调制的输入信号的带宽的滤波器增益控制方法，包括：

输出由包含过去的输入信号的多个信号构成的时序数据的步骤；

根据增益控制信号设定多个加权系数从而将其与构成在输出所述时序数据的步骤中输出的所述时序数据的多个信号中的每个相关联的步骤；以及

根据所述设定的多个加权系数来控制增益的步骤。

19.如权利要求18所述的滤波器增益控制方法，其中所述滤波器是FIR滤波器。

20.如权利要求18或19所述的滤波器增益控制方法，其中输入到所述滤波器的所述信号是一个比特的数据。

21.一种代码调制方法，包括：

接收经发射的数据并对该经发射的数据进行代码调制并且生成经代码调制的数据的步骤；

生成增益控制信号的步骤；

接收在所述代码调制步骤中生成的输出并且执行带宽限制以输出经带宽限制的数据的步骤；以及

接收在所述生成增益控制信号的步骤中生成的输出并且控制在执行所述带宽限制的步骤中设定的增益的步骤。

22.如权利要求21所述的代码调制方法，还包括：

输出由包含过去的输入信号的多个信号构成的时序数据的步骤；

接收在所述生成增益控制信号的步骤中的输出，以根据接收到的值设定多个加权系数从而使其与在输出所述时序数据的步骤中输出的所述时序数据的所述多个信号中的每个相关联的步骤。

23.如权利要求21或22所述的代码调制方法，其中所述输入信号是一个比特的数据。

Images