JP2000253079A - ディジタル受信機 - Google Patents

ディジタル受信機

Info

Publication number
JP2000253079A
JP2000253079A JP4762899A JP4762899A JP2000253079A JP 2000253079 A JP2000253079 A JP 2000253079A JP 4762899 A JP4762899 A JP 4762899A JP 4762899 A JP4762899 A JP 4762899A JP 2000253079 A JP2000253079 A JP 2000253079A
Authority
JP
Japan
Prior art keywords
shift register
output
tap coefficient
unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4762899A
Other languages
English (en)
Inventor
Masayuki Orihashi
雅之 折橋
Katsuaki Abe
克明 安倍
Kleopa Musuya Job
ジョブ・クレオパ・ムスヤ
Naoyuki Yamamoto
直行 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4762899A priority Critical patent/JP2000253079A/ja
Publication of JP2000253079A publication Critical patent/JP2000253079A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【課題】 ディジタル受信機において、広い帯域の通信
信号でオーバーサンプリング技術を扱う場合において
も、単位あたりの演算量の削減を図り、小型化・省電力
化を実現することを目的とする。 【解決手段】 受信信号を記憶するシフトレジスタ10
2と、シフトレジスタ出力を選択するシフトレジスタ出
力選択部103と、タップ係数を記憶するタップ係数記
憶部104と、複数(n)のタップ係数から1つを選択
するタップ係数選択部105と、選択したタップ係数と
選択したシフトレジスタ出力との積和演算を行う演算部
106と、演算結果から検波する検波部107とを用い
て構成することで、単位時間あたりの演算量を抑制し、
通信信号の帯域が広くても小型で省電力化を達成するこ
とができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はディジタル通信に用
いられる技術であって、特にディジタルフィルタを有す
るディジタル受信機に関する。
【0002】
【従来の技術】ディジタル通信において、所望の信号の
みを抽出するフィルタは受信特性を大きく左右する。他
の機器から出力される不要な信号は妨害信号として働く
ため、フィルタの特性は対象とする機器の選択性を大き
く左右する。このため、選択性を高めるフィルタには遮
断周波数の設計が容易であることからディジタルフィル
タを用いることが多い。このように近年の装置におい
て、その安定性、設計容易性、品質の均一性などからデ
ィジタル信号処理を用いる場合が多い。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
ディジタル信号処理方式では、通信信号の信号帯域が広
くなると対応する信号処理の演算量もそれに比例して増
加し、特に、対象とする信号帯域より大きな周期で標本
化を行うオーバーサンプリングなどの技術を応用した場
合、演算量の増加は顕著となる。このため、例えば、受
信機の規模・消費電力などが大きくなるといった課題が
あった。
【0004】本発明は、広い帯域の通信信号でオーバー
サンプリング技術を扱う場合においても、単位あたりの
演算量の削減を図り、受信機の小型化・省電力化を実現
するディジタル受信機の提供を目的とする。
【0005】
【課題を解決するための手段】この問題を解決するため
に本発明では、オーバーサンプリング技術を適用したデ
ィジタル信号処理技術では、必ずしも全部の情報が必要
でないことを利用し、その特性が劣化しない、あるいは
その特性劣化が影響を与えない範囲で情報の間引きを行
い、ディジタル信号処理に必要な単位時間あたりの演算
量を削減するように構成したものである。
【0006】これにより、信号処理ブロックの演算量を
削減し、小型化、省電力化を可能とすることができる。
【0007】
【発明の実施の形態】本発明の請求項1に記載の発明
は、受信信号を記憶するシフトレジスタと、前記シフト
レジスタの出力を選択するシフトレジスタ出力選択部
と、タップ係数を記憶するタップ係数記憶部と、複数
(n)のタップ係数から1つを選択するタップ係数選択
部と、選択したタップ係数と選択したシフトレジスタの
出力との積和演算を行う演算部と、演算結果から検波す
る検波部とを有するディジタル受信機であり、単位時間
あたりの演算量を抑制し、通信信号の帯域が広くても小
型で省電力化を達成できるという作用を有している。
【0008】請求項2に記載の発明は、シフトレジスタ
と、シフトレジスタ出力選択部と、タップ係数記憶部
と、タップ係数選択部と、演算部とを用いてディジタル
フィルタを形成し、受信信号から不要な周波数成分を除
去することを特徴とする請求項1記載のディジタル受信
機であり、不要な周波数成分を除去することで演算量を
抑制するという作用を有する。
【0009】そして請求項3に記載の発明のように、シ
フトレジスタの出力の間引きの間隔がn対1であるよう
な等間隔であることを特徴とする請求項1記載のディジ
タル受信機とするのが、好適である。
【0010】さらに請求項4に記載の発明のように、シ
フトレジスタの出力の間引きの間隔nが2の整数乗であ
ることを特徴とする請求項3記載のディジタル受信機と
するのが、より好適である。
【0011】請求項5に記載の発明は、受信信号を記憶
するシフトレジスタと、前記シフトレジスタの出力から
n個の信号束を出力するシフトレジスタ出力選択部と、
前記信号束から一定の信号処理を行う信号処理部と、n
種類の信号処理結果から演算結果を選択する演算出力選
択部と、選択された演算結果から検波する検波部とを有
するディジタル受信機であり、信号処理部を複数個並列
に有することで時間的に独立した処理の単位あたりの処
理量を抑制し、通信信号の帯域が広くても小型で省電力
化を達成できるという作用を有している。
【0012】請求項6に記載の発明は、受信信号を記憶
するシフトレジスタと、前記シフトレジスタの出力から
n個の信号束を出力するシフトレジスタ出力選択部と、
タップ係数を記憶するタップ係数記憶部と、複数のタッ
プ係数から1つを選択するタップ係数選択部と、1つの
信号束と選択されたタップ係数とを積和演算する積和演
算部と、n種類の演算結果を選択する演算出力選択部
と、選択された演算結果から検波する検波部とを有する
ディジタル受信機であり、積和演算部を複数個用意する
ことで、1つあたりの単位時間演算量を抑制する事が可
能であり、通信信号の帯域が広くても小型で省電力化を
達成できるという作用を有している。
【0013】そして請求項7に記載の発明のように、シ
フトレジスタの出力の分離がn個づつの等間隔であるこ
とを特徴とする請求項5または6記載のディジタル受信
機とするのが、好適である。
【0014】さらに請求項8に記載の発明のように、シ
フトレジスタの出力の分離間隔nが2の整数乗であるこ
とを特徴とする請求項7記載のディジタル受信機とする
のが、より好適である。
【0015】以下、本発明の実施の形態について、図1
及び図2を用いて説明する。
【0016】(実施の形態1)図1は、本実施の形態に
おけるディジタル受信機の構成を示すブロック図であ
る。図1において、101は受信部、102はシフトレ
ジスタ、103はシフトレジスタ出力選択部、104は
タップ係数記憶部、105はタップ係数選択部、106
は積和演算部、107は検波部、110は受信信号、1
11はシフトレジスタ出力、112は選択シフトレジス
タ出力、113はタップ係数、114は選択タップ係
数、115は演算出力、116は検波出力である。
【0017】以上のように構成されたディジタル受信機
について、図1を用いてその動作について説明する。ま
ず、送信機から送られてきた信号は受信部101により
復調され、受信信号110が出力される。シフトレジス
タ102は受信信号110を一定時間(dt)毎に記憶
し、その内容を順次更新していく。このとき、n番目の
シフトレジスタから出力されるシフトレジスタ出力11
1は受信信号110のn×dt時間だけ過去の情報を有
することになる。このシフトレジスタ出力111はシフ
トレジスタ出力選択部103により信号の選別が行わ
れ、選択シフトレジスタ出力112となる。
【0018】予め、フィルタの特性から求められるタッ
プ計数はタップ計数記憶部104に記憶しておく。この
タップ係数113はタップ係数選択部105に入力され
る。タップ係数選択部105は、シフトレジスタの動作
時間に同期してタップ係数を巡回するように選択し、そ
の選択した係数を選択タップ係数114として出力す
る。
【0019】シフトレジスタ出力選択部103とタップ
係数選択部105から出力される選択シフトレジスタ出
力112と選択タップ係数114は、積和演算部106
へ入力され、信号処理が行われる。信号処理で求められ
た演算出力115は検波部107へと入力され、検波部
107はこの信号を検波する。
【0020】一般に、扱う信号帯域よりも大きな周波数
で標本化を行うオーバーサンプリング技術を適用したデ
ィジタル信号処理では、必ずしも全情報を必要としな
い。このため、ディジタル信号処理の演算に用いる情報
を一部間引きしても、大きな特性の劣化がない場合が多
く、それが許容される範囲で情報の削減を行うことが可
能である。このことはすなわち、ディジタル信号処理に
必要な、単位時間あたりの演算量が削減可能であること
を示している。
【0021】本実施の形態では、図1の構成による一例
として、ディジタルフィルタの場合を示す。
【0022】標本化周波数とフィルタの演算量は比例の
関係にあり、標本化周波数が高くなると演算量は増大す
る。このため、信号帯域が広い通信機器でオーバーサン
プリング技術を適用する事は困難であった。本実施の形
態では、フィルタ特性の条件を緩和し、例えばフィルタ
に入力されるディジタル信号を1/2に間引きするもの
とする。こうすることで、標本化周波数が1/2になる
ことと同じ状態となり、フィルタの演算量も1/2にな
る。一方、標本化周波数が1/2になることで信号中の
最大周波数成分も1/2になる(標本化の定理)。した
がって、扱う信号帯域がこの最大周波数成分の中に収ま
っていれば、フィルタの演算のみは1/2の演算量で行
うといった事が容易に行える。
【0023】ここでは、サンプリングの周波数の緩和に
ついて例に挙げたが、フィルタ特性の条件としては、例
えば、繰り返し周波数(エイリアシングと呼ぶ)、群遅
延特性、周波数特性、通過帯域リップルなどが挙げられ
る。これらの1つあるいは複数の条件を緩和する事で、
フィルタに対する入力情報の削減が可能となる。
【0024】特に繰り返し周波数の緩和は、演算回数の
削減へとつながるため回路規模や消費電力への削減効果
は大きい。加えて、先に説明した一部のタップ係数を同
一にすることが可能となるため、タップ係数記憶部10
4を削減することが可能となり、タップ係数選択部10
5も不要となるなど、その削減効果はさらに大きくな
る。但し、この場合は本方式で用いた演算の他に周波数
を制限する手段が他に必要となることはいうまでもな
い。
【0025】また、以上の説明では、間引きの割合を1
/2、すなわち間引き間隔を2としたが、これに限った
ものでなく、間引き間隔をn対1や、2の整数乗として
も同様の作用、効果を呈する。
【0026】(実施の形態2)図2は、本実施の形態に
おけるディジタル受信機の構成を示すブロック図であ
る。図2において、201は受信部、202はシフトレ
ジスタ、203はシフトレジスタ出力選択部、204は
信号処理部、205は演算出力選択部、206は検波
部、210は受信信号、211はシフトレジスタ出力、
212は分割シフトレジスタ出力、213は信号束、2
14は信号処理出力、215は演算出力である。
【0027】以上のように構成されたディジタル受信機
について、図2を用いてその動作について説明する。ま
ず、送信機から送られてきた信号は、受信部201によ
り復調され、受信信号210が出力される。シフトレジ
スタ202は、受信信号210を一定時間(dt)毎に
記憶し、その内容を順次更新していく。このとき、n番
目のシフトレジスタから出力されるシフトレジスタ出力
211は、受信信号210のn×dt時間だけ過去の情
報を有することになる。このシフトレジスタ出力211
は、シフトレジスタ出力選択部203に入力される。
【0028】シフトレジスタ出力選択部203は、シフ
トレジスタ出力211を複数個のブロックに分割して分
割シフトレジスタ出力212を出力する。分割シフトレ
ジスタ出力212は、複数の各信号束213により構成
されている。信号処理部204は、この信号束213の
数だけ用意されており、各々の信号束213に応じて予
め処理内容は定められている。
【0029】各信号処理部204で処理された信号束2
13は、信号処理出力214として出力され、この出力
は演算出力選択部205により選択され、演算出力21
5が検波部206へと入力される。検波部206は、信
号処理された演算出力215の信号から検波を行う。
【0030】以上説明したように本実施の形態では、信
号処理部204を複数個用意することを特徴としてい
る。複数個用意された信号処理部204は、同一の処理
内容である必要はなく、各ブロックで別々の処理を担当
させることで、複雑な処理を簡単な構成で達成すること
が可能となる。
【0031】一方、各々の信号処理部204に同一の処
理を行わせることで、各信号処理部204に必要とされ
る周波数の低減を図ることができる。例えば、フィルタ
特性の条件を緩和することでディジタルフィルタのタッ
プ係数を簡略化できることを利用し、各信号処理部20
4の演算量の削減を図ることも可能となる。このフィル
タ特性の条件としては、例えば、繰り返し周波数、群遅
延特性、周波数特性、通過帯域リップルなどが挙げられ
る。
【0032】特に繰り返し周波数の緩和は、演算回数の
削減へとつながるため回路規模や消費電力への削減効果
は大きい。但し、この場合は本方式で用いた演算の他に
周波数を制限するフィルタが他に必要となることはいう
までもない。
【0033】また、オーバーサンプリング技術の適用時
など、その信号処理の際に全情報が必ずしも必要でない
場合がある。本実施の形態では、このような場合に全情
報を信号処理部204に伝えず、例えばシフトレジスタ
出力の分離間隔を、n個ずつ等間隔や2の整数乗とする
などして、有効な情報のみを選択して入力することで、
信号処理部204に必要とされる演算量を削減し、もっ
て装置の小型化、省電力化を可能とすることができる。
【0034】(実施の形態3)図3は、本実施の形態に
おけるディジタル受信機の構成を示すブロック図であ
る。図3において、301は受信部、302はシフトレ
ジスタ、303はシフトレジスタ出力選択部、304は
タップ係数記憶部、305はタップ係数選択部、306
は積和演算部、307は演算出力選択部、308は検波
部、310は受信信号、311はシフトレジスタ出力、
312は分割シフトレジスタ出力、313は信号束、3
14はタップ係数、315は選択タップ係数、316は
信号処理出力、317は演算出力である。
【0035】以上のように構成されたディジタル受信機
について、図3を用いてその動作について説明する。ま
ず、送信機から送られてきた信号は受信部301により
復調され、受信信号310が出力される。シフトレジス
タ302は受信信号310を一定時間(dt)毎に記憶
し、その内容を順次更新していく。このとき、n番目の
シフトレジスタから出力されるシフトレジスタ出力31
1は受信信号310のn×dt時間だけ過去の情報を有
することになる。このシフトレジスタ出力311はシフ
トレジスタ出力選択部303に入力される。
【0036】シフトレジスタ出力選択部303は、シフ
トレジスタ出力311を複数個のブロックに分割して分
割シフトレジスタ出力312を出力する。分割シフトレ
ジスタ出力312は複数の各信号束313により構成さ
れている。
【0037】タップ係数記憶部304には、予め信号処
理の内容に応じて最適なタップ係数が記憶されており、
記憶されたタップ係数314はタップ係数選択部305
に入力される。タップ係数選択部305は、信号処理の
内容に応じて接続されたタップ係数314のうち1つが
選択され選択タップ係数315を通じて積和演算部30
6へ出力される。
【0038】積和演算部306は、シフトレジスタ出力
選択部303及びタップ係数選択部305から出力され
る信号束313と選択タップ係数315との積和演算を
行い信号処理出力316を出力する。信号処理出力31
6は、演算出力選択部307により選択され、この演算
出力317が検波部308へと入力される。検波部30
8は、信号処理された演算出力317の信号から検波を
行う。
【0039】以上説明したように本実施の形態では、積
和演算部306の演算結果がタップ係数314に応じて
多様な処理が可能であることを特徴としている。各ブロ
ックで別々の処理を担当させることで、複雑な処理を簡
単な構成で達成することが可能となる。
【0040】一方、各々の信号処理ブロックに同一の処
理を行わせることで、必要とされる周波数の低減を図る
ことができる。例えば、フィルタ特性の条件を緩和する
ことでディジタルフィルタのタップ係数を簡略化できる
ことを利用し、各積和演算部306の演算量の削減を図
ることも可能となる。このフィルタ特性の条件として
は、例えば、繰り返し周波数、群遅延特性、周波数特
性、通過帯域リップルなどが挙げられる。
【0041】特に繰り返し周波数の緩和は、演算回数の
削減へとつながるため回路規模や消費電力への削減効果
は大きい。但し、この場合は本方式で用いた演算の他に
周波数を制限するフィルタが他に必要となることはいう
までもない。
【0042】また、オーバーサンプリング技術の適用時
など、その信号処理の際に全情報が必ずしも必要でない
場合がある。本実施の形態では、このような場合に全情
報を信号処理ブロックに伝えず、例えばシフトレジスタ
出力の分離間隔を、n個ずつ等間隔や2の整数乗とする
などして、有効な情報のみを選択して入力することで、
信号処理ブロックに必要とされる演算量を削減し、もっ
て装置の小型化、省電力化を可能とすることができる。
【0043】
【発明の効果】以上のように本発明によれば、オーバー
サンプリング技術適用時など、信号処理に必ずしも全情
報が必要でない場合に、信号処理ブロックへの入力情報
を有効な情報のみに絞り込むことで、信号処理ブロック
の演算量を削減し、装置としての小型化・省電力化を可
能とすることができる。
【0044】また、本発明のように、ディジタルフィル
タとして適用することで、信号処理部分の単位時間あた
りの演算量が削減されるという有利な効果が得られる
上、複数の信号処理ブロックを用意することで、複雑な
演算を容易な構成で達成するという有利な効果も得られ
る。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるディジタル受信機
の構成を示すブロック図
【図2】本発明の一実施の形態によるディジタル受信機
の構成を示すブロック図
【図3】本発明の一実施の形態によるディジタル受信機
の構成を示すブロック図
【符号の説明】
101、201、301 受信部 102、202、302 シフトレジスタ 103、203、303 シフトレジスタ出力選択部 104、304 タップ係数記憶部 105、305 タップ係数選択部 106、306 積和演算部 107、206、308 検波部 110、210、310 受信信号 111、211、311 シフトレジスタ出力 112 選択シフトレジスタ出力 113、314 タップ係数 114、315 選択タップ係数 115、215、317 演算出力 116 検波出力 204 信号処理部 205、307 演算出力選択部 212、312 分割シフトレジスタ出力 213、313 信号束 214、316 信号処理出力
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョブ・クレオパ・ムスヤ 神奈川県川崎市多摩区東三田3丁目10番1 号 松下技研株式会社内 (72)発明者 山本 直行 神奈川県横浜市港北区綱島東4丁目3番1 号 松下通信工業株式会社内 Fターム(参考) 5K004 AA01 BC01

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 受信信号を記憶するシフトレジスタと、
    前記シフトレジスタの出力を選択するシフトレジスタ出
    力選択部と、タップ係数を記憶するタップ係数記憶部
    と、複数(n)のタップ係数から1つを選択するタップ
    係数選択部と、選択したタップ係数と選択したシフトレ
    ジスタの出力との積和演算を行う演算部と、演算結果か
    ら検波する検波部とを有するディジタル受信機。
  2. 【請求項2】 シフトレジスタと、シフトレジスタ出力
    選択部と、タップ係数記憶部と、タップ係数選択部と、
    演算部とを用いてディジタルフィルタを形成し、受信信
    号から不要な周波数成分を除去することを特徴とする請
    求項1記載のディジタル受信機。
  3. 【請求項3】 シフトレジスタの出力の間引きの間隔が
    n対1であるような等間隔であることを特徴とする請求
    項1記載のディジタル受信機。
  4. 【請求項4】 シフトレジスタの出力の間引きの間隔n
    が2の整数乗であることを特徴とする請求項3記載のデ
    ィジタル受信機。
  5. 【請求項5】 受信信号を記憶するシフトレジスタと、
    前記シフトレジスタの出力からn個の信号束を出力する
    シフトレジスタ出力選択部と、前記信号束から一定の信
    号処理を行う信号処理部と、n種類の信号処理結果から
    演算結果を選択する演算出力選択部と、選択された演算
    結果から検波する検波部とを有するディジタル受信機。
  6. 【請求項6】 受信信号を記憶するシフトレジスタと、
    前記シフトレジスタの出力からn個の信号束を出力する
    シフトレジスタ出力選択部と、タップ係数を記憶するタ
    ップ係数記憶部と、複数のタップ係数から1つを選択す
    るタップ係数選択部と、1つの信号束と選択されたタッ
    プ係数とを積和演算する積和演算部と、n種類の演算結
    果を選択する演算出力選択部と、選択された演算結果か
    ら検波する検波部とを有するディジタル受信機。
  7. 【請求項7】 シフトレジスタの出力の分離がn個づつ
    の等間隔であることを特徴とする請求項5または6記載
    のディジタル受信機。
  8. 【請求項8】 シフトレジスタの出力の分離間隔nが2
    の整数乗であることを特徴とする請求項7記載のディジ
    タル受信機。
JP4762899A 1999-02-25 1999-02-25 ディジタル受信機 Pending JP2000253079A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4762899A JP2000253079A (ja) 1999-02-25 1999-02-25 ディジタル受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4762899A JP2000253079A (ja) 1999-02-25 1999-02-25 ディジタル受信機

Publications (1)

Publication Number Publication Date
JP2000253079A true JP2000253079A (ja) 2000-09-14

Family

ID=12780497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4762899A Pending JP2000253079A (ja) 1999-02-25 1999-02-25 ディジタル受信機

Country Status (1)

Country Link
JP (1) JP2000253079A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012147483A (ja) * 2005-09-28 2012-08-02 Nec Corp 変調器、フィルタ、フィルタのゲイン制御方法、および符号変調方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012147483A (ja) * 2005-09-28 2012-08-02 Nec Corp 変調器、フィルタ、フィルタのゲイン制御方法、および符号変調方法

Similar Documents

Publication Publication Date Title
EP1436958B1 (en) A digital implementation of multi-channel demodulators
US6889238B2 (en) Parallel decimator adaptive filter and method for all-rate gigabit-per-second modems
JP4409771B2 (ja) 改良高速畳み込みアルゴリズムに対する汎用性高度化
US7599006B2 (en) Over-sampling A/D converting circuit
KR101102410B1 (ko) 샘플링 레이트 컨버터, 변환 방법 및 컴퓨터 판독 가능한 기록 매체치
US5392230A (en) Fir filter apparatus for multiplexed processing of time division multiplexed signals
EP0583890B1 (en) Apparatus for time division multiplexed processing of frequency division multiplexed signals
JP5214018B2 (ja) 受信装置
JP2000253079A (ja) ディジタル受信機
US20020025007A1 (en) Receiver
JP5792639B2 (ja) アレーアンテナ
TW201919344A (zh) 信號接收裝置及其信號處理方法
US9954698B1 (en) Efficient resource sharing in a data stream processing device
JP2590910B2 (ja) デイジタルフイルタ
JP2012065038A (ja) Cicフィルタ
KR100250494B1 (ko) 디지털 이동통신 시스템의 송신기에서 유한 임펄스 응답필터의 구조 및 필터링 방법
CN109818624B (zh) 信号处理方法及装置
KR970000681B1 (ko) 영상 기기의 그림자 상 제거 장치
KR100220596B1 (ko) 다수개의 프로세싱 엘리먼트를 사용한 메디안 필터링 방법 및 그 장치
KR0124178B1 (ko) 개선된 필터계수 계산방법
Greenberg Ghost Cancellation System for the US standard GCR
JPH0385971A (ja) 雑音除去回路
KR0168998B1 (ko) 점순차 색차신호 변환용 다위상필터
CN116359874A (zh) 一种基于多相滤波的宽带数字阵雷达高速数据处理方法
JP2000316107A (ja) テレビジョン受像機