CN101276754A - 制造非易失性存储器件的方法 - Google Patents

制造非易失性存储器件的方法 Download PDF

Info

Publication number
CN101276754A
CN101276754A CNA2007101513847A CN200710151384A CN101276754A CN 101276754 A CN101276754 A CN 101276754A CN A2007101513847 A CNA2007101513847 A CN A2007101513847A CN 200710151384 A CN200710151384 A CN 200710151384A CN 101276754 A CN101276754 A CN 101276754A
Authority
CN
China
Prior art keywords
layer
isolation structure
spacer
resilient coating
depression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101513847A
Other languages
English (en)
Inventor
洪铜均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101276754A publication Critical patent/CN101276754A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种制造非易失性存储器件的方法，包括在衬底上形成栅极绝缘层和栅极导电层，用于形成浮置栅极。蚀刻所述栅极导电层、栅极绝缘层、和衬底的一部分以形成沟槽。通过填充所述沟槽形成隔离结构。在所述沟槽中，隔离结构凹陷到一定深度。在所述衬底结构上形成缓冲层。在对应于所述沟槽内侧壁的缓冲层的侧壁上形成隔离物。利用该隔离物蚀刻所述凹陷隔离结构的一部分，以在隔离结构中形成凹陷。随后通过除去所述缓冲层除去所述隔离物。在所述衬底结构上形成介电层，并在所述介电层上形成控制栅极。

Description

制造非易失性存储器件的方法
相关申请的交叉引用
本发明要求2007年3月31日提交的韩国专利申请10-2007-0032075的优先权，其全部引入本文作为参考。
技术领域
本发明涉及制造半导体器件的方法，更具体涉及制造非易失性存储器件的方法。更详细地，本发明涉及非易失性存储器器件，其中将串联连接的多个存储单元配置为单元串，本发明还涉及制造器件的方法。
背景技术
NAND型快闪存储器件已经成为一种广泛使用的非易失性存储器件，其中将多个串联连接的存储单元配置为单元串。形成NAND型快闪存储器件用于大规模集成电路。NAND型快闪存储器件扩大了的用于存储器件的应用范围，其可代替记忆棒、通用串行总线(USB)驱动器、和硬盘。
典型的NAND型快闪存储器件包括：用于存储数据的多个存储单元，例如16、32或64个存储单元，用于将第一存储单元的漏极连接到位线的漏极选择晶体管，和用于将最后存储单元的源极连接到共源极线的源极选择晶体管，它们串联连接以形成串。
图1说明了显示典型的NAND型快闪存储器件的存储单元阵列的等效电路图。在该图中，举例说明了配置有32个存储单元的串结构。
典型的NAND型快闪存储器件包括多个存储块。在每个存储块中，布置有多个串(ST)。每个串包括漏极选择晶体管、源极选择晶体管、和在漏极选择晶体管和源极选择晶体管之间串联连接的多个存储单元。每个串中源极选择晶体管的源极连接到共源极线。串中每个漏极选择晶体管的栅极连接到漏极选择线(DSL)。源极选择晶体管的栅极连接到源极选择线(SSL)。存储单元中的每个控制栅极连接到各个字线(WL0到WL31)。BL0到BLn表示各个位线。
因为单元串配置有多个串联连接的存储单元，所以NAND型快闪存储器件易受相邻的外围单元之间干涉的影响。为了保证可靠的器件操作和改善良品率，重要的是均匀地保持阈值电压，其是构成单元串的单元的状态。
干涉效应指由于邻近于选择单元的外围单元的操作，选择单元的阈值电压发生变化的事件。这种事件可能发生在存储数据的编程操作中。对邻近于选定待读取的第一单元的第二单元执行编程操作的时候，由于提供到第二单元浮置栅极的电子，第一和第二单元之间的电容变化。电容的改变导致当读取第一单元时读取了比第一单元的阈值电压更高的电压的事件。这种事件由所谓的干涉效应所导致。虽然提供给选择单元浮置栅极的电荷的量未改变，但是由于在这种事件中相邻单元的状态改变，所以选择单元的阈值电压改变。
当确定最近变得比单级单元(single level cell)更流行的多级单元(multiple level cell)的器件特性时，干涉效应是一个重要因素。在通过预自对准浅沟槽隔离(ASA-STI)(advanced self-aligned-shallowtrench isolation)工艺改进编程速度和减少干涉效应时，保证有效场氧化物高度(EFH)是特别重要的。ASA-STI工艺是以60nm或更小级别形成用于大规模集成电路的隔离结构的制造工艺。隔离结构指限定有源区的结构。EFH指从相邻浮置栅极之间的有源区表面到介电层的距离。由于器件特性，保证EFH与改善编程速度和降低干涉效应具有折衷关系。换句话说，随着EFH增加，编程速度降低，但是改善了干涉效应。EFH高的时候，介电层接触表面和浮置栅极之间的距离减小。因此，耦合效应降低，从而导致编程速度降低。
因此，在使用ASA-STI工艺的NAND型快闪存储器件的制造过程中，引入称为翼形隔离物(wing spacer)的技术以改善干涉效应。该技术包括用控制栅极遮蔽相邻浮置栅极之间的间隔。
图2A到2E说明了使用翼形隔离物技术制造NAND型快闪存储器件的典型方法的截面图。
参考图2A，基于氧化物的材料在沟槽中形成隔离结构。实施用以控制单元区域EFH的蚀刻工艺，以使得基于氧化物的材料凹陷到一定深度。因此，形成基于氧化物的层103。附图标记100、101和102各自表示用于形成浮置栅极的多晶硅层102、衬底100、隧道氧化物层101。
参考图2B，在所得结构的表面轮廓上形成翼形隔离物基于氧化物的层104。
参考图2C，实施各向异性蚀刻工艺，例如回蚀刻工艺，以蚀刻翼形隔离物基于氧化物的层104。作为蚀刻的结果，在多晶硅层102的侧壁上形成翼形隔离物104。蚀刻包含基本上与翼形隔离物104A相同材料的基于氧化物的层103的一部分，并且通过翼形隔离物104A自对准，以形成一定深度的凹陷。附图标记103A指蚀刻的基于氧化物的层103A。
参考图2D，除去翼形隔离物104A(图2C)。附图标记103B表示进一步蚀刻的基于氧化物的层103B。参考图2E，在所得结构的表面轮廓上形成介电层105。图3说明由上述方法形成的单元结构的横截面的显微照片。第一间隔距离‘(1)’表示影响干涉效应的EFH。第二间隔距离‘(2)’表示影响重复循环即编程和擦除操作的EFH。第三间隔距离‘(3)’表示影响涉及处理速率的耦合效应的EFH。
使用翼形隔离物技术制造NAND型快闪存储器件的方法可以确保EFH‘(1)’和‘(2)’的一定的距离，这会由于相邻浮置栅极之间的重复循环而影响干涉效应和阈值电压的变化。然而，该方法难以控制影响耦合效应的EFH‘(3)’。用第三间隔距离‘(3)’表示的EFH指从浮置栅极和介电层之间的接触点或表面到有源区上表面的距离。接触点指浮置栅极和介电层接触的端部。
用第三间隔距离‘(3)’表示的EFH常常很大程度上受翼形隔离物基于氧化物的层104的厚度和后续除去过程的影响，如图2B到2D所示。因为翼形隔离物材料包含基本上与隔离结构材料相同的基于氧化物的材料，所以得到这种结果。换句话说，通常需要将翼形隔离物基于氧化物的层104形成为足够地大的厚度，如图2B所示，以确保如图3中用第二间隔距离‘(2)’表示的EFH。这种情况下，如图2D所示，由于在翼形隔离物104A的除去过程期间暴露时间的增加，形成翼形隔离物104A之下的隔离结构的基于氧化物的层103A的蚀刻深度增加。
当在翼形隔离物104A的除去过程期间蚀刻的基于氧化物的层103A受损时，图2A中确定的EFH与增加的蚀刻深度一样多地变化。根据使用的具体的工艺条件，EFH在单元区域域中不均匀地变化。结果，可能得不到均匀分布的阈值电压。可以改善由干涉效应所引起的单元编程阈值电压的分布。然而，通过上述典型方法可能不能稳定地由物理EFH得到单元编程阈值电压的分布。
发明内容
本发明的实施方案描述了使用翼形隔离物技术制造的方法，用以制造具有降低的干涉效应的改善的非易失性存储器件。尤其是，所述实施方案提供了制造非易失性存储器件的方法，该非易失性存储器件可通过物理性有效场氧化物高度(EFH)确保单元编程阈电压的稳定分布。
根据本发明的一个方面，用于制造非易失性存储器件的方法包括在衬底上形成栅极绝缘层和栅极导电层，用于形成浮置栅极。蚀刻栅极导电层、栅极绝缘层、和衬底的一部分以形成沟槽。然后通过填充沟槽形成隔离结构。使沟槽中隔离结构凹陷到一定深度。在所得衬底结构的表面轮廓上形成缓冲层。在对应于沟槽侧壁的缓冲层的侧壁上形成隔离物，该隔离物包含相对于缓冲层具有高蚀刻选择性的材料。利用隔离物蚀刻所述凹陷隔离结构的一部分，以在隔离结构中形成凹陷。除去隔离物，随后除去缓冲层。在衬底结构的表面轮廓上形成介电层。在介电层上形成控制栅极。
本发明的另一个方面涉及制造包括单元区域和周边区域的非易失性存储器件的方法。该方法包括形成栅极绝缘层和栅极导电层以在衬底的单元区域和周边区域上形成浮置栅极。蚀刻栅极导电层、栅极绝缘层、和衬底的一部分以形成沟槽。通过填充沟槽形成隔离结构。在沟槽中，使隔离结构的一部分在单元区域中凹陷到一定深度。在所得衬底结构的表面轮廓上形成缓冲层。在对应于沟槽侧壁的缓冲层的侧壁上形成隔离物，该隔离物包含相对于缓冲层具有高蚀刻选择性的材料。利用隔离物蚀刻所述凹陷隔离结构的一部分，以在隔离结构中形成凹陷。除去隔离物，随后除去缓冲层。在衬底结构的表面轮廓上形成介电层。在介电层上形成控制栅极。
附图说明
图1说明了表示典型的NAND型快闪存储器件的存储单元阵列的等效电路图。
图2A到2E说明了利用翼形隔离物技术制造NAND型快闪存储器件的典型方法的横截面图。
图3说明利用典型翼形隔离物技术制造的单元的横截面图的显微照片。
图4A到4F说明根据本发明的实施方案制造非易失性存储器件的方法的横截面图。
具体实施方式
本发明的实施方案涉及制造非易失性存储器件的方法。
参考附图，所描述的层的厚度和区域被放大以便于说明。当第一层称为在第二层“上”或在衬底“上”的时候，“上”可表示第一层直接形成在第二层上或衬底上。或者，“上”还可表示可以在第一层和衬底之间存在第三层。此外，在整个本发明的各种实施方案中，相同或类似的附图标记例如103和103B在不同的附图中表示相同或类似的元件。含有英语大写字母的附图标记表示通过蚀刻工艺在形式上变化的元件。
图4A到4F说明根据本发明实施方案的制造非易失性存储器件的方法的横截面图。
参考图4A，在P-型衬底200上形成图案化的栅极绝缘层201和图案化的导电层202。附图标记203指凹陷的第一绝缘层203。
更详细地，尽管未图示说明，但在衬底200内形成三N-型阱。在所得结构中形成P-型阱。实施离子注入工艺以提供指定的阈值电压。在衬底200上形成栅极绝缘层，在栅极绝缘层中发生实际的P-N隧穿。栅极绝缘层包括基于氧化物的层例如二氧化硅(SiO2)或配置有基于氧化物的层和基于氮化物的层的堆叠结构。栅极绝缘层的制造方法包括干氧化工艺、湿氧化工艺、或自由基氧化工艺。
在栅极绝缘层上形成具有浮置栅极功能的导电层。导电层包含具有导电性的材料。例如，导电层可以包括多晶硅、过渡金属、或稀土金属。
例如，多晶硅可以包括没有掺杂质的未掺杂多晶硅层，或掺有杂质的掺杂多晶硅层。未掺杂的多晶硅层通过后续离子注入工艺注入杂质。通过使用硅烷(SiH4)源气体以及膦(PH3)、三氯硼烷(BCl3)或乙硼烷(B2H6)掺杂气体，实施低压化学气相沉积(LPCVD)来形成这些多晶硅。过渡金属可以包括铁(Fe)、钴(Co)、钨(W)、镍(Ni)、钯(Pd)、铂(Pt)、钼(Mo)、或钛(Ti)。稀土金属可以包括铒(Er)、镱(Yb)、钐(Sm)、钇(Y)、镧(La)、铈(Ce)、铽(Tb)、镝(Dy)、钬(Ho)、铥(Tm)、或镥(Lu)。
在导电层上形成缓冲层(未显示)和衬垫层(padding layer)(未显示)。缓冲层包括基于氧化物的层，衬垫层包括基于氮化物的层。下文中，缓冲层和衬垫层分别称为缓冲氧化物层和衬垫氮化物层。实施蚀刻工艺以蚀刻衬垫氮化物层、缓冲氧化物层、导电层、栅极绝缘层、和衬底200的一部分，以形成沟槽(未显示)。结果，形成了图案化的导电层202和图案化的栅极绝缘层201。
在沟槽中填充用于形成隔离结构的第一绝缘层。第一绝缘层可以包括单层结构或堆叠结构。例如，考虑到纵横比，第一绝缘层可以包括堆叠结构。当第一绝缘层包括单层结构时，第一绝缘层可以包括具有足够填充水平的高密度等离子体(HDP)层，以产生高的纵横比。第一绝缘层也可以包括其他的具有绝缘性能的基于氧化物的材料。当第一绝缘层包括堆叠结构时，第一绝缘层可以包括配置有HDP层、旋涂玻璃(SOG)层和另一个HDP层的堆叠结构。SOG层包括聚硅氮烷(PSZ)层。第一绝缘层可以包括具有绝缘性能的基于氧化物的材料，例如硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、未掺杂的硅酸盐玻璃(USG)、原硅酸四乙酯(TEOS)、或其组合。
实施蚀刻工艺以控制第一绝缘层的有效场氧化物高度(EFH)，用于形成在单元区域中形成的隔离结构。使用覆盖周边区域并暴露单元区域的光刻胶图案来实施蚀刻工艺。衬垫氮化物层用作蚀刻阻挡层，以选择性地在沟槽中使第一绝缘层凹陷。周边区域指其中将形成用于驱动单元例如解码器和页缓冲的驱动电路的区域。蚀刻工艺可使用相对于氮化物具有高度蚀刻选择性的缓冲氟化氢(BHF)或缓冲氧化物蚀刻剂(BOE)溶液。这些溶液可包括去离子水和氟化氢(HF)，并用于形成凹陷的第一绝缘层203。除去光刻胶图案、蚀刻的衬垫氮化物层、和缓冲氧化物层。
参考图4B，在除去缓冲氧化物层之后，在所得结构的表面轮廓上形成缓冲层204。缓冲层204起蚀刻阻挡层的作用。缓冲层204可以包含基本上与凹陷的第一绝缘层203相同的材料。
在缓冲层204上形成用于形成翼形隔离物的第二绝缘层205。第二绝缘层205包含相对于缓冲层204具有高度蚀刻选择性的材料。例如，当缓冲层204包括基于氧化物的层时，第二绝缘层205包括基于氮化物的层。而且，第二绝缘层205可以包括多晶硅层、非晶碳层、或其组合。在图案化的导电层202的内侧壁上形成的缓冲层204和第二绝缘层205的总宽度基本上与图2B所示根据典型方法在多晶硅层102内侧壁上形成的翼形隔离物基于氧化物的层104的宽度相同。
参考图4C，进行回蚀刻工艺以选择性地蚀刻第二绝缘层205(图4B)。回蚀刻工艺使用包括三氟甲烷(CHF3)和氧(O2)或CH2F2气体的气体，以进行第二绝缘层205和缓冲层204的各向异性蚀刻，所述第二绝缘层205包括基于氮化物的层例如氮化硅(Si3N4)，所述缓冲层204包括基于氧化物的层例如二氧化硅(SiO2)。作为蚀刻结果，在对应于图案化导电层202内侧壁的区域上形成翼形隔离物205。
使用翼形隔离物205A作为蚀刻阻挡层实施蚀刻工艺以蚀刻缓冲层204。附图标记204A指蚀刻的缓冲层204A。当缓冲层204包括基于氧化物的层例如SiO2和翼形隔离物205包括基于氮化物的层的时候，使用包括CHF3、八氟环丁烷(C4F8)、和一氧化碳(CO)的气体进行蚀刻工艺。包含基本上与缓冲层204相同材料的具有凹陷的第一绝缘层203通过翼形隔离物205A对准，然后蚀刻凹陷的第一绝缘层203的一部分。因此，形成蚀刻的第一绝缘层203A。在蚀刻的第一绝缘层203A的中部上产生通过翼形隔离物205对准的凹陷。可以在基本相同的室中使用不同的蚀刻气体原位进行回蚀刻工艺(即翼形隔离物形成工艺)和蚀刻工艺(即缓冲层的蚀刻工艺)。
参考图4D，除去翼形隔离物205A(图4C)。使用对蚀刻的缓冲层204A具有高度蚀刻选择性的磷酸(H3PO4)溶液来实施除去工艺。
参考图4E，除去蚀刻的缓冲层204A(图4D)。考虑到包含图案化导电层202的材料来实施除去工艺。例如，当图案化导电层202包含多晶硅时，使用BHF或BOE溶液来实施除去工艺。
根据图2C所示的典型方法，蚀刻的缓冲层204A的宽度小于翼形隔离物104A。因此，在与用于形成翼形隔离物104A的典型方法基本相同的条件下，减少了工艺时间。此外，蚀刻的第一绝缘层203A暴露于蚀刻溶液的时间小于典型方法。更短的暴露时间导致蚀刻的第一绝缘层203A的损失减少。结果，EFH的改变最小化，使得在单元区域中可以得到均匀的EFH。附图标记203B是指进一步蚀刻的第一绝缘层203B。在基本相同的室中使用不同的蚀刻溶液原位进行翼形隔离物205A和蚀刻缓冲层204A的除去工艺。
参考图4F，在所得结构的表面轮廓上形成介电层206。介电层206可以包括配置有基于氧化物的层、基于氮化物的层、和另一个氧化物层的堆叠结构。介电层206可以包括介电常数约3.9或更大的金属基于氧化物的层。例如，介电层206可以包括氧化铝(Al2O3)、氧化锆(ZrO2)、氧化铪(HfO2)、或其组合。
尽管未显示，但是在介电层206上形成控制栅极。后续工艺与现有技术中已知的典型工艺基本上相同。因此，本发明中省略了对随后的工艺的说明。
根据本发明的实施方案，在衬底的表面轮廓上形成缓冲层，在其上进行用于控制EFH的蚀刻工艺。使用相对于缓冲层具有高度蚀刻选择性的材料，在缓冲层上形成翼形隔离物。因此，当除去翼形隔离物时最小化隔离结构的损失，在单元区域中最小化EFH的变化。因此，通过EFH可以确保单元编程阈值电压的稳定分布。
虽然关于具体的实施方案已经说明了本发明，应该理解实施方案是用作说明的举例说明而不是作为限制。尤其是，尽管在该实施方案中，作为实例说明了NAND型快闪存储器件，但是实施方案可以应用于其他的包含配置有串结构的存储单元阵列的非易失性存储器件。对本领域技术人员还显而易见的是不偏离以下权利要求所限定的本发明的精神和范围，可以进行各种的变化和改变。

Claims (18)

1. 一种制造非易失性存储器件的方法，所述方法包括：
在衬底上形成栅极绝缘层和栅极导电层以形成浮置栅极；
蚀刻所述栅极导电层、所述栅极绝缘层、和所述衬底的一部分，以形成沟槽；
通过填充所述沟槽形成隔离结构；
使所述隔离结构在所述沟槽中凹陷到一定的深度；
在所得衬底结构的表面轮廓上形成缓冲层；
在对应于所述沟槽的内侧壁的所述缓冲层的侧壁上形成隔离物，所述隔离物包含相对于所述缓冲层具有高蚀刻选择性的材料；
使用所述隔离物蚀刻所述凹陷隔离结构的一部分以在所述隔离结构中形成凹陷；
除去所述隔离物；
除去所述缓冲层；
在所得衬底结构的表面轮廓上形成介电层；和
在所述介电层上形成控制栅极。
2. 权利要求1的方法，其中：
形成所述缓冲层包括形成基于氧化物的层，和
形成所述隔离物包括形成基于氮化物的层。
3. 权利要求1的方法，其中形成所述隔离结构包括使用与所述缓冲层基本相同的材料形成所述隔离结构。
4. 权利要求1的方法，其中形成所述隔离结构包括形成包括高密度等离子体(HDP)层的单层结构。
5. 权利要求1的方法，其中形成所述隔离结构包括形成包括HDP层、旋涂玻璃(SOG)层、和另一个HDP层的堆叠结构。
6. 权利要求1的方法，其中形成所述隔离物包括：
在所述缓冲层上形成用于形成所述隔离物的隔离物材料；和
实施回蚀刻工艺以蚀刻所述隔离物材料。
7. 权利要求1的方法，其中蚀刻部分所述凹陷隔离结构以形成凹陷包括进行蚀刻直到除去在所述栅极导电层上形成的所述缓冲层的一部分。
8. 权利要求1的方法，其中在基本相同的室中原位实施形成所述隔离物和蚀刻部分所述凹陷隔离结构以形成所述凹陷的步骤。
9. 权利要求1的方法，其中在基本相同的室中原位实施除去所述隔离物和除去所述缓冲层的步骤。
10. 一种制造包括单元区域和周边区域的非易失性存储器件的方法，所述方法包括：
形成栅极绝缘层和栅极导电层用于以在衬底的单元区域和周边区域上形成浮置栅极；
蚀刻所述栅极导电层、所述栅极绝缘层、和所述衬底的一部分，以形成沟槽；
通过填充所述沟槽形成隔离结构；
使在所述单元区域中形成的所述隔离结构的一部分在所述沟槽中凹陷到一定深度；
在所得衬底结构的表面轮廓上形成缓冲层；
在对应于所述沟槽的内侧壁的所述缓冲层的侧壁上形成隔离物，所述隔离物包含相对于所述缓冲层具有高蚀刻选择性的材料；
利用所述隔离物蚀刻所述凹陷隔离结构的一部分，以在所述隔离结构中形成凹陷；
除去所述隔离物；
除去所述缓冲层；
在所得衬底结构的表面轮廓上形成介电层；和
在所述介电层上形成控制栅极。
11. 如权利要求10的方法，其中：
形成所述缓冲层包括形成基于氧化物的层，和
形成所述隔离物包括形成基于氮化物的层。
12. 权利要求10的方法，其中形成所述隔离结构包括使用与所述缓冲层基本相同的材料形成所述隔离结构。
13. 权利要求10的方法，其中形成所述隔离结构包括形成包括高密度等离子体(HDP)层的单层结构。
14. 权利要求10的方法，其中形成所述隔离结构包括形成包括HDP层、旋涂玻璃(SOG)层、和另一个HDP层的堆叠结构。
15. 如权利要求10的方法，其中形成所述隔离物包括：
在所述缓冲层上形成用于形成所述隔离物的隔离物材料；和
进行回蚀刻工艺以蚀刻所述隔离物材料。
16. 权利要求10的方法，其中蚀刻部分所述凹陷隔离结构以形成凹陷包括进行蚀刻直到除去在所述栅极导电层上形成的所述缓冲层的一部分。
17. 权利要求10的方法，其中在基本相同的室中原位实施形成所述隔离物和蚀刻部分所述凹陷隔离结构以形成所述凹陷的步骤。
18. 权利要求10的方法，其中在基本相同的室中原位实施除去所述隔离物和除去所述缓冲层的步骤。
CNA2007101513847A 2007-03-31 2007-09-30 制造非易失性存储器件的方法 Pending CN101276754A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070032075A KR100854418B1 (ko) 2007-03-31 2007-03-31 비휘발성 메모리 소자의 제조방법
KR10-2007-0032075 2007-03-31

Publications (1)

Publication Number Publication Date
CN101276754A true CN101276754A (zh) 2008-10-01

Family

ID=39795175

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101513847A Pending CN101276754A (zh) 2007-03-31 2007-09-30 制造非易失性存储器件的方法

Country Status (4)

Country Link
US (1) US20080242073A1 (zh)
JP (1) JP2008258572A (zh)
KR (1) KR100854418B1 (zh)
CN (1) CN101276754A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479811A (zh) * 2010-11-29 2012-05-30 三星电子株式会社 非易失性存储器件及其制造方法
CN104078410B (zh) * 2013-03-27 2017-02-08 中芯国际集成电路制造(上海)有限公司 自对准浅槽隔离的形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922989B1 (ko) * 2007-04-25 2009-10-22 주식회사 하이닉스반도체 플래시 메모리 소자 및 그것의 제조방법
KR101263824B1 (ko) 2007-10-15 2013-05-13 삼성전자주식회사 부유 게이트의 측벽 상에 이중 스페이서들을 구비하는비휘발성 메모리 소자, 이를 구비하는 전자장치 및비휘발성 메모리 소자 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980016841A (ko) * 1996-08-29 1998-06-05 김광호 비휘발성 기억소자의 셀 형성방법
KR20040100688A (ko) * 2003-05-23 2004-12-02 삼성전자주식회사 비휘발성 메모리 셀 및 그 제조방법
KR100490301B1 (ko) * 2003-06-30 2005-05-18 주식회사 하이닉스반도체 난드 플래시 메모리 소자의 제조 방법
JP2005079165A (ja) 2003-08-28 2005-03-24 Toshiba Corp 不揮発性半導体記憶装置とその製造方法、電子カードおよび電子装置
KR100807112B1 (ko) * 2005-12-07 2008-02-26 주식회사 하이닉스반도체 플래쉬 메모리 및 그 제조 방법
KR20070066048A (ko) * 2005-12-21 2007-06-27 주식회사 하이닉스반도체 플래시 메모리 소자 제조 방법
KR100739988B1 (ko) * 2006-06-28 2007-07-16 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100816749B1 (ko) * 2006-07-12 2008-03-27 삼성전자주식회사 소자분리막, 상기 소자분리막을 구비하는 비휘발성 메모리소자, 그리고 상기 소자분리막 및 비휘발성 메모리 소자형성 방법들
KR100833437B1 (ko) * 2006-09-06 2008-05-29 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 제조방법
KR100790296B1 (ko) * 2006-12-04 2008-01-02 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479811A (zh) * 2010-11-29 2012-05-30 三星电子株式会社 非易失性存储器件及其制造方法
CN104078410B (zh) * 2013-03-27 2017-02-08 中芯国际集成电路制造(上海)有限公司 自对准浅槽隔离的形成方法

Also Published As

Publication number Publication date
JP2008258572A (ja) 2008-10-23
US20080242073A1 (en) 2008-10-02
KR100854418B1 (ko) 2008-08-26

Similar Documents

Publication Publication Date Title
US7652318B2 (en) Split-gate memory cells and fabrication methods thereof
US6117733A (en) Poly tip formation and self-align source process for split-gate flash cell
KR101731202B1 (ko) 자가 정렬 플로팅 게이트 및 소거 게이트를 갖는 비휘발성 메모리 셀, 및 그를 제조하는 방법
JP5781733B2 (ja) 不揮発性メモリセル及びその製造方法
US7547603B2 (en) Non-planar non-volatile memory cell with an erase gate, an array therefor, and a method of making same
JP2008004915A (ja) 柱構造を有するｎａｎｄフラッシュメモリアレイ及びその製造方法
KR20120060480A (ko) 수직 구조의 비휘발성 메모리 소자, 반도체 소자 및 시스템
KR100766233B1 (ko) 플래쉬 메모리 소자 및 그의 제조 방법
US6902978B2 (en) Method of making the selection gate in a split-gate flash EEPROM cell and its structure
KR20090002645A (ko) 비휘발성 메모리 소자 및 그 제조방법
EP1345273A1 (en) Dual bit multi-level ballistic monos memory, and manufacturing method, programming, and operation process for the memory
US6271088B1 (en) Method for fabricating a buried vertical split gate memory device with high coupling ratio
CN101276754A (zh) 制造非易失性存储器件的方法
KR101030974B1 (ko) 수직 게이트를 갖는 4비트 메모리 셀 및 이를 이용한 노아 플래시 메모리 어레이와 그 제조방법
CN112185815B (zh) 形成分裂栅闪存存储器单元的方法
TWI605572B (zh) 非揮發性記憶體及其製造方法
US8330209B2 (en) HTO offset and BL trench process for memory device to improve device performance
US7214586B2 (en) Methods of fabricating nonvolatile memory device
KR20120040761A (ko) 비휘발성 메모리 소자의 제조 방법
KR100904464B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
US7951675B2 (en) SI trench between bitline HDP for BVDSS improvement
KR20090002623A (ko) 비휘발성 메모리 소자의 제조방법
KR101086496B1 (ko) 비휘발성 메모리 소자의 플로팅 게이트 형성방법
KR100862145B1 (ko) 플래쉬 메모리 소자 및 그 제조방법
KR20090012832A (ko) 비휘발성 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication