CN101263751B - 成形电路部件的制造方法 - Google Patents

成形电路部件的制造方法 Download PDF

Info

Publication number
CN101263751B
CN101263751B CN200680033118.8A CN200680033118A CN101263751B CN 101263751 B CN101263751 B CN 101263751B CN 200680033118 A CN200680033118 A CN 200680033118A CN 101263751 B CN101263751 B CN 101263751B
Authority
CN
China
Prior art keywords
circuit
matrix
face
formation face
resin mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200680033118.8A
Other languages
English (en)
Other versions
CN101263751A (zh
Inventor
吉泽德夫
渡边浩聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Kasei Co Ltd
Original Assignee
Sankyo Kasei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Kasei Co Ltd filed Critical Sankyo Kasei Co Ltd
Publication of CN101263751A publication Critical patent/CN101263751A/zh
Application granted granted Critical
Publication of CN101263751B publication Critical patent/CN101263751B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256Electrical insulation details, e.g. around high voltage areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0761Insulation resistance, e.g. of the surface of the PCB between the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09045Locally raised area or protrusion of insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09118Moulded substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0565Resist used only for applying catalyst, not for plating itself
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

加宽一次基体的材质和二次基体的材质的选择宽度,可靠地防止电路的短路。一次基体(1)的形状是电路形成面(11)呈凸状,电路非形成面(12)呈凹状,其高低差为0.05mm,连接该电路形成面和电路非形成面的侧壁(13、14)的角度为90°。为了施加催化剂,将其浸渍在液温40℃、水深500mm的钯催化剂溶液中5分钟。之后,溶解除去树脂掩模(3),实施无电解镀。其结果是催化剂液的浸入范围是沿面距离延长的部分、即到两侧壁(13、14)为止,催化剂的浸入被阻止,可以防止导电层(50)之间、即电路之间的短路的产生。

Description

成形电路部件的制造方法
技术领域
本发明涉及例如在手机用连接器等中在表面的一部分或贯通的孔的内周面施镀而形成回路的成形回路部件及其制造方法。
背景技术
本申请的发明人之前提出了图7~图9所示的成形电路部件的制造方法。在此,对于该制造方法进行说明,首先,如图7(A)所示,通过对热可塑性材料进行注射成形以电绝缘性成形规定形状的电路形成体即一次基体10。在该一次基体10的上表面形成的导电层50(参考图7、F),即电路形成面和其他的电路非形成面(非电路面)处于同一水平的平坦面。作为该热可塑性材料,有电镀等级(plating grade)的液晶聚合物,例如芳香族系聚合物有电镀等级的“VECTRA C810”(Polyplastic株式会社的商品名)。
接着,如图7(B)所示,对一次基体10的整个表面进行粗化形成粗化层10a。为此,对一次基体进行脱脂,对表面进行蚀刻处理,作为该蚀刻处理的例子,将苛性钠或苛性钾溶解成规定浓度、例如45wt%的碱性水溶液被加热到规定温度、例如50~90℃,将一次基体10浸渍例如30分钟,通过该蚀刻处理,使该一次基体的整个表面形成粗化层10a。
进而,如图7(C)所示,以使一次基体10的表面之中的、应形成规定的电路图案的导电层的表面部分的电路形成面10b露出,并覆盖除此以外的部分的电路非形成面10c的方式,通过成形在一次基体上一体地成形树脂掩模30,形成二次基体20。具体地说,在通常的模具的上下的相对面上形成有形成与在一次基体10的外周具有规定间隙的形状一致的形状的腔室,在闭合该模具的状态下,作为树脂掩模的材料,例如注射成形含有氧化烯的聚乙烯醇系树脂。作为该含有氧化烯的聚乙烯醇系树脂,例如有“ECOMATY AX”(日本合成化学工业株式会社的商品名)。该树脂掩模30的材质,作为坯料,除了所述的聚乙烯醇系之外,还有聚乳酸系、琥珀酸系、纤维素系、淀粉系、酪酸系、二醇系之类的生物分解性树脂。另外,还有有机酸可溶型聚酰胺系。
在此,如图7(D)所示,在二次基体的露出的电路形成面10b、即应形成导电层的表面部分,施给用于无电解镀的催化剂40。该催化剂40的施加是公知的,例如,在将二次基体浸渍到锡、钯系的混合催化剂液中之后,领域硫酸、盐酸等酸进行活性化,使钯在表面析出。另外,使氯化亚锡等比较强的还原剂吸附于表面,浸渍在含有金等贵金属离子的催化剂的溶液中,并在表面析出金。催化剂液的温度是15~23℃,浸渍5分钟就可以。
之后,如图7(E)所示,除去该催化剂40施加后的二次基体20的树脂掩模30。在该树脂掩模30是由“ECOMATY AX”成形的情况下,将二次基体20在热水中加热,使其熔析于该热水中。该热水是80℃左右的热水,当浸渍了10分钟该二次基体20时,该由“ECOMATY AX”形成的树脂掩模30容易熔析。另外,由于一次基体10的材料的电镀等级的“VECTRA C810”的热变形温度是200℃以上,因此不会对该一次基体带来任何变化。
最后,如图7(F)所示,在该催化剂40的施加面、即电路形成面10b上,通过化学镀铜、化学镀镍等无电解镀,形成导电层50。(专利文献1)。
专利文献1:日本特许第3616488号专利公报
讨论所述图7所示的现有例,在施加了图7(D)的树脂掩模30后,在除去该树脂掩模的工序中,如图7(F)所示,在一次基体10上的电路形成面10b和电路非形成面10c(非电路面)处于同一面的情况下,该一次基体的材质和二次基体20的树脂掩模30的材质的组合要求相溶性要好。另外,存在限于大的非电路宽度的情况的问题,而且还存在完成品的成形电路部件的利用领域要求的一次基体10的材料特性、即高频特性和树脂掩模30的材质的相性差、利用领域受限的问题。
例如,对于一次基体10的材质和二次基体20的树脂掩模30的材质的相溶性,以一次基体10的高频特性和介电常数为前提,大多情况下难以选择与一次基体10的材质相溶性好的树脂掩模30,现实中总是无法选择相溶性好的一次基体10的情况较多。而且,如果其相溶性差,则就算使表面粗糙化后的一次基体10的电路形成面10b露出,其他的电路非形成面10c如图8以及图7(C)所示那样被树脂掩模30覆盖,如图9以及图7(D)所示,在浸渍到无电解镀用的催化剂液中时,催化剂液浸入到被树脂掩模30被覆的电路非形成面10c,因此,析出镀金属而造成电路间的短路,成品率下降。
为了防止这样的电路间的短路,目前通过加宽电路非形成面10c的宽度来解决,但如在后面说明的那样,近年来强烈要求配线间隔的窄间距化、例如形成200μm间隔,在这样的现状中,加宽电路非形成面10c的宽度极其困难。
发明内容
因此,本发明的目的是提供一种在不大幅度改变一次基体的形状的情况下,通过简单设置高低差就解决所述问题点,由此使一次基体的材质和二次基体的树脂掩模的材质的选择宽度变宽,即能够选择相溶性低的材料,结果能够扩大成形电路部件的利用领域的成形电路部件及其制造方法。
近年,在电子设备中,伴随着节能化、省资源化、电子信号的高速化、多频带化,要求电路基板的电路图案的配线间隔的窄间距化和高频特性的低介质损耗因数角(dielectric loss tangent)。另外,从伴随着省资源化不仅实现设备的小型化,在配线的高密度化的基础上还要有效活用空间的观点来看,实际情况是追求配线以及连接部件从二维向三维配线发展的可能性。本发明可以准确地应对这样的实际情况。
本发明的成形电路部件及其制造方法的特征在于:在一次基体的电路形成面和电路非形成面之间设置高低差。该高低差优选是0.05mm以上。
本发明的其他特征在于:在上述一次基体的电路形成面和电路非形成面设置凹或凸的高低差,并且连接该电路形成面和电路非形成面的侧面具有规定角度。连接该电路形成面和电路非形成面的侧面规定角度是15°~90°,优选是45°~90°。
如此,在本发明中,通过在一次基体的电路形成面和电路非形成面之间设置高低差,实现使向该一次基体和树脂掩模之间浸透的催化剂液的浸透压衰减,进而通过使连接该电路形成面和电路非形成面的侧面具有规定角度,更有效地衰减该浸透压。
发明效果
本发明的效果是在不大幅度改变一次基体的形状的情况下,使一次基体的材质和二次基体的树脂掩模的材质的选择宽度变宽,可以可靠稳定地防止电路的短路,能够加宽成形电路部件的利用领域。
附图说明
图1是在实施例1的一次基体上形成了树脂掩模的二次基体的立体图;
图2是从实施例1的二次基体上除去树脂掩模之后的阶段的立体图;
图3是用于表示实施例1的二次基体的尺寸的立体图;
图4是在实施例2的一次基体上形成了树脂掩模的二次基体的立体图;
图5是从实施例2的二次基体上除去了树脂掩模之后的阶段的立体图;
图6是用于表示实施例2的二次基体的尺寸的立体图;
图7(A)~(F)是表示现有例中的制造工序的截面图;
图8是现有例的一次基体上形成了树脂掩模的二次基体的立体图;
图9从现有例的二次基体上除去了树脂掩模之后的阶段的立体图。
图中:
1-一次基体
11-电路形成面
12-电路非形成面
13-侧壁
14-侧壁
3-树脂掩模
10a-一次基体的粗化面
40-催化剂
50-导电层
6-一次基体
61-电路形成面
62-电路非形成部
62a-电路非形成部的侧壁
具体实施方式
说明本发明的最佳实施方式,基本上是所述的图7所示的现有例的改良。因此,如图1~图3和现有例的所述图7(A)所示,是从通过对热可塑性材料进行注射成形以电绝缘性成形规定形状的电路形成体即一次基体1的工序开始的,但该一次基体的表面的形状不是平坦的面。这一点是本发明的最大的特点,因此对于具体的事项参考图1~图3之后进行说明。此外,如图7(B)~(F)所示,其包括:在一次基体1的全表面形成粗化层10a的工序;以使上述一次基体的表面之中的、要形成规定的电路图案的导电层的表面部分露出,并覆盖除此以外的部分的方式,通过成形在一次基体上一体成形树脂掩模3而形成二次基体2的工序;在上述二次基体的露出的电路形成面11上施加无电解镀用的催化剂的工序;除去该催化剂施加后的二次基体2的树脂掩模3的工序;以及通过无电解镀在该催化剂施加面上形成导电层50的工序,各工序的具体的说明与所述参考图7说明的现有例的情况实质相同。
但是,本发明的特征在于,如图1所示,在一次基体1上的电路形成面11和电路非形成面12之间设有高低差。而且,以使一次基体1的表面之中的、要形成规定的电路图案的导电层50(参考图7、F)的表面部分、即电路形成面11露出,并覆盖除此以外的部分、即电路非形成面12的方式,在该一次基体上一体成形树脂掩模3而形成二次基体2。
该高低差是为了将一次基体1的电路形成面11和电路非形成面12的一方提高,降低另一方而设置凹或凸,该高低差H,如图3所示,为0.05mm,优选为0.05mm以上。另外,连接具有该高低差的电路形成面11和电路非形成面12的侧面13、14具有规定的角度,该角度是15°~90°,优选为45°~90°。其理由是,如果该角度在15℃以下,则与所述现有例中的一次基体10的电路形成面10b和电路非形成面10c处于同一面的例子接近,催化剂液40浸入该电路非形成面的可能性高,如果在90°以上,则存在成形了二次基体2之后的拔模变困难的可能性。
实施例1
参考图1~图3说明本发明的实施例,在图1中,一次基体1是对液晶聚合物的所述“VECTRA C820”进行注射成形而成的,其形状是电路形成面11呈凸状,电路非形成面12呈凹状,其高低差形成为0.05mm,连接该电路形成面和电路非形成面的侧壁13、14的角度形成为90°。而且,利用苛性钠溶液对一次基体1的表面进行粗化。
使形成导电层50的电路形成面11露出,对被覆凹状的电路非形成面12的树脂掩模3进行注射成形,该树脂掩模的下端两缘处于将电路形成面11的两端部被覆0.05mm左右的状态。树脂掩模3的材质使用聚乙烯醇系的所述日本合成化学工业的“ECOMATY AX-2000”。
为了施加催化剂,将二次基体2浸渍到液温为40℃的钯催化剂溶液充满到水深500mm的深度的槽中5分钟。之后,将形成了树脂掩模31的二次基体浸渍到70度的温水中60分钟,搅拌该温水,使该树脂掩模溶解而除去,之后,在电路形成面61上实施无电解镀,完成成形电路部件。
其结果如图5所示,催化剂的浸入范围是沿面距离加长的部分、即浸入到凹状的电路形成面61和凸状的电路非形成面62的中间的两侧壁62a为止,进一步的催化剂液的浸入被阻止,可以防止导电层50之间、即电路之间的短路的发生。
各部位的尺寸如下。
电路间隔:0.5mm
电路宽度:0.2mm
非电路宽度:0.2mm
电路形成面和电路非形成面的高低差:0.05mm
延长沿面距离:0.05mm(单侧)
侧壁相对于电路形成面的侧壁的角度:90°
比较例
如现有那样,在一次基体10的形状与电路形成面10b和电路非形成面10c相同是平坦的面的情况下,催化剂液的水深与实施例1同样,在500mm的情况下,如图9所示产生催化剂液的浸入,由于无电解镀形成导电层,从而产生电路间的短路。
实施例2
参考图4~图6说明本发明的实施例2,在图3中一次基体6是对液晶聚合物的所述“VECTRA C820”进行注射成形而成的,其形状是电路形成面61呈凹状,电路非形成面62呈凸状,其高低差H如图6所示形成为0.2mm,该电路非形成部的倾斜角度形成为80°。而且,利用苛性钠溶液对一次基体6的表面进行粗化。
使形成导电层50的电路形成面61露出,对被覆凸状的电路非形成面62的树脂掩模31进行注射成形,该树脂掩模的下端两缘抵接于电路形成面11的两端部,形成了被覆状态的二次基体2。树脂掩模31的材质使用聚乙烯醇系的所述日本合成化学工业的“ECOMATY AX-2000”。
为了施加催化剂,将二次基体2浸渍到液温为40℃的钯催化剂溶液充满到水深500mm的深度的槽中5分钟。之后,将形成了树脂掩模3的二次基体2浸渍到70度的温水中60分钟,搅拌该温水,使该树脂掩模溶解而除去,之后,在电路形成面11上实施无电解镀,形成导电层50,完成成形电路部件。
其结果如图2所示,催化剂的浸入范围是沿面距离加长的部分、即浸入到凸状的电路形成面11和凹状的电路非形成面12的中间的两侧壁13、14为止,催化剂液的浸入被阻止,因此可以完全防止导电层50、即电路之间的短路的发生。
各部位的尺寸如下。
电路间隔:0.4mm
电路宽度:0.2mm
非电路宽度:0.2mm
电路形成面和电路非形成面的高低差:0.2mm
延长沿面距离:0.2mm(单侧)
侧壁相对于电路形成面的侧壁的角度:80°
工业实用性
作为发明的活用例,有在有机等的连接器中对表面的一部分或贯通的孔的内周面施镀来形成电路的领域。

Claims (4)

1.一种成形电路部件的制造方法,其包括:
通过对热可塑性材料进行注射成形,以电绝缘性成形规定形状的电路形成体即一次基体的工序;
对上述一次基体的整个表面进行粗糙化的工序;
以使上述一次基体的表面之中的、应形成规定电路图案的导电层的表面部分的电路形成面露出,并覆盖除此以外的电路非形成面的方式,通过成形而在一次基体上一体成形树脂掩模来形成二次基体的工序;
对上述二次基体的露出的电路形成面施给无电解镀用的催化剂的工序;
将施给该催化剂后的上述二次基体的树脂掩模除去的工序;
以及在该催化剂施给面上通过无电解镀形成导电层的工序,
所述成形电路部件的制造方法的特征在于,
对上述一次基体的电路形成面和电路非形成面设置高低差,
上述树脂掩模的下端两缘覆盖上述电路形成面的两端部。
2.如权利要求1所述的成形电路部件的制造方法,其特征在于,
上述一次基体的电路形成面呈凹状,上述电路非形成面呈凸状。
3.如权利要求1或2所述的成形电路部件的制造方法,其特征在于,
上述电路形成面和电路非形成面的高低差是0.05mm以上。
4.如权利要求1-3中任一项所述的成形电路部件的制造方法,其特征在于,连接上述电路形成面和电路非形成面的侧面的规定角度是15°~90°。
CN200680033118.8A 2005-09-12 2006-09-08 成形电路部件的制造方法 Expired - Fee Related CN101263751B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005264336A JP3952480B2 (ja) 2005-09-12 2005-09-12 成形回路部品及びその製造方法
JP264336/2005 2005-09-12
PCT/JP2006/317813 WO2007032260A1 (ja) 2005-09-12 2006-09-08 成形回路部品及びその製造方法

Publications (2)

Publication Number Publication Date
CN101263751A CN101263751A (zh) 2008-09-10
CN101263751B true CN101263751B (zh) 2010-09-15

Family

ID=37864855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680033118.8A Expired - Fee Related CN101263751B (zh) 2005-09-12 2006-09-08 成形电路部件的制造方法

Country Status (5)

Country Link
US (1) US20090123702A1 (zh)
EP (1) EP1926358B1 (zh)
JP (1) JP3952480B2 (zh)
CN (1) CN101263751B (zh)
WO (1) WO2007032260A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5166980B2 (ja) * 2008-06-10 2013-03-21 三共化成株式会社 成形回路部品の製造方法
CN103747943B (zh) 2011-04-17 2017-05-24 斯特拉塔西斯有限公司 用于对象的增材制造的系统和方法
KR101277193B1 (ko) * 2011-11-10 2013-06-21 주식회사 지브랜드 3차원 성형 상호 접속 모듈 및 그 제조방법
CN107404802B (zh) * 2017-08-21 2020-01-31 Oppo广东移动通信有限公司 印制电路板、印制电路板的制作方法和电子设备
US11282717B2 (en) 2018-03-30 2022-03-22 Intel Corporation Micro-electronic package with substrate protrusion to facilitate dispense of underfill between a narrow die-to-die gap

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3349480A (en) * 1962-11-09 1967-10-31 Ibm Method of forming through hole conductor lines
US3862875A (en) * 1971-03-17 1975-01-28 Micro Science Associates Filler masking of small apertures
JPH0864933A (ja) * 1994-08-24 1996-03-08 Hitachi Cable Ltd 射出成形回路基板の製造方法
JPH10190193A (ja) * 1996-12-25 1998-07-21 Denso Corp 回路基板及びその製造方法
JP3616488B2 (ja) 1997-11-10 2005-02-02 三共化成株式会社 成形回路部品の製造方法
DE69911948T2 (de) * 1999-08-09 2004-11-04 Alstom Technology Ltd Verfahren zum Verschliessen von Kühlungsöffnungen eines Gasturbinebauteils
JP2001077512A (ja) * 1999-09-09 2001-03-23 Hitachi Cable Ltd プラスチック成形品の製造方法
JP4426690B2 (ja) * 2000-02-28 2010-03-03 三共化成株式会社 立体回路基板の製造方法及び立体回路基板
US6793792B2 (en) * 2001-01-12 2004-09-21 Unitive International Limited Curaco Electroplating methods including maintaining a determined electroplating voltage and related systems
CN100368588C (zh) * 2002-08-02 2008-02-13 三菱重工业株式会社 热障涂层形成方法、掩蔽销以及燃烧室过渡连接件

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2001-77512A 2001.03.23
JP特开平10-190193A 1998.07.21
JP特开平8-64933A 1996.03.08

Also Published As

Publication number Publication date
JP3952480B2 (ja) 2007-08-01
CN101263751A (zh) 2008-09-10
EP1926358B1 (en) 2011-11-02
JP2007080974A (ja) 2007-03-29
US20090123702A1 (en) 2009-05-14
WO2007032260A1 (ja) 2007-03-22
EP1926358A1 (en) 2008-05-28
EP1926358A4 (en) 2010-10-06

Similar Documents

Publication Publication Date Title
CN101263751B (zh) 成形电路部件的制造方法
US4402135A (en) Method of forming a circuit board
KR20030007745A (ko) 선택적으로 금속화된 3차원 부품 및 그 제조 방법
KR102239219B1 (ko) 금속판재의 전처리공정을 갖는 엘디에스 무전해 도금방법 및 그에 따라서 제조된 인테나 하우징
KR20090117634A (ko) 배선 회로 기판의 제조 방법
CN1323190C (zh) 基体的局部镀覆方法
JP3616488B2 (ja) 成形回路部品の製造方法
KR100931248B1 (ko) 송수신기기 하우징 등의 이중사출방법에 의한 회로패턴에동도금, 니켈도금, 금도금을 사용한 안테나 기능의제조방법
CN101115354B (zh) 模造电路板及其制造方法
KR101268113B1 (ko) 내장형 안테나 제조방법
KR20030056830A (ko) 증착필름을 이용한 키패드 및 그 제조방법
CN107683025B (zh) 一种同层面非均一铜厚pcb板的制造方法
KR101250644B1 (ko) 내장형 안테나 모듈 제조방법 및 이로부터 제조되는 내장형 안테나 모듈
JP2002094218A (ja) 成形回路部品の製造方法
WO2014142420A1 (ko) 내장형 안테나 제조방법
CN104821452A (zh) 一种端子的数据传输片及其制备工艺
KR101277473B1 (ko) 인테나 제조방법
US6588099B2 (en) Process for manufacturing molded circuit board
JP4875595B2 (ja) 導電回路を有する合成樹脂製のばね
JP4426690B2 (ja) 立体回路基板の製造方法及び立体回路基板
KR102236069B1 (ko) 금속판재의 엘디에스 무전해 도금방법 및 그에 따라서 제조된 인테나 하우징
JPH06140743A (ja) プラスチック複合成形品の製造方法
US6036901A (en) Process for producing electronic parts
US8528202B2 (en) Method for manufacturing a three dimensional circuit board
CN102762036A (zh) 一种超薄内层板的线路制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100915

Termination date: 20150908

EXPY Termination of patent right or utility model