KR20090117634A - 배선 회로 기판의 제조 방법 - Google Patents

배선 회로 기판의 제조 방법 Download PDF

Info

Publication number
KR20090117634A
KR20090117634A KR1020090039702A KR20090039702A KR20090117634A KR 20090117634 A KR20090117634 A KR 20090117634A KR 1020090039702 A KR1020090039702 A KR 1020090039702A KR 20090039702 A KR20090039702 A KR 20090039702A KR 20090117634 A KR20090117634 A KR 20090117634A
Authority
KR
South Korea
Prior art keywords
model
insulating layer
catalyst
circuit board
convex portion
Prior art date
Application number
KR1020090039702A
Other languages
English (en)
Inventor
시게노리 모리타
다카시 오다
나오코 요시다
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20090117634A publication Critical patent/KR20090117634A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0338Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0709Catalytic ink or adhesive for electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

우선, 모형(母型)의 요철부의 표면에, 후의 공정에서 무전해 도금을 행하기 위한 촉매를 부착시킨다. 다음으로, 수지 재료로 이루어지는 절연층을 준비한다. 그리고, 절연층을 가열하여 연화시키고, 또한, 절연층의 한 면에 모형의 요철부를 누른다. 이것에 의해, 절연층에 모형의 요철부의 형상에 따른 홈부가 형성되고, 또한, 홈부의 저면(底面) 및 측면에 촉매가 전사(轉寫)된다. 다음으로, 절연층에 무전해 도금을 행한다. 이 경우, 촉매가 존재하는 절연층의 부분에서, 환원 반응에 의해 금속이 석출된다. 그것에 의하여, 절연층의 홈부 내에 도체 패턴이 형성된다.

Description

배선 회로 기판의 제조 방법{METHOD OF MANUFACTURING PRINTED CIRCUIT BOARD}
본 발명은 배선 회로 기판의 제조 방법에 관한 것이다.
최근, 전자기기의 소형화, 경량화 및 다기능화에 따른, 배선 회로 기판의 도체 패턴의 미세화가 요구되고 있다. 도체 패턴의 형성 방법으로서는, 예컨대, 세미애디티브법이 있다(예컨대, 일본 특허 공개 제2006-156882호 공보 참조).
도 4는 세미애디티브법을 이용한 배선 회로 기판의 제조 방법의 일례를 나타내는 모식적 공정 단면도이다.
도 4(a)에 나타낸 바와 같이, 우선, 절연층(31) 상에 도전성 박막(32)을 형성한다. 다음으로, 도 4(b)에 나타낸 바와 같이, 도전성 박막(32) 상에 포토레지스트(33)를 형성한다. 그리고, 도 4(c)에 나타낸 바와 같이, 포토레지스트(33)를 소정의 패턴으로 노광한 후, 현상한다. 이것에 의해, 후 공정에서 형성해야 할 도체 패턴과 반대의 패턴의 포토레지스트(33)가 형성된다.
다음으로, 도 4(d)에 나타낸 바와 같이, 노출한 도전성 박막(32)의 부분에 전해 도금에 의해, 예컨대, 구리로 이루어지는 도체층(34)을 형성한다. 다음으로, 도 4(e)에 나타낸 바와 같이, 포토레지스트(33)를 에칭 또는 박리에 의해서 제거한다. 최후에, 도 4(f)에 나타낸 바와 같이, 노출한 도전성 박막(32)의 부분을 에칭에 의해 제거한다. 이것에 의해, 도전성 박막(32) 및 도체층(34)으로 이루어지는 도체 패턴(35)이 형성된다.
상기의 세미애디티브법을 이용한 경우, 미세한 도체 패턴(35)을 정밀도 좋게 형성할 수 있다. 그러나 제조 공정이 복잡하며, 제조 비용이 높아진다.
본 발명의 목적은, 저비용으로 미세한 도체 패턴을 형성하는 것이 가능한 배선 회로 기판의 제조 방법을 제공하는 것이다.
(1) 본 발명의 한 국면에 따른 배선 회로 기판의 제조 방법은, 배선 패턴을 갖는 배선 회로 기판의 제조 방법으로서, 배선 패턴에 대응하는 형상의 볼록부를 갖는 모형(母型)을 준비하는 공정과, 모형의 볼록부에 도금을 위한 촉매를 부착시키는 공정과, 절연층에 모형의 볼록부를 눌러 절연층에 오목부를 형성하고, 또한 모형의 볼록부에 부착하는 촉매를 절연층에 형성된 오목부 내로 전사하는 공정과, 도금법에 의해 절연층에 형성된 오목부 내에 금속을 석출시키는 공정을 포함한 것이다.
이 배선 회로 기판의 제조 방법에 있어서는, 모형의 볼록부가 절연층을 누르게 되는 것에 의해, 절연층에 오목부가 형성되고, 또한 모형의 볼록부에 부착하는 촉매가 절연층의 오목부 내로 전사된다. 그리고, 도금법에 의해, 촉매가 전사된 절연층의 오목부에 있어서 금속이 석출하여, 배선 패턴이 형성된다.
이 경우, 적은 공정수로 미세한 배선 패턴을 용이하게 형성할 수 있다. 그것에 의하여, 배선 회로 기판의 제조 비용을 저감할 수 있다.
(2) 도금법은 무전해 도금법이더라도 좋다. 이 경우, 촉매가 전사된 절연층 의 오목부에서 용이하고 또한 확실히 금속을 석출시킬 수 있다. 그것에 의하여, 저비용으로 미세한 배선 패턴을 확실히 형성할 수 있다.
(3) 그 제조 방법은, 기재 상에 절연층을 형성하는 공정을 더 포함하고, 기재 상에 형성된 절연층에 모형의 볼록부를 눌러도 좋다.
이 경우, 기재의 재료로서 절연층보다 딱딱한 재료를 이용하는 것에 의해 배선 회로 기판의 강도를 높게 할 수 있다.
(4) 모형의 볼록부의 두께는 절연층의 두께보다 크고, 모형의 볼록부가 절연층을 관통하여 기재에 접촉하도록 기재 상에 형성된 절연층에 모형의 볼록부를 눌러도 좋다.
이 경우, 모형의 볼록부의 두께가 절연층의 두께보다 크기 때문에, 모형의 볼록부가 절연층을 관통하여 기재에 접촉하도록 모형의 볼록부를 절연층에 누른 경우에, 모형의 볼록부 이외의 부분이 절연층에 접촉하지 않는다. 그 때문에, 모형의 볼록부 이외의 부분에 촉매가 부착하고 있더라도, 절연층의 오목부 내에만 정확히 촉매를 전사할 수 있다. 따라서, 미세한 배선 패턴을 확실히 형성할 수 있다.
(5) 촉매는 귀금속을 포함하더라도 좋다. 이 경우, 촉매가 전사된 절연층의 오목부에서 확실히 금속을 석출시킬 수 있다. 그것에 의하여, 미세한 배선 패턴을 확실히 형성할 수 있다.
(6) 촉매는 팔라듐, 백금 및 금 중 적어도 하나를 포함하더라도 좋다. 이 경우, 촉매가 전사된 절연층의 오목부에서 보다 확실히 금속을 석출시킬 수 있다. 그것에 의하여, 미세한 배선 패턴을 보다 확실히 형성할 수 있다.
(7) 진공 증착법에 의해 모형의 볼록부에 촉매를 부착시키더라도 좋다. 이 경우, 모형의 볼록부에 균일하게 촉매를 부착시킬 수 있다.
(8) 도포에 의해 모형의 볼록부에 촉매를 부착시키더라도 좋다. 이 경우, 모형의 볼록부에 용이하게 촉매를 부착시킬 수 있다.
본 발명에 의하면, 적은 공정수로 미세한 배선 패턴을 용이하게 형성할 수 있다. 그것에 의하여, 배선 회로 기판의 제조 비용을 저감할 수 있다.
이하, 본 발명의 일 실시의 형태에 따른 배선 회로 기판의 제조 방법에 대하여 도면을 참조하면서 설명한다.
(1) 모형의 제작 방법
도 1은 배선 회로 기판의 제조시에 이용하는 모형의 제작 방법에 대하여 설명하기 위한 모식적 공정 단면도이다.
우선, 도 1(a)에 나타낸 바와 같이, 예컨대, 실리콘으로 이루어지는 기판(11)을 준비한다. 그리고, 도 1(b)에 나타낸 바와 같이, 예컨대, 스핀 코팅법에 의해 기판(11) 상에 포토레지스트층(12)을 형성한다. 다음으로, 도 1(c)에 나타낸 바와 같이, 포토레지스트층(12)을 소정의 패턴으로 노광한 후 현상한다. 이것에 의해, 포토레지스트층(12)에 소정의 패턴의 홈부(개구부) R1가 형성된다.
다음으로, 도 1(d)에 나타낸 바와 같이, 건식 에칭 또는 습식 에칭에 의해, 홈부 R1 내의 기판(11)의 부분을 소정의 깊이까지 제거한다. 그 후, 도 1(e)에 나타낸 바와 같이, 포토레지스트층(12)을 제거한다. 이것에 의해, 소정의 패턴의 요철부(1a)를 갖는 모형(1)이 완성된다. 본 실시의 형태에서는, 이 모형(1)을 이용하여 배선 회로 기판의 도체 패턴을 형성한다.
또, 기판(11)의 재료로서, 니켈(Ni) 등 다른 재료를 사용할 수 있다. 또한, 제작한 모형(1)을 이용하여, 니켈 전기 주조 기술에 의해 니켈로 이루어지는 모형을 제작해도 좋다.
(2) 도체 패턴의 형성 방법
도 2는 배선 회로 기판의 도체 패턴의 형성 방법에 대하여 설명하기 위한 모식적 공정 단면도이다.
우선, 도 2(a)에 나타낸 바와 같이, 상기의 모형(1)의 요철부(1a)의 표면에, 후의 공정에서 무전해 도금을 행하기 위한 촉매(2)를 부착시킨다. 구체적으로는, 진공 증착법을 이용하여 모형(1)의 요철부(1a)의 표면에 촉매(2)를 증착한다. 또한, 촉매(2)를 포함하는 용액에 모형(1)의 요철부(1a)를 침지시키는 방법, 또는 촉매(2)를 포함하는 용액을 모형(1)의 요철부(1a)에 스프레이하는 방법 등에 의해, 모형(1)의 요철부(1a)의 표면에 촉매(2)를 도포한 후, 건조시켜 촉매(2)를 부착시키더라도 좋다. 촉매(2)로서는, 백금, 금, 팔라듐 또는 은 등의 귀금속을 이용할 수 있다.
다음으로, 도 2(b)에 나타낸 바와 같이, 수지 재료로 이루어지는 절연층(3) 을 준비한다. 절연층(3)의 재료로서는, 폴리이미드, 폴리에틸렌테레프탈레이트, PMMA(폴리메타크릴산 메틸) 수지, 폴리카보네이트, 폴리락트산 또는 에폭시 수지 등을 이용할 수 있다. 특히, 절연층(3)의 재료로서는, 저분자량 PMMA 등의 유리 전이 온도가 낮은 재료를 이용하는 것이 바람직하다.
다음으로, 절연층(3)을 가열하여 연화시키고, 또한, 도 2(c)에 나타낸 바와 같이, 절연층(3)의 한면에 모형(1)의 요철부(1a)를 누른다. 이 경우, 모형(1)의 요철부(1a)의 저면(底面) D1 상에 부착하는 촉매(2)가 절연층(3)의 표면에 접촉하지 않도록, 모형(1)의 요철부(1a)의 저면 D1과 절연층(3)의 표면 사이에 간극을 형성한다.
이것에 의해, 도 2(d)에 나타낸 바와 같이, 절연층(3)에 모형(1)의 요철부(1a)의 형상에 따른 홈부 R2가 형성되고, 또한, 홈부 R2의 저면 및 측면에 촉매(2)가 전사된다. 또, 모형(1)으로부터 절연층(3)에 촉매(2)를 확실히 전사시키기 때문에, 미리 모형(1)의 요철부(1a)의 표면에 이형(離型) 처리를 실시하더라도 좋다.
또, 절연층(3)의 가열 온도가 너무 낮으면, 절연층(3)이 충분히 연화되지 않아, 홈부 R2를 양호하게 형성할 수 없다. 또, 가열 온도가 너무 높으면, 절연층(3)이 분해할 가능성이 있다. 절연층(3)에 홈부 R2를 양호하게 형성하기위해서, 절연층(3)의 가열 온도가 60℃ 이상 350℃ 이하인 것이 바람직하다.
또한, 모형(1)을 이용한 홈부 R2의 형성은 감압 분위기 하에서 행하더라도 좋고, 대기압 분위기 하에서 행하더라도 좋다. 또한, 대기 중에서 행하더라도 좋 고, 불활성 가스 중에서 행하더라도 좋다.
또한, 모형(1)을 절연층(3)에 누르는 압력이 너무 작으면, 홈부 R2를 형성할 수 없다. 한편, 모형(1)을 절연층(3)에 누르는 압력이 너무 크면, 요철부(1a)의 저면 D1에 부착하는 촉매(2)가 절연층(3)의 표면에 전사될 가능성이 있다. 또한, 절연층(3)이 분해하거나, 모형(1)이 파손하거나 할 가능성도 있다. 모형(1)을 절연층(3)에 누르는 압력은, 0.1MPa 이상 1000MPa 이하인 것이 바람직하다.
다음으로, 절연층(3)에 무전해 도금을 행한다. 무전해 도금의 도금액으로서는, 은, 구리 또는 니켈 등이 사용된다. 이 경우, 촉매(2)가 존재하는 절연층(3)의 부분에서, 환원 반응에 의해 금속이 석출된다. 그것에 의하여, 도 2(e)에 나타낸 바와 같이, 절연층(3)의 홈부 R2 내에 도체 패턴(4)이 형성된다. 이렇게 하여, 배선 회로 기판의 도체 패턴(4)이 형성된다.
또, 무전해 도금은 두께 제어에 있어 우수하기 때문에, 도체 패턴(4)의 두께를 홈부 R2의 깊이와 같게 조정하여 절연층(3)의 표면을 평탄하게 할 수 있다. 또한, 무전해 도금에 의해 형성한 도체 패턴(4)을 급전층으로서 전해 도금을 더 행하는 것에 의해, 도체 패턴(4)의 두께를 더 크게 할 수 있다.
(3) 효과
본 실시의 형태에서는, 모형(1)을 이용하여 무전해 도금을 위한 촉매(2)를 절연층(3)에 전사함으로써 적은 공정수로 미세한 도체 패턴(4)을 용이하게 형성할 수 있다. 그것에 의하여, 배선 회로 기판의 제조 비용을 저감할 수 있다.
(4) 다른 실시의 형태
도 3은 다른 실시의 형태에 따른 배선 회로 기판의 제조 방법에 대하여 설명하기 위한 모식적 공정 단면도이다. 도 3에 나타내는 배선 회로 기판의 제조 방법에 대하여, 상기의 제조 방법과 다른 점을 설명한다.
도 3(a)에 나타낸 바와 같이, 예컨대, 절연 필름으로 이루어지는 기재(21) 상에, 수지 재료로 이루어지는 절연층(22)을 형성한다. 절연층(22)의 두께는, 모형(1)의 요철부(1a)의 오목부의 깊이보다 작게 설정된다. 또, 기재(21)의 재료로서는, 예컨대, 폴리이미드 등을 이용할 수 있고, 절연층(22)의 재료로서는, 예컨대에폭시 수지 등을 이용할 수 있다.
다음으로, 절연층(22)을 가열하여 연화시키고, 또한, 도 3(b)에 나타낸 바와 같이, 절연층(22)의 한 면에 모형(1)(도 1 참조)의 요철부(1a)를 누른다. 그리고, 요철부(1a)를 기재(21)의 표면에 접촉시킨다. 이 경우, 절연층(22)의 두께가 요철부(1a)의 오목부의 깊이보다 작기 때문에, 절연층(22)의 표면과 모형(1)의 요철부(1a)의 저면 D1 사이에 간극이 형성된다.
이것에 의해, 도 3(c)에 나타낸 바와 같이, 절연층(22)에 모형(1)의 요철부(1a)의 형상에 따른 구멍부 R2a가 형성되고, 또한, 구멍부 R2a의 측면 및 구멍부 R2a 내에서의 기재(21)의 표면에 촉매(2)가 전사된다.
그 후, 도 3(d)에 나타낸 바와 같이, 무전해 도금에 의해 촉매(2)가 존재하는 절연층(22)의 구멍부 R2a 내의 영역에 도체 패턴(4a)을 형성한다.
또, 기재(21)로서 수지 재료를 이용하는 경우, 기재(21)로서는 강도를 유지 하기 위해서 폴리이미드 등의 비교적 딱딱한 수지 재료를 이용하고, 절연층(22)으로서는 에폭시 수지 등의 성형에 적합한 비교적 부드러운 수지 재료를 이용하는 것이 바람직하다.
또한, 기재(21)로서 구리, SUS(스테인레스), 알루미늄 또는 니켈 등의 금속판 또는 구리 또는 SUS 등의 금속박을 사용할 수 있다. 이 경우, 모형(1)의 요철부(1a)를 절연층(22)에 누를 때에, 요철부(1a)를 기재(21)의 표면에 접촉시키지 않는다. 그것에 의하여, 도체 패턴(4a)과 기재(21) 사이에 절연층(22)을 개재시켜, 도체 패턴(4a)과 기재(21)가 전기적으로 접속되는 것을 방지한다.
(5) 실시예
여러가지의 조건으로 도체 패턴(4, 4a)을 형성하여, 그 상태를 조사했다.
(5-1) 실시예 1
절연층(3)으로서, 두께 100㎛의 PET(폴리에틸렌테레프탈레이트) 필름을 이용했다. 또한, 실리콘으로 이루어지는 모형(1)을 이용했다. 모형(1)에는, 패턴의 L/S(선폭 및 선간격)이 1㎛인 요철부(1a)를 마련하고, 그 요철부(1a)의 표면에 이온 스퍼터법에 의해 백금 및 팔라듐을 촉매(2)로서 증착했다.
감압 분위기하에 있어서, 절연층(3)을 170℃로 가열하고, 20MPa의 압력으로 180초간 모형(1)을 절연층(3)에 눌렀다. 그 후, 구리 도금액을 이용하여 40℃에서 10분간 무전해 도금을 행했다.
그 결과, 절연층(3)에 형성된 1㎛의 L/S의 홈부 R2에 두께 0.5㎛의 도체 패턴(4)을 양호하게 형성할 수 있었다.
(5-2) 실시예 2
동박(銅箔)을 기재(21)로서 이용하고, 그 기재(21) 상에 톨루엔에 용해시킨 분자량 15000의 PMMA(폴리메타크릴산메틸)을 스핀 코팅법에 의해 도포했다. 그것에 의하여, 두께 10㎛의 절연층(22)을 형성했다. 또한, 실리콘으로 이루어지는 모형(1)을 이용했다. 모형(1)에는, 패턴의 L/S가 5㎛, 10㎛ 및 50㎛인 요철부(1a)를 마련하고, 그 요철부(1a)의 표면에 이온 스퍼터법에 의해 백금 및 팔라듐을 촉매(2)로서 증착했다.
감압 분위기하에 있어서, 절연층(22)을 120℃로 가열하고, 20MPa의 압력으로 180초간 모형(1)을 절연층(22)에 눌렀다. 그 후, 구리 도금액을 이용하여 40℃에서 60분간 무전해 도금을 행했다.
그 결과, 절연층(22)에 형성된 5㎛, 10㎛ 및 50㎛의 L/S의 홈부 R2a에 두께 1㎛의 도체 패턴(4)이 양호하게 형성되었다.
(5-3) 실시예 3
촉매(2)로서 금을 이용한 점을 제외하고 실시예 2와 같은 조건으로 도체 패턴을 형성했다.
그 결과, 절연층(22)에 형성된 5㎛, 10㎛ 및 50㎛의 L/S의 홈부 R2a에 두께 1㎛의 도체 패턴(4a)을 양호하게 형성할 수 있었다.
(5-4) 실시예 4
모형(1)을 절연층(22)에 누르는 시간을 60초로 한 점을 제외하고 실시예 3과 같은 조건으로 도체 패턴을 형성했다.
그 결과, 절연층(22)에 형성된 5㎛, 10㎛ 및 50㎛의 L/S의 홈부 R2a에 두께 1㎛의 도체 패턴(4a)을 양호하게 형성할 수 있었다.
(5-5) 실시예 5
모형(1)을 절연층(3)에 누를 때의 절연층(22)의 가열 온도를 80℃로 한 점을 제외하고 실시예 3과 같은 조건으로 도체 패턴을 형성했다.
그 결과, 절연층(22)에 형성된 5㎛, 10㎛ 및 50㎛의 L/S의 홈부 R2a에 두께 1㎛의 도체 패턴(4a)을 양호하게 형성할 수 있었다.
(5-6) 실시예 6
모형(1)에 패턴의 L/S가 1㎛인 요철부(1a)를 마련한 점, 및 무전해 도금을 행하는 시간을 30분으로 한 점을 제외하고 실시예 3과 같은 조건으로 도체 패턴을 형성했다.
그 결과, 절연층(22)에 형성된 1㎛의 L/S의 홈부 R2a에 두께 1㎛의 도체 패턴(4a)을 양호하게 형성할 수 있었다.
(5-7) 실시예 7
무전해 도금을 행하는 시간을 120분으로 한 점을 제외하고 실시예 2와 같은 조건으로 도체 패턴을 형성했다.
그 결과, 절연층(22)에 형성된 5㎛, 10㎛ 및 50㎛의 L/S의 홈부 R2a에 두께 5㎛의 도체 패턴(4a)을 양호하게 형성할 수 있었다.
(6) 청구항의 각 구성요소와 실시의 형태의 각부의 대응 관계
이하, 청구항의 각 구성요소와 실시의 형태의 각부의 대응의 예에 대하여 설 명하지만, 본 발명은 하기의 예에 한정되지 않는다.
상기 실시의 형태에 있어서는, 도체 패턴(4,4a)이 배선 패턴의 예이며, 모형(1)의 요철부(1a)의 볼록부가 모형의 볼록부의 예이며, 절연층(3, 22)의 홈부 R2 및 구멍부 R2a가 절연층의 오목부의 예이다.
청구항의 각 구성요소로서, 청구항에 기재되어 있는 구성 또는 기능을 갖는 다른 여러가지의 요소를 이용할 수 있다.
도 1은 배선 회로 기판의 제조시에 이용하는 모형(母型)의 제작 방법에 대하여 설명하기 위한 모식적 공정 단면도,
도 2는 배선 회로 기판의 도체 패턴의 형성 방법에 대하여 설명하기 위한 모식적 공정 단면도,
도 3은 다른 실시의 형태에 따른 배선 회로 기판의 제조 방법에 대하여 설명하기 위한 모식적 공정 단면도,
도 4는 세미애디티브법을 이용한 배선 회로 기판의 제조 방법의 일례를 나타내는 모식적 공정 단면도이다.

Claims (8)

  1. 배선 패턴을 갖는 배선 회로 기판의 제조 방법으로서,
    상기 배선 패턴에 대응하는 형상의 볼록부를 갖는 모형(母型)을 준비하는 공정과,
    상기 모형의 볼록부에 도금을 위한 촉매를 부착시키는 공정과,
    절연층에 상기 모형의 볼록부를 눌러 상기 절연층에 오목부를 형성하는 동시에 상기 모형의 볼록부에 부착된 촉매를 상기 절연층에 형성된 오목부 내로 전사하는 공정과,
    도금법에 의해 상기 절연층에 형성된 오목부 내에 금속을 석출시키는 공정
    을 포함한 배선 회로 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 도금법은 무전해 도금법인 배선 회로 기판의 제조 방법.
  3. 제 1 항에 있어서,
    기재(基材) 상에 상기 절연층을 형성하는 공정을 더 포함하고,
    상기 기재 상에 형성된 상기 절연층에 상기 모형의 볼록부를 누르는
    배선 회로 기판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 모형의 볼록부의 두께는 상기 절연층의 두께보다 크고,
    상기 모형의 볼록부가 절연층을 관통하여 상기 기재에 접촉하도록 상기 기재 상에 형성된 상기 절연층에 상기 모형의 볼록부를 누르는 배선 회로 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 촉매는 귀금속을 포함하는 배선 회로 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 촉매는 팔라듐, 백금 및 금 중 적어도 하나를 포함하는 배선 회로 기판의 제조 방법.
  7. 제 5 항에 있어서,
    상기 촉매는 진공 증착법에 의해 상기 모형의 볼록부에 부착되는 배선 회로 기판의 제조 방법.
  8. 제 5 항에 있어서,
    상기 촉매는 도포에 의해 상기 모형의 볼록부에 부착되는 배선 회로 기판의 제조 방법.
KR1020090039702A 2008-05-08 2009-05-07 배선 회로 기판의 제조 방법 KR20090117634A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008122363A JP5096223B2 (ja) 2008-05-08 2008-05-08 配線回路基板の製造方法
JPJP-P-2008-122363 2008-05-08

Publications (1)

Publication Number Publication Date
KR20090117634A true KR20090117634A (ko) 2009-11-12

Family

ID=40790808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090039702A KR20090117634A (ko) 2008-05-08 2009-05-07 배선 회로 기판의 제조 방법

Country Status (6)

Country Link
US (1) US20090280239A1 (ko)
EP (1) EP2117286A1 (ko)
JP (1) JP5096223B2 (ko)
KR (1) KR20090117634A (ko)
CN (1) CN101577232B (ko)
TW (1) TW201008418A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243837B1 (ko) * 2009-10-23 2013-03-20 한국전자통신연구원 다층 배선 연결 구조 및 그의 제조 방법
JP2011155035A (ja) * 2010-01-26 2011-08-11 Seiko Epson Corp 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
JP5406241B2 (ja) * 2011-04-19 2014-02-05 株式会社フジクラ 配線板の製造方法
JP5232893B2 (ja) * 2011-04-19 2013-07-10 株式会社フジクラ 配線板の製造方法
JP6040834B2 (ja) * 2013-03-28 2016-12-07 富士通株式会社 樹脂凸部形成方法及び配線板製造方法
CN107072039A (zh) * 2016-12-23 2017-08-18 中国科学院深圳先进技术研究院 制备导电线路的方法
JP7243065B2 (ja) * 2017-07-27 2023-03-22 Tdk株式会社 シート材、メタルメッシュ、配線基板及び表示装置、並びにそれらの製造方法
JP7145067B2 (ja) * 2018-12-28 2022-09-30 新光電気工業株式会社 配線基板及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3801368A (en) * 1970-11-25 1974-04-02 Toray Industries Process of electroless plating and article made thereby
JPH08283951A (ja) * 1995-04-12 1996-10-29 Matsushita Electric Works Ltd 無電解めっきの前処理方法
SG108820A1 (en) * 2001-02-23 2005-02-28 Agency Science Tech & Res Method and apparatus for forming a metallic feature on a substrate
US7105444B2 (en) * 2001-07-19 2006-09-12 Samsung Electronics Co., Ltd. Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same
US7013562B2 (en) * 2003-03-31 2006-03-21 Intel Corporation Method of using micro-contact imprinted features for formation of electrical interconnects for substrates
US7150844B2 (en) * 2003-10-16 2006-12-19 Seagate Technology Llc Dry passivation process for stamper/imprinter family making for patterned recording media
JP2006156882A (ja) 2004-12-01 2006-06-15 Nitto Denko Corp 配線回路基板の製造方法
US7630207B2 (en) * 2005-09-15 2009-12-08 Fujifilm Corporation Wiring board, method of manufacturing wiring board, and liquid ejection head
JP4792353B2 (ja) * 2005-09-15 2011-10-12 富士フイルム株式会社 配線基板の製造方法
KR100741677B1 (ko) * 2006-03-06 2007-07-23 삼성전기주식회사 임프린팅에 의한 기판의 제조방법
TWI286583B (en) * 2006-03-15 2007-09-11 San Fang Chemical Industry Co Artificial leather with even pressing grain and the manufacturing method thereof
KR100763837B1 (ko) * 2006-07-18 2007-10-05 삼성전기주식회사 인쇄회로기판 제조방법
JP4697156B2 (ja) * 2007-02-28 2011-06-08 トヨタ自動車株式会社 回路基板の製造方法

Also Published As

Publication number Publication date
JP5096223B2 (ja) 2012-12-12
CN101577232B (zh) 2012-07-25
US20090280239A1 (en) 2009-11-12
CN101577232A (zh) 2009-11-11
JP2009272486A (ja) 2009-11-19
TW201008418A (en) 2010-02-16
EP2117286A1 (en) 2009-11-11

Similar Documents

Publication Publication Date Title
KR20090117634A (ko) 배선 회로 기판의 제조 방법
US20100270057A1 (en) Circuit board and method for manufacturing the same
JP6100975B1 (ja) 立体成型部品の製造方法及び立体成型部品
US20070153488A1 (en) Multi-Layer Printed Circuit Board and Method for Fabricating the Same
KR20070037323A (ko) 배선 기판의 제조 방법 및 배선 기판
JP5472098B2 (ja) 回路パターンの形成方法
TWI713418B (zh) 立體配線基板、立體配線基板的製造方法以及立體配線基板用基材
US20100012372A1 (en) Wire Beam
GB2322735A (en) Three-dimensional electronic circuit with multiple conductor layers and method for manufacturing same
US20070237969A1 (en) Surface-metallized polyimide material and method for manufacturing the same
JPH0779191B2 (ja) 立体配線板の製造方法
JP2007214338A (ja) 片面ポリイミド配線基板の製造方法
JP4720767B2 (ja) フレキシブル基板およびその製造方法
WO2016208092A1 (ja) 立体成型部品の製造方法及び立体成型部品
JP2001168485A (ja) 配線基板および転写媒体とそれらの製造方法
KR101138553B1 (ko) 관통공이 형성되며 연성기판 양표면에 음각이 동시에 형성되는 연성기판 및 그 제조 방법과 장치
JP2566559B2 (ja) プリント配線板の製造方法
JPS61288488A (ja) 成形回路基板の製造方法
CN115942625A (zh) 一种柔性电路板加工方法
KR100632581B1 (ko) 인쇄회로기판용 임프린트 몰드의 이형처리방법
JPH0384989A (ja) 立体配線基板の製造方法
JP2021097131A (ja) ドライフィルムレジスト、及び、プリント配線板の製造方法
JP2003347724A (ja) 配線基板の製造方法
JP2007081297A (ja) プリント基板及びその製造方法
JPH0378289A (ja) 立体配線基板の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid