CN101577232B - 配线电路基板的制造方法 - Google Patents

配线电路基板的制造方法 Download PDF

Info

Publication number
CN101577232B
CN101577232B CN2009101404270A CN200910140427A CN101577232B CN 101577232 B CN101577232 B CN 101577232B CN 2009101404270 A CN2009101404270 A CN 2009101404270A CN 200910140427 A CN200910140427 A CN 200910140427A CN 101577232 B CN101577232 B CN 101577232B
Authority
CN
China
Prior art keywords
insulating barrier
parent form
circuit board
catalyst
protuberance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101404270A
Other languages
English (en)
Other versions
CN101577232A (zh
Inventor
森田成纪
小田高司
吉田直子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN101577232A publication Critical patent/CN101577232A/zh
Application granted granted Critical
Publication of CN101577232B publication Critical patent/CN101577232B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0709—Catalytic ink or adhesive for electroless plating

Abstract

本发明提供配线电路基板的制造方法。首先，在母型的凹凸部的表面上，附着用于在之后的工序中进行无电解电镀的催化剂。其次，准备由树脂材料构成的绝缘层。然后，加热绝缘层使其软化，并将母型的凹凸部按压在绝缘层的一面上。由此，在绝缘层上形成与母型的凹凸部的形状相应的槽部，并将催化剂转印在槽部的底面和侧面上。接着，在绝缘层上进行无电解电镀。在此情况下，通过还原反应使金属析出在存在催化剂的决绝缘层的部分上。从而，在绝缘层的槽部内形成导体图案。

Description

配线电路基板的制造方法
技术领域
本发明涉及配线电路基板的制造方法。
背景技术
近年来，伴随电子设备的小型化、轻量化和多功能化，要求配线电路基板的导体图案微细化。作为导体图案的形成方法，例如有半添加法(semi-additive)(例如，参照日本特开2006-156882号公报)。
图4是表示使用半添加法的配线电路基板的制造方法的一个例子的示意的工序剖面图。
如图4(a)所示，首先，在绝缘层31上形成导电性薄膜32。接着，如图4(b)所示，在导电性薄膜32上形成光致抗蚀剂33。然后，如图4(c)所示，以预定的图案对光致抗蚀剂33进行曝光，此后，进行显影。从而，形成与将要在以后的工序中形成的导体图案相反的图案的光致抗蚀剂33。
接着，如图4(d)所示，在露出的导电性薄膜32的部分上通过电解电镀形成例如由铜构成的导体层34。其次，如图4(e)所示，通过蚀刻或剥离除去光致抗蚀剂33。最后，如图4(f)所示，通过蚀刻除去露出的导电性薄膜32的部分。由此，形成由导电性薄膜32和导体层34构成的导体图案35。
在使用上述的半添加法的情况下，能够高精度地形成微细的导体图案35。但是，制造工序复杂，制造成本上升。
发明内容
本发明的目的是提供能够低成本地形成微细的导体图案的配线电路基板的制造方法。
(1)根据本发明的一个方面的配线电路基板的制造方法是具有配线图案的配线电路基板的制造方法，包括：准备具有与配线图案对应的形状的凸部的母型(matrix)的工序；使用于电镀的催化剂附着在母型的凸部上的工序；将母型的凸部按压在绝缘层上在绝缘层上形成凹部，并将附着在母型的凸部上的催化剂转印至形成于绝缘层上的凹部内的工序；和通过电镀法使金属析出在形成于绝缘层上的凹部内的工序。
在该配线电路基板的制造方法中，通过将母型的凸部按压在绝缘层上，能够在绝缘层上形成凹部并将附着在母型的凸部上的催化剂转印在绝缘层的凹部内。然后，通过电镀法在转印有催化剂的绝缘层的凹部内析出金属，形成配线图案。
在此情况下，能够以少量的工序数容易地形成微细的配线图案。由此，能够降低配线电路基板的制造成本。
(2)电镀法也可以是无电解电镀法(electroless plating)。在此情况下，能够容易且可靠地使金属析出在转印有催化剂的绝缘层的凹部。由此，能够以低成本可靠地形成微细的配线图案。
(3)该制造方法也可以还包括在基材上形成绝缘层的工序，将母型的凸部按压在形成于基材上的绝缘层上。
在此情况下，通过使用比绝缘层硬的材料作为基材的材料，能够提高配线电路基板的强度。
(4)也可以采用如下方式，即，母型的凸部的厚度大于绝缘层的厚度，以母型的凸部贯通绝缘层与基材接触的方式将母型的凸部按压在形成于基材上的绝缘层上。
在此情况下，因为母型的凸部的厚度大于绝缘层的厚度，所以在以母型的凸部贯通绝缘层与基材接触的方式将母型的凸部按压在绝缘层上的情况下，母型的凸部以外的部分不与绝缘层接触。因此，即便在母型的凸部以外的部分上附着有催化剂，也能够将催化剂正确地只转印到绝缘层的凹部内。从而，能够可靠地形成微细的配线图案。
(5)催化剂也可以含有贵金属。在此情况下，能够在转印有催化剂的绝缘层的凹部中可靠地使金属析出。由此，能够可靠地形成微细的配线图案。
(6)催化剂也可以含有钯、铂和金中的至少一种。在此情况下，能够在转印有催化剂的绝缘层的凹部中可靠地使金属析出。由此，能够更可靠地形成微细的配线图案。
(7)也可以利用真空蒸镀法(vacuum evaporation)使催化剂附着在母型的凸部上。在此情况下，能够均匀地使催化剂附着在母型的凸部上。
(8)也可以通过涂敷使催化剂附着在母型的凸部上。在此情况下，能够容易地使催化剂附着在母型的凸部上。
根据本发明，能够以少量的工序数容易地形成微细的配线图案。由此，能够降低配线电路基板的制造成本。
附图说明
图1是用于对在制造配线电路基板时使用的母型的制作方法进行说明的示意的工序剖面图。
图2是用于对配线电路基板的导体图案的形成方法进行说明的示意的工序剖面图。
图3是用于对另一实施方式的配线电路基板的制造方法进行说明的示意的工序剖面图。
图4是表示使用半添加法的配线电路基板的制造方法的一个例子的示意的工序剖面图。
具体实施方式
以下，参照附图，对本发明的一个实施方式的配线电路基板的制造方法进行说明。
(1)母型的制作方法
图1是用于对在制造配线电路基板时使用的母型的制作方法进行说明的示意的工序剖面图。
首先，如图1(a)所示，准备例如由硅构成的基板11。然后，如图1(b)所示，例如通过旋涂法在基板11上形成光致抗蚀剂层12。接着，如图1(c)所示，以预定的图案对光致抗蚀剂层12进行曝光，之后，进行显影。由此，在光致抗蚀剂层12上形成规定的图案的槽部(开口部)R1。
接着，如图1(d)所示，通过干蚀刻或湿蚀刻，除去槽部R1内的基板11的部分直到预定的深度。之后，如图1(e)所示，除去光致抗蚀剂层12。由此，完成具有规定的图案的凹凸部1a的母型1。在本实施方式中，使用该母型1形成配线电路基板的导体图案。
其中，作为基板11的材料，也可以使用镍(Ni)等其它材料。此外，也可以使用制作的母型1，利用镍电铸造技术制作由镍构成的母型。
(2)导体图案的形成方法
图2是用于对配线电路基板的导体图案的形成方法进行说明的示意的工序剖面图。
首先，如图2(a)所示，使用于在后面的工序中进行无电解电镀的催化剂2附着在上述母型1的凹凸部1a的表面上。具体而言，利用真空蒸镀法(vacuum evaporation)将催化剂2蒸镀在母型1的凹凸部1a的表面上。此外，也可以利用将母型1的凹凸部1a浸渍在含有催化剂2的溶液中的方法，或将含有催化剂2的溶液喷涂在母型1的凹凸部1a上的方法，将催化剂2涂敷在母型1的凹凸部1a的表面上，之后，使其干燥而附着催化剂2。作为催化剂2，能够使用铂、金、钯或银等贵金属。
其次，如图2(b)所示，准备由树脂材料构成的绝缘层3。作为绝缘层3的材料，能够使用聚酰亚胺、聚对苯二甲酸乙二醇酯、PMMA(聚甲基丙稀酸甲酯)树脂、聚碳酸脂、聚乳酸或环氧树脂等。特别是，作为绝缘层3的材料，优选使用低分子量PMMA等玻璃化转变温度(glass transition temperature)低的材料。
接着，加热绝缘层3使其软化，并如图2(c)所示，将母型1的凹凸部1a按压在绝缘层3的一面上。在此情况下，以使得附着在母型1的凹凸部1a的底面D1上的催化剂2不与绝缘层3的表面接触的方式，在母型1的凹凸部1a的底面D1和绝缘层3的表面之间形成间隙。
由此，如图2(d)所示，在绝缘层3上形成与母型1的凹凸部1a的形状相应的槽部R2，并且将催化剂2转印至槽部R2的底面和侧面上。而且，为了可靠地将催化剂2从母型1转印到绝缘层3上，也可以预先对母型1的凹凸部1a的表面施加离型处理(mold releaseprocessing)。
其中，当绝缘层3的加热温度过低时，不能使绝缘层3充分软化，不能够良好地形成槽部R2。另一方面，当加热温度过高时，存在使绝缘层3分解的可能性。为了在绝缘层3中良好地形成槽部R2，优选绝缘层3的加热温度在60℃以上350℃以下。
此外，使用母型1的槽部R2的形成，既可以在减压气氛下进行，也可以在大气压气氛下进行。此外，既可以在大气中进行，也可以在非活性气体中进行。
此外，当将母型1按压在绝缘层3上的压力过小时，不能形成槽部R2。另一方面，当将母型1按压在绝缘层3上的压力过大时，存在将附着在凹凸部1a的底面D1上的催化剂2转印到绝缘层3的表面上的可能性。此外，也存在绝缘层3分解或母型1破损的可能性。将母型1按压在绝缘层3上的压力优选在0.1MPa以上1000MPa以下。
接着，对绝缘层3进行无电解电镀。作为无电解电镀的电镀液，能够使用银、铜或镍等。在此情况下，在存在催化剂2的绝缘层3的部分上，由于还原反应而析出金属。由此，如图2(e)所示，在绝缘层3的槽部R2内形成导体图案4。这样，形成配线电路基板的导体图案4。
其中，因为无电解电镀适于进行厚度控制，所以能够调整导体图案4的厚度，使其与槽部R2的深度相等，并使绝缘层3的表面平坦化。此外，将通过无电解电镀形成的导体图案4作为供电层进一步进行电解电镀，由此，能够进一步增大导体图案4的厚度。
(3)效果
在本实施方式中，通过使用母型1将用于进行无电解电镀的催化剂2转印到绝缘层3上，能够以少量的工序数容易地形成微细的导体图案4。由此，能够降低配线电路基板的制造成本。
(4)另一实施方式
图3是用于对另一实施方式的配线电路基板的制造方法进行说明的示意的工序剖面图。针对图3所示的配线电路基板的制造方法，对与上述制造方法不同之处进行说明。
如图3(a)所示，在例如由绝缘膜构成的基材21上形成由树脂材料构成的绝缘层22。绝缘层22的厚度被设定为小于母型1的凹凸部1a的凹部的深度。其中，作为基材21的材料，例如能够使用聚酰亚胺等，作为绝缘层22的材料，例如能够使用环氧树脂等。
接着，加热绝缘层22使其软化，并如图3(b)所示，将母型1(参照图1)的凹凸部1a按压在绝缘层22的一面上。然后，使凹凸部1a与基材21的表面接触。在此情况下，因为绝缘层22的厚度比凹凸部1a的凹部的深度小，所以在绝缘层22的表面和母型1的凹凸部1a的底面D1之间形成间隙。
由此，如图3(c)所示，在绝缘层22上形成与母型1的凹凸部1a的形状相应的孔部R2a，并将催化剂2转印在孔部R2a的侧面和孔部R2a内的基材21的表面上。
之后，如图3(d)所示，通过无电解电镀在存在催化剂2的绝缘层22的孔部R2a内的区域中形成导体图案4a。
其中，在使用树脂材料作为基材21的情况下，作为基材21，为了保持强度，优选使用聚酰亚胺等比较硬的树脂材料，作为绝缘层22，优选使用环氧树脂等适于进行成形的比较软的树脂材料。
此外，作为基材21，也可以使用铜、SUS(不锈钢)、铝或镍等的金属板或者铜或SUS等的金属箔。在此情况下，在将母型1的凹凸部1a按压在绝缘层22上时，使凹凸部1a与基材21的表面不接触。由此，在导体图案4a和基材21之间存在绝缘层22，防止导体图案4a和基材21电连接。
(5)实施例
在各种条件下形成导体图案4、4a，调查它们的状态。
(5-1)实施例1
作为绝缘层3，使用厚度100μm的PET(聚对苯二甲酸乙二醇酯)薄膜。此外，使用由硅构成的母型1。在母型1中设置有图案的L/S(线宽度和线间隔)为1μm的凹凸部1a，利用离子溅射法在该凹凸部1a的表面上蒸镀铂和钯作为催化剂2。
在减压气氛下，将绝缘层3加热到170℃，在20MPa的压力下将母型1按压在绝缘层3上180秒钟。之后，使用铜电镀液在40℃下进行10分钟的无电解电镀。
结果，能够在形成于绝缘层3上的1μm的L/S的槽部R2中良好地形成厚度为0.5μm的导体图案4。
(5-2)实施例2
使用铜箔作为基材21，利用旋涂法在该基材21上涂敷溶解在甲苯中的分子量15000的PMMA(polymethylmethacrylate：聚甲基丙稀酸甲酯)。由此，形成厚度为10μm的绝缘层22。此外，使用由硅构成的母型1。在母型1中，设置有图案的L/S为5μm、10μm和50μm的凹凸部1a，利用离子溅射法在该凹凸部1a的表面上蒸镀铂和钯作为催化剂2。
在减压气氛下，将绝缘层22加热至120℃，在20MPa的压力下将母型1按压在绝缘层22上180秒钟。之后，使用铜电镀液在40℃下进行60分钟的无电解电镀。
结果，在形成于绝缘层22上的5μm、10μm和50μm的L/S的槽部R2a中良好地形成厚度为1μm的导体图案4。
(5-3)实施例3
除了使用金作为催化剂2这点外，以与实施例2相同的条件形成了导体图案。
结果，能够在形成于绝缘层22上的5μm、10μm和50μm的L/S的槽部R2a中良好地形成厚度为1μm的导体图案4a。
(5-4)实施例4
除了令将母型1按压在绝缘层22上的时间为60秒这点外，以与实施例3相同的条件形成了导体图案。
结果，能够在形成于绝缘层22上的5μm、10μm和50μm的L/S的槽部R2a中良好地形成厚度为1μm的导体图案4a。
(5-5)实施例5
除了令将母型1按压在绝缘层3上时的绝缘层22的加热温度为80℃这点外，以与实施例3相同的条件形成导体图案。
结果，能够在形成于绝缘层22上的5μm、10μm和50μm的L/S的槽部R2a中良好地形成厚度为1μm的导体图案4a。
(5-6)实施例6
除了在母型1上设置有图案的L/S为1μm的凹凸部1a这点和令进行无电解电镀的时间为30分钟这点外，在与实施例3相同的条件下形成导体图案。
结果，能够在形成于绝缘层22上的1μm的L/S的槽部R2a中良好地形成厚度为1μm的导体图案4a。
(5-7)实施例7
除了令进行无电解电镀的时间为120分钟这点外，在与实施例2相同的条件下形成导体图案。
结果，能够在形成于绝缘层22上的5μm、10μm和50μm的L/S的槽部R2a中良好地形成厚度为5μm的导体图案4a。
(6)发明内容的各构成要素与实施方式的各部位的对应关系
以下，对发明内容的各构成要素与实施方式的各部位的对应的例子进行说明，但是本发明不限定于下述的例子。
在上述实施方式中，导体图案4、4a是配线图案的例子，母型1的凹凸部1a的凸部是母型的凸部的例子，绝缘层3、22的槽部R2和孔部R2a是绝缘层的凹部的例子。
作为发明内容的各构成要素，也能够使用具有发明内容所记载的结构或功能的其它各种要素。

Claims (6)

1.一种配线电路基板的制造方法，该配线电路基板具有配线图案，该配线电路基板的制造方法的特征在于，包括：
准备具有与所述配线图案对应的形状的凸部的母型的工序；
使用于电镀的催化剂附着在所述母型的凸部上的工序；
在基材上形成绝缘层的工序；
将所述母型的凸部按压在形成于所述基材上的绝缘层上在所述绝缘层上形成凹部，并将附着在所述母型的凸部上的催化剂转印在形成于所述绝缘层的凹部内的工序；和
通过电镀法使金属在形成于所述绝缘层的凹部内析出的工序，
所述基材和所述绝缘层各自由树脂材料形成，所述基材的硬度比所述绝缘层的硬度大，
所述母型的凸部的厚度大于所述绝缘层的厚度，
在转印所述催化剂的工序中，以所述母型的凸部贯通绝缘层与所述基材接触的方式将所述母型的凸部按压在形成于所述基材上的所述绝缘层上。
2.如权利要求1所述的配线电路基板的制造方法，其特征在于：
所述电镀法是无电解电镀法。
3.如权利要求1所述的配线电路基板的制造方法，其特征在于：
所述催化剂含有贵金属。
4.如权利要求3所述的配线电路基板的制造方法，其特征在于：
所述催化剂含有钯、铂和金中的至少一种。
5.如权利要求3所述的配线电路基板的制造方法，其特征在于：
利用真空蒸镀法使催化剂附着在所述母型的凸部上。
6.如权利要求3所述的配线电路基板的制造方法，其特征在于：
通过涂敷使催化剂附着在所述母型的凸部上。
CN2009101404270A 2008-05-08 2009-05-08 配线电路基板的制造方法 Expired - Fee Related CN101577232B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008122363A JP5096223B2 (ja) 2008-05-08 2008-05-08 配線回路基板の製造方法
JP2008122363 2008-05-08
JP2008-122363 2008-05-08

Publications (2)

Publication Number Publication Date
CN101577232A CN101577232A (zh) 2009-11-11
CN101577232B true CN101577232B (zh) 2012-07-25

Family

ID=40790808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101404270A Expired - Fee Related CN101577232B (zh) 2008-05-08 2009-05-08 配线电路基板的制造方法

Country Status (6)

Country Link
US (1) US20090280239A1 (zh)
EP (1) EP2117286A1 (zh)
JP (1) JP5096223B2 (zh)
KR (1) KR20090117634A (zh)
CN (1) CN101577232B (zh)
TW (1) TW201008418A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243837B1 (ko) * 2009-10-23 2013-03-20 한국전자통신연구원 다층 배선 연결 구조 및 그의 제조 방법
JP2011155035A (ja) * 2010-01-26 2011-08-11 Seiko Epson Corp 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
JP5406241B2 (ja) * 2011-04-19 2014-02-05 株式会社フジクラ 配線板の製造方法
JP5232893B2 (ja) * 2011-04-19 2013-07-10 株式会社フジクラ 配線板の製造方法
JP6040834B2 (ja) * 2013-03-28 2016-12-07 富士通株式会社 樹脂凸部形成方法及び配線板製造方法
CN107072039A (zh) * 2016-12-23 2017-08-18 中国科学院深圳先进技术研究院 制备导电线路的方法
JP7243065B2 (ja) * 2017-07-27 2023-03-22 Tdk株式会社 シート材、メタルメッシュ、配線基板及び表示装置、並びにそれらの製造方法
JP7145067B2 (ja) * 2018-12-28 2022-09-30 新光電気工業株式会社 配線基板及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3801368A (en) * 1970-11-25 1974-04-02 Toray Industries Process of electroless plating and article made thereby
JPH08283951A (ja) * 1995-04-12 1996-10-29 Matsushita Electric Works Ltd 無電解めっきの前処理方法
SG108820A1 (en) * 2001-02-23 2005-02-28 Agency Science Tech & Res Method and apparatus for forming a metallic feature on a substrate
US7105444B2 (en) * 2001-07-19 2006-09-12 Samsung Electronics Co., Ltd. Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same
US7013562B2 (en) * 2003-03-31 2006-03-21 Intel Corporation Method of using micro-contact imprinted features for formation of electrical interconnects for substrates
US7150844B2 (en) * 2003-10-16 2006-12-19 Seagate Technology Llc Dry passivation process for stamper/imprinter family making for patterned recording media
JP2006156882A (ja) 2004-12-01 2006-06-15 Nitto Denko Corp 配線回路基板の製造方法
US7630207B2 (en) * 2005-09-15 2009-12-08 Fujifilm Corporation Wiring board, method of manufacturing wiring board, and liquid ejection head
JP4792353B2 (ja) * 2005-09-15 2011-10-12 富士フイルム株式会社 配線基板の製造方法
KR100741677B1 (ko) * 2006-03-06 2007-07-23 삼성전기주식회사 임프린팅에 의한 기판의 제조방법
TWI286583B (en) * 2006-03-15 2007-09-11 San Fang Chemical Industry Co Artificial leather with even pressing grain and the manufacturing method thereof
KR100763837B1 (ko) * 2006-07-18 2007-10-05 삼성전기주식회사 인쇄회로기판 제조방법
JP4697156B2 (ja) * 2007-02-28 2011-06-08 トヨタ自動車株式会社 回路基板の製造方法

Also Published As

Publication number Publication date
JP2009272486A (ja) 2009-11-19
US20090280239A1 (en) 2009-11-12
CN101577232A (zh) 2009-11-11
TW201008418A (en) 2010-02-16
JP5096223B2 (ja) 2012-12-12
EP2117286A1 (en) 2009-11-11
KR20090117634A (ko) 2009-11-12

Similar Documents

Publication Publication Date Title
CN101577232B (zh) 配线电路基板的制造方法
US8261437B2 (en) Method for manufacturing a circuit board
US11102891B2 (en) Method of manufacturing a polymer printed circuit board
CN108243575B (zh) 聚合物印刷电路板的制造方法
US8628818B1 (en) Conductive pattern formation
KR101203965B1 (ko) 인쇄회로기판 및 그 제조방법
JP2006278950A (ja) プリント配線板およびその製造方法
JP5835947B2 (ja) 金属膜パターンが形成された樹脂基材
CN112996265A (zh) 一种无需补偿的精细线路板制作方法
US20100051329A1 (en) Printed circuit board and method of manufacturing the same
JPWO2006093016A1 (ja) プリント基板及びその製造方法
JP4862508B2 (ja) 導体パターン形成方法
US8273256B2 (en) Method for manufacturing wiring structure of wiring board
US4849302A (en) Electrolytically metallized article and processes therefore
TWI691245B (zh) 線路板的製作方法
CN104902689A (zh) 制造线路的方法及具有电路图案的陶瓷基板
TWI667694B (zh) 金屬化結構及其製造方法
KR20080068154A (ko) 프린트 배선기판의 패턴 도금 방법
CN101238761A (zh) 布线基板及其制造方法
JP2003347724A (ja) 配線基板の製造方法
JP2005206882A (ja) 非導電性母材表面でのメタルマスク製造方法
CN108347835A (zh) 一种单层线路板生产方法
KR20100086357A (ko) 저항층 코팅 도전체 및 그 제조방법과 인쇄회로기판
JP2007081297A (ja) プリント基板及びその製造方法
JPH1197813A (ja) プリント配線板及びプリント配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120725

Termination date: 20190508